유기 전계 발광 소자는 도 2에 도시된 바와 같이 양극(Anode), 유기층 및 캐소드(Cathode)으로 이루어져 있다. 상기 유기층은 전자와 정공이 만나 여기자(Exciton)를 형성하여 발광하는 발광층(EMitting Layer, EML), 전자를 수송하는 전자 수송층(Electron Transport Layer, ETL), 정공을 수송하는 정공 수송층(Hole Transport Layer, HTL)으로 이루어질 수 있다. 또한, 상기 전자 수송층의 일측면에는 전자를 주입하는 전자 주입층(Electron Injecting Layer, EIL)이 형성되고, 상기 정공 수송층의 일측면에는 정공을 주입하는 정공 주입층(Hole Injecting Layer, HIL)이 더 형성될 수 있다. 더불어, 인광형 유기 전계 발광 소자의 경우에는 정공 억제층(Hole Blocking Layer, HBL)이 발광층(EML)과 전자수송층(ETL) 사이에 선택 적으로 형성될 수 있으며, 전자 억제층(Electron Blocking Layer, EBL)이 발광층(EML)과 정공 수송층(HTL) 사이에 선택적으로 형성될 수 있다.
또한, 상기 유기층은 두종류의 층을 혼합하여 그 두께를 감소시키는 슬림형 유기 전계 발광 소자(Slim OLED) 구조로 형성할 수도 있다. 예를 들면, 정공 주입층과 정공 수송층을 동시에 형성하는 정공 주입 수송층(Hole Injection Transport Layer, HITL) 구조 및 전자 주입층과 전자 수송층을 동시에 형성하는 전자 주입 수송층(Electron Injection Transport Layer, EITL)구조를 선택적으로 형성할 수 있다. 상기와 같은 슬림형 유기 전계 발광 소자는 발광 효율을 증가시키는데 그 사용의 목적이 있다.
또한, 양극과 발광층 사이에는 선택층으로서 버퍼층(Buffer Layer)을 형성할 수 있다. 상기 버퍼층은 전자를 버퍼링하는 전자 버퍼층(Electron Buffer Layer)과 정공을 버퍼링하는 정공 버퍼층(Hole Buffer Leyer)으로 구분할 수 있다. 상기 전자 버퍼층은 음극과 전자 주입층(EIL) 사이에 선택적으로 형성할 수 있으며, 상기 전자 주입층(EIL)의 기능을 대신하여 형성할 수 있다. 이때 상기 유기층의 적층 구조는 발광층(EML)/전자 수송층(ETL)/전자 버퍼층(Electron Buffer Layer)/음극이 될 수 있다. 또한, 상기 정공 버퍼층은 양극과 정공 주입층(HIL) 사이에 선택적으로 형성할 수 있으며, 정공 주입층(HIL)의 기능을 대신하여 형성할 수 있다. 이때 상기 유기층의 적층 구조는 양극/정공 버퍼층(Hole Buffer Leyer)/정공 수송층(HTL)/발광층(EML)이 될 수 있다.
상기 구조에 대하여 가능한 적층 구조를 기재하면 다음과 같다.
a) 정상 적층 구조(Normal Stack Structure)
1) 양극/정공 주입층/정공 수송층/발광층/전자 수송층/전자 주입층/음극
2) 양극/정공 버퍼층/정공 주입층/정공 수송층/발광층/전자 수송층/전자 주입층/음극
3) 양극/정공 주입층/정공 수송층/발광층/전자 수송층/전자 주입층/전자 버퍼층/음극
4) 양극/정공 버퍼층/정공 주입층/정공 수송층/발광층/전자 수송층/전자 주입층/전자 버퍼층/음극
5)양극/정공 주입층/정공 버퍼층/정공 수송층/발광층/전자 수송층/전자 주입층/음극
6) 양극/정공 주입층/정공 수송층/발광층/전자 수송층/전자 버퍼층/전자 주입층/음극
b) 정상 슬림 구조(Normal Slim Structure)
1) 양극/정공 주입 수송층/발광층/전자 수송층/전자 주입층/음극
2) 양극/정공 버퍼층/정공 주입 수송층/발광층/전자 수송층/전자 주입층/음극
3) 양극/정공 주입층/정공 수송층/발광층/전자 주입 수송층/전자 버퍼층/음극
4) 양극/정공 버퍼층/정공 수송층/발광층/전자 주입 수송층/전자 버퍼층/음극
5) 양극/정공 주입 수송층/정공 버퍼층/발광층/전자 수송층/전자 주입층/음극
6) 양극/정공 주입층/정공 수송층/발광층/전자 버퍼층/전자 주입수송층/음극
c) 역상 적층구조(Inverted Stack Structure)
1) 음극/전자 주입층/전자 수송층/발광층/정공 수송층/정공 주입층/양극
2) 음극/전자 주입층/전자 수송층/발광층/정공 수송층/정공 주입층/정공 버퍼층/양극
3) 음극/전자 버퍼층/전자 주입층/전자 수송층/발광층/정공 수송층/정공 주입층/양극
4) 음극/전자 버퍼층/전자 주입층/전자 수송층/발광층/정공 수송층/정공 버퍼층/양극
5) 음극/전자 주입층/전자 수송층/발광층/정공 수송층/정공 버퍼층/정공 주입층/양극
6) 음극/전자 주입층/전자 버퍼층/전자 수송층/발광층/정공 수송층/정공 주입층/양극
d) 역상 슬림 구조 (Inverted Silm Structure)
1) 음극/전자 주입층/전자 수송층/발광층/정공 주입 수송층/양극
2) 음극/전자 주입층/전자 수송층/발광층/정공 주입 수송층/정공 버퍼층/양극
3) 음극/전자 버퍼층/전자 주입 수송층/발광층/정공 수송층/정공 주입층/양극
4) 음극/전자 버퍼층/전자 주입 수송층/발광층/정공 수송층/정공 버퍼층/양극
5) 음극/전자 주입층/전자 수송층/발광층/정공 버퍼층/정공 주입 수송층/양극
6) 음극/전자 주입 수송층/전자 버퍼층/발광층/정공 수송층/정공 주입층/양극
이와 같은 유기 전계 발광 소자를 구동하는 방식으로서는 수동 매트릭스(Passive matrix) 방식과 능동 매트릭스(Active matrix) 방식이 알려져 있다. 상기 수동 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동함으로써 제작 공정이 단순하고 투자비가 적으나 대화면 구현시 전류 소모량이 많다는 단점이 있다. 상기 능동 매트릭스 방식은 박막 트랜지스터와 같은 능동 소자 및 용량성 소자를 각 화소에 형성함으로써 전류 소모량이 적고 화질 및 수명이 우수하며 중대형까지 확대 가능하다는 장점이 있다.
상술한 바와 같이 능동 매트릭스 방식에서는 유기 전계 발광 소자와 박막 트랜지스터를 기반으로 한 화소 회로 구성이 필수적인데, 이때, 박막트랜지스터의 결정화 방법으로는 다결정실리콘(Poly Silicon)으로 결정화 하는 엑시머 레이저(Excimer Laser)를 사용한 레이저 결정화 방법(ELA)과 금속촉매(Promoting Material)을 사용한 금속촉매 결정화 방법(MIC:Metal Induced Crystallization)과 고상결정화(SPC:Solid Phase Crystallization)방법등이 있다. 이외에도 고온 고습한 분위기에서 결정화를 진행하는 고압결정화 방법(HPA:High Pressure Annealing)방법, 기존 레이저 결정화 방법에 마스크를 추가로 사용하는(SLS: Sequential Lateral Solidfication)방법들이 있다. 또한 비정질 실리콘(a-Si )과 다결정 실리콘(Poly Silicon)사이의 결정립 크기를 가지는 마이크로 실리콘(micro Silicon)으로 결정화하는 결정립 방법에는 크게 열결정화 방법(Thermal Crystallization Method)과 레이저 결정화 방법(Laser Crystallization Method)가 있다.
상기 마이크로 실리콘은 결정립의 크기가 1nm에서 100nm까지 인 것을 통상적으로 말한다. 상기 마이크로 실리콘의 전자이동도는 1에서 50이하이며 정공이동도는 0.01에서 0.2이하인 것인 특징이다. 상기 마이크로 실리콘은 상기 다결정 실리콘에 비해 결정립의 크기가 작은 것이 특징이며 폴리실리콘에 비해 결정립사이의 돌출부 영역이 작게 형성되어 결정립간에 전자가 이동할 경우에 지장을 주지 않게 되어 균일한 특성을 보여줄 수 있다.
상기 마이크로 실리콘(micro Silicon)으로 결정화하는 상기 열결정화 방법은 비정질 실리콘을 증착함과 동시에 결정화구조를 얻는 방법과 재가열(Reheating)방법이 있다.
상기 마이크로 실리콘(micro Silicon)으로 결정화하는 상기 레이저 결정화 방법은 비정질 실리콘을 화학진공증착(Chemical Vapor Deposition)방법으로 증착한 후 레이저를 이용하여 결정화 하는 방법인데 이때 사용되는 레이저의 종류는 주로 다이오드 레이저(Diode Laser)가 있다. 상기 다이오드 레이저는 주로 800nm대 적색 파장을 이용하며 상기 적색 파장은 마이크로 실리콘 결정질이 균일하게 결정화 되는데 기여하는 역할을 한다.
상기 다결정실리콘(Poly Silicon)으로 결정화 하는 상기 레이저 결정화 방법은 박막트랜지스터를 다결정실리콘(Poly Silicon)으로 결정화 하는 방법중 가장 많이 이용되고 있다. 기존의 다결정 액정표시장치의 결정화 방법을 그대로 이용할 수 있을 뿐만 아니라 공정방법이 간단하며 공정방법에 대한 기술 개발이 완료된 상태이다.
상기 다결정실리콘(Poly Silicon)으로 결정화 하는 상기 금속촉매 결정화 방법은 상기 레이저 결정화 방법을 사용하지 않고 저온에서 결정화 할 수 방법중 하나이다. 초기에는 비정질 실리콘(a-Si)표면에 금속촉매금속인 Ni, Co, Pd, Ti등을 증착 혹은 스핀코팅하여 상기 금속촉매 금속이 상기 비정질 실리콘 표면에 직접 침투하여 상기 비정질 실리콘의 상을 변화시키면서 결정화 하는 방법으로 저온에서 결정화 할 수 있는 장점이 있다.
상기 금속촉매 결정화 방법의 다른 하나는 상기 비정질 실리콘 표면에 금속층을 개재시킬 때 마스크를 이용해 상기 박막트랜지스터의 특정 영역에 니켈실리사이드와 같은 오염물이 개재되는 최대한 억제할 수 있는 장점이 있다. 상기 결정화 방법을 금속촉매유도측면결정화 방법(MILC:Metal Induced Lateral Crystallization)이라고 한다. 상기 금속촉매유도측면결정화 방법에 사용되는 마스크로는 섀도우 마스크(Shadow)마스크가 사용될 수 있는데 상기 섀도우 마스크는 선형 마스크 혹은 점형 마스크일 수 있다.
상기 금속촉매 결정화 방법의 또 다른 하나는 상기 비정질 실리콘 표면에 금속촉매층을 증착 혹은 스핀코팅할 때 캡핑층(Capping Layer)을 먼저 개재시켜 상기 비정질 실리콘으로 유입되는 금속 촉매량을 컨트롤하는 금속촉매유도캡핑층결정화 방법(MICC:Metal Induced Crystallization with Capping Layer)이 있다. 상기 캡핑층으로는 실리콘질화막(Silicon Nitride)막을 사용할 수 있다. 상기 실리콘 질화막의 두께에 따라 상기 금속 촉매층에서 상기 비정질 실리콘으로 유입되는 금속 촉매량이 달라진다. 이때 상기 실리콘 질화막으로 유입되는 금속 촉매는 상기 실리콘 질화막 전체에 형성될 수 도 있고, 섀도우 마스크등을 사용하여 선택적으로 형성될 수 있다. 상기 금속 촉매층이 상기 비정질 실리콘을 다결정 실리콘으로 결정화가 된 이후에 선택적으로 상기 캡핑층을 제거할 수 있다. 상기 캡핑층 제거방법에는 습식 식각방법(Wet Etching)방법 혹은 건식 식각방법(Dry Etching)을 사용할 수 있다. 추가적으로, 상기 다결정 실리콘이 형성된 이후에 게이트 절연막을 형성하고 상기 게이트 절연막 상에 게이트 전극을 형성한다. 상기 게이트 전극상에 층간절연막(Interlayer)을 형성할 수 있다. 상기 층간 절연막상에 비아홀(Via Hole)을 형성한 후에 불순물을 상기 비아홀을 통해서 결정화된 다결정실리콘 상으로 투입하여 내부의 형성된 금속촉매 불순물을 추가적으로 제거할 수 있다. 상기 금속 촉매 불순물을 추가적으로 제거하는 방법을 게터링 공정(Gattering Process)라고 한다. 상기 게터링 공정에는 상기 불순물을 주입하는 공정외에 저온에서 박막트랜지스터를 가열하는 가열공정(Heating Process)이 있다. 상기 게터링 공정을 통해서 양질의 박막트랜지스터를 구현할 수 있다.
도 3은 유기 전계 발광 소자를 구동하기 위한 화소 회로로서, N×M개의 화소 회로 중 하나를 대표적으로 도시한 것이다. 도 3을 참조하면, 제2스위칭소자(S2)에 구동트랜지스터(M1)가 연결되어 발광을 위한 구동전류를 유기전계발광소자(OLED)에 공급한다. 구동트랜지스터(M1)의 전류량은 제1스위칭소자(S1)를 통해 인가되는 데이터 전압에 의해 제어되도록 되어 있다. 이때, 인가된 데이터전압을 일정 기간 유지하기 위한 용량성소자(C1)가 구동트랜지스터(M1)의 게이트와 소스 사이에 연결되어 있다. 제1스위칭소자(S1)의 제1전극은 데이터선(Data[m])에 연결되고, 제어 전극은 주사선(Sacn[n])에 연결되어 있다. 제2스위칭소자(S2)는 구동트랜지스터(M1)로 부터 공급되는 전류를 발광제어신호에 의해 유기전계발광소자(OLED)로 전달한다. 제3스위칭 소자(S3)는 직전주사선에 연결되어 제1용량성소자(C1)의 저장 전압을 초기화 전압(Vinit)으로 초기화시킨다.
이와 같은 구조의 화소 회로의 동작을 살펴보면, 제1스위칭소자(S1)의 제어 전극에 인가되는 주사신호에 의해 제1스위칭소자(S1)가 턴온 되면, 데이터선(Data[m])으로 부터 데이터 전압이 구동트랜지스터(M1)의 제어 전극에 인가된다. 그러면, 용량성소자(C1)에 의해 게이트와 소스 사이에 충전된 전압 (VGS)에 대응하여 구동트랜지스터(M1)의 드레인에 구동전류(IOLED)가 흐른다. 그리고 이 전류는 발광제어신호에 의해 제2스위칭소자(M2) 턴온되면 구동전류(IOLED)가 유기전계발광소자(OLED)에 전달되어 발광한다. 이런 화소회로의 박막트랜지스터의 결정화 방법으 로는 다결정실리콘(Poly Silicon)으로 결정화 하는 엑시머 레이저(Excimer Laser)를 사용한 레이저 결정화 방법(ELA)과 금속촉매(Promoting Material)을 사용한 금속촉매 결정화 방법(MIC:Metal Induced Crystallization)과 고상결정화(SPC:Solid Phase Crystallization)방법등이 있다. 이외에도 고온 고습한 분위기에서 결정화를 진행하는 고압결정화 방법(HPA:High Pressure Annealing)방법, 기존 레이저 결정화 방법에 마스크를 추가로 사용하는(SLS: Sequential Lateral Solidfication)방법들이 있다. 또한 비정질 실리콘(a-Si )과 다결정 실리콘(Poly Silicon)사이의 결정립 크기를 가지는 마이크로 실리콘(micro Silicon)으로 결정화하는 결정립 방법에는 크게 열결정화 방법(Thermal Crystallization Method)과 레이저 결정화 방법(Laser Crystallization Method)가 있다.
상기 마이크로 실리콘은 결정립의 크기가 1nm에서 100nm까지 인 것을 통상적으로 말한다. 상기 마이크로 실리콘의 전자이동도는 1에서 50이하이며 정공이동도는 0.01에서 0.2이하인 것인 특징이다. 상기 마이크로 실리콘은 상기 다결정 실리콘에 비해 결정립의 크기가 작은 것이 특징이며 폴리실리콘에 비해 결정립사이의 돌출부 영역이 작게 형성되어 결정립간에 전자가 이동할 경우에 지장을 주지 않게 되어 균일한 특성을 보여줄 수 있다.
상기 마이크로 실리콘(micro Silicon)으로 결정화하는 상기 열결정화 방법은 비정질 실리콘을 증착함과 동시에 결정화구조를 얻는 방법과 재가열(Reheating)방법이 있다.
상기 마이크로 실리콘(micro Silicon)으로 결정화하는 상기 레이저 결정화 방법은 비정질 실리콘을 화학진공증착(Chemical Vapor Deposition)방법으로 증착한 후 레이저를 이용하여 결정화 하는 방법인데 이때 사용되는 레이저의 종류는 주로 다이오드 레이저(Diode Laser)가 있다. 상기 다이오드 레이저는 주로 800nm대 적색 파장을 이용하며 상기 적색 파장은 마이크로 실리콘 결정질이 균일하게 결정화 되는데 기여하는 역할을 한다.
상기 다결정실리콘(Poly Silicon)으로 결정화 하는 상기 레이저 결정화 방법은 박막트랜지스터를 다결정실리콘(Poly Silicon)으로 결정화 하는 방법중 가장 많이 이용되고 있다. 기존의 다결정 액정표시장치의 결정화 방법을 그대로 이용할 수 있을 뿐만 아니라 공정방법이 간단하며 공정방법에 대한 기술 개발이 완료된 상태이다.
상기 다결정실리콘(Poly Silicon)으로 결정화 하는 상기 금속촉매 결정화 방법은 상기 레이저 결정화 방법을 사용하지 않고 저온에서 결정화 할 수 방법중 하나이다. 초기에는 비정질 실리콘(a-Si)표면에 금속촉매금속인 Ni, Co, Pd, Ti등을 증착 혹은 스핀코팅하여 상기 금속촉매 금속이 상기 비정질 실리콘 표면에 직접 침투하여 상기 비정질 실리콘의 상을 변화시키면서 결정화 하는 방법으로 저온에서 결정화 할 수 있는 장점이 있다.
상기 금속촉매 결정화 방법의 다른 하나는 상기 비정질 실리콘 표면에 금속층을 개재시킬 때 마스크를 이용해 상기 박막트랜지스터의 특정 영역에 니켈실리사이드와 같은 오염물이 개재되는 최대한 억제할 수 있는 장점이 있다. 상기 결정화 방법을 금속촉매유도측면결정화 방법(MILC:Metal Induced Lateral Crystallization)이라고 한다. 상기 금속촉매유도측면결정화 방법에 사용되는 마스크로는 섀도우 마스크(Shadow)마스크가 사용될 수 있는데 상기 섀도우 마스크는 선형 마스크 혹은 점형 마스크일 수 있다.
상기 금속촉매 결정화 방법의 또 다른 하나는 상기 비정질 실리콘 표면에 금속촉매층을 증착 혹은 스핀코팅할 때 캡핑층(Capping Layer)을 먼저 개재시켜 상기 비정질 실리콘으로 유입되는 금속 촉매량을 컨트롤하는 금속촉매유도캡핑층결정화 방법(MICC:Metal Induced Crystallization with Capping Layer)이 있다. 상기 캡핑층으로는 실리콘질화막(Silicon Nitride)막을 사용할 수 있다. 상기 실리콘 질화막의 두께에 따라 상기 금속 촉매층에서 상기 비정질 실리콘으로 유입되는 금속 촉매량이 달라진다. 이때 상기 실리콘 질화막으로 유입되는 금속 촉매는 상기 실리콘 질화막 전체에 형성될 수 도 있고, 섀도우 마스크등을 사용하여 선택적으로 형성될 수 있다. 상기 금속 촉매층이 상기 비정질 실리콘을 다결정 실리콘으로 결정화가 된 이후에 선택적으로 상기 캡핑층을 제거할 수 있다. 상기 캡핑층 제거방법에는 습식 식각방법(Wet Etching)방법 혹은 건식 식각방법(Dry Etching)을 사용할 수 있다. 추가적으로, 상기 다결정 실리콘이 형성된 이후에 게이트 절연막을 형성하고 상기 게이트 절연막 상에 게이트 전극을 형성한다. 상기 게이트 전극상에 층간절연막(Interlayer)을 형성할 수 있다. 상기 층간 절연막상에 비아홀(Via Hole)을 형성한 후에 불순물을 상기 비아홀을 통해서 결정화된 다결정실리콘 상으로 투입하여 내부의 형성된 금속촉매 불순물을 추가적으로 제거할 수 있다. 상기 금속 촉매 불순물을 추가적으로 제거하는 방법을 게터링 공정(Gattering Process)라고 한다. 상 기 게터링 공정에는 상기 불순물을 주입하는 공정외에 저온에서 박막트랜지스터를 가열하는 가열공정(Heating Process)이 있다. 상기 게터링 공정을 통해서 양질의 박막트랜지스터를 구현할 수 있다.
도 4을 참조하면, 본 발명에 따른 유기 전계 발광 표시 장치의 구성을 도시한 블럭도이다.
도 4에서 도시된 바와 같이 유기 전계 발광 표시 장치(400)는 주사구동부(410), 데이터구동부(420), 발광 제어 구동부(430) 유기 전계 발광 표시 패널(이하, 패널 (440))를 포함 할 수 있다.
상기 주사 구동부(410)는 다수의 주사선(Scan[1],Scan[2],…,Scan[n])을 통하여 상기 패널(440)에 주사신호를 순차적으로 공급할 수 있다.
상기 데이터 구동부(420)는 다수의 데이터선 (DataR,G,B[1],DataR,G,B[2],…,DataR,G,B[m])을 통하여 상기 패널(440)에 데이터 신호를 공급할수 있다.
상기 발광 제어 구동부(430)는 다수의 발광제어선 (Em[1],Em[2],…, Em[n])을 통하여 상기 패널(440)에 발광 제어 신호를 순차적으로 공급할 수 있다. 또한 발광 제어 구동부(430)는 발광제어신호의 펄스폭을 조절할 수 있도록 하며 한 구간에서 발생하는 발광제어신호의 펄스의 수를 조절할 수 있다. 발광제어선 (Em[1],Em[2],…, Em[n])과 연결되어 있는 화소 회로(441)는 발광제어신호를 전달받아 화소 회로(441)에서 생성된 전류가 발광소자로 흐르도록 하는 시점을 결정할 수 있다.
또한 상기 패널(440)은 열방향으로 배열되어 있는 주사선(Scan[1],Scan[2], …,Scan[n])및 발광제어선 (Em[1],Em[2],…, Em[n])과, 행방향으로 배열되는 데이터선(DataR,G,B[1],DataR,G,B[2],…,DataR,G,B[m])과, 상기의 주사선(Scan[1],Scan[2],…,Scan[n]) 및 데이터선 (DataR,G,B[1],DataR,G,B[2],…,DataR,G,B[m])과 발광제어선 (Em[1],Em[2],…, Em[n])에 의해 정의되는 화소 회로(441, Pixel)를 포함 할 수 있다.
여기서 상기 화소 회로(Pixel)는 이웃하는 두 주사선(또는 발광제어선)과 이웃하는 두 데이터선에 의해 정의 되는 화소 영역에 형성 될 수 있다. 물론, 상술한 바와 같이 상기 주사선(Scan[1],Scan[2],…,Scan[n])에는 상기 주사 구동부(410)로 부터 주사신호가 공급될 수 있고, 상기 데이터선(DataR,G,B[1],DataR,G,B[2],…,DataR,G,B[m])에는 상기의 데이터 구동부(420)로 부터 데이터 신호가 공급될 수 있으며, 상기 발광제어선 (Em[1],Em[2],…, Em[n])에는 상기 발광 제어 구동부(430)으로부터 발광 제어 신호가 공급 될 수 있다.
이러한 유기 전계 발광 표시 장치(400)는 제품화 이전에 에이징(Aging)과 화질 평가가 이루어진다. 일반적으로 에이징(Aging)은 반도체 제품의 제조 직후에 제품의 신뢰성을 테스트하기 위해서 미리 어느 정도 노화상태로 만들어 초기의 불량 발생의 부담을 사용자 측에 주기 않기 위한 것이다. 이러한 에이징은 트랜지스터를 에이징 하는 트랜지스터 에이징(TR aging)이 있고, 유기전계 발광소자(OLED)를 에이징하는 정방향 에이징(Forword Aging)과 역방향에이징(Reverse Aging)있다. 상기 정방향에이징은 유기전계 발광소자(OLED)에 정방향의 전류를 인가하여 노화를 만드는 것이고, 역방향 에이징은 유기전계 발광소자(OLED)에 역방향의 전류를 인가하여 수명과 효율을 향상시키는 것이다.
그리고, 화질평가는 원장(onejang)에 동일한 데이터전압 입력하여 유기 전계 발광 표시 패널의 이상여부를 검사하는 것이다. 이러한 화질평가는 휘도, 색좌표 및 색온도의 이상여부를 검사하는 방법이 있다. 우선 원장의 각 패널에 동일한 데이터전압을 입력하여 휘도를 측정장비를 통해 측정한 이후에 각 패널에 데이터 전압값을 조절하여 각기 다른 동일한 휘도로 맞추는 방법이 있다. 다음 원장의 각 패널의 동일한 데이터 전압을 입력하여 색좌표 및 색온도를 카메라 장비를 통하여 측정한 후에 보상 장비를 통하여 색좌표 및 색온도를 동일한 색좌표 및 색온도로 맞추는 방법이 있다. 이러한 화질평가는 에이징이 끝난 이후에 진행하는데 장시간 유기전계발광소자(OLED)에 정방향 전류 인가하는 정방향 에이징을 장시간 하게 되면, 각 패널에 전압강하(IR Drop)의 발생량이 커지게 된다.
상기한 문제를 해결하기 위해 본 발명에 의한 원장검사 장치 및 방법은 전원전압선을 통하여 공급되는 전원전압과 전원전압감지선을 통하여 감지되는 강하 전원전압을 비교하고, 그 차이값인 전압차를 출력하는 비교기 및 데이터 전압을 상기 비교기로부터 출력되는 전압차만큼 보상하여 유기 전계 발광 표시 패널에 공급하는 레벨 쉬프터를 포함할 수 있다.
초기화 전압을 상기 비교기로부터 출력되는 상기 전압차만큼 보상하여 상기 유기 전계 발광 표시 패널에 공급하는 초기화 레벨 쉬프터를 더 포함할 수 있다.
상기 초기화전압은 유기 전계 발광 표시 패널의 화소회로에 전달되는 초기화전압일 수 있고, 상기 데이터전압은 유기 전계 발광 표시 패널의 화소회로에 전달되는 데이터 전압일 수 있다.
삭제
상기 유기 전계 발광 표시 패널은 상기 전원전압, 상기 초기화전압 및 상기 데이터전압을 인가받을 수 있다.
상기 유기 전계 발광 표시 패널의 전원전압선에 전원전압감지선이 전기적으로 연결될 수 있다.
상기 유기 전계 발광 표시 패널은 기판에 매트릭스 형태로 형성될 수 있다.
상기 비교기와 레벨 쉬프터 및 초기화 레벨 쉬프터는 상기 기판에 집적되어 형성될 수 있다.
상기 데이터전압은 적색데이터전압, 녹색데이터전압 및 청색데이터전압을 포함할 수 있다.
상기 비교기를 스위칭하는 비교기스위치를 포함할 수 있다.
상기 레벨 쉬프터를 스위칭하는 전압스위치를 포함할 수 있고, 상기 초기화 레벨 쉬프터를 스위칭하는 초기화스위치를 포함할 수 있고 상기 비교기에서 출력되는 상기 전압차을 고정하는 전압차고정기를 더 포함할 수 있다.
본 발명에 의한 원장검사 장치 및 방법은 원장의 전원전압을 감지하는 전원전압 감지 단계와, 상기 원장의 강하 전원전압을 감지하는 강하 전원전압 감지 단계와, 상기 전원전압과 상기 강하 전원전압을 비교기에서 비교하여 상기 전원전압과 상기 강하 전원전압의 차이 값인 전압차를 출력하는 전원전압과 강하전압 비교 출력 단계 및 상기 전압차만큼 데이터 전압을 레벨 쉬프터에서 보상하는 데이터 전압 보상 단계를 포함할 수 있다.
삭제
상기 전원전압과 강하전압 비교 출력 단계 이후에 상기 전압차만큼 초기화 전압을 초기화 레벨 쉬프터에서 보상하는 초기화 전압 보상 단계를 더 포함할 수 있다.
상기 데이터 전압 보상 단계는 적색데이터전압, 녹색데이터전압 및 청색데이터전압을 모두 보상하는 단계일 수 있다.
상기 데이터 전압 보상 단계는 상기 레벨 쉬프터에서 상기 전원전압과 상기 강하 전원전압의 차이값을 다운시프트 시킨 보상데이터전압을 출력하는 단계일 수 있다.
상기 전원전압과 강하전압 비교 출력 단계이후에는 상기 비교기를 스위칭하는 단계가 더 포함될 수 있다.
상기 데이터 전압 보상 단계이후에는 상기 레벨 쉬프터를 스위칭하는 단계가 더 포함될 수 있다.
상기 초기화 전압 보상 단계이후에는 상기 초기화 레벨 쉬프터를 스위칭하는 단계가 더 포함될 수 있다.
상기 초기화 전압 보상 단계는 상기 초기화 레벨 쉬프터에서 상기 전원전압과 상기 강하 전원전압의 차이값을 다운시프트 시킨 보상초기화전압을 출력하는 단계일 수 있다.
상기 데이터 전압 보상 단계 이후에 상기 전원전압과 상기 강하 전원전압을 비교하여 출력된 전압차를 고정하여, 일정한 전압으로 출력하는 단계를 포함할 수 있다.
상기 데이터 전압 보상 단계 이후에 상기 보상데이터전압을 패널에 공급하는 단계를 포함할 수 있다.
상기와 같이 하여 본 발명에 의한 원장검사 장치 및 방법은 각 패널 휘도를 측정하지 않고, 감지보상부를 통해 휘도의 측정과 보상이 모두 이루어 질수 있게 된다.
또한, 상기와 같이 하여 본 발명에 따른 원장검사 장치 및 방법은 유기 전계 발광 표시 패널을 구성하는 회로 배선이 변경되거나 유기 전계 발광 표시 패널의 크기가 변경된 경우에도 휘도를 다시 측정하지 않고, 감지보상부를 통해 휘도의 측정과 보상이 모두 이루어 질수 있게 된다.
또한, 상기와 같이 하여 본 발명에 따른 원장검사 장치 및 방법은 유기 전계 발광 표시 패널을 검사하는 원장검사장비 없이 원장에 집적된 감지보상부를 통해 별도의 장비 없이 원장검사가 가능하게 된다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
여기서, 명세서 전체를 통하여 유사한 구성 및 동작을 갖는 부분에 대해서는 동일한 도면 부호를 붙였다.
도 5을 참조하면, 본 발명에 따른 원장검사 장치의 감지보상부의 구성을 도 시한 블럭도이다.
도 5에 도시된 바와 같이 상기 감지보상부(500)는 비교기(510), 레벨 쉬프터(520), 초기화레벨 쉬프터(530), 비교기스위치(511), 전압스위치(521), 초기화스위치31), 전압차고정기(540)를 포함할 수 있다.
상기 비교기(510)는 전원전압(ELVDD)과 유기 전계 발광 표시 패널(440, 이하 패널)에서 인가되는 전압강하(IR Drop)에 의해 강하된 전원전압ELVDD[n]의 전압차(△V, 이하 전압차)를 생성한다.
상기 레벨 쉬프터(520)는 데이터전압(DataR,G,B)과 상기 전압차(△V)를 전달받아 데이터전압(DataR,G,B)을 상기 전압차(△V)만큼 보상하여 패널(440)에 공급되는 데이터전압(DataR,G,B[out], 이하 보상데이터전압)을 출력한다.
상기 초기화레벨 쉬프터(530)는 초기화전압(Vinit)과 상기 전압차(△V)를 전달받아 상기 초기화전압(Vinit)를 상기 전압차(△V)만큼 보상하여 패널(440)에 공급되는 초기화전압(Vinit[out], 이하 보상초기화전압)을 출력한다.
상기 비교기스위치(511)은 비교기(510)를 온오프하여 상기 전압차(△V)를 출력하거나 패널에서 인가되는 전압강하에 의해 강하된 전원전압(ELVDD[n])를 선택적으로 출력할 수 있다.
상기 전압스위치(521)는 레벨 쉬프터(520)를 온오프하여 상기 데이터전압(DataR,G,B)을 상기 전압차(△V)만큼 보상한 보상데이터전압(DataR,G,B[out])을 출력하거나, 인가된 데이터전압(DataR,G,B)을 선택적으로 출력하여 패널(440)에 인가 할 수 있다.
상기 초기화스위치(531)는 초기화레벨 쉬프터(530)를 온오프하여 상기 초기화전압(Vinit)을 상기 전압차(△V)만큼 보상하여 보상초기화전압(Vinit[out])을 출력하거나, 인가된 초기화전압(Vinit)을 선택적으로 출력하여 패널(440)에 인가 할 수 있다.
상기 전압차고정기(540)는 전원전압(ELVDD)에 잡신호(noise) 발생시 평균값의 전압차(△V)를 고정해서 일정한 전압을 출력 가능하고, 패널별로 휘도의 편차가 적을 경우에는 초기에 전압차(△V)값을 한번 감지한후에 전압차값을 고정하여 모든 패널에 적용이 할 수 있다.
이러한 감지보상부(500)는 원장검사 장치에 설치하여 별도의 장치를 이용하여 원장검사를 할 수 있고, 상기 유기 전계 발광 표시 패널(440)과 동일한 기판상에 집적해서 별도의 장치를 이용하지 않고 원장검사를 할수 있다. 또한 상기 감지보상부(500)는 각 패널(440)에 전압강하(IR Drop)로 의해서 발생되는 휘도의 차이를 별도로 측정하지 않고 감지보상부(500)를 통해 측정하고 보상할 수 있다.
예를 들어 도 3에 도시된 화소 회로에서 전압강하(IR Drop)가 없을 때 유기 전계 발광 소자(OLED)는 제1용량성소자(C1)에 충전되어 있던 전압, 즉 제1구동트랜지스터(M1)의 게이트-소스 전압(VGS)에 대응하는 전류 (IOLED)가 공급되어 발광하게 된다. 이 전류(IOLED)는 수학식 1과 같이 된다.
여기서 VTH는 제1구동트랜지스터의 문턱전압(VTH)이며, VDATA는 테이터 전압이며, VDD는 전원전압선(ELVDD)부터의 전원전압(VDD),이며, β는 상수 값이다.
이때, 전압강하가 있는 경우에 감지보상부를 통해 보상된 전압으로 구동되는 화소회로의 전류 (IOLED) 값은 수학식 2과 같이 된다.
여기서, VDD [n]는 전압강하에 의해 강하된 전원전압(ELVDD[n])이며 VDATA [out]는 전압강하에 의해 강하된 전압차(△V)만큼 데이터전압을 보상한 보상데이터전압(DataR,G,B[out])이다. 즉, 전원전압(ELVDD)값이 전압차(△V)만큼 강하되었다면, 데이터 전압값에 전압차(△V)만큼의 전압을 보상해 주면 전압강하가 없을 때와 동 일한 전류 (IOLED)값을 얻을 수 있다. 상기 보상데이터전압(DataR,G,B[out])은 적색데이터전압, 녹색데이터전압, 청색데이터전압을 모두 보상한 데이터전압이다. 그리고 패널(440)에 초기화 전압(Vinit, 도 3참조)을 인가할때도 전원전압(ELVDD)값이 전압차(△V)만큼 강하되었다면 초기화 전압(Vinit)에 전압차(△V)만큼의 전압을 보상해 주면 전압강하가 없을 때와 동일한 전류를 제1용량성소자(C1)에 인가하여 각 패널의 제1용량성소자(C1)를 동일하게 초기화 할 수 있다. 즉, 감지보상부(500)는 각각의 패널의 휘도를 측정하고 이를 보상하기 위해서 데이터 전압 및 초기화 전압을 각각 조절하여 보상하는데 발생하는 상당한 시간을 단축할 수 있다.
도 6은 본 발명의 일실시예에 따른 원장검사 장치의 구성을 도시한 블럭도이다.
도 6에서 도시된 바와 같이 원장검사장치(600)는 감지보상부(DC:Detection Compensation, 500) 및 유기 전계 발광 표시 패널(440)을 포함하는 유기 전계 발광 표시 장치(400)로 이루어져 있다.
상기 감지보상부(500) 중 좌측단 제1감지보상부(DC1_1)를 보면 전원전압(ELVDD), 좌측단 제1전원전압(ELVDD[1_1]), 초기화전압(Vinit) 및 데이터전압(DataR,G,B)을 전달받아 좌측단 제1초기화전압(Vinit[1_1]) 및 좌측단 제1데이터전압(DataR,G,B[1_1])을 생성한다. 여기서 좌측단 제1감지보상부(DC1_1) 내지 좌측단 제n감지보상부(DCn_1) 및 우측단 제1감지보상부(DC1_2) 내지 우측단 제n감지보 상부(DCn_2)는 동일한 구조로 이루어져 있다. 상기 감지보상부(500)는 전원전압(ELVDD)값이 전압차(△V)만큼 강하되었다면, 데이터 전압값에 전압차(△V)만큼의 전압을 보상해 주어 전압강하로 인하여 발생되는 휘도저하를 방지하고, 초기화 전압(Vinit)을 인가할때도 전원전압(ELVDD)값이 전압차(△V)만큼 강하되었다면 초기화 전압(Vinit)에 전압차(△V)만큼의 전압을 보상해 주어 용량성 소자의 저장전압 초기화를 동일하게 진행할 수 있다. 즉, 감지보상부(500)는 각각의 패널의 휘도를 측정하고 이를 보상하기 위해서 데이터 전압 및 초기화 전압을 각각 조절하여 보상하는데 발생하는 상당한 시간을 단축할 수 있다. 그리고 상기 감지보상부(500)는 원장검사 장치에 설치하여 별도의 장치를 이용하여 원장검사를 할 수 있고, 상기 유기 전계 발광 표시 패널(440)과 동일한 기판상에 집적해서 별도의 장치를 이용하지 않고 원장검사를 할수 있다. 또한 상기 감지보상부(500)는 각 패널(440)에 전압강하(IR Drop)로 의해서 발생되는 휘도의 차이를 별도로 측정하지 않고 감지보상부(500)를 통해 측정하고 보상할 수 있다.
상기 유기 전계 발광 표시 장치(400)는 감지보상부의 출력신호인 좌측단초기화전압(Vinit[1_1],Vinit[2_1],…,Vinit[n_1]), 우측단초기화전압(Vinit[1_2],Vinit [2_2],…,Vinit[n_2]), 좌측단데이터전압(DataR,G,B[1_1],DataR,G,B[2_1],…,DataR, G,B[n_1]) 및 우측단데이터전압(DataR,G,B[1_2],DataR,G,B[2_2],…,DataR,G,B [n_2])을 전달받아 휘도가 보상되어 동일한 휘도로 패널(440)이 발광하게 된다. 그리고 상기 전원전압(ELVDD)이 상단과 하단에 즉, 양단에서 동시에 공급된다. 이는 종래의 전원전압(ELVDD)이 상단 에서만 공급되어 최하단의 패널에 전압강하(IR Drop)로 인해 발생하는 최상단과의 휘도차가 크게 발생하는 것을 줄이기 위한 것이다.
도 7은 본 발명의 다른실시예에 따른 원장검사 방법을 도시한 순서도이다. 도 7에서 도시된 바와 같이 원장검사방법은 전원전압감지단계(710), 강하전원전압감지단계(720), 전원전압과 강하전원전압 비교출력단계(730), 전압 보상 단계(740), 보상된 전압을 패널에 인가하는 단계(750)을 포함하여 이루어 질 수 있다.
상기 전원전압감지단계(710)는 전압강하(IR Drop)가 없는 전원전압을 감지보상부(500, 도 5 참조)의 비교기에서 감지하는 단계이다.
상기 강하전원전압감지단계(720)는 임의의 패널에 입력되는 전원전압으로 전압강하(IR Drop)로 강하된 강하전원전압을 감지보상부의 비교기에서 감지하는 단계이다.
상기 전원전압과 강하전원전압 비교출력단계(730)는 상기 감지된 전원전압과 감지된 강하 전원전압을 감지보상부의 비교기에서 비교하여 두 전압의 전압차를 출력하는 단계이다. 상기 전압차는 전압강하(IR Drop)로 강하된 전압 값과 동일한 전압이다. 그리고 상기 전원전압과 강하전원전압 비교출력단계(730)에서는 비교기를 온오프하여 상기 두 전압의 전압차를 출력하거나 패널에서 인가되는 전압강하에 의해 강하된 전원전압를 선택적으로 출력할 수 있다. 또한 전원전압에 잡신호(noise) 발생시 평균값의 전압차를 고정해서 일정한 전압을 출력 가능하고, 패널별로 휘도 의 편차가 적을 경우에는 초기에 전압차값을 한번 감지한후에 전압차값을 고정하여 모든 패널에 적용이 할 수 있다.
상기 전압 보상 단계(740)는 데이터 전압 보상단계(741)와 초기화전압 보상단계(742)를 포함한다. 상기 데이터 전압 보상단계(741)는 패널에 입력되는 데이터 전압을 전원전압과 강하전원전압 비교출력단계(730)에서 출력된 전압차만큼 보상하여 패널에 공급하는 보상데이터전압을 출력하는 단계이다. 그리고 데이터전압을 전원전압과 강하전원전압 비교출력단계(730)에서 출력된 전압차만큼 보상한 보상데이터전압을 출력하거나, 인가된 데이터전압을 선택적으로 출력하여 패널에 인가 할 수 있다. 그리고 초기화 전압보상단계(742)는 패널에 입력되는 초기화 전압을 전원전압과 강하전원전압 비교출력단계(730)에서 출력된 전압차만큼 보상하여 패널에 공급하는 보상초기화전압을 출력하는 단계이다. 그리고 초기화전압을 전원전압과 강하전원전압 비교출력단계(730)에서 출력된 전압차만큼 보상하여 보상초기화전압을 출력하거나, 인가된 초기화전압을 선택적으로 출력하여 패널에 인가 할 수 있다.
상기 보상된 전압을 패널에 인가하는 단계(750) 상기 전압 보상단계(740)에서 보상된 보상데이터전압 및 보상초기화전압을 각 패널에 전압강하로 강하된 전압값을 인가하여 각 패널은 동일한 휘도로 발광할 수 있다.