JP2006349890A

JP2006349890A - 電気光学装置、及びその製造方法、並びに電子機器

Info

Publication number: JP2006349890A
Application number: JP2005174677A
Authority: JP
Inventors: Junichi Masui; 淳一増井; Kazuya Nakayama; 和也中山
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2005-06-15
Filing date: 2005-06-15
Publication date: 2006-12-28

Abstract

【課題】例えば、液晶装置等の電気光学装置の検査を迅速、且つ正確に行う。
【解決手段】差動増幅回路１５を構成するＴＦＴは、単結晶シリコン層を有しているため、例えば高温ポリシリコン層をチャネル層として備えるＴＦＴに比べて、第１電位信号及び第２電位信号を高速で処理し、高電位信号及び低電位信号を迅速に出力できる。加えて、ＴＦＴを構成する半導体層として高温ポリシリコンを用いた場合には、キャリアの高い移動度を得るためにチャネル層の面積を広げる必要があるが、単結晶シリコン層を用いることによりチャネル層の面積を広げることなくＴＦＴのチャネル層におけるキャリアの移動度を高速化できる。これにより、液晶パネル１００のサイズを増大させることなく、画素回路の検査を高速且つ正確に実行できる。
【選択図】図３

Description

本発明は、例えば、例えば画素回路の不具合を正確、且つ迅速に検出できる液晶装置等の電気光学装置、及びこのような電気光学装置を製造するための電気光学装置の製造方法、並びに電子機器の技術分野に関する。

この種の電気光学装置は、液晶装置等の電気光学装置は、薄膜トランジスタ（Thin Film Transistor；以下「ＴＦＴ」と称す。）等が形成されたＴＦＴアレイ基板等の電気光学装置用基板を検査する工程と、ＴＦＴアレイ基板及び液晶等の電気光学素子を駆動するための対向電極が形成された対向基板間に液晶を封入する工程とを経て形成される。完成品である液晶装置が正常に作動するか否かの検査は、完成された液晶装置によって表示された画像が正しく表示されるか否かによって行われる。このような電気光学装置において、ＴＦＴアレイ基板に形成されたＴＦＴの不具合がＴＦＴアレイ基板を検査する工程で検出されなかった場合には、完成品である液晶装置に対して行う検査によって不具合が検出されることになる。

完成品である液晶装置で不具合が検出された場合の対応策として、液晶装置から液晶を抜き取った後、ＴＦＴアレイ基板を交換する或いは不具合箇所を修理する等の措置が考えられるが、電気光学装置を製造する際の歩留まりの低下及びコストの増大を考慮すると実質的にこれらの措置を採用することは難しい。加えて、ＴＦＴアレイ基板を形成した後の工程が無駄な工程となってしまい、液晶装置等の電気光学装置を製造する際の歩留まりの低下及びコストの増大を招く問題点がある。

このような問題点を解決する手段の一つとして、例えば特許文献１は、画素アレイ内においてコンパレータに電気的に接続された２本の信号線及び走査線の全ての交差に対応して画素が配置されており、電気光学装置用基板を形成した段階で２つの画素に供給された電位情報を比較することによって画素に不良が生じているか否かを検査する技術を開示している。

特開２００４―２２６５５１号公報

この種の電気光学装置のうち石英基板等の透明基板の画像表示領域に設けられたＴＦＴ等が有する半導体層は、高温ポリシリコン層で形成されている場合が多い。また、高画質化の要望により画素のピッチが狭くなってきており、これに伴い各画素に電気的に接続されたデータ線のピッチも狭くなってきているのが実情である。このような実情の下、特許文献１に開示された技術を踏まえて、画像表示領域に形成されたＴＦＴと同様に高温ポリシリコン層を有するＴＦＴを備えた検査回路を周辺領域に設けることによって、画素の不具合を検出する手法が検討されている。

しかしながら、画素の不具合を反映した信号を迅速に処理するためは、高温ポリシリコン層を、例えばチャネル層として含むＴＦＴでは、検査の高速化に対する要望に応える程度に信号を高速で処理できない問題点もある。この点について、特許文献１には、コンパレータの回路構成及びこの回路の構成する素子について具体的な説明がなされていない。加えて、画素のピッチに合わせた狭い領域に高温ポリシリコン層を含む複数のＴＦＴを形成した場合には、複数のＴＦＴ間で素子特性にバラツキが生じてしまい、各ＴＦＴを協調させながら動作させることが困難になり、結果的に高速且つ正確に画素の不具合を検出することが困難になる問題点もある。

また、このような問題点を解決するために、高温ポリシリコン層を備えた複数のＴＦＴを画素のピッチより広い領域、即ちバラツキが少ない所望の素子特性が得られるように画素のピッチに制約されない広い領域に形成した場合には、電気光学装置のサイズの増大を招いてしまい、装置の小型化に対する要望に十分対応できない。加えて、単結晶シリコン層を含むＴＦＴ等の半導体素子を画像表示領域に形成するためには、これら素子をシリコン基板上に形成することになり、ＴＦＴアレイ基板における単結晶シリコン層を含むＴＦＴが形成された領域を介して光を透過させることができなくなる。より具体的には、例えば光反射型の液晶装置等の電気光学装置に限定されてしまい、石英基板等の透明基板及びこの透明基板に直接ＴＦＴが形成されたＴＦＴアレイ基板を用いて光透過型の液晶装置を形成することが困難となり、電気光学装置の表示方式が制約される問題点も生じる。

よって、本発明は上記問題点等に鑑みてなされたものであり、例えば、液晶装置等の電気光学装置のサイズを増大させることなく、画素の検査を高速且つ正確に実行でき、これに伴って懸念される表示形式の制約も生じない電気光学装置、及びその製造方法、並びにこのような電気光学装置を具備してなる電子機器を提供することを課題とする。

本発明に係る電気光学装置は上記課題を解決するために、基板と、前記基板の画像表示領域内で互いに交差するように配設された複数の走査線及び複数の信号線と、前記複数の走査線及び前記複数の信号線の交差に応じて前記画像表示領域に配設された複数の画素回路と、前記基板上における前記画像表示領域の周辺に位置する周辺領域に形成されており、前記信号線を介して前記画素回路から供給された第１電位信号が基準信号である第２電位信号より低い場合には前記信号線を介して前記第１電位信号の電位より低い電位を有する低電位信号を出力し、前記第１電位信号の電位が前記第２電位信号より高い場合には前記信号線を介して前記第１電位信号の電位より高い電位を有する高電位信号を出力する増幅手段とを備え、前記増幅手段は、単結晶シリコン層を有すると共に互いに電気的に接続された複数のトランジスタで構成されている。

本発明に係る電気光学装置では、増幅手段は、高電位信号又は低電位信号を出力し、これら信号に基づいて、例えば判定回路が画素の不具合を検出する。より具体的には、例えば画素回路から出力される第１電位信号が第２電位信号より僅かに高い電位を有している場合には、第２電位信号の電位に対する第１電位信号の電位の高いことが信号線に印加されるノイズによって不明瞭とならないように、増幅手段は第１電位信号に比べて電位が高められた高電位信号を信号線を介して出力する。

第１電位信号が第２電位信号より僅かに低い電位を有している場合には、第２電位信号の電位に対する第１電位信号の電位の低いことが信号線に印加されるノイズによって不明瞭とならないように、増幅手段は第１電位信号の電位を低くした後、電位が低く抑えられた低電位信号を信号線を介して出力する。ここで、「第１電位信号」は、画素回路の良否を反映した信号であり、より具体的には、例えば検査に先立ち予め画素回路に検査信号が供給されており、画素回路の良否に応じて検査信号の電位から変動した電位を有する信号が第１電位信号として出力される。「画素回路の良否」とは、画素回路が不具合を有しているか否かを意味し、第１電位信号及び第２電位信号の電位の高低関係は、画素回路に生じた不具合に応じて異なる。

尚、「画素回路」とは、電気光学装置を構成する前に電気光学装置用基板に形成された各種素子を含む回路であり、電気光学装置が完成した際には画素部の一部に含まれる。したがって、画素回路は最終的に電気光学装置が完成した際の画素部の配置に合わせて基板上に形成されている。

第２電位信号は、第１電位信号の電位を高くする或いは低くする際の基準となる基準電位を有する。したがって、増幅手段は、第２電位信号を基準にして高電位信号或いは低い電位信号を出力する。

このような高電位信号或いは低い電位信号を出力する増幅手段は、単結晶シリコン層を有すると共に互いに電気的に接続された複数のトランジスタ素子を備えているため、第１電位信号及び第２電位信号に基づいて出力される高電位信号及び低電位信号を、例えば高温ポリシリコン層をチャネル層として備えるＴＦＴに比べて高速で出力できる。

加えて、高温ポリシリコンを用いた場合には、キャリアの高い移動度を得るためにチャネル層の面積を広げる必要があるが、単結晶シリコンを用いることにより所望の移動度を得つつトランジスタ素子が形成される面積を低減できる。これにより、電気光学装置のサイズを増大させることなく、画素回路の検査を高速且つ正確に実行できる。

また、本発明に係る電気光学装置では、画像表示領域の周辺に位置する周辺領域に単結晶シリコン層を含む複数のトランジスタ素子が形成されているため、基板を介して画像表示領域で光を透過させることが可能である。したがって、本発明に係る電気光学装置によれば、画素回路の検査の高速化を可能にしつつ、反射型液晶装置だけでなく透過型の液晶装置等の電気光学装置にも応用でき、表示方式に制約を受けない汎用性の高い電気光学装置を提供できる。

このように、本発明に係る電気光学装置によれば、例えばＴＦＴアレイ基板を製造した段階で画素回路に生じた不具合を正確且つ迅速に、漏れなく検出することが可能であり、これに伴い液晶装置等の電気光学装置の歩留まりを高めることができ、製造コストを低減することが可能である。

本発明に係る電気光学装置の一の態様では、前記単結晶シリコン層は、前記周辺領域に設けられた単結晶シリコン膜の一部であってもよい。

この態様では、単結晶シリコン膜は、周辺領域に形成されていればよく、例えば単結晶シリコン層を含むＴＦＴ等のトランジスタ素子を形成するための汎用の製造プロセスを用いて複数のトランジスタ素子を簡便に形成できる。より具体的には、単結晶シリコン膜は、透明基板上に貼り付けられた単結晶シリコン基板でもよいし、透明基板上に成膜されたものでもよく、単結晶シリコン膜の形成方法は限定されない。

単結晶シリコン膜は、画像表示領域を透過する光を最終的に遮らないように形成されていればよく、例えば、周辺領域にのみ形成してもよいし、画像表示領域及び周辺領域に形成された後、画像表示領域に延びる部分をポリシリコン層になるように処理してもよい。

ここで、「単結晶シリコン膜の一部」とは、単結晶シリコン膜を利用して形成された複数のトランジスタ素子のチャネル領域に光が照射されないように、複数のトランジスタ素子の一部として単結晶シリコン膜を部分的に利用することを意味する。特に、単結晶シリコン膜は光を透過させないことから、複数のトランジスタ素子が含む単結晶シリコン層に光が照射されることを低減でき、複数のトランジスタ素子に流れる光リーク電流を低減できる。これにより、複数のトランジスタ素子を誤動作させることなく、高速且つ正確に動作させることが可能である。

本発明に係る電気光学装置の他の態様では、前記単結晶シリコン層は前記基板に単結晶シリコンを貼り合わせることで形成されていてもよい。

この態様において、簡便に単結晶シリコン層を備える増幅手段を形成できる。

本発明に係る電気光学装置の他の態様では、前記画素回路は、高温ポリシリコン層を含むと共に前記走査線及び前記信号線に電気的に接続されたスイッチング素子を含んでおり、
前記第１電位信号は、前記走査線を介して前記スイッチング素子に供給されたスイッチング信号に応じて前記スイッチング素子がオン状態に切り換えられた状態で前記信号線を介して前記画素回路から前記増幅手段に供給されてもよい。

この態様によれば、画像表示領域では透明基板を介して高温ポリシリコン層に光が照射され、光リーク電流が生じる場合がある。しかしながら、高温ポロシリコン層は、単結晶シリコン層に比べて光リーク電流が小さいため、例えば高温ポリシリコン層をチャネル層として備えるＴＦＴ等のスイッチング素子に光が照射されたとしても、スイッチング素子は誤作動することなく実使用上問題ない。

この態様によれば、光が透過する画像表示領域に形成されるスイッチング素子と、光を透過させる必要がない周辺領域に形成された複数のトランジスタ素子とに含まれる半導体層を使い分けることにより、画素回路の検査を高速且つ正確に実行できると共に、所要の素子特性を得つつ、単結晶シリコン層に流れる光リーク電流によるトランジスタ素子の誤動作を低減できる。

本発明に係る電気光学装置の他の態様では、前記増幅手段は、前記複数のトランジスタ素子で構成されていると共に前記信号線毎に設けられた複数の差動増幅回路と、前記周辺領域に設けられており、前記信号線の途中に電気的に接続されたトランスミッションゲートと、前記トランスミッションゲートのオンオフを切り換える切り換え手段と、前記第２電位信号を前記複数の差動増幅回路の夫々に供給する信号供給線とを更に備えており、前記第１電位信号は、前記トランスミッションゲートが前記切り換え手段によってオン状態に切り換えられた状態で前記信号線を介して前記差動増幅回路に供給されてもよい。

この態様によれば、例えば画素回路の良否を検査する際に、トランスミッションゲートをオン状態に切り換えることによって、第１電位信号を増幅手段に供給できるように信号線を介して画素回路及び増幅手段間を導通させることが可能である。また、第２電位信号は、信号線とは別に設けられた信号供給線を介して差動増幅回路に供給されるため、ノイズの影響によって第２電位信号の電位が変動することを低減できる。

この態様によれば、差動増幅回路は信号線毎に設けられているため、信号線のピッチに合わせて差動増幅回路を設けることができる。より具体的には、例えば、画素回路がマトリクス状に配設されている場合に、走査線が延びる行方向に沿って複数の画素回路の列毎に差動増幅回路を形成できる。これにより、差動増幅回路を構成する複数のトランジスタ素子が単結晶シリコン層を含む利点を生かしつつ、素子特性を低下させることなく、信号線のピッチに合わせた狭い領域に差動増幅回路を形成できる。

本発明に係る電気光学装置の他の態様では、前記トランスミッションゲートは、前記切り換え手段から供給される一系列の信号によってオンオフが切り換えられるように前記複数の信号線に共通に電気的に接続された単一のトランスミッションゲートであり、前記第１電位信号は、前記一系列の信号に応じて前記単一のトランスミッションゲートがオン状態に切り換えられた状態で前記複数の差動増幅回路に供給されてもよい。

この態様によれば、単一のトランスミッションゲートは、切り換え手段によってオンオフが切り換えられ、例えば、マトリクス状に配設された画素回路の各行毎に第１電位信号を増幅手段に一括で供給できる。

本発明に係る電気光学装置の他の態様では、前記信号線は、前記差動増幅回路に電気的に接続された本線と、前記走査線と互いに交差するように前記画像表示領域に延びており、前記本線から分岐した複数の分岐線とを有しており、前記トランスミッションゲートは、前記切り換え手段から供給される複数系列の信号によって個別にオンオフが切り換えられるように前記複数の分岐線毎に電気的に接続された複数のトランスミッションゲートであり、前記第１電位信号は、前記切り換え手段から異なるタイミングで供給された複数系列の信号に応じて、前記複数のトランスミッションゲートの夫々がオン状態に切り換えられた状態で前記分岐線を介して前記複数の差動増幅回路に供給されてもよい。

この態様によれば、画素信号を供給するデータ線と、複数の分岐線の夫々とを共用できるため、複数の画素回路で一つの差動増幅回路を共用できる。複数の画素回路で差動増幅回路を共用することにより、信号線のピッチに合わせた狭い領域に差動増幅回路を形成する場合に比べて、差動増幅回路を共用する複数の画素回路が形成された幅広の領域に合わせた広い領域に差動増幅回路を形成できる。したがって、周辺領域のうち差動増幅回路が形成された領域を除く領域を広くとることができ、その領域に各種回路を形成し、電気光学装置のサイズを増大させることなく、より多くの回路を形成できる。

本発明に係る電気光学装置の他の態様では、前記増幅手段は、前記複数のトランジスタ素子で構成されていると共に前記複数の信号線のうち２本の信号線の組毎に設けられた複数の差動増幅回路を含んでおり、前記第１電位信号及び前記第２電位信号の夫々は、前記２本の信号線の夫々を介して前記差動増幅回路に供給されてもよい。

この態様では、差動増幅回路は、２本の信号線の組を介して高電位信号及び低電位信号を出力する。２本の信号線の夫々には、例えば画素回路が電気的に接続されており、これらが祖回路から出力された第１電位信号及び第２電位信号に基づいて高電位信号および低電位信号が出力される。

この態様によれば、走査線が延びる方向に沿って２つの画素回路毎に差動増幅回路をでき、走査線が延びる方向に沿って画素回路毎に差動増幅回路を形成する場合に比べて広い領域に差動増幅回路を形成できる。

この態様においては、前記周辺領域に設けられており、前記２本の信号線の途中に電気的に接続されたトランスミッションゲートと、前記トランスミッションゲートのオンオフを切り換える切り換え手段とを更に備えており、前記第１電位信号及び前記第２電位信号は、前記トランスミッションゲートが前記切り換え手段によってオン状態に切り換えられた状態で前記２本の信号線の夫々を介して前記差動増幅回路に供給されてもよい。

この態様によれば、トランスミッションゲートのオンオフを切り換えることによって、２本の信号線を介して一括で第１電位信及び第２電位信号が差動増幅回路に供給できる。

この態様においては、前記２本の信号線の夫々は、前記差動増幅回路に電気的に接続された本線と、前記走査線と互いに交差するように前記画像表示領域に延びており、前記本線から分岐した複数の分岐線とを有しており、前記トランスミッションゲートは、前記切り換え手段から供給される複数系列の信号によって個別にオンオフが切り換えられるように前記複数の分岐線毎に電気的に接続された複数のトランスミッションゲートであり、前記第１電位信号及び前記第２電位信号は、前記切り換え手段から異なるタイミングで供給された複数系列の信号に応じて、前記複数のトランスミッションゲートの夫々がオン状態に切り換えられた状態で前記分岐線を介して前記複数の差動増幅回路に供給されてもよい。

この態様によれば、画素回路に電気的に接続されたデータ線の夫々と、複数の分岐線とを共用でき、これに伴い、複数の画素回路で一つの差動増幅回路を共用できる。したがって、広い領域に差動増幅回路を形成でき、周辺領域のうち差動増幅回路を形成されていない領域に各種回路を形成できる。

本発明に係る電気光学装置の他の態様では、前記信号線は、前記画素回路に画像信号を供給するデータ線と共用されており、前記高電位信号及び前記低電位信号は、前記データ線に前記画像信号をサンプリングするサンプリング回路がオン状態に切り換えられた状態で前記画素回路毎に出力されてもよい。

この態様では、サンプリング回路は、電気光学装置を完成させた際に画像信号を画素回路に供給するために予め設けられている回路であり、データ線を信号線として共用することにより既存のサンプリング回路を介して高電位信号及び低電位信号を出力できる。加えて、サンプリング回路のオンオフを順次切り換えることにより、一の走査線に電気的に接続された複数の画素回路の夫々の良否を個別に判定できる。より具体的には、例えばサンプリング回路に含まれる一のサンプリングスイッチをオン状態にすることにより、このサンプリングスイッチを介して画素回路毎に高電位信号及び低電位信号を出力できる。したがって、順次サンプリングスイッチを切り換えることによって一の走査線に電気的に接続された画素回路の良否を個別に検査することが可能である。

本発明に係る電気光学装置の他の態様では、前記周辺領域に設けられており、前記画素回路を駆動する駆動回路を更に備えており、前記駆動回路は、単結晶シリコン層を含む駆動素子を備えていてもよい。

この態様によれば、高温ポリシリコン層を用いる場合に比べて駆動回路の動作特性、より具体的にはＴＦＴ等の駆動素子のチャネル領域におけるキャリアの移動度等を高めることができる。したがって、増幅手段だけでなく駆動回路の処理能力も高めることができる。このような駆動回路は、例えば周辺領域に形成された単結晶シリコン膜を用いて形成すればよい。

本発明に係る電気光学装置の製造方法は上記課題を解決するために、基板の画像表示領域内で互いに交差するように配設された複数の走査線及び複数の信号線の交差に応じて前記画像表示領域に複数の画素回路を形成する第１工程と、前記信号線を介して前記画素回路から供給された第１電位信号が第２電位信号より低い場合には前記信号線を介して前記第１電位信号の電位より低い電位を有する低電位信号を出力し、前記第１電位信号の電位が前記第２電位信号より高い場合には前記信号線を介して前記第１電位信号の電位より高い電位を有する高電位信号を出力する増幅手段を、前記基板上における前記画像表示領域の周辺に位置する周辺領域に形成する第２工程とを備え、前記第２工程は、単結晶シリコン層を含むと共に互いに電気的に接続された複数のトランジスタを形成する第３工程を含む。

本発明に係る電気光学装置の製造方法によれば、本発明の電気光学装置と同様に例えばＴＦＴアレイ基板を製造した段階で画素回路に生じた不具合を正確且つ迅速に、漏れなく検出することが可能であり、これに伴い液晶装置等の電気光学装置の歩留まりを高めることができ、製造コストを低減することが可能である。

本発明に係る電気光学装置の他の態様では、前記第３工程は、前記画像表示領域及び前記周辺領域に単結晶シリコン基板を貼り付ける工程と、前記単結晶シリコン基板の基板面のうち前記周辺領域に重なる領域にマスク層を形成する工程と、前記単結晶シリコン基板のうち前記画像表示領域に重なる部分を他結晶化させることによって多結晶層を形成する工程と、前記多結晶層をアニールすることによって所要の導電型を有する半導体層を形成する工程とを含んでいてもよい。

この態様では、例えば単結晶シリコン基板のうち画像表示領域に重なる部分を用いて高温ポリシリコン層を含むＴＦＴを形成できると共に、周辺領域に単結晶シリコン層を含むＴＦＴ等の複数のトランジスタ素子を形成できる。

本発明に係る電子機器は上記課題を解決するために、上述した本発明の電気光学装置を備えている。

本発明の電子機器は上述した本発明の電気光学装置を具備してなるので、歩留まりの高い高品質の、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置（Field Emission Display及びConduction Electron-Emitter Display）、ＤＬＰ（Digital Light Processing）等を実現することも可能である。加えて、このような電子機器は、上述した電気光学装置を含んでいるため、歩留まりが向上されている。

本発明のこのような作用及び他の利得は次に説明する実施形態から明らかにされる。

以下、図面を参照しながら本実施形態に係る電気光学装置、及びその製造方法、並びに電子機器を説明する。尚、本実施形態では、本発明に係る電気光学装置の一例としＴＦＴアレイ基板を備えた液晶パネルを例に挙げる。

先ず、図１及び図２を参照しながら本実施形態の液晶装置１００の構成を説明する。図１は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た液晶パネル１００の概略的な平面図であり、図２は、図１のＨ−Ｈ´断面図である。尚、本実施形態の液晶パネル１００は、駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式を採用している。

図１及び図２において、液晶パネル１００は、石英基板等の透明基板であるＴＦＴアレイ基板１０と、ＴＦＴアレイ基板１０に対向配置された対向基板２０とを備えている。ＴＦＴアレイ基板１０及び対向基板２０間には液晶層５０が封入されており、ＴＦＴアレイ基板１０及び対向基板２０は、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２を介して相互に接着されている。

シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。

シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。

画像表示領域１０ａの周辺に位置する周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、Ｘ−ドライバ回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。Ｙ−ドライバ回路１０４は、この一辺に隣接する２辺のいずれかに沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。尚、Ｙ−ドライバ回路１０４を、Ｘ−ドライバ回路１０１及び外部回路接続端子１０２が設けられたＴＦＴアレイ基板１０の一辺に隣接する２辺に沿って設けるようにしてもよい。この場合、ＴＦＴアレイ基板１０の残る一辺に沿って設けられた複数の配線によって、二つのＹ−ドライバ回路１０４は互いに接続されるようにする。

ここで、Ｘ−ドライバ回路１０１及びＹ−ドライバ回路１０４に含まれるＴＦＴ等の駆動素子は、単結晶シリコン層を含んでいてもよい。このような単結晶シリコン層を含むＴＦＴは、後述する差動増幅回路１５に含まれるＴＦＴと同様の工程で形成され、高温ポリシリコン層を用いる場合に比べて駆動回路の動作特性、より具体的にはＴＦＴ等に含まれるチャネル領域におけるキャリアの移動度等を高めることができる。したがって、後述する差動増幅回路１５の処理能力だけでなく、Ｘ−ドライバ回路１０１及びＹ−ドライバ回路１０４等の駆動回路の処理能力を高めることが可能である。

対向基板２０の４つのコーナー部には、両基板間の上下導通端子として機能する上下導通材１０６が配置されている。他方、ＴＦＴアレイ基板１０にはこれらのコーナー部に対向する領域において上下導通端子が設けられている。これら上下導通端子及び上下導通材１０６により、ＴＦＴアレイ基板１０及び対向基板２０間で電気的な導通をとることができる。

図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が形成された後の画素電極９ａ上に、配向膜が形成されている。他方、対向基板２０上には、対向電極２１の他、格子状又はストライプ状の遮光膜２３、更には最上層部分に配向膜が形成されている。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。

次に、図３乃至図９を参照しながら、ＴＦＴアレイ基板１０の構成及び検査時における処理手順を説明する。図３は、ＴＦＴアレイ基板１０の主要な回路構成を示したブロック図である。

図３において、ＴＦＴアレイ基板１０は、検査回路４、Ｘ−ドライバ１０１、Ｙ−ドライバ１０４及びサンプリング回路１１０を備えている。

検査回路４は、本発明の「増幅手段」の一例を構成する複数の差動増幅回路１５、第１駆動信号供給回路２１、第２駆動信号供給回路２２、イコライズ回路２３、第１電圧印加用配線２４、本発明の「信号供給線」の一例である第２電圧印加用配線２７、プリチャージ回路２５、本発明の「切り換え手段」の一例である接続回路２６、ＴＦＴ１１、１２ａ、１２ｂ、１３ｐ、及び１３ｎ、トランスミッションゲート６、複数の信号線Ｓｏｉ及びＳｅｉ（ｉ＝１、２、・・・、ｍ；ｍは２以上の整数）を備えている。

各信号線Ｓｏｉは、画像表示領域１０ａから差動増幅回路１５まで延在されており、各差動増幅回路１５の接続点Ｓｏに電気的に接続されている。信号線Ｓｏｉは、後に図８を参照しながら詳細に説明する画像表示領域１０ａに設けられた複数の走査線Ｇｊ（ｊ＝１、２、・・・、ｎ；ｎは２以上の整数）に交差するように画像表示領域１０ａの画像表示領域内に延在している。画像表示領域１０ａに設けられた画素部７０は、信号線Ｓｏｉ及び複数の走査線Ｇｊの交差に合わせて配置されており、信号線Ｓｏｉに電気的に接続されている。後に説明するように、画素部７０の検査時に各画素部７０が備える画素回路から出力された第１電位信号が信号線Ｓｏｉを介して各差動増幅回路１５に出力される。

信号線Ｓｅｉは、差動増幅回路１５の接続点Ｓｅに電気的に接続されているとともに、ＴＦＴ１２ａを介して第２電圧印加用配線２７に電気的に接続されている。

第２電圧印加用配線２７は、外部から供給された第２電位信号をＴＦＴ１２ａを介して差動増幅回路１５の接続点Ｓｅに供給する。

接続回路２６は、テスト回路接続ゲート端子を介してテスト回路と電気的に接続されたテスト信号供給線４５と、プルダウン回路３５とを備えている。テスト信号供給線４５は、ＴＦＴアレイ基板１０を検査する際に、テスト回路から供給された一系列のテスト信号をトランスミッションゲート６に供給する。プルダウン回路３５は、テスト信号供給線４５を介してトランスミッションゲート６に供給されるテスト信号が変動しないようにテスト信号供給線４５の電位を安定化させる。

ここで、図７に示すように、プルダウン回路３５は、電源ＶＤＤに電気的に接続されたゲート、アースされたソース、及びテスト信号供給線４５に電気的に接続されたドレインを備えたＴＦＴ１３５を備えており、テスト信号が供給される際にテスト信号供給線４５の電位が変動することを低減する。尚、プルダウン回路３２、３２、３３及び３４もプルダウン回路３５と同様の回路構成を有している。

再び図３において、トランスミッションゲート６は、本発明の「単一のトランスミッションゲート」の一例であり、信号線Ｓｏｉの途中に電気的に接続されている。トランスミッションゲート６は、画素部７０からみて差動増幅回路１５に近い側に設けられており、信号線Ｓｏｉの途中に電気的に接続された複数のＴＦＴ１４を備えている。複数のＴＦＴ１４は、ＴＦＴアレイ基板１０を検査する際にテスト信号供給線４５を介してテスト回路から供給されるテスト信号に応じて一括でオン状態に切り換えられる。これにより、信号線Ｓｏｉを介して差動増幅回路１５に供給される第１電位信号の供給路を確保でき、後述する画素部７０に設けられたＴＦＴ７１がオン状態に切り換えられていれば、各画素部７０から各差動増幅回路１５に信号線Ｓｏｉを介して第１電位信号及を一括で供給できる。

ここで、第１電位信号は、予め画素部７０に供給されていた検査信号が画素部７０から読み出された信号であり、画素部７０に生じた不具合に応じて検査信号の電位と異なる電位で出力される。第１電位信号と同時に第２電圧印加用配線２７を介して差動増幅回路１５に供給される第２電位信号の電位は第１電位信号に対する中間電位である。中間電位とは、差動増幅回路１５が第１電位信号の電位の高低を判定する際に比較対象となる基準電位である。

イコライズ回路２３は、イコライズ信号供給線４３及びプルダウン回路３３を備えており、ＴＦＴ１１のオンオフを切り換えるためのプリチャージ信号がイコライズ信号供給線４３を介してＴＦＴ１１のゲートに供給される。プルダウン回路３３は、イコライズ信号供給線４３の電位が変動することを低減する。

プリチャージ回路２５は、ＴＦＴ１２ａ及び１２ｂのゲートに電気的に接続されたプリチャージ信号供給線４４と、プリチャージ信号供給線４４に電気的に接続されたプルダウン回路３４とを備えている。プリチャージ信号供給線４４は、ＴＦＴ１２ａ及び１２ｂのオンオフを切り換えるためにプリチャージ端子を介して外部から供給されたプリチャージ信号をＴＦＴ１２ａ及び１２ｂのゲートに供給する。プルダウン回路３４は、プリチャージ信号供給線４４の電位の変動を低減する。

第１電圧印加用配線２４は、ＴＦＴ１２ｂのソースに電気的に接続されており、ＴＦＴ１２ｂにプリチャージ電圧を印加する。プリチャージ電圧は、予め中間電位に設定されており、ＴＦＴ１２ｂに供給される。尚、プリチャージ電圧は、信号線Ｓｏｉ介して第１電位信号が差動増幅回路１５に供給される前にＴＦＴ１２ｂに供給される。

ＴＦＴ１１、１２ａ及び１２ｂは、プリチャージ信号によってオン状態に切り換えられ、第１電位信号及び第２電位信号が信号線Ｓｏｉ及び信号線Ｓｅｉの夫々に供給される前に信号線Ｓｏｉ及び信号線Ｓｅｉの電位差を等しくするように信号線Ｓｏｉ及び信号線Ｓｅｉの電位を設定する。より具体的には、ＴＦＴＦ１１のソース及びドレインと、ＴＦＴ１２ａのドレイン及びＴＦＴ１２ｂのソースの夫々が信号線Ｓｏｉ及び信号線Ｓｅｉに電気的に接続されており、プリチャージ信号がＴＦＴ１１、１２ａ及び１２ｂのゲートに供給された後、プリチャージ電圧がＴＦＴ１２ａ及び１２ｂの夫々のソース及びドレイン間に供給される。これにより、信号線Ｓｏｉ及び信号線Ｓｅｉの電位差を小さくするように、ＴＦＴ１１のソース及びドレイン間、ＴＦＴ１２ａ及び１２ｂの夫々のソース及びドレイン間に電流が流れ、信号線Ｓｏｉ及び信号線Ｓｅｉの夫々の電位が中間電位に等しくなる。したがって、差動増幅回路１５が第１電位信号及び第２電位信号を比較する前提として、これら信号を差動増幅回路１５に供給する信号線Ｓｏｉ及び信号線Ｓｅｉの電位を揃えることができる。

第１電位信号及び第２電位信号が、電位が揃った信号線Ｓｏｉ及び信号線Ｓｅｉの夫々を介して差動増幅回路１５に供給された場合、画素部７０から出力された第１電位信号及び第２電位信号の電位の高低関係が維持されたまま第１電位信号及び第２電位信号が差動増幅回路１５に供給される。したがって、第１電位信号の電位及び第２電位信号の電位の高低関係が信号線Ｓｏｉ及び信号線Ｓｅｉ間の電位差に起因して変動することを低減でき、第１電位信号及び第２電位信号の電位の高低関係が逆転することを低減できる。

第１駆動信号供給回路２１は、第１駆動信号供給線４１及びプルアップ回路３１を備えている。第１駆動信号供給線４１は、差動増幅回路１５に電気的に接続されたＴＦＴ１３ｐのゲートに電気的に接続されており、外部から供給された第１駆動信号ＳＡｐＥをＴＦＴ１３ｐのゲートに供給する。第１駆動信号は、センスアンプを駆動するためのセンスアンプ駆動信号であり、後述するように差動増幅回路１５は、接続点Ｓｏ及びＳｅの夫々に入力される信号のうち高い電位を有する信号の電位をより高くし、低い信号の電位をより低くするセンスアンプとして機能する。ＴＦＴ１３ｐはｐチャネル型のＴＦＴであり、ＴＦＴ１３ｐは第１駆動信号ＳＡｐＥがゲートに供給されるとオン状態に切り換わり、電源ＶＤＤを差動増幅回路１５の接続端子Ｓｐに供給する。

ここで、図６に示すように、プルアップ回路３１はゲートが接地されたｐチャネル型のＴＦＴ１３１を備えている。ＴＦＴ１３１は、第１駆動信号供給線４１に電源ＶＤＤを供給する。

第２駆動信号供給回路２２は、第２駆動信号供給線４２及びプルダウン回路３２を備えている。第２駆動信号供給線４２は、差動増幅回路１５に電気的に接続されたＴＦＴ１３ｎのゲートに電気的に接続されており、外部から供給された第２駆動信号ＳＡｎＥをＴＦＴ１３ｎのゲートに供給する。ＴＦＴ１３ｎはｎチャネル型のＴＦＴであり、第２駆動信号ＳＡｎＥがゲートに供給されるとオン状態に切り換わり、電源ＶＤＤを差動増幅回路１５に供給する。プルダウン回路３２は、第２駆動信号供給線４２の電位を維持する。

差動増幅回路１５は、画像表示領域１０ａの周辺に位置する周辺領域に形成されていると共に信号線Ｓｏｉ毎に設けられている。トランスミッションゲート６がオン状態になった際に、第１電位信号が信号線Ｓｏｉから差動増幅回路１５の接続点Ｓｏの夫々に供給される。差動増幅回路１５は、第１電位信号及び第２電位信号を比較することによって信号線Ｓｏｉ及びＳｅｉの夫々を介して不図示のテスト回路に高電位信号及び低電位信号を出力する。加えて、差動増幅回路１５毎に信号線Ｓｏｉが電気的に接続されているため、画像表示領域１０ａ内で各信号線Ｓｏｉに電気的に接続された画素部７０の不具合の有無を画素部７０毎、即ち画素部７０を構成する画素回路毎に検出できる。

ここで、図４を参照しながら差動増幅回路１５の詳細な構成を説明する。図４は、差動増幅回路１５の電気的な構成を示す回路図である。

図４において、差動増幅回路１５は、ｐチャネル型のＴＦＴ５１及び５２と、ｎチャネル型のＴＦＴ５３及び５４とを備えた交差結合型の差動増幅回路である。より具体的には、ＴＦＴ５１及び５２が電気的に直列に接続された直列回路と、ＴＦＴ５３及び５４が電気的に直列に接続された直列回路とが電気的に並列に接続されている。ＴＦＴ５１のゲートが、ＴＦＴ５２及び５４の接続点Ｓｏに電気的に接続されている。ＴＦＴ５２のゲートは、ＴＦＴ５１及び５３の接続点Ｓｅに電気的に接続されている。ＴＦＴ５３のゲートは、ＴＦＴ５２及び５４の接続点Ｓｏに電気的に接続されている。ＴＦＴ５４のゲートは、ＴＦＴ５１及び５３の接続点Ｓｅに電気的に接続されている。接続点Ｓｏは、第１信号線Ｓｏｉに電気的に接続されており、接続点Ｓｅは、第２信号線Ｓｅｉに電気的に接続されている。ＴＦＴ５１及び５２の接続点Ｓｐは、ＴＦＴ１３ｐのドレインに電気的に接続されている。ＴＦＴ５３及び５４の接続点Ｓｎは、ＴＦＴ１３ｎのドレインに電気的に接続されている。

ここで、差動増幅回路１５を構成するＴＦＴ５１、５２、５３及び５４は、後述するように単結晶シリコン層を有しているため、例えば高温ポリシリコン層をチャネル層として備えるＴＦＴに比べて、第１電位信号及び第２電位信号を高速で処理し、高電位信号及び低電位信号を迅速に出力できる。加えて、ＴＦＴ５１、５２、５３及び５４に含まれるチャネル層等の半導体層として高温ポリシリコンを用いた場合には、キャリアの高い移動度を得るためにチャネル層の面積を広げる必要があるが、単結晶シリコン層を用いることによりチャネル層の面積を広げることなくＴＦＴ５１、５２、５３及び５４のチャネル層におけるキャリアの移動度を高速化できる。これにより、液晶装置１００のサイズを増大させることなく、画素回路の検査を高速且つ正確に実行できる。

また、液晶パネル１００では、画像表示領域１０ａには光を透過させない単結晶シリコン層を含むＴＦＴが形成されていないため、ＴＦＴアレイ基板１０の画像表示領域１０ａを介して光を透過させることが可能である。したがって、液晶パネル１００によれば、画素回路の検査の高速化を可能にしつつ、反射型液晶装置だけでなく透過型の液晶装置等の電気光学装置にも応用でき、表示方式に制約を受けない汎用性の高い電気光学装置を提供できる。

ＴＦＴ５１、５２、５３及び５４が単結晶シリコン層を含んでいることによって、これらＴＦＴは、第１電位信号及び第２電位信号が供給されるに伴い、互いに適切なタイミングで協調しながら動作することができる。より具体的には、ＴＦＴ５１、５２、５３及び５４が、信号線のピッチに合わせて周辺領域の狭い領域に形成された高温ポリシリコン層を含む場合、高温ポリシリコン層を流れるキャリアの移動度が素子間でばらつき、差動増幅回路１５は第１電位信号及び第２電位信号を適切なタイミングで処理することが難しくなり、高電位信号及び低電位信号を適切なタイミングで出力できない場合がある。

このような場合、差動増幅回路１５を構成するＴＦＴが単結晶シリコン層を含んでいることにより、狭い領域にＴＦＴを形成した場合でも高温ポリシリコン層を含むトランジスタ素子を形成する場合に比べてチャネル層における移動度のバラツキを素子間で低減でき、ＴＦＴ５１、５２、５３及び５４を互いに協調するように動作させることが可能である。これにより、第１電位信号及び第２電位信号を適切なタイミングで処理し、画素回路の不具合の有無を判定可能なように高電位信号及び低電位信号を迅速に出力できる。

差動増幅回路１５は、第１電位信号が第２電位信号より僅かに高い電位を有している場合には、第１電位信号に比べて電位が高められた高電位信号を信号線Ｓｏｉを介して判定手段の一例であるテスト回路に出力する。このように電位が高められた高電位信号によれば、第１電位信号の電位が第２電位信号の電位より高いことを明確にできる。差動増幅回路１５は、第１電位信号が第２電位信号より僅かに低い電位を有している場合には、第１電位信号に比べて電位がより低くされた低電位信号を信号線Ｓｏｉを介して出力する。このような低電位信号によれば、第１電位信号の電位が第２電位信号の電位より低いことを明確にできる。

信号線Ｓｅｉを介して差動増幅回路１５に供給される第２電位信号は、第１電位信号の電位を高くする或いは低くする際の基準となる基準電位である。第１電位信号は、信号線Ｓｏｉに電気的に接続された画素部７０に不具合が生じているか否か、即ち画素部７０の良否を反映した信号であり、第２電位信号と第１電位信号との電位差は、これら信号線の配線容量によって変動する電位の大きさに比べて僅かな大きさである。差動増幅回路１５は、第１電位信号の電位及び第２電位信号の高低関係が明確に判定できるように高電位信号又は低電位信号を出力する。

加えて、第１電位信号は画素部７０から信号線Ｓｏｉを介して差動増幅回路１５に供給され、第２電位信号は第２電圧供給線２７及び信号線Ｓｅｉを介して差動増幅回路１５に供給される。したがって、第２電圧供給線２７から一定の電位の信号、即ち中間電位の信号を供給すれば、画素部の検査時には常時第２電位信号は一定の中間電位に維持されていることになり、ノイズに影響されることなく第１電位信号及び第２電位信号の電位を正確に比較できる。これにより、画素部７０に不具合が生じているか否かを正確に判定できるように高電位信号及び低電位信号が出力される。

図３に図示しないテスト回路は、信号線Ｓｏｉに電気的に接続された画素部７０に不具合が生じているか否かを電圧論理に基づいて判定する。このテスト回路は、画素部に予め供給されていた第１電位信号のもとになる検査信号の電位の第２電位信号の電位に対する高低関係と、中間電位及び高電位信号の電位又は低電位信号の電位の高低関係の情報とを比較することによって画素部７０に不具合が発生しているか否かを判定する。より具体的には、第１電位信号の元になる検査信号の電位が中間電位より高い場合に、差動増幅回路１５から高電位信号が出力されれば信号線Ｓｏｉに電気的に接続された画素部７０、即ち第１電位信号のもとになる検査信号が供給された画素部７０に不具合が発生していないとテスト回路は判定する。同様に第１電位信号のもとになる検査信号の電位が第２電位信号の電位より低い場合に、差動増幅回路１５から低電位信号が出力されれば信号線に電気的に接続された画素部７０、即ち第１電位信号のもとになる検査信号が供給された画素部に不具合が発生していないとテスト回路は判定する。

第１電位信号の基になる検査信号の電位が第２電位信号の電位より高い場合に差動増幅回路１５から低電位信号が出力されれば、信号線Ｓｏｉに電気的に接続された画素部７０、即ち第１電位信号の基になる検査信号が供給された画素部７０に何らかの不具合が発生しているとテスト回路は判定する。第１電位信号の基になる検査信号の電位が第２電位信号の電位より低い場合に差動増幅回路１５から高電位信号が出力されれば信号線Ｓｏｉに電気的に接続された画素部７０、即ち第１電位信号のもとになる検査信号が供給された画素部７０に何らかの不具合が発生しているとテスト回路は判定する。

ここで、図３及び４を参照しながら差動増幅回路１５が高電位信号又は低電位信号を出力する手順を説明する。ここでは、中間電位を有する第２電位信号の電位に比べて高い電位を有する第１電位信号が差動増幅回路１５に供給された場合を例に挙げて説明する。

図３および図４において、第２駆動信号供給回路２２からＴＦＴ１３ｎに第２駆動信号ＳＡｎＥが供給されると、ＴＦＴ１３ｎがオン状態に切り換えられ、ＴＦＴ１３ｎを介して接続点Ｓｎの電位がグランド電位に近づく。ＴＦＴ５３のソースの電位は中間電位に設定されているため、ＴＦＴ５３のソース・ドレイン間に電流が流れ、接続点Ｓｅの電位が低下する。このとき、ｐチャネル型のＴＦＴ５２のゲートは接続点Ｓｅに電気的に接続されているため、接続点Ｓｅの電位が低下していることによってＴＦＴ５２がオン状態に切り換えられる。第１駆動信号供給回路２１からＴＦＴ１３ｐに第１駆動信号ＳＡｐＥが供給されると、ＴＦＴ１３ｐがオン状態に切り換えられ、ＴＦＴ１３ｐを介して接続点Ｓｐに電源ＶＤＤが供給される。これにより、電源ＶＤＤがＴＦＴ１３ｐ及び５２を介して接続点Ｓｏに供給され、接続点Ｓｏの電位が高められる。

このようにして差動増幅回路１５は、第１電位信号の電位を高め、且つ第２電位信号の電位を低くする。差動増幅回路１５によれば、第１電位信号が中間電位より高い場合に、第１電位信号をより高い電位を有する高電位信号としてテスト回路等の判定手段に出力できる。したがって、テスト回路等の判定手段は、中間電位より低い電位を有する参照信号と高電位信号との電位の高低関係を明確に判断でき、電圧論理に基づいて画素部７０の良否を判定できる。第１電位信号の電位が第２電位信号の電位より低い場合には、上述したＴＦＴ５２及び５３と同様にＴＦＴ５１及び５４が動作し、第１電位信号に基づいて低電位信号が出力される。この場合には、中間電位に設定されて第２電位信号は電位が高められた参照信号として出力され、これと共に第１電位信号は参照信号の電位より低い電位を有する低電位信号として出力される。尚、参照信号とは、差動増幅回路１５から第２電位信号に基づいて出力された信号である。

再び図３において、ＴＦＴアレイ基板１０の構成を説明する。Ｙ−ドライバ回路１０４は、画素部７０の検査時においてスイッチング信号を走査線毎に順次供給する。ここで、スイッチング信号とは、画像を表示する際に画素部７０に供給される画像表示用の走査信号とは異なる信号であり、予め画素部７０に供給された検査信号を画素部７０から出力させるために画素部７０が備えるスイッチング素子をオン状態に切り換えるための信号である。

Ｘ−ドライバ回路１０１は、サンプリング回路１１０を構成するサンプリングスイッチ１１１にサンプリング信号を供給し、これらサンプリングスイッチ１１１をオン状態に切り換える。ここで、「サンプリング信号」とは、画像を表示する際にＸ−ドライバ回路１０１からサンプリング回路１１０に供給される信号とは異なり、各行の画素部７０から出力された第１電位信号に基づいて差動増幅回路１５から一括で出力された高電位信号又は低電位信号を画素部７０毎に外部のテスト回路に個別に出力するための信号である。

サンプリング回路１１０は、画素部７０を検査する際に各行毎に読み出される第１電位信号を画素部７０に対応させて個別に出力させ、画像信号供給線１１２を介して外部のテスト回路に高電位信号又は低電位信号を出力する。サンプリング回路１１０によれば、画素部７０の行毎に出力される高電位信号又は低電位信号をこの行を構成する画素部７０毎にテスト回路に出力でき、テスト回路は不具合の発生の有無を画素部毎に判定できる。したがって、画像表示領域内にマトリクス状に配置された画素部７０の良否を正確に画素部毎に検出できる。加えて、サンプリング回路１１０及びＸ−ドライバ回路１０１等の既存の回路を用いて検査精度を高めることが可能であるため、別途新たに設ける回路を低減しつつＴＦＴアレイ基板１０の製造コストを低減でき、且つ歩留まりを向上させることが可能である。

次に、図５及び図８を参照しながら、画素部の回路構成及び配置を説明する。図５は画素部の回路図であり、図８は、画像表示領域における画素部、走査線及び信号線の配置を模式的に示した配置図である。

図５において、画素部７０は、本発明の「スイッチング素子」の一例であるＴＦＴ７３、液晶素子７２、及び蓄積容量７３を備えており、ＴＦＴ７３及び蓄積容量７３が本発明の「画素回路」の一例を構成する。尚、液晶パネル１００を構成した後には、液晶素子を画素回路の一部に含んでいてもよい。

ＴＦＴ７１は、高温ポロシリコン層を含む素子であり、ソースが信号線Ｓｏｉに電気的に接続されており、ゲートが走査線Ｇｊに電気的に接続されている。ＴＦＴ７１は、検査時に供給されるスイッチング信号によってオンオフが切り換えられ、画素部７０は第１電位信号を信号線Ｓｏｉに出力する。液晶素子７２は、ＴＦＴアレイ基板１０及びＴＦＴアレイ基板１０に対応するように配置される対向基板間に注入される液晶と、この液晶を挟持する一対の電極を有している。蓄積容量７３は、画像表示が行われる際に画素部７０に供給された画像信号を一時的に保持し、複数の画素部７０のアクティブマトリクス駆動を可能にする。

画像表示領域１０ａではＴＦＴアレイ基板１０を介して高温ポリシリコン層に光が照射され、ＴＦＴ７１に光リーク電流が流れる場合がある。しかしながら、高温ポリシリコン層は、単結晶シリコン層に比べて光リーク電流が小さいため、例えば高温ポリシリコン層をチャネル層として備えるＴＦＴ等のスイッチング素子に光が照射されたとしても、スイッチング素子は実使用上問題なく正常に作動する。

このように、光が透過する画像表示領域１０ａに形成されるＴＦＴ７１を構成する半導体層と、光を透過させる必要がない周辺領域に形成されたＴＦＴ５１、５２、５３及び５４を構成する半導体層を作り分けることにより、画素回路の検査を高速且つ正確に実行できると共に、所要の素子特性を得つつ、移動度が高いＴＦＴ５１、５２、５３及び５４に流れる光リーク電流を低減できる。

図８において、複数の走査線Ｇｊ及び複数の信号線Ｓｏｉが、画像表示領域１０ａで互いに交差するように配設されており、複数の画素部７０は、信号線Ｓｏｉが走査線Ｇｊと交差する交差領域Ｐｊｉに夫々配置されると共に、交差領域Ｐｊｉにおいて信号線Ｓｏｉに電気的に接続されている。

尚、図８では、画素部７０の配置を示すために便宜上走査線Ｇｊ及び信号線Ｓｏｉの交点に画素部７０を配置しているが、画素部７０は、交差領域Ｐｊｉ内に配置されていればよく、画像表示領域１０ａでマトリクス状に分布するように走査線Ｇｊ及び信号線Ｓｏｉで規定された基板上の画素領域に配置されている。

次に、図３、図５及び図８を参照しながら、画素部７０から差動増幅回路１５に第１電位信号及び第２電位信号を供給する手順を説明する。

図３、図５及び図８において、先ず走査線Ｇ１に電気的に接続された複数の画素部７０が備えるスイッチング素子７１の夫々に走査線Ｇ１を介してスイッチング信号が供給される。この段階で、走査線Ｇ１に電気的に接続された画素部７０から第１電位信号が差動増幅回路１５に供給される。このとき、第１電位信号を差動増幅回路１５に供給できるようにトランスミッションゲート６はオン状態に切り換えられており、走査線Ｇ１に電気的に接続された画素部７０の夫々から信号線Ｓｏｉを介して第１電位信号が差動増幅回路１５に供給される。このとき、第２電位信号も信号線Ｓｅｉを介して差動増幅回路１５に供給される。続いて、複数の走査線Ｇｎの２行目の走査線Ｇ２を介して走査線Ｇ２に電気的に接続された画素部７０にスイッチング信号が供給され、これら画素部７０から第１電位信号が差動増幅回路１５に供給される。スイッチング信号は、Ｙ−ドライバ回路１０４から各走査線Ｇｊに出力されるが、画像を表示する際に走査線Ｇｊから画素部７０に供給される走査信号とは異なる信号である。このようにして、最終行の走査線Ｇｎに電気的に接続された画素部７０まで順次スイッチング信号が供給され、各画素部７０から第１電位信号及び第２電位信号の夫々が差動増幅回路１５に供給される。

次に、図３を参照しながら差動増幅回路１５から出力された高電位信号又は低電位信号を個別に判定手段に出力する手順を説明する。

図３において、信号線Ｓｏｉの一端は差動増幅回路１５まで延在されており、他端はＸ−ドライバ回路１０１まで延在されている。信号線Ｓｏｉが画像表示領域１０ａ内で複数の走査線Ｇｊと交差するように配設されており、信号線Ｓｏｉの途中にはサンプリング回路１１０を構成するＴＦＴ１１１が電気的に接続されている。画像表示領域１０ａで画像を表示する際には、信号線Ｓｏｉは各画素部７０に画像信号を供給するデータ線として機能する。即ち、信号線Ｓｏｉは、画像表示領域１０ａに画像信号を供給するためのデータ線と共用されると共に、検査時にはサンプリング回路１１０を介して差動増幅回路１５から出力された高電位信号又は低電位信号をテスト回路に出力する。本実施形態では、信号線Ｓｏｉがそのままデータ線として機能するように信号線Ｓｏｉが各部と電気的に接続されている。これにより、信号線Ｓｏｉから高電位信号又は低電位信号をテスト回路に出力する際に、高電位信号又は低電位信号と比較される参照信号が信号線Ｓｅｉ及び第２電圧供給線２７介してテスト回路に出力される。

データ線と共用された信号緯Ｓｏｉによれば、データ線とは別に信号線を設ける必要がない。したがって、画像表示領域１０ａにおける開口領域のサイズを狭めることなく、画素部７０の良否を判定するために高電位信号又は低電位信号を出力するための回路を構成することが可能である。よって、画質を高めるために画素部の密度を高めるに伴いデータ線のピッチが狭められた場合でも、画素部の画質を低下させることなく画素部の良否を検査するための検査回路４を基板上の狭い領域に形成できる。

ＴＦＴアレイ基板１０によれば、画素部７０毎に信号線Ｓｏｉが電気的に接続されているため、複数の画素部の良否を個別に判定でき、不具合が生じている画素部を特定できる。尚、画像を表示する際には、例えばトランスミッションゲート６をオフ状態に切り換えておけば、画像信号を供給するためにデータ線として信号線Ｓｏｉを使用でき、画像表示領域１０ａで支障なく画像を表示できる。

このように、本実施形態の液晶パネル１００によれば、ＴＦＴアレイ基板１０を製造した段階で画素部に生じている不具合を正確に且つ迅速に漏れなく検出することが可能であり、これに伴い例えば液晶装置等の電気光学装置の製造効率を高めながら歩留まりを高めることができる。

次に、図９を参照しながら、信号線Ｓｏｉ及び信号線Ｓｅｉを介して高電位信号及び低電位信号を出力する際の各種信号のタイミングを説明する。図９は、信号線Ｓｏｉ及び信号線Ｓｅｉを介して各種信号を出力するタイミングを示したタイミングチャートである。尚、図９では、画素部に予め供給される検査信号の電位が中間電位より高い場合を例に挙げている。

図９において、タイミングｔ１までに画素部７０には検査信号が供給されている。プリチャージ回路２５及びイコライズ回路２３の夫々は、プリチャージ信号供給線４４及びイコライズ信号供給線４３の夫々を介してタイミングｔ１にプリチャージ信号ＰＣＧをＴＦＴ１１、１２ａ及び１２ｂのゲートに供給する。このとき、ＴＦＴ１１、１２ａ及び１２ｂはオン状態となり、第１電圧印加用配線２４を介してプリチャージ電圧が信号線Ｓｏｉに供給され、第２信号供給線２７及びＴＦＴ１２ａを介して中間電位が信号線Ｓｅｉに印加される。これにより、信号線Ｓｏｉ及び信号線Ｓｅｉの電位が中間電位に設定される。

トランスミッションゲート６がオン状態に切り換えられた後、走査線Ｇ１は、タイミングｔ３においてスイッチング信号を画素部７０に供給し、交差領域Ｐ１ｉにおいて第１電位信号が信号線Ｓｏｉを介して差動増幅回路１５に供給される。尚、走査線Ｇ１は、走査線Ｇ１に電気的に接続された画素部７０の全てにスイッチング信号を供給し、走査線Ｇ１に電気的に接続された画素部７０が備えるＴＦＴ７１がオン状態に切り換えられる。第１電位信号は、走査線Ｇ１に電気的に接続された複数の画素部７０の夫々からこれら画素部に対応する差動増幅回路１５に供給される。

ここで、画素部７０に不具合が生じていない場合には、予め画素部に供給された検査信号の電位と同様に、中間電位より高い電位を有する第１電位信号が信号線Ｓｏｉを介して差動増幅回路１５に供給される。このとき、第１電位信号は、中間電位よりわずかに高い電位を有している。第２電位信号を差動増幅回路１５に供給するための信号線Ｓｅｉの電位は、予め設定された中間電位であり、第１電位信号の電位より僅かに低い。このように、画素部７０に不具合が生じていない場合には、画素部７０に予め供給された検査信号の電位及び中間電位間の電位の高低関係が、第１電位信号の電位及び第２電位信号の電位の高低関係にそのまま維持されている。

タイミングｔ４に第２駆動信号供給回路２２からＴＦＴ１３ｎに駆動信号ＳＡｎＥが供給されると、差動増幅回路１５は信号線Ｓｅｉの電位を低下させる。これにより、第１電位信号が供給された接続点Ｓｏの電位より低い電位を有する接続点Ｓｅの電位は、第２電位信号を供給された時点より低い電位に下げられる。

タイミングｔ５において、第１駆動信号供給回路２１からＴＦＴ１３ｐに第１駆動信号ＳＡｐＥが供給されると、差動増幅回路１５は第１電位信号が供給された接続点Ｓｏの電位を第２電位信号が供給された時点の電位より高める。

タイミングｔ４及びｔ５の夫々において、差動増幅回路１５に供給された信号のうち低い電位を有する第２電位信号が供給された接続点Ｓｅの電位はより低く下げられ、高い電位を有する第１電位信号が供給された接続点Ｓｏの電位はより高く上げられる。これにより、接続点Ｓｏ及びＳｅの夫々の電位の高低関係が明確になる。差動増幅回路１５は、接続点Ｓｏの電位を有する高電位信号を信号線Ｓｏｉを介してテスト回路等の判定手段に出力する。これと同時に差動増幅回路１５は、接続点Ｓｅの電位を有する参照信号を信号線Ｓｅｉを介してテスト回路等の判定手段に出力する。

テスト回路は、高電位信号及び参照信号を比較する。高電位信号は第１電位信号より電位が高められており、且つ参照信号は中間電位より電位が下げられているので、テスト回路は、第２電位信号及びこの第２電位信号よりわずかに高い電位を有する第１電位信号を比較する場合に比べて、高電位信号の電位が参照信号の電位より高いことを明確に判定できる。ここで、検査信号の電位及び中間電位の高低関係と、高電位信号の電位及び参照信号の電位の高低関係は一致しているため、テスト回路は検査対象である画素部に不具合が生じていないと判定する。

次に、走査線Ｇ２に電気的に接続された画素部の良否を判定するために、タイミングｔ６からｔ７間において、信号線Ｓｏｉ及びＳｅｉにプリチャージ電圧が供給され、これら信号線が再び中間電位に設定される。

タイミングｔ８において、走査線Ｇ２がスイッチング信号を出力し、走査線Ｇ２に電気的に接続された画素部７０にスイッチング信号が供給される。スイッチング信号が供給された画素部７０は、走査線Ｇ１に電気的に接続された画素部７０と同様に第１電位信号を信号緯Ｓｏｉを介して差動増幅回路１５に出力する。ことき、信号線Ｓｅｉは第２電位信号を差動増幅回路１５に供給する。これにより、走査線Ｇ１と同様にして信号線Ｓｏｉに電気的に接続された画素部７０のうち走査線Ｇ２に電気的に接続された画素部７０に対応した高電位信号又は低電位信号、及び参照信号が差動増幅回路から各信号線を介してテスト回路に出力され、走査線Ｇ２に電気的に接続された画素部７０の良否を判定できる。このようにして、順次走査線Ｇ３、Ｇ４、・・・、Ｇｎの夫々に電気的に接続された画素部の良否を順次判定することが可能である。加えて、すでに述べたように、各差動増幅回路１５から出力される高電位信号又は低電位信号をサンプリング回路１１０を介して差動増幅回路１５毎にテスト回路に出力できることから、画素部毎に良否を判定することが可能であり、画像表示領域１０ａに配置された複数の画素部の一つ一つについて不具合が生じていないことを確認できる。

次に、図９を参照しながら画素部に不具合が生じている場合を説明する。画素部７０には、予め中間電位より高い電位を有する検査信号が供給されている。走査線Ｇ１からスイッチング信号が画素部に供給されたタイミングｔ３において、画素部７０は中間電位より僅かに低い電位を有する第１電位信号を差動増幅回路１５に供給する。尚、中間電位より低い電位を有する第１電位信号が供給された接続点Ｓｏの電位を図中点線で示したＬ０とする。ここで、第１電位信号が中間電位より低い電位を有しているのは、例えば電流リークが生じているＴＦＴ、或いは電流リークが生じている蓄積容量を画素部が含んでいる場合に相当する。

タイミングｔ４において、第２駆動信号供給回路２２からＴＦＴ１３ｎに第２駆動信号ＳＡｎＥが供給されると、差動増幅回路１５は、中間電位より低い電位を有する第１電位信号が供給された接続点Ｓｏの電位を更に低い電位に低下させる（図中点線Ｌ１で示す）。より具体的には、差動増幅回路１５の接続点Ｓｏに供給された第１電位信号の電位は、差動増幅回路１５の接続点Ｓｅに供給された第２電位信号の電位より僅かに低いため、差動増幅回路１５は第１電位信号及び第２電位信号の電位を比較し、信号線Ｓｏｉの電位をより低い電位に下げる。差動増幅回路１５は、接続点Ｓｏの電位と等しい電位を有する低電位信号を出力する。

タイミングｔ５において、第１駆動信号供給回路２１からＴＦＴ１３ｐに第１駆動信号ＳＡｐＥが供給されると、差動増幅回路１５は第２電位信号の電位を高める。接続点Ｓｅの電位は差動増幅回路１５によって電位が下げられた接続点Ｓｏの電位より高い電位であるため、差動増幅回路１５は、接続点Ｓｅの電位を中間電位より高い電位に高める。差動増幅回路１５は、中間電位より電位が高められた接続点Ｓｅの電位と等しい電位を有する参照信号を出力する。

この結果、テスト回路は、信号線Ｓｏｉ及び信号線Ｓｅｉの夫々に供給された第１電位信号及び第２電位信号の高低関係が維持されたままの低電位信号及び参照信号を検出する。テスト回路は、第１電位信号より電位が下げられた低電位信号を検出することによって第１電位信号の電位が中間電位より低いことを明確に検出できる。尚、低電位信号及び中間電位の高低関係は中間電位の電位に対する検査信号の電位の高低関係とは逆であり、このような場合にはテスト回路は画素部に不具合が生じていると判定する。

このように、本実施形態の液晶パネル１００によれば、予め画素部に供給された検査信号の電位及び中間電位の高低関係と、テスト回路で電位が比較される高電位信号又は低電位信号の電位、及び参照信号の電位の高低関係が一致するか否かを判定することによって、画素部に不具合が生じているか否かを判定できる。加えて、差動増幅回路１５を構成するＴＦＴ５１、５２、５３及び５４が単結晶シリコン層を含んでいるため、高温ポリシリコン層を用いてこれらＴＦＴを構成する場合に比べて、ＴＦＴの素子特性のバラツキを低減しつつ、第１電位信号及び第２電位信号を高速で処理できる。これにより、画素部の検査を迅速に実施することが可能である。

（電気光学装置の製造方法）
次に、図１０乃至図１４を参照しながら液晶パネル１００の製造方法を説明する。尚、図１０乃至図１４は、液晶パネル１００の製造工程のうち主要な工程を示した工程図であり、ＴＦＴアレイ基板１０側の画像表示領域及び周辺領域における各層の断面に対応させて示している。

図１０の工程（１）に示すように、まず石英基板１１００を用意する。ここで、好ましくはＮ_２（窒素）等の不活性ガス雰囲気且つ約８５０〜１３００℃、より好ましくは１０００℃の高温でアニール処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板１０に生じる歪みが少なくなるように前処理しておく。即ち、製造プロセスにおける最高温で高温処理される温度に合わせて、事前に石英基板１１００を同じ温度かそれ以上の温度で熱処理しておく。

このように処理された石英基板１１０００の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等の金属合金膜を、スパッタにより、１００〜５００ｎｍ程度の層厚、ここでは約２００ｎｍの層厚の遮光膜１１を形成する。

次に、工程（２）に示すように、フォトリソグラフィにより第１遮光膜１１０ａのパターンに対応するレジスト膜５００を形成する。

次に、工程（３）に示すように、レジスト膜５００を介して遮光層１１００に対しエッチングを行うことにより、遮光層１１００ａを形成し、レジスト膜５００を除去する。

次に、工程（４）に示すように、第１遮光膜１１００ａの上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる下地膜１２００００を形成する。この下地膜１２００００の層厚は、例えば、約４００〜１２００ｎｍとする。ここでは、１１００ｎｍ程度とする。

次に、工程（５）に示すように、下地膜１２００の表面を、グローバルに研磨して平坦化する。研磨による平坦化の手法としては、例えばＣＭＰ（化学的機械研磨）法を用いることができる。これにより、下地膜１２００の膜厚を約６００ｎｍとした。

次に、工程（６）に示すように、基板１１０００と単結晶シリコン基板２１０ａとを貼り合わせる。

貼り合わせに用いる単結晶シリコン基板２１０ａは、例えば厚さ６００μｍであり、その表面があらかじめ５０〜８００ｎｍ、ここでは２００ｎｍ程度酸化されて、酸化膜２１０ｂが形成されている。これは貼り合わせ後に形成される単結晶シリコン層２１０と酸化膜層２１０ｂの界面を熱酸化で形成し、電気特性の良い界面を確保するためである。さらに、単結晶シリコン基板２１０ａには、水素イオン（Ｈ⁺）が例えば加速電圧１００ｋｅＶ、ドーズ量１０×１０¹⁶ｃｍ^-2にて注入されており、その注入深さは、基板表面から約３００ｎｍとなっている。図では、単結晶シリコン基板２１０ａのうち、点線より下側の領域に水素イオンが注入された状態となっている。

この貼り合わせでは、基板１１００上の下地膜１２００と単結晶シリコン基板２１０ａの酸化膜２１０ｂが接するように貼り合わされる。貼り合わせ工程としては、例えば３００℃で２時間の熱処理によって２枚の基板を直接貼り合わせる方法を採用できる。

次に、工程（７）に示すように、貼り合わせた単結晶シリコン基板２１０ａの貼り合わせ面側の酸化膜２１０ｂと単結晶シリコン膜２１０を残したまま、単結晶シリコン基板２１０ａを、基板１１０から剥離するための熱処理を行う。この基板の剥離現象は、単結晶シリコン基板中に導入された水素イオンによって、単結晶シリコン基板の表面近傍のある層でシリコンの結合が分断されるために生じるものである。例えば、貼り合わせた２枚の基板を毎分２０℃の昇温速度にて６００℃まで加熱することにより行うことができる。この熱処理によって、貼り合わせた単結晶シリコン基板２１０ａが基板１１００と分離し、基板１１００表面には、約２００ｎｍ程度の膜厚の珪素酸化膜２１０ｂと７０ｎｍ程度の膜厚の単結晶シリコン膜２１０とが形成される。なお、基板１１００上に貼り合わされる単結晶シリコン膜２１０は、前に述べた単結晶シリコン基板２１０ａに対して行われる水素イオン注入の加速電圧を変えることによって５０ｎｍ〜３０００ｎｍまで任意の膜厚で形成することが可能である。この後、単結晶シリコン膜２１０表面をタッチポリッシングし、平滑化する。単結晶シリコン膜の厚みは５０〜２００ｎｍが好ましく、本実施形態においては５５ｎｍとした。

本実施形態では、水素イオンを注入した単結晶シリコン基板を貼り合わせ後に熱処理によって分離するＳｍａｒｔＣｕｔ法を用いて、基板上に単結晶シリコン膜を形成するＵｎｉｂｏｎｄ法を用いるため、基板全面に渡って膜厚均一性の高い単結晶シリコン膜を得ることができる。

この他に、単結晶シリコン膜を得るための手法としては、水素イオンを注入しない単結晶シリコン基板を基板に貼り合わせ、熱処理して貼り合わせた後、ＰＡＣＥ（ＰｌａｓｍａＡｓｓｉｓｔｅｄＣｈｅｍｉｃａｌＥｔｃｈｉｎｇ）法によって単結晶シリコン層の膜厚を０．０５〜０．８μｍ程度までエッチングして形成しても良い。このＰＡＣＥ処理によって単結晶シリコン膜は、例えば膜厚１００ｎｍに対しその膜厚均一性は１０％以内のものが得られる。

また、単結晶シリコン膜を得るための他の手法としては、多孔質シリコン上に形成したエピタキシャルシリコン層を多孔質シリコン層の選択エッチングによって貼り合わせ基板上に転写するＥＬＴＲＡＮ（ＥｐｉｔａｘｉａｌＬａｙｅｒＴｒａｎｓｆｅｒ）法を用いることもでき、成膜方法には依存しない。

次に、単結晶シリコン膜２１０上に窒化珪素膜を２００ｎｍの厚みにて成膜した後、工程（８）に示すように、周辺領域のみに窒化珪素膜からなるマスク２１１が残るように、画像表示領域中に形成された窒化珪素膜をエッチングにより除去する。ここで、マスクとしては、窒化珪素膜といった無機膜以外に有機膜を用いることもできるが、マスクとして有機膜を用いる場合では、マスクを除去する際、後述するシリコンの注入によってレジストが固化し剥離できない可能性があるのに対して、窒化珪素膜といった無機膜では、前記のような問題がないため、無機膜を用いることが好ましい。

次に、工程（８）に示すように、マスク２１１を介して、珪素イオン（Ｓｉ＋）を、４０ｋｅＶの加速電圧で、３×１０¹⁵ｃｍ^-2の量で注入する。これにより、画像表示領域においては、珪素同士の結合がきれた状態の膜２１０ｃが形成される。一方、周辺領域においては珪素イオンが注入されていない単結晶シリコン膜２１０のままとなる。

次に、工程（９）に示すように、マスク２１１を熱燐酸により剥離する。この後、窒素雰囲気中にて、６００〜７００℃の温度下、ここでは６４０℃の温度下で６時間加熱し、非単結晶シリコン膜の固相成長を行う。この工程により、画像表示領域においては、非単結晶シリコン膜２１０ｃがポリシリコン化されてポリシリコン膜２１０ｄが形成される。一方、周辺領域においては、単結晶シリコン膜２１０ｅが形成された構成となる。ここで、ポリシリコン化及び固相成長の手段としては、レーザーアニールを用いても良い。

次に、図１１の工程（１０）に示すように、フォトリソグラフィ工程、エッチング工程等により、画像表示領域においては、所定パターンの半導体層１ａ、及び半導体層１ａから延設された容量用電極１ｆを形成する。周辺領域においては半導体層４０１及び４０２を形成する。

本実施形態においては、珪素イオン注入後にシリコン膜をパターニングしているが、シリコン膜をパターニングしてから、周辺領域をマスクした状態で珪素イオンを注入することもできる。

次に、工程（１１）に示すように、画像表示領域における画素スイッチング用ＴＦＴ３０を構成する半導体層１ａ、容量用電極１ｆ、周辺領域におけるｎ型ＴＦＴを構成する半導体層４０１及びｐ型ＴＦＴを構成する半導体層４０２を、約８５０〜１３００℃の温度、好ましくは約１０００℃の温度で３０分程度熱酸化することにより、約３０ｎｍの比較的薄い厚さの熱酸化シリコン膜を形成する。即ち、最終的に半導体層４０１が、差動増幅回路１５に含まれるｎ型ＴＦＴの一部となり、半導体層４０２が差動増増幅回路１５に含まれるｐ型ＴＦＴの一部となる。更に、３０〜５０ｎｍの厚みにて減圧ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ）膜を形成し、熱酸化シリコン膜とＨＴＯ膜の二層からなるゲート絶縁膜２を形成する。この結果、半導体層１ａ、４０１、４０２及び第１蓄積容量電極１ｆの厚さは、約４０ｎｍの厚さ、ゲート絶縁膜２の厚さは、約６０〜８０ｎｍの厚さとなる。

次に、工程（１２）に示すように、半導体層１ａを延設してなる第１蓄積容量電極１ｆを低抵抗化するため、基板１１００の表面の走査線３ａ（ゲート電極）に対応する部分にレジスト膜５０１を形成し、これをマスクとしてその上からＰなどのＶ族元素のドーパント、ここではＰイオンを７０ｋｅＶの加速電圧、３×１４／ｃｍ２のドーズ量にてドープする。

次に、工程（１３）に示すように、レジスト膜５０１を除去し、下地膜１２００に、遮光膜１１ａに至るコンタクトホール１３を反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。この際、反応性イオンエッチング、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール１３等を開孔した方が、開孔形状をマスク形状とほぼ同じにできるという利点がある。但し、ドライエッチングとウエットエッチングとを組み合わせて開孔すれば、これらのコンタクトホール１３００等をテーパ状にできるので、配線接続時の断線を防止できるという利点が得られる。

次に、工程（１４）に示すように、減圧ＣＶＤ法等によりポリシリコン膜３を３５０ｎｍ程度の厚さで堆積した後、リン（Ｐ）を熱拡散し、ポリシリコン膜３を導電化する。又は、Ｐイオンをポリシリコン膜３の成膜と同時に導入したドープトシリコン膜を用いてもよい。これにより、ポリシリコン膜３の導電性を高めることができる。

次に、工程（１５）に示すように、レジスト膜を用いたフォトリソグラフィ工程、エッチング工程等により、所定パターンの走査線３ａと共に容量線３ｂを形成する。

次に、図１２において、工程（１６）に示すように、周辺領域のＰチャネルＴＦＴとなる半導体層４０２を除く基板全面にレジスト膜５０２を形成する。その後、このレジスト膜５０２及びゲート電極４０４をマスクとして、半導体層４０２にＢなどのＩＩＩ族元素のドーパント、ここではＢＦ₂イオンを９０ｋｅＶの加速電圧、２×１０¹⁵ｃｍ^-2のドーズ量にてドープする。これにより、周辺領域におけるＰチャネルＴＦＴに対応するソース領域４０２ｂ及びドレイン領域４０２ｃが形成される。ドープ後、レジスト膜５０２は除去される。

次に、工程（１７）に示すように、周辺領域のＰチャネルＴＦＴとなる半導体層４０２を覆うようにレジスト膜５０３を形成する。その後、レジスト膜５０３及び走査線（ゲート電極）３ａ、容量線３ｂをマスクとして、半導体層４０１及び半導体層１ａに、ＰなどのＶ族元素のドーパント、ここでは、Ｐイオンを７０ｋｅＶの加速電圧、６×１０¹²ｃｍ^-2のドーズ量にてドープする。これにより画像表示領域のＴＦＴの半導体層１ａにおいては、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃが形成される。また、周辺領域においては、ＮチャネルＴＦＴに対応するソース領域４０１ｂ及びドレイン領域４０１ｃが形成される。ドープ後、レジスト膜５０３は除去される。

続いて、工程（１８）に示すように、ゲート電極３ａよりも幅が広い形状を有し、更に周辺領域におけるＰチャネルＴＦＴの半導体層４０２を覆う形状を有するレジスト膜５０４を形成する。その後、レジスト膜５０４及びゲート電極４０３をマスクとして、半導体層１ａ及び半導体層４０１に、ＰなどのＶ族元素のドーパント、ここではＰイオンを７０ｋｅＶの加速電圧、４×１０¹⁵／ｃｍ^-2のドーズ量にてドープする。これにより、画像表示領域のＴＦＴにおいては、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅが形成される。また、周辺領域のＮチャネル型ＴＦＴにおいては、更に低抵抗化されたソース領域４０１ｂ及びドレイン領域４０１ｃが得られる。ドープ後、レジスト膜５０４は除去される。

次に、工程（１９）に示すように、画素スイッチング用ＴＦＴ３０における走査線３ａと共に容量線３ｂ及び走査線３ａを覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第１層間絶縁膜４を形成する。第１層間絶縁膜４の層厚は、約５００〜１５００ｎｍが好ましく、更に８００ｎｍがより好ましい。

この後、半導体層にドープされた不純物イオンを活性化するために約８５０℃のアニール処理を２０分程度行う。

次に、工程（２０）に示すように、画像表示領域においては、データ線６ａに対するコンタクトホール５を、周辺領域においては、ソース電極４０５ａ、４０６ａ及びドレイン電極４０５ｂ、４０６ｂのそれぞれに対応するコンタクトホール４２０ａ、４２１ａ、４２０ｂ、４２１ｂを、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチング或いはウエットエッチングにより第１層間絶縁膜４ａをエッチングして形成する。

次に、図１３において工程（２１）に示すように、第１層間絶縁膜４ａの上に、スパッタ処理等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜６０として、約１００〜７００ｎｍの厚さ、好ましくは約３５０ｎｍに堆積する。

次に金属膜６０を、フォトリソグラフィ工程、エッチング工程等によりパターニングし、工程（２２）に示すように、データ線６ａ、ソース電極４０５ａ、４０６ａ、ドレイン電極４０５ｂ、４０６ｂを形成する。

次に、工程（２３）に示すように、データ線６ａ、ソース電極４０５ａ、４０６ａ、ドレイン電極４０５ｂ、４０６ｂを含む第１層間絶縁膜４ａ上に、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜７を形成する。第２層間絶縁膜７の層厚は、約５００〜１５００ｎｍが好ましく、更に８００ｎｍがより好ましい。

次に、図１４の工程（２４）に示すように、画素スイッチング用ＴＦＴ３０において、画素電極９ａと高濃度ドレイン領域１ｅとを電気的に接続するためのコンタクトホール８を、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。

次に、工程（２５）に示すように、第２層間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ膜等の透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積し、更に工程（２６）に示すように、フォトリソグラフィ工程、エッチング工程等により、画素電極９ａを形成する。

続いて、画素電極９ａの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜１６が形成される。

他方、対向基板２０については、ガラス基板１２０等が先ず用意される。このガラス基板１２０上に、例えば金属クロムをスパッタした後、フォトリソグラフィ工程、エッチング工程を経て、マトリクス状の遮光膜２３を形成する。尚、この遮光膜２３は、Ｃｒ、Ｎｉ、Ａｌなどの金属材料の他、カーボンやＴｉをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。

その後、ガラス基板１２０の全面にスパッタ処理等により、ＩＴＯ等の透明導電性薄膜を、約５０〜２００ｎｍの厚さに堆積することにより、対向電極２１を形成する。更に、対向電極２１の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜２２が形成される。

最後に、上述のように各層が形成されたＴＦＴアレイ基板１０と対向基板２０とは、配向膜１６及び２２が対面するようにシール材により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶が吸引されて、所定層厚の液晶層５０が形成される。

このようにして形成されたＴＦＴアレイ基板１０及び対向基板２０を貼り合わせることによって、液晶パネル１００が形成される。また、電気光学装置の製造方法としては、ＴＦＴアレイ基板１０を形成した後、ＴＦＴアレイ基板１０及び対向基板２０を貼り合わせる工程を含む。尚、ＴＦＴアレイ基板１０及び対向基板２０間に液晶層５０などの電気光学物質を封入する場合に、その封入工程は、対向基板２０とＴＦＴアレイ基板１０との貼り合わせ前であってもよいし、貼り合わせ後であってもよい。

本実施形態の液晶パネルの製造方法によれば、単結晶シリコン基板のうち画像表示領域に重なる部分を用いて高温ポリシリコン層を含むＴＦＴを形成できると共に、周辺領域に単結晶シリコン層を含むＴＦＴ等の複数のトランジスタ素子を形成できる。差動増幅回路１５は、このような単結晶シリコン層を備えたＴＦＴを備えてなるため、素子特性のバラツキが高温ポリシリコン層を用いた場合より小さく、第１電位信号及び第２電位信号を高速、且つ適切なタイミングで処理できる。

次に、図１５乃至図１７を参照しながら液晶パネルの変形例を説明する。図１５乃至図１７は、各変形例における液晶パネルの主要な回路構成を示すブロック図である。尚、以下の各例では、画素部を検査する際のタイミングチャートは図９に示したタイミングチャートと同様であるため詳細な説明を省略する。

（変形例１）
図１５において、本例の液晶装置４１０は、走査線Ｇｊが延びる方向に沿って複数の画素部７０で差動増幅回路１５を共用できる点に特徴を有する。

図１５において、差動増幅回路１５毎に電気的に接続された信号線Ｓｏｉのうち画像表示領域１０ａに延びる部分が複数の分岐線Ｓｏｉｐ（ｐ＝１、２、３、４）に分岐しており、これら分岐線毎に電気的に接続された画素部から第１電位信号を差動増幅回路１５に供給できるように、分岐線毎に電気的に接続された複数のトランスミッションゲート１６ａ、１６ｂ、１６ｃ及び１６ｄを有している。

ＴＦＴアレイ基板４１０が供える検査回路４０４は、複数の差動増幅回路１５、４つのトランスミッションゲート１６ａ、１６ｂ、１６ｃ及び１６ｄ、複数の信号線Ｓｏｉ（ｉ＝１、２、・・・、ｍ；ｍは２以上の整数）、及び複数の分岐線Ｓｏｉｐ（ｉ＝１、２、・・・、ｍ；ｍは２以上の整数、ｐ＝１、２、３、４）、複数の信号線Ｓｅｉ（ｉ＝１、２、・・・、ｍ；ｍは２以上の整数）、本発明の「切り換え手段」の一例を構成するテスト信号供給回路３３０、及び接続回路１２６を備えている。

分岐線Ｓｏｉｐは、画像表示領域１０ａ側から差動増幅回路１５に延在する途中で合流し、夫々一本の信号線Ｓｏｉとして接続点Ｓｏに電気的に接続されている。各分岐線Ｓｏｉｐは、画像表示領域で画素部７０に電気的に接続されている。信号線Ｓｅｉは接続点Ｓｅに電気的に接続されている。

テスト信号供給回路３３０は、テスト回路接続ゲート端子回路１４０と、テストゲートデコーダ回路３４１、ＴＦＴ１５ａ、１５ｂ、１５ｃ及び１５ｄを備えている。

テスト回路接続ゲート端子回路１４０は、ＴＦＴ１５ａ、１５ｂ、１５ｃ及び１５ｄをオン状態に切り換える信号をＴＦＴ１５ａ、１５ｂ、１５ｃ及び１５ｄのゲートに供給する。ＴＦＴ１５ａ、１５ｂ、１５ｃ及び１５ｄのソース及びドレインは、接続回路１２６ａ、１２６ｂ、１２６ｃ及び１２６ｄの夫々から延びる配線４６ａ、４６ｂ、４６ｃ及び４６ｄと、テストゲートデコーダ回路３４１とに電気的に接続されている。テストゲートデコーダ回路３４１は、画素部の検査時において、トランスミッションゲート１６ａ、１６ｂ、１６ｃ及び１６ｄを切り換える４系列の信号を互いに異なるタイミングで４つのトランスミッションゲート１６ａ、１６ｂ、１６ｃ及び１６ｄの夫々に供給する。トランスミッションゲート１６ａ、１６ｂ、１６ｃ及び１６ｄは、４系列の信号に応じて異なるタイミングでオン状態に夫々切り換えられることによって、各分岐線Ｓｏｉｐの夫々から、第１電位信号が異なるタイミングで差動増幅回路１５に供給される。差動増幅回路１５は、順次各画素部７０から供給される第１電位信号及び第２電圧印加用配線２７から供給された第２電位信号に基づいて、高電位信号又は低電位信号を出力する。

本例の液晶パネル４１０では、トランスミッションゲート１６ａ、１６ｂ、１６ｃ及び１６ｄを順次切り換えることによって、走査線が延びる方向に沿って隣り合うように配設された複数の画素部７０の夫々から供給される第１電位信号を、これら画素部で共用される差動増幅回路１５で処理できる。したがって、画質を高めるために複数の画素回路が狭いピッチで配置されている場合でも、信号線のピッチに比べて広いスペースに差動増幅回路を設けることが可能であり、差動増幅回路が複数のトランジスタ等の半導体素子を有している場合には、これら半導体素子を簡便、且つ高品質で形成できる。逆に言えば、周辺領域のうち差動増幅回路が形成された領域を除く領域を広くとることができ、その領域に各種回路を形成し、電気光学装置のサイズを増大させることなく、より多くの回路を形成できる。これにより、液晶パネル４１０を高機能化することも可能である。

（変形例２）
図１６において、本例の液晶パネルで２１０´は、差動増幅回路１５毎に２本の信号線Ｓｅｉ及びＳｏｉが電気的に接続されており、第１電位信号は２本の信号線の夫々から供給されている点に特徴を有する。

２本の信号線Ｓｅｉ及びＳｏｉの夫々には、画像表示領域１０ａ内に延在されており、各信号線に画素回路が電気的に接続されている。本例の液晶パネルでは、信号線Ｓｅｉ及びＳｏｉの夫々に画素回路が電位的に接続されているため、走査線が延びる方向に沿って隣接する２つの画素で一つの差動増幅回路を共用できる。

信号線Ｓｅｉ及びＳｏｉの途中には、トランスミッションゲート１６ａ及び１６ｂが夫々電気的に接続されている。トランスミッションゲート１６ａ及び１６ｂのオンオフが順次切り替えられることによって各画素回路から順次信号線Ｓｅｉ及びＳｏｉを介して第１電位信号が差動増幅回路１５に供給される。第２電位信号は、第２電圧印加配線２７を介して供給され、これら第１電位信号及び第２電位信号を比較することによって差動増幅回路１５は、高電位信号及び低電位信号を出力する。

このように本例の液晶パネルによれば、走査線が延びる方向に沿って２つの画素回路で一つの差動増幅回路１５を共用できるため、データ線のピッチが狭くなった場合でも、広い領域に差動増幅回路１５を形成できる。加えて、上述した変形例１と同様に空いたスペースに他の回路を形成できるため、液晶パネルの性能を高めることできると共に高機能化できる。

（変形例３）
図１７において、本例の液晶パネル３１０は、２本の信号線Ｓｅｉ及びＳｏｉ毎に差動増幅回路１５を設けられている点で上述の変形例２と共通するが、各信号線Ｓｅｉ及びＳｏｉが複数の分岐線Ｓｅｉｐ及びＳｏｉｐ（本例では、ｐ＝１、２とする。）を有しており、各分岐線Ｓｅｉｐ及びＳｏｉｐの途中にトランスミッションゲート１６ａ、１６ｂ、１６ｃ及び１６ｄが夫々電気的に接続されている点に特徴を有する。

本例の液晶パネル３１０では、各分岐線Ｓｅｉｐ及びＳｏｉｐの夫々に画素回路と電気的に接続されており、トランスミッションゲート１６ａ、１６ｂ、１６ｃ及び１６ｄのオンオフを順次切り換えることによって、各信号線Ｓｅｉ及びＳｏｉを介して分岐線に応じた複数の画素回路から第１電位信号が差動増幅回路１５に供給される。尚、本例では、各信号線Ｓｅｉ及びＳｏｉの夫々は２本ずつ分岐線を有しているが、一の信号線から分岐する分岐線は３本以上であってもよい。

本例の液晶パネル３１０によれば、例えば走査線が延びる方向に沿って４つの画素回路で一つの差動増幅回路１５を共用できるため、周辺領域において差動増幅回路１５を形成すべき領域を広くとることが可能である。また、上述した各変形例と同様に、空いたスペースに他の回路を形成することも可能である。

（電子機器）
次に、図１８及び図１９を参照しながら、上述した液晶装置を応用した電子機器を説明する。図１８は、本実施形態の電子機器の一例であるパーソナルコンピュータの構成を示す斜視図である。図１８において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶装置１００５の背面にバックライトを付加することにより構成されている。

さらに、上述した液晶装置を携帯電話に適用した例について説明する。図１９は、この携帯電話の構成を示す斜視図である。図１９において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の液晶装置１００５を備えるものである。この反射型の液晶装置１００５にあっては、必要に応じてその前面にフロントライトが設けられる。

尚、図１８及び図１９を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及びその製造方法、並びにこのような電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。

本実施形態に係る電気光学装置の構成を示す平面図である。図１のＨ−Ｈ´線断面図である。本実施形態に係る電気光学装置の主要な回路構成を示すブロック図である。差動増幅回路の回路構成を示す回路図である。画素部の回路構成を示す回路図である。プルアップ回路の回路構成を示す回路図である。プルダウン回路の回路構成を示す回路図である。画像表示領域における画素部、信号線及び走査線の配置の一例を模式的に示した配置図である。本実施形態に係る電気光学装置における検査時のタイミングチャートである。本実施形態の電気光学装置の製造方法の製造方法の一例を示す工程図（その１）である。本実施形態の電気光学装置の製造方法の製造方法の一例を示す工程図（その２）である。本実施形態の電気光学装置の製造方法の製造方法の一例を示す工程図（その３）である。本実施形態の電気光学装置の製造方法の製造方法の一例を示す工程図（その４）である。本実施形態の電気光学装置の製造方法の製造方法の一例を示す工程図（その５）である。本実施形態の電気光学装置の主要な回路構成（変形例１）を示すブロック図である。本実施形態の電気光学装置の主要な回路構成（変形例２）を示すブロック図である。本実施形態の電気光学装置の主要な回路構成（変形例３）を示すブロック図である。本発明に係る電子機器の一例の斜視図である。本発明に係る電子機器の他の例の斜視図である。

符号の説明

１０・・・ＴＦＴアレイ基板、１５・・・差動増幅回路、１００・・・液晶パネル、１０１・・・Ｘ−ドライバ、１０４・・・Ｙ−ドライバ

Claims

基板と、
前記基板の画像表示領域内で互いに交差するように配設された複数の走査線及び複数の信号線と、
前記複数の走査線及び前記複数の信号線の交差に応じて前記画像表示領域に配設された複数の画素回路と、
前記基板上における前記画像表示領域の周辺に位置する周辺領域に形成されており、前記信号線を介して前記画素回路から供給された第１電位信号が基準信号である第２電位信号より低い場合には前記信号線を介して前記第１電位信号の電位より低い電位を有する低電位信号を出力し、前記第１電位信号の電位が前記第２電位信号より高い場合には前記信号線を介して前記第１電位信号の電位より高い電位を有する高電位信号を出力する増幅手段とを備え、
前記増幅手段は、単結晶シリコン層を有すると共に互いに電気的に接続された複数のトランジスタで構成されること
を特徴とする電気光学装置。
前記単結晶シリコン層は、前記周辺領域に設けられた単結晶シリコン膜の一部であること
を特徴とする請求項１に記載の電気光学装置。
前記単結晶シリコン層は前記基板に単結晶シリコンを貼り合わせることで形成されていること
を特徴とする請求項１又は２に記載の電気光学装置。
前記画素回路は、高温ポリシリコン層を含むと共に前記走査線及び前記信号線に電気的に接続されたスイッチング素子を含んでおり、
前記第１電位信号は、前記走査線を介して前記スイッチング素子に供給されたスイッチング信号に応じて前記スイッチング素子がオン状態に切り換えられた状態で前記信号線を介して前記画素回路から前記増幅手段に供給されること
を特徴とする請求項１から３の何れか一項に記載の電気光学装置。
前記増幅手段は、前記複数のトランジスタ素子で構成されていると共に前記信号線毎に設けられた複数の差動増幅回路と、前記周辺領域に設けられており、前記信号線の途中に電気的に接続されたトランスミッションゲートと、前記トランスミッションゲートのオンオフを切り換える切り換え手段と、前記第２電位信号を前記複数の差動増幅回路の夫々に供給する信号供給線とを更に備えており、
前記第１電位信号は、前記トランスミッションゲートが前記切り換え手段によってオン状態に切り換えられた状態で前記信号線を介して前記差動増幅回路に供給されること
を特徴とする請求項１から４の何れか一項に記載の電気光学装置。
前記トランスミッションゲートは、前記切り換え手段から供給される一系列の信号によってオンオフが切り換えられるように前記複数の信号線に共通に電気的に接続された単一のトランスミッションゲートであり、
前記第１電位信号は、前記一系列の信号に応じて前記単一のトランスミッションゲートがオン状態に切り換えられた状態で前記複数の差動増幅回路に供給されること
を特徴とする請求項５に記載の電気光学装置。
前記信号線は、前記差動増幅回路に電気的に接続された本線と、前記走査線と互いに交差するように前記画像表示領域に延びており、前記本線から分岐した複数の分岐線とを有しており、
前記トランスミッションゲートは、前記切り換え手段から供給される複数系列の信号によって個別にオンオフが切り換えられるように前記複数の分岐線毎に電気的に接続された複数のトランスミッションゲートであり、
前記第１電位信号は、前記切り換え手段から異なるタイミングで供給された複数系列の信号に応じて、前記複数のトランスミッションゲートの夫々がオン状態に切り換えられた状態で前記分岐線を介して前記複数の差動増幅回路に供給されること
を特徴とする請求項５に記載の電気光学装置。
前記増幅手段は、前記複数のトランジスタ素子で構成されていると共に前記複数の信号線のうち２本の信号線の組毎に設けられた複数の差動増幅回路を含んでおり、
前記第１電位信号及び前記第２電位信号の夫々は、前記２本の信号線の夫々を介して前記差動増幅回路に供給されること
を特徴とする請求項１から４の何れか一項に記載の電気光学装置。
前記周辺領域に設けられており、前記２本の信号線の途中に電気的に接続されたトランスミッションゲートと、
前記トランスミッションゲートのオンオフを切り換える切り換え手段とを更に備えており、
前記第１電位信号及び前記第２電位信号は、前記トランスミッションゲートが前記切り換え手段によってオン状態に切り換えられた状態で前記２本の信号線の夫々を介して前記差動増幅回路に供給されること
を特徴とする請求項８に記載の電気光学装置。
前記２本の信号線の夫々は、前記差動増幅回路に電気的に接続された本線と、前記走査線と互いに交差するように前記画像表示領域に延びており、前記本線から分岐した複数の分岐線とを有しており、
前記トランスミッションゲートは、前記切り換え手段から供給される複数系列の信号によって個別にオンオフが切り換えられるように前記複数の分岐線毎に電気的に接続された複数のトランスミッションゲートであり、
前記第１電位信号及び前記第２電位信号は、前記切り換え手段から異なるタイミングで供給された複数系列の信号に応じて、前記複数のトランスミッションゲートの夫々がオン状態に切り換えられた状態で前記分岐線を介して前記複数の差動増幅回路に供給されること
を特徴とする請求項９に記載の電気光学装置。
前記信号線は、前記画素回路に画像信号を供給するデータ線と共用されており、
前記高電位信号及び前記低電位信号は、前記データ線に前記画像信号をサンプリングするサンプリング回路がオン状態に切り換えられた状態で前記画素回路毎に出力されること
を特徴とする請求項１から１０の何れか一項に記載の電気光学装置。
前記周辺領域に設けられており、前記画素回路を駆動する駆動回路を更に備えており、
前記駆動回路は、単結晶シリコン層を含む駆動素子を備えていること
を特徴とする請求項１から１１の何れか一項に記載の電気光学装置。
基板の画像表示領域内で互いに交差するように配設された複数の走査線及び複数の信号線の交差に応じて前記画像表示領域に複数の画素回路を形成する第１工程と、
前記信号線を介して前記画素回路から供給された第１電位信号が第２電位信号より低い場合には前記信号線を介して前記第１電位信号の電位より低い電位を有する低電位信号を出力し、前記第１電位信号の電位が前記第２電位信号より高い場合には前記信号線を介して前記第１電位信号の電位より高い電位を有する高電位信号を出力する増幅手段を、前記基板上における前記画像表示領域の周辺に位置する周辺領域に形成する第２工程とを備え、
前記第２工程は、単結晶シリコン層を含むと共に互いに電気的に接続された複数のトランジスタを形成する第３工程を含むこと
を特徴とする電気光学装置の製造方法。
前記第３工程は、前記画像表示領域及び前記周辺領域に単結晶シリコン基板を貼り付ける工程と、前記単結晶シリコン基板の基板面のうち前記周辺領域に重なる領域にマスク層を形成する工程と、前記単結晶シリコン基板のうち前記画像表示領域に重なる部分を他結晶化させることによって多結晶層を形成する工程と、前記多結晶層をアニールすることによって所要の導電型を有する半導体層を形成する工程とを含むこと
を特徴とする請求項１３に記載の電気光学装置の製造方法。
請求項１から１２の何れか一項に記載の電気光学装置を具備してなること
を特徴とする電子機器。