JP4849107B2 - 集積回路装置及び電子機器 - Google Patents

集積回路装置及び電子機器 Download PDF

Info

Publication number
JP4849107B2
JP4849107B2 JP2008226368A JP2008226368A JP4849107B2 JP 4849107 B2 JP4849107 B2 JP 4849107B2 JP 2008226368 A JP2008226368 A JP 2008226368A JP 2008226368 A JP2008226368 A JP 2008226368A JP 4849107 B2 JP4849107 B2 JP 4849107B2
Authority
JP
Japan
Prior art keywords
data
correction
correction data
calculation
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008226368A
Other languages
English (en)
Other versions
JP2010060842A (ja
Inventor
晶 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008226368A priority Critical patent/JP4849107B2/ja
Priority to US12/548,951 priority patent/US8174517B2/en
Publication of JP2010060842A publication Critical patent/JP2010060842A/ja
Application granted granted Critical
Publication of JP4849107B2 publication Critical patent/JP4849107B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0204—Compensation of DC component across the pixels in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

本発明は、集積回路装置及び電子機器等に関する。
近年ではハイビジョン映像等の高精細な映像技術が普及しており、それに伴って液晶プロジェクタ等の表示機器（電子機器）の高精細化、多階調化が進んでいる。このような多階調の表示機器では、液晶パネル（電気光学パネル）を駆動するドライバに精度の高いアナログ回路が要求される。
具体的には、階調数が多いほど１階調当たりの階調電圧が小さくなるために、ドライバの駆動電圧にわずかな誤差が生じるだけで階調が正しく表現されなくなる。例えば、隣接するデータ電圧供給線（データ線、ソース線）を駆動するオペアンプにオフセット差がある場合には、隣接するデータ電圧供給線の電圧に差が生じて表示画像上の縦線となって見える。このように、多階調の表示機器に用いられるドライバにおいて、データ電圧を精度よく出力するという課題があった。
この課題に対して例えば特許文献１には、データ電圧供給線をオペアンプで駆動した後にＤＡＣ出力で駆動することでデータ電圧の精度を向上させる手法が開示されている。この手法によれば、ＤＡＣ出力でデータ電圧供給線を駆動することで、オペアンプのオフセットによってデータ電圧に誤差が生じるのを防止できる。
しかしながら、液晶パネルが高精細であるほどデータ電圧供給線を高速に駆動する必要がある。特許文献１の手法ではオペアンプに比べて出力インピーダンスの高いＤＡＣ出力を用いるため、データ電圧が所望の階調電圧に到達するまでに時間がかかるという課題があった。
一方、特許文献２には、ＲＡＭに記憶された補正データを補間演算して映像データに加算することで、液晶プロジェクタの表示むらを補正する手法が開示されている。この手法によれば、デジタル処理により映像データを補正することで、精度良くデータ電圧を出力すると共に駆動力の高いオペアンプによる高速駆動が可能である。
しかしながら、液晶パネルやドライバは出荷後に時間の経過とともに特性が劣化する。又、プロジェクタのランプ等の表示機器が生じる熱によって特性が変化する。特許文献２の手法では液晶パネル等の製造時に調整された補正データを用いて補正を行うため、このような出荷後の特性の変化に対応できないという課題があった。
特許３４０５３３３号公報 特開２００２−１０８２９８号公報
本発明の幾つかの態様によれば、リアルタイムにデータ電圧のバラツキを補正できる集積回路装置及び電子機器を提供できる。
本発明の一態様は、複数のデータ電圧供給線を駆動する複数のデータ線駆動回路と、前記複数のデータ線駆動回路のうちの補正対象のデータ線駆動回路に対応するデータ電圧を、コンパレータ基準電圧と比較するコンパレータと、前記コンパレータからの比較結果に基づいて前記データ電圧のバラツキ補正用の補正データを演算する補正データ演算部と、前記補正データ演算部からの前記補正データに基づいて画像データを補正し、補正処理後の画像データを前記複数のデータ線駆動回路のうちの対応するデータ線駆動回路に出力する複数の補正回路と、を含むことを特徴とする集積回路装置に関係する。
本発明の一態様によれば、コンパレータが、補正対象のデータ線駆動回路が出力するデータ電圧とコンパレータ基準電圧を比較して比較結果を出力し、補正データ演算部が比較結果に基づいて補正データを演算し、補正回路が補正データに基づいて画像データを補正して補正処理後の画像データを対応するデータ線駆動回路に出力し、データ線駆動回路が対応するデータ電圧供給線を駆動する。
このように本発明の一態様によれば、データ線駆動回路が出力するデータ電圧のバラツキを補正できる。そのため、データ線駆動回路に製造バラツキ等がある場合でも画像データに対応するデータ電圧を高精度に出力できる。これにより、異なるデータ線駆動回路が駆動する画素であっても同じ階調の画像データに対して正確に同じ輝度で表示できるため、画質を向上できる。
また本発明の一態様では、補正データ演算モードにおいて、前記補正データ演算部が測定用データを順次変化させて前記補正対象のデータ線駆動回路に出力し、前記補正対象のデータ線駆動回路が前記測定用データに対応するデータ電圧を出力し、前記コンパレータが前記測定用データに対応するデータ電圧をコンパレータ基準電圧と比較し、前記補正データ演算部が前記コンパレータからの比較結果に基づいて前記補正データを演算し、通常動作モードにおいて、前記補正回路が前記補正データに基づいて画像データを補正し、補正処理後の画像データを前記複数のデータ線駆動回路のうちの対応するデータ線駆動回路に出力してもよい。
本発明の一態様によれば、補正データ演算モードにおいて補正データ演算部が補正データを演算し、通常動作モードにおいて補正回路が補正データに基づいて画像データを補正する。そのため、データ線駆動回路が出力するデータ電圧のバラツキをリアルタイムに補正することができる。これにより、データ線駆動回路の出力特性が熱等の外的要因で変化した場合でも画質の劣化を防止できる。
また本発明の一態様では、補正データ演算部は、垂直走査期間の非表示期間における１水平走査期間において前記補正データ演算モードを実行し、前記補正データを演算してもよい。
このように、垂直走査期間毎に補正データを演算することで、リアルタイムにデータ電圧のバラツキを補正することができる。また、非表示期間において補正データを演算することで、画像表示に影響を与えることなくデータ電圧のバラツキを補正することができる。
また本発明の一態様では、補正データ演算部は、前記測定用データとして第１〜第ｋ（ｋは自然数）の測定用階調データを順次出力し、前記コンパレータは、前記第１の測定用階調データに対応する階調電圧と前記第ｎの測定用階調データに対応する階調電圧の間の電圧であるコンパレータ基準電圧と、補正対象のデータ線駆動回路に対応するデータ電圧を比較してもよい。
本発明の一態様によれば、補正データ演算部が第１〜第ｋの測定用階調データを順次出力する。これにより、補正データ演算部が測定用データを所定の範囲で順次変化させて出力できる。また本発明の一態様によれば、コンパレータが第１の測定用階調データに対応する階調電圧と第ｋの測定用階調データに対応する階調電圧の間の電圧をコンパレータ基準電圧として用いる。これにより、コンパレータ基準電圧が適切に設定される。
また本発明の一態様では、非表示期間における複数の水平走査期間のうちの第１の水平走査期間において、前記複数のデータ電圧供給線が所定のデータ電圧に設定され、非表示期間における複数の水平走査期間のうちの前記第１の水平走査期間に続く第２の水平走査期間において、前記補正データ演算部が前記補正データを求めてもよい。
本発明の一態様によれば、補正データ演算の前の１水平走査期間において複数のデータ電圧供給線が一定の電圧に設定される。これにより、補正データの演算開始時に毎回同じデータ電圧からスタートして補正データを演算でき、データ電圧のバラツキを正確に反映した補正データを求めることができる。
また本発明の一態様では、前記補正データ演算部は、前記補正データ演算モードにおいて、前記コンパレータの比較結果から求めた補正データと修正係数を乗算処理して、係数乗算後補正データを求め、前記複数の補正回路は、前記通常動作モードにおいて、前記係数乗算後補正データに基づいて画像データを補正してもよい。
これにより、係数乗算後補正データを用いてデータ電圧のバラツキを正確に補正できる。例えば、補正データ演算モードにおいてデータ線駆動回路の駆動能力が不足する場合でも、駆動能力の不足により正確に演算されなかった補正データを修正係数により修正できる。
また本発明の一態様では、前記補正データ演算部は、前記補正データ演算モードにおいて、前記測定用データを所定の範囲内で順次変化させたときに、前記コンパレータの比較結果が第１のレベル又は第２のレベルのいずれか一方に固定されていた場合は、オーバーフローであると判定し、前記補正対象のデータ線駆動回路についての補正データとしてオーバーフロー用データを出力してもよい。
本発明の一態様によれば、データ電圧のバラツキが測定範囲を超えている場合には補正データとしてオーバーフロー用データを出力する。これにより、オーバーフローの場合でも補正データを出力することができる。
また本発明の一態様では、前記補正データ演算部は、前記オーバーフロー用データとして、所定の定数を出力してもよい。
このようにすれば、所定の定数を用いることでオーバーフロー用データを実現し、オーバーフローの場合でも補正データを出力できる。
また本発明の一態様では、前記複数のデータ線駆動回路の各データ線駆動回路は、１水平走査期間において複数の画素にデータ電圧を書き込むマルチプレクス駆動を行い、前記補正データ演算部は、垂直走査期間の非表示期間における１水平走査期間において、前記補正対象のデータ線駆動回路についての複数の補正演算用データを求め、前記複数の補正演算用データに基づいて前記補正データを求めてもよい。
本発明の一態様によれば、１水平走査期間において複数の補正演算用データを求め、その複数の補正演算用データを用いて補正データを求める。これにより、正確な補正データを求めることができる。例えば、ノイズ等の影響により不正確な補正演算用データが演算された場合でも、複数の補正演算用データを用いることで正確な補正データを求めることができる。
また本発明の一態様では、前記補正データ演算部は、前記複数の補正演算用データを平均処理して前記補正データを求めてもよい。
これにより、複数の補正演算用データから補正データを演算できる。また平均処理によりノイズ等の影響を平均化して正確な補正データを求めることができる。
また本発明の一態様では、前記補正データ演算部は、前記補正データ演算モードにおいて、前記測定用データを所定の範囲内で順次変化させたときに、前記コンパレータの比較結果が第１のレベル又は第２のレベルのいずれか一方に固定されていた場合は、オーバーフローであると判定し、前記補正対象のデータ線駆動回路についての補正測定用データとしてオーバーフロー用データを用いてもよい。
本発明の一態様によれば、補正演算用データの演算においてオーバーフローした場合には、オーバーフロー用データを補正演算用データとして用いる。これにより、１水平走査期間において演算する補正演算用データの幾つかがオーバーフローした場合でもオーバーフロー用データを用いて補正データを演算できる。
また本発明の一態様では、前記補正データ演算部は、第１〜第ｔの補正演算用データのうちの第ｓ（１≦ｓ≦ｔ、ｓ，ｔは２以上の整数）の補正演算用データを求める際に前記オーバーフローであると判定した場合、第１〜第ｔの補正演算用データのうちの第１〜第ｓ−１の補正演算用データを平均処理してオーバーフロー用データを求め、前記第ｓの補正演算用データとして用いてもよい。
これにより、補正演算用データの演算においてオーバーフローした場合に、実際のデータ電圧のバラツキに近いオーバーフロー用データを求めることができる。これにより、正確にデータ電圧のバラツキを補正することができる。
また本発明の一態様では、前記補正データ演算部は、前記補正対象のデータ線駆動回路について求めた今回の補正データと前回の補正データを用いて、前記複数の補正回路のうちの前記補正対象のデータ線駆動回路に対応する補正回路に出力する補正データを求めてもよい。
これにより、データ電圧のバラツキを正しく補正でき、画質の劣化を防止できる。例えば、ノイズ等の影響により不正確な補正データが演算された場合でも前回の補正データを用いて今回の補正データを修正できる。
また本発明の一態様では、前記補正データ演算部は、前記今回の補正データが前記前回の補正データより大きい場合には、前記前回の補正データに正の所定値を加算して前記補正データを求め、前記今回の補正データが前記前回の補正データより小さい場合には、前記前回の補正データに負の所定値を加算して前記補正データを求めることを特徴とする集積回路装置。
本発明の一態様によれば、前回演算された補正データを用いて補正データの変化量を正又は負の所定値以内に制限する。そのため、前回の補正データと値の大きく異なる補正データが演算された場合に緩やかに補正データを変化させることができる。これにより、急な補正データの変化による表示ムラ等の画質劣化を防止できる。
また本発明の一態様では、前記補正データ演算部が、前記コンパレータの比較結果のモニターを開始するタイミングを設定する測定スタートレジスタと、前記コンパレータの比較結果のモニターを行う期間を設定する測定期間レジスタと、を含んでもよい。
これにより、補正データ演算部が比較結果のモニターを開始するタイミング及び、補正データ演算部が比較結果のモニターを行う期間をで調整できる。
また本発明の一態様では、前記複数のデータ線駆動回路が、第１の方向に沿って配置され、前記第１の方向と反対の方向を第２の方向とする場合に、前記コンパレータが、前記複数のデータ線駆動回路の前記第１の方向又は前記第２の方向に配置されてもよい。
これにより、データ線駆動回路を等間隔に配置することができる。そのため、データ線駆動回路のプロセス加工精度を均一にでき、製造バラツキによるデータ電圧のバラツキを抑制できる。そして、補正データによるデータ電圧のバラツキ補正をさらに正確にできる。
また本発明の他の態様は、上記に記載の集積回路装置を含むことを特徴とする電子機器に関係する。
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
１．データ電圧の補正回路
１．１．構成例
以下では、本実施形態の適用例として、本実施形態により液晶パネル（広義には、電気光学パネル）を駆動する場合について説明する。液晶パネルは、例えばＴＦＴ（Thin Film Transistor）、ＴＦＤ（Thin Film Diode）などのスイッチ素子を用いたアクティブマトリクス方式のパネルや、単純マトリクス方式のパネルを用いることができる。但し本発明は、液晶パネル以外の電気光学パネルを駆動する場合にも適用できる。例えば本発明は、有機ＥＬ（Electro Luminescence）素子や無機ＥＬ素子等の自発光素子を用いた表示パネルを駆動する場合にも適用できる。
図１に本実施形態の構成例を示す。本実施形態の構成例は、第１〜第ｎのデータ線駆動回路１４０−１〜１４０−ｎ（複数のデータ線駆動回路）、第１〜第ｎの補正回路１６０−１〜１６０−ｎ（複数の補正回路）、コンパレータ１８０、制御部１００、選択回路１２０を含む。制御部１００は、補正データ演算部１０２を含む。なお、これらの一部の構成要素を省略したり、他の構成要素を追加したり、接続関係を変更するなどの種々の変形実施が可能である。
本実施形態は、補正データ演算モード及び通常動作モードにおいて第１〜第ｎのデータ電圧ＳＶ１〜ＳＶｎ（複数のデータ電圧）のバラツキ（偏差、誤差）を補正する。具体的には、補正データ演算モードにおいて、補正データ演算部１０２がデータ電圧ＳＶ１〜ＳＶｎのバラツキを測定して補正データＣＤ１〜ＣＤｎを求める。通常動作モードにおいて、補正回路１６０−１〜１６０−ｎが補正データＣＤ１〜ＣＤｎを用いて画像データＰＤ１〜ＰＤｎを補正し、データ線駆動回路１４０−１〜１４０−ｎが補正処理後の画像データＰＣＤ１〜ＰＣＤｎを受けてデータ電圧ＳＶ１〜ＳＶｎを出力する。これにより、本実施形態はデータ線駆動回路１４０−１〜１４０−ｎの出力バラツキが補正された状態で液晶パネル等の電気光学パネルを駆動できる。
例えば、データ電圧ＳＶ１〜ＳＶｎのバラツキは、図８で後述するオペアンプＯＰ１〜ＯＰｎのオフセットやＤ／Ａ変換回路ＤＡＣ１〜ＤＡＣｎの出力特性のバラツキによって生じる。このとき、仮にデータ線駆動回路１４０−１〜１４０−ｎに同一の階調データが入力されたとしても、データ電圧ＳＶ１〜ＳＶｎはオフセット等によって均一の電圧とならない。本実施形態は、補正データＣＤ１〜ＣＤｎを用いてこれらのオフセット等を打ち消し、同一階調データに対応するデータ電圧ＳＶ１〜ＳＶｎを均一にすることでデータ電圧ＳＶ１〜ＳＶｎのバラツキを補正する。
具体的には、補正データ演算部１０２は、コンパレータ１８０からの比較結果ＣＰＱを受けて補正対象のデータ線駆動回路に対応する補正データ（以下、演算対象の補正データ）を求める。例えば、演算対象の補正データとして補正データＣＤ１〜ＣＤｎのうちの一部の補正データを１回の補正データ演算において求め、この補正データ演算を繰り返して補正データＣＤ１〜ＣＤｎを求める。
より具体的には、補正データ演算モードにおいて、補正データ演算部１０２は、測定用データＭＤを所定の範囲で順次変化させて補正回路１６０−１〜１６０−ｎに出力する。データ線駆動回路１４０−１〜１４０−ｎは、測定用データＭＤに対応するデータ電圧をデータ電圧ＳＶ１〜ＳＶｎとして出力する。そして、コンパレータ１８０が、補正対象のデータ線駆動回路が出力するデータ電圧（以下、補正対象のデータ電圧）とコンパレータ基準電圧ＶＰを比較して比較結果ＣＰＱを出力し、補正データ演算部１０２が比較結果ＣＰＱを受けて演算対象の補正データを求める。
例えば、補正データ演算部１０２は、測定用データＭＤとして測定用階調データＭＧＤ１〜ＭＧＤｋ（ｋは自然数）を１データずつ順次出力し、補正対象のデータ線駆動回路が測定用階調データＭＧＤ１〜ＭＧＤｋに対応するデータ電圧を順次出力する。そして、コンパレータ１８０が測定用階調データＭＧＤ１〜ＭＧＤｋそれぞれに対応する比較結果ＣＰＱを出力する。補正データ演算部１０２は、図２等で後述するように比較結果ＣＰＱのエッジ（変化点）を検出し、エッジが検出されたときの測定用階調データを用いて演算対象の補正データを求める。
補正回路１６０−１〜１６０−ｎは、測定用データＭＤ、補正データＣＤ１〜ＣＤｎ、画像データＰＤ１〜ＰＤｎを受けて、対応するデータ線駆動回路１４０−１〜１４０−ｎに測定用データＭＤ又は補正処理後の画像データＰＣＤ１〜ＰＣＤｎを出力する。具体的には、補正データ演算モードにおいて、補正回路１６０−１〜１６０−ｎは測定用データＭＤを出力する。通常動作モードにおいて、補正回路１６０−１〜１６０−ｎは画像データＰＤ１〜ＰＤｎを補正データＣＤ１〜ＣＤｎで補正処理して画像データＰＣＤ１〜ＰＣＤｎを出力する。例えば、図８で後述するＡＤ１〜ＡＤｎが画像データＰＤ１〜ＰＤｎと補正データＣＤ１〜ＣＤｎを加算することで補正処理を行う。
データ線駆動回路１４０−１〜１４０−ｎは、補正回路１６０−１〜１６０−ｎからの測定用データＭＤ又は画像データＰＣＤ１〜ＰＣＤｎを受けて、第１〜第ｎのデータ電圧供給線Ｓ１〜Ｓｎ（複数のデータ電圧供給線）を駆動する。具体的には、補正データ演算モードにおいて、データ線駆動回路１４０−１〜１４０−ｎは、測定用データＭＤに対応するデータ電圧ＳＶ１〜ＳＶｎを出力する。通常動作モードにおいて、データ線駆動回路１４０−１〜１４０−ｎは、補正処理後の画像データＰＣＤ１〜ＰＣＤｎに対応するデータ電圧ＳＶ１〜ＳＶｎを出力する。
選択回路１２０は、データ電圧ＳＶ１〜ＳＶｎから補正対象のデータ電圧を選択してコンパレータ１８０の入力電圧ＣＰＩとして出力する。例えば、選択回路１２０は、図１に示すように制御部１００からの選択信号ＳＬを受けてデータ電圧を選択する。
コンパレータ１８０は、入力電圧ＣＰＩ（補正対象のデータ電圧）とコンパレータ基準電圧ＶＰを受けて比較結果ＣＰＱを出力する。具体的には、補正対象のデータ電圧とコンパレータ基準電圧ＶＰの大小関係に基づいて、Ｈレベル（第１の論理レベル）又はＬレベル（第２の論理レベル）を比較結果ＣＰＱとして出力する。なお図２で説明するように、コンパレータ基準電圧ＶＰは、補正データ演算部１０２が測定用データＭＤを所定の範囲で変化させる場合に、測定用データＭＤに対応するデータ電圧の範囲内の電圧である。例えばコンパレータ基準電圧ＶＰは、図３に示す電源回路５０から供給されてもよく、電源回路５０から供給された電圧を抵抗で分圧したものでもよい。
制御部１００は、本実施形態の構成要素の動作を制御し、補正データ演算モード及び通常動作モードにおいて動作タイミングの制御を行う。例えば、制御部１００は、選択回路１２０に選択信号ＳＬを出力し、補正回路１６０−１〜１６０−ｎに補正イネーブル信号Ｃ＿Ｅｎａｂｌｅを出力する。又、図９で後述するようにシーケンサ２４０やカウンタ部２００等を用いて補正データＣＤ１〜ＣＤｎの演算タイミングを制御する。
１．２．補正データ演算の動作説明
図２（Ａ）、図２（Ｂ）を用いて補正データ演算モードにおける動作について詳しく説明する。図２（Ａ）には、補正データ演算部モードにおける補正対象のデータ電圧の波形例を模式的に示す。図２（Ｂ）には、補正データ演算部モードにおけるコンパレータ１８０の比較結果ＣＰＱの波形例を模式的に示す。
なお、図２（Ａ）、図２（Ｂ）では、補正データ演算部１０２が演算対象の補正データとして補正データＣＤｉ（１≦ｉ≦ｎ、ｉは自然数）を求め、測定用データＭＤとして８個の測定用階調データＭＧＤ１〜ＭＧＤ８（ｋ＝８）を出力する場合を例に説明する。但し、補正データＣＤｉ以外の他の補正データを求める場合も同様である。また、補正データ演算部１０２は、演算対象の補正データとして複数の補正データを求めてもよく、測定用データＭＤとして８個以外の個数の測定用階調データを出力してもよい。
補正データ演算モードにおいて、補正データ演算部１０２は測定用階調データＭＧＤ１〜ＭＧＤ８を出力する。補正回路１６０−ｉは補正データ演算部１０２からの測定用階調データＭＧＤ１〜ＭＧＤ８をデータ線駆動回路１４０−ｉに出力する。そして、図２（Ａ）のＬＣ１に示すように、測定用階調データＭＧＤ１〜ＭＧＤ８が順次変化するのに従って、データ線駆動回路１４０−ｉがＣ１に示すデータ電圧からＣ２に示すデータ電圧をデータ電圧ＳＶｉとして順次出力する。選択回路１２０は、データ電圧ＳＶｉを選択してコンパレータ入力電圧ＣＰＩとしてコンパレータ１８０に出力し、コンパレータ１８０は比較結果ＣＰＱを出力する。
例えば、図２（Ａ）のＣ３に示すように測定用階調データＭＧＤ２に対応するデータ電圧ＳＶｉがコンパレータ基準電圧ＶＰより小さく、Ｃ４に示すように測定用階調データＭＧＤ３に対応するデータ電圧ＳＶｉがコンパレータ基準電圧ＶＰより大きいとする。この場合、図２（Ｂ）のＬＣ３に示す比較結果ＣＰＱは、Ｃ５に示すように測定用階調データＭＧＤ２に対応してＬレベル、Ｃ６に示すように測定用階調データＭＧＤ３に対応してＨレベルとなる。そして補正データ演算部１０２は、このＬレベルからＨレベルに変化するエッジを検出し、エッジが検出されたときの測定用階調データであるＭＧＤ３を補正データＣＤｉとする。
このようにして、本実施形態はデータ電圧のバラツキ補正用の補正データを求めることができる。
ここで、仮にデータ電圧ＳＶｉにオフセット等によるバラツキが無いとする。このとき、図２（Ａ）のＬＣ２に示すように、データ電圧ＳＶｉはＣ７に示すデータ電圧からＣ８に示すデータ電圧まで順次変化する。このデータ電圧ＳＶｉは、測定用階調データＭＧＤ１〜ＭＧＤ８に対応する理想的なデータ電圧である。ところで図１で説明したように、コンパレータ１８０はこの理想的なデータ電圧の最小値（Ｃ７）と最大値（Ｃ８）の間の電圧をコンパレータ基準電圧ＶＰとして用いる。例えば、Ｃ９に示すように測定用階調データＭＧＤ５に対応するデータ電圧を用いる。そうすると、オフセット等によるバラツキが無いと仮定した場合には、図２（Ｂ）のＬＣ４に示すように比較結果ＣＰＱが変化し、補正データＣＤｉは測定用階調データＭＧＤ５となる。
図２（Ａ）のＬＣ１に示すように、補正データ演算モードにおいて実際にデータ線駆動回路１４０−ｉが出力するデータ電圧ＳＶｉは、図２（Ａ）のＬＣ２に示す理想的なデータ電圧ＳＶｉに対してバラツキＶＯＦｉ（オフセット）を含んでいる。上記補正データの演算手法によれば、実際に測定される補正データＣＤｉ＝ＭＧＤ３と理想的なデータ電圧に対する補正データＣＤｉ＝ＭＧＤ５は、バラツキＶＯＦｉに対応した階調数だけ異なる補正データとなる。そのため本実施形態は、補正データＣＤｉ＝ＭＧＤ３を用いて画像データＰＤｉを補正することで、データ電圧ＳＶｉのバラツキＶＯＦｉを補正することができる。
ところで、データ電圧にバラツキがあると、同一階調を出力しているにも関わらずデータ電圧供給線毎に輝度が異なるため表示品質が劣化する。そのため、液晶パネルを駆動するドライバにおいてデータ電圧を精度良く出力するという課題があった。
この点、本実施形態によれば、補正データ演算モードにおいて補正データ演算部１０２が測定用データＭＤを出力し、データ線駆動回路１４０−１〜１４０−ｎが測定用データＭＤに対応するデータ電圧ＳＶ１〜ＳＶｎを出力し、コンパレータ１８０がデータ電圧ＳＶ１〜ＳＶｎとコンパレータ基準電圧ＶＰを比較して比較結果ＣＰＱを出力し、補正データ演算部１０２が比較結果ＣＰＱから補正データＣＤ１〜ＣＤｎを演算する。そして、通常動作モードにおいて、補正データＣＤ１〜ＣＤｎを用いて画像データＰＤ１〜ＰＤｎを補正する。
これにより、データ電圧ＳＶ１〜ＳＶｎのバラツキを補正して、画像データＰＤ１〜ＰＤｎに対応するデータ電圧を高精度に出力できる。そのため、異なるデータ電圧供給線上の画素（狭義には、サブ画素、ドット）においても同一の階調データに対して同一の輝度で表示でき、画質を向上することができる。例えば、高精細の液晶パネル用途のドライバでは一般に階調数が多く、１階調当たりの階調電圧が小さくなるため、データ電圧のバラツキによって画質が劣化しやすい。具体的には、表示画像に縦線等の輝度ムラが生じる。本実施形態では、データ電圧ＳＶ１〜ＳＶｎのバラツキを補正できるため、高精細の液晶パネルを駆動する場合でも画質の劣化を防止できる。
例えば、データ電圧のバラツキを補正する他の手法として、階調データを階調電圧に変換するＤＡＣの出力で直接データ電圧供給線を駆動することで、オペアンプのオフセット等によるデータ電圧のバラツキを防止するという手法があった。しかしながら、オペアンプと比べてＤＡＣの出力インピーダンスが高いために、高精細な液晶パネルの駆動や１水平期間に複数のデータ電圧を出力するマルチプレクス駆動では駆動時間が不足するという課題があった。
この点、本実施形態では補正データＣＤ１〜ＣＤｎを用いて画像データＰＤ１〜ＰＤｎを補正処理することによりデータ電圧ＳＶ１〜ＳＶｎのバラツキを補正する。そのため、データ線駆動回路１４０−１〜１４０−ｎの出力バラツキをデータ上で補正することができる。これにより、例えば図８で後述するようにオペアンプＯＰ１〜ＯＰｎを用いてデータ電圧供給線Ｓ１〜Ｓｎを高速に駆動することができる。
また例えば、データ電圧のバラツキを補正する他の手法として、出荷時にデータ電圧のバラツキを測定して補正データを記憶しておき、その補正データを用いてデータ電圧のバラツキを補正するという手法もある。しかしながら、この手法では出荷後の特性変化に対応できないという課題があった。
この点、本実施形態によれば、コンパレータ１８０がデータ電圧ＳＶ１〜ＳＶｎとコンパレータ基準電圧ＶＰを比較し、補正データ演算部１０２が比較結果ＣＰＱを受けて補正データＣＤ１〜ＣＤｎを演算する。これにより、データ電圧ＳＶ１〜ＳＶｎのバラツキをリアルタイムに測定して補正することができる。そのため、ドライバの特性が出荷後に変化した場合やバックライト等の熱によって変化した場合でも画質の劣化を防止できる。
例えば図９等で後述するように、本実施形態では、フレーム（垂直走査期間）の非表示期間において補正データを演算する１Ｈモードにおいて補正データＣＤ１〜ＣＤｎを演算してもよい。例えば、１フレーム毎に演算対象の補正データとして１つの補正データを演算してｎフレームで補正データＣＤ１〜ＣＤｎを演算してもよい。
このように、フレーム毎に補正データＣＤ１〜ＣＤｎを演算することで、画像表示を行いながらリアルタイムにデータ電圧ＳＶ１〜ＳＶｎのバラツキを補正することができる。そのため、ドライバ出荷後の経時的な特性変化に対応できる。また、非表示期間において補正データＣＤ１〜ＣＤｎを演算することで、画像表示に影響を与えることなくデータ電圧ＳＶ１〜ＳＶｎのバラツキを補正することができる。
ここで、図３等で後述するように本実施形態ではマルチプレクス駆動を行ってもよい。マルチプレクス駆動においては、データ線駆動回路１４０−１〜１４０−ｎの各々が、１水平走査期間に液晶パネル上の複数のデータ線（例えば、図３のデータ線Ｓ１ｉ〜Ｓ８ｉ）を駆動する。このとき、補正データ演算部１０２が１水平走査期間において複数の補正演算用データを求めてもよい。具体的には、上記図２で説明した演算手法と同様の手法で補正演算用データを演算する。そして、その複数の補正演算用データから補正データを演算してもよい。
ところで、ノイズ等の影響によりデータ電圧のバラツキを正確に測定できなかった場合には、データ電圧のバラツキが正確に反映された補正データを求めることができないという課題がある。
この点本実施形態では、１水平走査期間において複数の補正演算用データを求め、その複数の補正演算用データを用いて補正データを求める。これにより、ノイズ等の影響により幾つかの補正演算用データが不正確となった場合でも、複数の補正演算用データを用いることで正確な補正データを求めることができる。
例えば、補正データ演算部１０２が複数の補正演算用データを平均処理することにより補正データを演算してもよい。具体的には、補正データ演算部１０２は平均処理として加算平均を行ってもよく、各補正演算用データに重み付けをして平均してもよい。また補正データ演算部１０２は、平均処理において定数を加算したり減算したりしてもよい。
これにより、複数の補正演算用データから補正データを演算でき、ノイズ等の影響を防止することができる。
例えば、測定用階調データＭＧＤ１〜ＭＧＤｋとして階調データＧＤ＋ΔＧＤ１〜ＧＤ＋ΔＧＤｋを出力して複数の補正演算用データを求めてもよい。そして、その複数の補正演算用データの平均から階調データＧＤを減算して補正データを求めてもよい。
これにより、階調データＧＤに対応するデータ電圧においてデータ電圧のバラツキを測定できる。そして、複数の補正演算用データの平均から階調データＧＤを減算することで、データ電圧のバラツキに対応する補正データを抽出できる。
ここで、複数のデータ線としてｐ本（ｐは２以上の整数）のデータ線を１つのデータ線駆動回路で駆動するマルチプレクス駆動の場合、補正データ演算部１０２が複数の補正演算用データとしてｐ個の補正演算用データを求めてもよい。
この場合、データ線駆動回路１４０−１〜１４０−ｎの各々は、通常動作モードにおいて１水平走査期間にｐ本のデータ線を駆動する能力がある。そのため、補正データ演算モードにおいて１水平走査期間に同じくｐ本のデータ線を駆動してｐ個の補正演算用データを測定することができる。又、データ電圧の精度は駆動時間に左右されるが、通常動作モードと補正データ演算モードで１本のデータ線当たりの駆動時間を等しくすることで、通常動作モードと同等のデータ電圧の精度で補正データＣＤ１〜ＣＤｎを求めることができる。これにより、正確にデータ電圧ＳＶ１〜ＳＶｎを補正できる。
しかしながら、マルチプレクス駆動では、１水平期間に複数の補正演算用データを求め、かつ１個の補正演算用データを求める際に複数の測定用階調データを用いる。そのため、オペアンプの駆動能力が不足する場合には、各測定用階調データに対応するデータ電圧が十分駆動されず正確にデータ電圧のバラツキを測定できないという課題がある。
本実施形態によれば、図７で後述するように、補正データ演算モードにおいて補正データＣＤ１〜ＣＤｎと修正係数を乗算処理して係数乗算後補正データを求め、通常動作モードにおいて係数乗算後補正データに基づいて画像データＰＤ１〜ＰＤｎを補正してもよい。
このように、本実施形態ではオペアンプの駆動能力不足により正確に演算されなかった補正データを修正係数を用いて修正する。これにより、正確にデータ電圧ＳＶ１〜ＳＶｎのバラツキを補正できる。
ここで本実施形態では、補正データ演算部１０２が測定用データＭＤを所定の範囲内で順次変化させたときに、比較結果ＣＰＱがＬレベル（第１のレベル）又はＨレベル（第２のレベル）の一方に固定されていた場合は、オーバーフローであると判定し、補正演算用データとしてオーバーフロー用データを用いてもよい。
具体的には、補正データ演算部１０２は、オーバーフロー用データとして所定の定数を用いてもよい。例えば、所定の定数として、補正データ演算部１０２が出力する測定用階調データＭＧＤ１〜ＭＧＤｋの最大の階調データと最小の階調データの間の階調データを用いてもよい。
このように、本実施形態ではデータ電圧のバラツキが測定範囲を超えていると判定された場合にはオーバーフロー用データを用いて補正データを求める。これにより、ノイズ等の影響で補正演算用データの演算がオーバーフローした場合でも、できるだけ正確にデータ電圧のバラツキを反映した補正データを求めることができる。
また、補正データ演算部１０２は、第１〜第ｔの補正演算用データのうちの第ｓ（１≦ｓ≦ｔ、ｓ，ｔは２以上の整数）の補正演算用データを求める際にオーバーフローであると判定した場合、第１〜第ｔの補正演算用データのうちの第１〜第ｓ−１の補正演算用データを平均処理してオーバーフロー用データを求め、第ｓの補正演算用データとして用いてもよい。
このように、本実施形態ではオーバーフローと判定される前に求められた補正演算用データからオーバーフローと判定された回の補正演算用データを求める。これにより、ノイズ等によるオーバーフローの影響を除くとともに、より実際のデータ電圧のバラツキを反映した補正データを求め、正確にデータ電圧のバラツキを補正することができる。
しかしながら、連続してノイズ等の影響を受けた場合には上記オーバーフロー処理を行った場合でも不正確な補正データが演算される場合がある。例えば、１Ｈモード等で繰り返し補正データを演算するときに、それまで正確に補正データが演算されていたデータ線について急に不正確な補正データが演算されると、そのデータ線上の画素の輝度が急に変化して表示画像に縦線が点滅して見えてしまう。
この点本実施形態によれば、補正データ演算部１０２が、補正対象のデータ線駆動回路について求めた今回の補正データと前回の補正データを用いて、補正対象のデータ線駆動回路に対応する補正データを求めてもよい。
例えば、今回の補正データが前回の補正データより大きい場合には、前回の補正データに正の所定値を加算して補正データを求めてもよい。また、今回求めた補正データが前回の補正データより小さい場合には、前回の補正データに負の所定値を加算して補正データを求めてもよい。
このように、本実施形態では、１Ｈモード等で繰り返し演算される補正データにおいて、前回演算された補正データを用いて補正データの変化量を所定値以内に制限する変化量制限を行う。これにより、ノイズ等の影響で急に不正確な補正データが演算された場合でも、表示画像に縦線が表示されることを防止できる。
ここで図１１等で後述するように、補正データ演算部１０２は、測定スタートレジスタ２２４と測定期間レジスタ２２６を含んでもよい。具体的には、測定スタートレジスタ２２４はコンパレータ１８０の比較結果ＣＰＱのモニターを開始するタイミングを設定し、測定期間レジスタ２２６はコンパレータ１８０の比較結果ＣＰＱのモニターを行う期間を設定する。
これにより、補正演算用データの演算に用いる比較結果ＣＰＱをモニターするタイミングを調整できる。具体的には、図２に示した測定スタート期間を測定スタートレジスタ２２４で調整でき、測定期間を測定機関レジスタ２２６で調整できる。測定スタート期間は、図２（Ｂ）のＣ１０に示すように比較結果ＣＰＱがＬレベルに初期化される期間である。そして、測定スタート期間が終了するタイミングで補正データ演算部１０２が比較結果ＣＰＱのモニターを開始する。又、測定期間は、補正データ演算部１０２が測定用階調データＭＧＤ１〜ＭＧＤｋの１階調を出力して対応する比較結果ＣＰＱをモニターする期間である。
２．マルチプレクス駆動
２．１．マルチプレクス駆動を行う液晶表示装置の構成例
以下では、本実施形態が通常動作モードにおいてマルチプレクス駆動を行う場合を例に本実施形態の詳細な動作や詳細な構成について説明する。又以下では、液晶プロジェクタ（投写型表示機器）等に用いられる単色の液晶パネルに本実施形態を適用した場合を例に説明する。なお、図１３等で後述するように本実施形態はマルチプレクス駆動を行わない場合に適用することもできる。また、ＰＤＡ（Personal Digital Assistants）、液晶テレビ、携帯電話、カーナビ等に用いられるＲＧＢ等の複数色の液晶パネルに適用することもできる。
図３に本実施形態が適用されたドライバ６０（集積回路装置）を含む液晶表示装置（電気光学装置）の構成例を示す。図３に示す構成例は、液晶パネル１２（電気光学パネル）、ドライバ６０、表示コントローラ４０、電源回路５０を含む。
具体的には、液晶パネル１２は、例えばアクティブマトリクス型の液晶パネルで構成できる。このとき、液晶パネル１２の液晶基板（アクティブマトリクス基板、例えばガラス基板）には、図３のＹ方向に複数配列されそれぞれＸ方向に伸びる走査線Ｇ１〜Ｇｍ（ｍは２以上の整数）と、Ｘ方向に複数配列されそれぞれＹ方向に伸びるデータ線Ｓ１１〜Ｓ８１、Ｓ１２〜Ｓ８２、・・・、Ｓ１ｎ〜Ｓ８ｎ（ｎは２以上の整数）が配置されている。また、液晶基板には、データ電圧供給線Ｓ１〜Ｓｎが設けられている。更に、この液晶基板には、各データ電圧供給線に対応してデマルチプレクサＤＭＵＸ１〜ＤＭＵＸｎが設けられている。
また液晶基板には、例えば走査線Ｇｊ（１≦ｊ≦ｍ、ｊは自然数）とデータ線Ｓ１ｉ（データ線Ｓ２ｉ〜Ｓ８ｉ）（１≦ｉ≦ｎ、ｉは自然数）との交差点に対応する位置に、薄膜トランジスタＴｊｉ−１（薄膜トランジスタＴｊｉ−２〜Ｔｊｉ−８）が設けられている。
例えばＴｊｉ−１のゲート電極は走査線Ｇｊに接続され、ソース電極はデータ線Ｓ１ｉに接続され、ドレイン電極は画素電極ＰＥｊｉ−１に接続されている。この画素電極ＰＥｊｉ−１と対向電極ＣＥ（共通電極、コモン電極）との間には、液晶容量ＣＬｊｉ−１（液晶素子、広義には電気光学素子）が形成されている。そして、画素電極ＰＥｊｉ−１と対向電極ＣＥとの間の印加電圧に応じて画素の透過率が変化するようになっている。
デマルチプレクサＤＭＵＸｉは、データ電圧供給線Ｓｉに時分割で供給されたデータ電圧ＳＶｉを、例えば８本のデータ線Ｓ１ｉ〜Ｓ８ｉに分割して供給する。デマルチプレクサＤＭＵＸｉは、データドライバ２０からのマルチプレクス制御信号に基づいて、データ電圧供給線Ｓｉのデータ電圧ＳＶｉを各データ線に分離する。
ここで図３においては、説明を簡単にするために、データ電圧供給線Ｓｉに対応するデマルチプレクサＤＭＵＸｉ及びデータ線Ｓ１ｉ〜Ｓ８ｉのみを図示した。また、データ線Ｓ１ｉ〜Ｓ８ｉと走査線Ｇｊとの交差点に対応する位置に設けられた薄膜トランジスタのみを図示した。但し、他のデータ電圧供給線に対応するデマルチプレクサ及びデータ線、他のデータ線と走査線との交点に対応する位置に設けられた薄膜トランジスタについても同様である。
なお、対向電極ＣＥに与えられる対向電極電圧ＶＣＯＭの電圧レベルは、電源回路５０に含まれる対向電極電圧生成回路により生成される。例えば、対向電極ＣＥは、対向基板上に一面に形成される。
データドライバ２０は、階調データに基づいて液晶パネル１２のデータ電圧供給線Ｓ１〜Ｓｎを駆動する。データドライバ２０がデータ電圧供給線Ｓ１〜Ｓｎを駆動するとき、上述のようにデマルチプレクサＤＭＵＸ１〜ＤＭＵＸｎにより分離制御されるため、データドライバ２０は、データ線Ｓ１１〜Ｓ８１、Ｓ１２〜Ｓ８２、・・・、Ｓ１ｎ〜Ｓ８ｎを駆動できる。一方、走査ドライバ３８は、液晶パネル１２の走査線Ｇ１〜Ｇｍを走査（順次駆動）する。
表示コントローラ４０は、図示しない中央演算処理装置（Central Processing Unit：ＣＰＵ）等のホストにより設定された内容に従って、データドライバ２０、走査ドライバ３８及び電源回路５０を制御する。より具体的には、表示コントローラ４０は、データドライバ２０及び走査ドライバ３８に対しては、例えば動作モードの設定や内部で生成した垂直同期信号や水平同期信号の供給を行う。
電源回路５０は、外部から供給される基準電圧に基づいて、液晶パネル１２の駆動に必要な各種の電圧レベル（基準電圧）や、対向電極ＣＥの対向電極電圧ＶＣＯＭの電圧レベルを生成する。
このような構成の液晶表示装置は、表示コントローラ４０の制御の下、外部から供給される階調データに基づいて、データドライバ２０、走査ドライバ３８及び電源回路５０が協調して液晶パネル１２を駆動する。
なお図３では、単色表示用の液晶パネルとして１画素が１ドットで構成され、１本のデータ電圧供給線が８本のデータ線にデータ電圧を供給する場合を例に説明した。本発明では、ＲＧＢの各色成分を表示するために１画素が３ドットで構成され、例えば１本のデータ電圧供給線が６本のデータ線にデータ電圧（例えばＲ１、Ｒ２、Ｇ１、Ｇ２、Ｂ１、Ｂ２の各画素に対応するデータ電圧）を供給してもよい。
また図３では、液晶表示装置が表示コントローラ４０を含む構成になっているが、表示コントローラ４０を液晶表示装置の外部に設けてもよい。或いは、表示コントローラ４０と共にホストを液晶表示装置に含めるようにしてもよい。また、データドライバ２０、走査ドライバ３８、表示コントローラ４０、電源回路５０の一部又は全部を液晶パネル１２上に形成してもよい。
さらに図３において、データドライバ２０、走査ドライバ３８及び電源回路５０を集積化して、半導体装置（集積回路、ＩＣ）として表示ドライバ６０を構成してもよい。
図４に、図３のデータドライバ２０の構成例を示す。データドライバ２０は、シフトレジスタ２２、ラインラッチ２４、２６、多重化回路２８、補正回路７０、基準電圧発生回路３０（階調電圧発生回路）、ＤＡＣ３２（Digital-to-Analog Converter、広義にはデータ電圧生成回路）、データ線駆動回路３４、マルチプレクス駆動制御部３６を含む。
シフトレジスタ２２は、各データ電圧供給線に対応して設けられ、順次接続された複数のフリップフロップを含む。このシフトレジスタ２２は、クロック信号ＣＬＫに同期してイネーブル入出力信号ＥＩＯを保持すると、順次クロック信号ＣＬＫに同期して隣接するフリップフロップにイネーブル入出力信号ＥＩＯをシフトする。クロック信号ＣＬＫ、イネーブル入出力信号ＥＩＯは、例えば表示コントローラ４０から入力される。
ラインラッチ２４には、表示コントローラ４０から例えば６４ビット（８ビット（階調データ）×８（マルチ数））単位で階調データ（ＤＩＯ）が入力される。ラインラッチ２４は、この階調データ（ＤＩＯ）を、シフトレジスタ２２の各フリップフロップで順次シフトされたイネーブル入出力信号ＥＩＯに同期してラッチする。
ラインラッチ２６は、表示コントローラ４０から供給される水平同期信号ＬＰに同期して、ラインラッチ２４でラッチされた１水平走査単位の階調データをラッチする。
多重化回路２８は、ラインラッチ２６において各ソース線に対応してラッチされた８本のデータ線分の階調データを時分割多重する。なお、この多重化回路２８を本実施形態に適用した場合には、例えば図８に示す詳細な構成例において画像データレジスタＰＤＲ１〜ＰＤＲｎと加算回路ＡＤ１〜ＡＤｎの間に設けられる。
補正回路７０は、図１等で説明した補正データ演算手法で求めた補正データを用いてデータ電圧のバラツキを補正する。具体的には、補正データ演算モードにおいてデータ電圧供給線Ｓ１〜Ｓｎに対応する補正データＣＤ１〜ＣＤｎを求め、通常動作モードにおいて多重化回路２８からの階調データを補正データＣＤ１〜ＣＤｎを用いて補正処理し、補正処理後の階調データを出力する。
マルチプレクス駆動制御部３６は、データ電圧供給線のデータ電圧の時分割タイミングを規定するマルチプレクス制御信号ＳＥＬ１〜ＳＥＬ８を生成する。より具体的には、マルチプレクス駆動制御部３６は、１水平走査期間内に、マルチプレクス制御信号ＳＥＬ１〜ＳＥＬ８の１つが順番にアクティブとなるようにマルチプレクス制御信号ＳＥＬ１〜ＳＥＬ８を生成する。多重化回路２８は、マルチプレクス制御信号ＳＥＬ１〜ＳＥＬ８に基づいて、データ電圧を時分割でデータ電圧供給線に供給するように多重化を行う。なお、マルチプレクス制御信号ＳＥＬ１〜ＳＥＬ８は、液晶パネル１２のデマルチプレクサＤＭＵＸ１〜ＤＭＵＸｎにも供給される。
基準電圧発生回路３０は、２５６（＝２８）種類の基準電圧（階調電圧）を生成する。基準電圧発生回路３０によって生成された２５６種類の基準電圧（階調電圧）は、ＤＡＣ３２に供給される。
ＤＡＣ３２は、各データ線に供給すべきアナログの階調電圧を生成する。具体的にはＤＡＣ３２は、補正回路７０からのデジタルの階調データに基づいて、基準電圧発生回路３０からの基準電圧（階調電圧）のいずれかを選択してデジタルの階調データに対応するアナログの階調電圧を出力し、時分割多重された階調電圧を出力する。
データ線駆動回路３４は、ＤＡＣ３２からの階調電圧をバッファリングしてデータ電圧としてデータ電圧供給線Ｓ１〜Ｓｎに出力し、データ線Ｓ１１〜Ｓ８１、Ｓ１２〜Ｓ８２、・・・、Ｓ１ｎ〜Ｓ８ｎを駆動する。例えば、データ線駆動回路３４は、各データ電圧供給線毎に設けられたボルテージフォロワ接続の演算増幅器（広義にはインピーダンス変換回路）を含み、これらの各演算増幅器が、ＤＡＣ３２からの階調電圧をインピーダンス変換して、各データ電圧供給線Ｓ１〜Ｓｎに出力する。
２．２．マルチプレクス駆動の動作説明
図５に、図４のマルチプレクス駆動回路３６の動作説明図を示す。
図５では、データ電圧供給線Ｓｉに時分割で供給されたデータ電圧Ｖ１〜Ｖ８（データ電圧ＳＶｉ）をデータ線Ｓ１ｉ〜Ｓ８ｉに分離するデマルチプレクサＤＭＵＸｉの動作例を示すが、他のデマルチプレクサも同様である。
図５に示すように、データ線駆動回路３４は、多重化回路２８によって多重化された多重化データに対応する多重化されたデータ電圧Ｖ１〜Ｖ８を出力する。まず、多重化回路２８によって多重化された多重化データと、ＤＡＣ３２が出力する多重化された階調電圧について説明する。
ラインラッチ２６にラッチされる第１〜第８のデータ線（データ線Ｓ１ｉ〜Ｓ８ｉ）用の階調データを、ＧＤ１〜ＧＤ８とする。マルチプレクス駆動制御部３６によって生成されたマルチプレクス制御信号ＳＥＬ１〜ＳＥＬ８は、それぞれ１水平走査期間内に例えば１度ずつアクティブとなる信号である。そして、多重化回路２８は、マルチプレクス制御信号ＳＥＬ１がアクティブとなったときは第１のデータ線（データ線Ｓ１ｉ）用の階調データＧＤ１を選択出力し、マルチプレクス制御信号ＳＥＬ２がアクティブとなったときは第２のデータ線（例えば、データ線Ｓ２ｉ）用の階調データＧＤ２を選択出力し、マルチプレクス制御信号ＳＥＬ８がアクティブとなったときは第８のデータ線（例えば、データ線Ｓ８ｉ）用の階調データＧＤ３が選択出力される。その結果、多重化回路２８は、第１〜第８のデータ線用の階調データＧＤ１〜ＧＤ８が時分割多重化された多重化データを生成し、この多重化データを補正回路７０に供給する。
補正回路７０は、階調データＧＤ１〜ＧＤ８が時分割多重化された多重化データを補正データＣＤｉを用いて補正処理する。例えば、階調データＧＤ１〜ＧＤ８それぞれに補正データＣＤｉを加算することで補正処理する。そして、補正処理後の階調データＧＤ１’〜ＧＤ８’を出力する。
ＤＡＣ３２の各デコーダは、多重化され補正処理された階調データＧＤ１’〜ＧＤ８’の各階調データに対応する第１〜第８の階調電圧を、基準電圧（階調電圧、例えば２５６階調）の中から選択する。その結果、ＤＡＣ３２の各デコーダは、多重化データに対し、第１〜第８の階調電圧が多重化された階調電圧を出力する。即ち、ＤＡＣ３２は、各階調電圧が、多重化回路２８によって多重化された各階調データに対応した第１〜第８の階調電圧を生成する。
そして図５に示すように、データ線駆動回路３４は、ＤＡＣからの多重化された第１〜第８の階調電圧を受けて多重化された第１〜第８のデータ電圧Ｖ１〜Ｖ８（例えば、データ電圧ＳＶｉ）を１水平走査期間内に出力する。
デマルチプレクサＤＭＵＸｉは、マルチプレクス制御信号ＳＥＬ１〜ＳＥＬ８を用いて、データ電圧供給線Ｓｉの多重化されたデータ電圧Ｖ１〜Ｖ８を分離して、各データ電圧をデータ線Ｓ１ｉ〜Ｓ８ｉに出力する。
より具体的には、デマルチプレクサＤＭＵＸｉは、図５のＡ１に示すようにマルチプレクス制御信号ＳＥＬ１がアクティブのときは、Ａ２に示す多重化されたデータ電圧Ｖ１をＡ３に示すようにデータ線Ｓ１ｉに出力する。同様にマルチプレクス制御信号ＳＥＬ２がアクティブのときは多重化されたデータ電圧Ｖ２をデータ線Ｓ２ｉに出力し、マルチプレクス制御信号ＳＥＬ８がアクティブのときは多重化されたデータ電圧Ｖ８をデータ線Ｓ８ｉに出力する。
こうすることで、液晶パネル１２において選択された走査線に接続されるＴＦＴのソースにデータ電圧を供給できる。
２．３．マルチプレクス駆動における補正データ演算
図６にマルチプレクス駆動における補正データ演算の動作例を示す。図６には、補正データ演算モードにおいて、例えばデータ電圧供給線Ｓｉについての補正データＣＤｉを演算対象の補正データ（補正対象のデータ線駆動回路に対応する補正データ）として求める場合について示す。但し、他の補正データを求める場合も同様である。
例えば図５で説明したデータ電圧供給線Ｓｉが１水平走査期間に８本のデータ線にデータ電圧を供給するマルチプレクス駆動の場合、補正回路７０は補正データ演算モードにおける１水平走査期間に補正演算用データの測定を８回行う。すなわち、第１回〜第８回の補正演算用データの測定回数を第１〜第８のインデックスとすれば、図２等で説明した補正演算用データの測定を各インデックスで行って第１〜第８の補正演算用データを求める。
具体的には、Ｂ１に示すようにマルチプレクス制御信号ＳＥＬ１がアクティブのときに、補正回路７０は第１のインデックスにおける測定を行う。この第１のインデックスにおいて、補正回路７０は例えば測定用階調データＭＧＤ１〜ＭＧＤ８（測定用データＭＤ）を出力する。ＤＡＣ３２は、測定用階調データＭＧＤ１〜ＭＧＤ８の各測定用階調データに対応する階調電圧を、基準電圧（階調電圧）の中から選択して出力する。そして図５のＢ２に示すように、データ線駆動回路３４は、ＤＡＣ３２からの階調電圧を受けて測定用階調データＭＧＤ１〜ＭＧＤ８に対応するデータ電圧ＣＶ１〜ＣＶ８をデータ電圧供給線Ｓｉに出力する。このときＢ３に示すように、デマルチプレクサＤＭＵＸｉはマルチプレクス信号ＳＥＬ１に基づいてデータ電圧ＣＶ１〜ＣＶ８をデータ線Ｓ１ｉに出力する。補正回路７０は、データ電圧供給線Ｓｉに出力されたデータ電圧ＣＶ１〜ＣＶ８とコンパレータ基準電圧ＶＰを、例えば図１のコンパレータ１８０で比較し、その比較結果ＣＰＱが反転（例えば、ＬレベルからＨレベル）したときの測定用階調データを用いて第１の補正演算用データを求める。
そして、補正回路７０は、同様に第２〜第８のインデックスにおいて第２〜第８の補正演算用データを求め、第１〜第８の補正演算用データを例えば平均処理して補正データＣＤｉを求める。
このように、本実施形態によれば、１水平走査期間において繰り返しデータ線駆動回路の出力バラツキを測定する。これにより、ノイズ等による測定ミスの影響を少なくできる。また、本実施形態によれば、図６で説明したように１水平走査期間においてマルチプレクス駆動と同じように時分割にデータ線を駆動して補正演算用データを求める。これにより、通常動作モードと補正データ演算モードで同じ精度でデータ線を駆動でき、データ電圧を正確に補正できる。
なお、図６では補正回路７０が測定用階調データとして測定用階調データＭＧＤ１〜ＭＧＤ８（ｋ＝８）を出力する場合を例に説明したが、補正回路７０が他の個数の測定用階調データを出力し、データ線駆動回路３４が同数の対応するデータ電圧を出力してもよい。
２．４．修正係数
図７に補正データに乗算する修正係数の説明図を示す。図７には、図６で説明した第１〜第８のインデックスのうちの１つにおけるデータ電圧ＳＶｉを示す。
このとき、データ線駆動回路３４は、データ電圧供給線Ｓｉにデータ電圧ＳＶｉを出力してデータ線Ｓ１ｉ〜Ｓ８ｉのいずれかを駆動する。例えば、図８で後述するオペアンプＯＰｉによりデータ線Ｓ１ｉ〜Ｓ８ｉのいずれかが駆動される。
図７のＬＤ１に示すように、オペアンプＯＰｉにデータ線を駆動する十分な能力（スピード）がある場合には、補正回路７０が測定用階調データＭＧＤ１〜ＭＧＤ８を出力するに従って、データ線が十分駆動されて所望のデータ電圧に達する。Ｄ１に示すように、例えば測定用階調データＭＧＤ５に対応するデータ電圧がコンパレータ基準電圧ＶＰより大きい場合には、補正回路７０は補正用階調データとして測定用階調データＭＧＤ５を用いる。ここでは簡単のため、同様に他のインデックスにおいても補正用階調データとして測定用階調データＭＧＤ５が測定され、補正データＣＤｉとして測定用階調データＭＧＤ５が求められるものとする。
一方、マルチプレクス駆動においては１水平走査期間に複数の補正演算用データを測定し、１回の測定で複数の測定用階調データに対応するデータ電圧でデータ線を駆動する必要があることから、オペアンプＯＰｉにデータ線を駆動する十分な能力（スピード）がない場合がある。このとき、ＬＤ２に示すように、ＬＤ１に示すデータ線電圧に比べてデータ線が十分駆動されず所望のデータ電圧に達しない。Ｄ２に示すように、例えば測定用階調データＭＧＤ６に対応するデータ電圧がコンパレータ基準電圧ＶＰより大きい場合には、補正用階調データとして測定用階調データＭＧＤ５が用いられる。同様に他のインデックスにおいても補正用階調データとして測定用階調データＭＧＤ６が測定され、補正データＣＤｉとして測定用階調データＭＧＤ６が求められるものとする。
このように、オペアンプの駆動力不足の場合には、オペアンプの駆動力が十分な理想的な場合に演算される補正データからずれた値の補正データが演算される。そのため、実際に演算された補正データに修正係数を乗算することで、オペアンプ駆動力の理想的な場合に演算される補正データからのずれを修正する。
３．詳細な構成例
３．１．本実施形態の詳細な構成例
図８に本実施形態の詳細な構成例を示す。なお以下では、図１等で説明したコンパレータ等の各構成要素には同じ符号を付して説明を省略する。また本実施形態は図８の構成に限定されず、その構成の一部（例えば、シフトレジスタ、データ切り替え回路等）を省略したり他の構成要素を追加する等の種々の変形実施が可能である。
図８の構成例は、スイッチＳＷ１〜ＳＷｎ、シフトレジスタＳＲ１〜ＳＲｎ、オペアンプＯＰ１〜ＯＰｎ、Ｄ／Ａ変換回路ＤＡＣ１〜ＤＡＣｎ（Digital to Analog Converter、広義にはデータ電圧生成回路）、セレクタＤＳ１〜ＤＳｎ（データ切り替え回路）、加算回路ＡＤ１〜ＡＤｎ（広義には、補正処理回路）、補正データレジスタＣＤＲ１〜ＣＤＲｎ、画像データレジスタＰＤＲ１〜ＰＤＲｎ、コンパレータ１８０、制御部１００、補正データ演算部１０２を含む。
画像データレジスタＰＤＲ１〜ＰＤＲｎは、データ電圧供給線Ｓ１〜Ｓｎが駆動する画素に対応する階調データである画像データＰＤ１〜ＰＤｎを保持する。例えば、画像データＰＤ１〜ＰＤｎは、ＲＡＭ（Random Access Memory）等の記憶部に記憶された画像データから一括で画像データレジスタＰＤＲ１〜ＰＤＲｎに書き込まれてもよく、Ｉ／Ｆ回路でストリームデータを受信して順次画像データレジスタＰＤＲ１〜ＰＤＲｎに書き込まれてもよい。
補正データレジスタＣＤＲ１〜ＣＤＲｎは、補正データ演算部１０２からの測定用データＭＤや補正データＣＤ１〜ＣＤｎを保持する。例えば、補正データ演算モードにおいて補正データＣＤｉが演算される場合、補正データレジスタＣＤＲｉには補正データ演算部１０２から順次出力される測定用データＭＤが設定され、補正データレジスタＣＤＲｉは補正データＭＤをセレクタＤＳｉに出力する。そして、補正データ演算部１０２が補正データ演算を行って補正データＣＤｉを求め、補正データレジスタＣＤＲｉに設定する。通常動作モードにおいては、補正データレジスタＣＤＲｉは補正データＣＤｉを加算回路ＡＤｉに出力する。補正データレジスタＣＤＲ１〜ＣＤＲｎには、例えば対応するシフトレジスタＳＲ１〜ＳＲｎの出力がアクティブであるときに測定用データ及び補正データが設定される。
なお、補正データレジスタＣＤＲ１〜ＣＤＲｎには初期値が設定されてもよい。例えば、図１０で説明するようにバーストモードにより補正データＣＤ１〜ＣＤｎの初期値が設定されてもよく、図示しないホストコントローラから補正データＣＤ１〜ＣＤｎの初期値が設定されてもよい。
加算回路ＡＤ１〜ＡＤｎは、画像データＰＤ１〜ＰＤｎに補正データＣＤ１〜ＣＤｎを加算して補正処理し、補正処理後の画像データＰＣＤ１〜ＰＣＤｎを出力する。なお、画像データＰＤ１〜ＰＤｎに補正データＣＤ１〜ＣＤｎを加算して補正処理するだけでなく、他の係数の加算や乗算を行って補正処理してもよい。
セレクタＤＳ１〜ＤＳｎは、補正データレジスタＣＤＲ１〜ＣＤＲｎからの測定用データＭＤと加算回路ＡＤ１〜ＡＤｎからの画像データＰＣＤ１〜ＰＣＤｎを受けて、いずれかを選択してＤ／Ａ変換回路ＤＡＣ１〜ＤＡＣｎに出力する。具体的には、セレクタＤＳ１〜ＤＳｎは、制御回路１００からの補正イネーブル信号Ｃ＿Ｅｎａｂｌｅに基づいてデータを選択する。例えば、補正データ演算モードにおいて制御部１００が補正イネーブル信号Ｃ＿Ｅｎａｂｌｅをアクティブにし、セレクタＤＳ１〜ＤＳｎが測定用データＭＤを選択して出力する。一方通常動作モードにおいて、制御部１００が補正イネーブル信号Ｃ＿Ｅｎａｂｌｅを非アクティブにし、セレクタＤＳ１〜ＤＳｎが画像データＰＣＤ１〜ＰＣＤｎを選択して出力する。
Ｄ／Ａ変換回路ＤＡＣ１〜ＤＡＣｎは、データ電圧供給線Ｓ１〜Ｓｎに供給すべき階調電圧を生成する。具体的には、セレクタＤＳ１〜ＤＳｎからの階調データ（測定用データＭＤ又は画像データＰＣＤ１〜ＰＣＤｎ）に基づいて、基準電圧のいずれかを選択して階調電圧を出力する。より具体的には、補正データ演算モードにおいて測定用データＭＤに対応する階調電圧を出力し、通常動作モードにおいて画像データＰＣＤ１〜ＰＣＤｎに対応する階調電圧を出力する。本実施形態がマルチプレクス駆動を行う場合には、Ｄ／Ａ変換回路ＤＡＣ１〜ＤＡＣｎは、階調データが時分割多重された画像データＰＣＤ１〜ＰＣＤｎに基づいて時分割多重された階調データを出力する。なお、基準電圧は、例えば図４に示す基準電圧発生回路３０から入力される。
オペアンプＯＰ１〜ＯＰｎは、Ｄ／Ａ変換回路ＤＡＣ１〜ＤＡＣｎからの階調電圧をバッファリングしてデータ電圧Ｓ１〜Ｓｎをデータ電圧供給線Ｓ１〜Ｓｎに出力する。例えば図８に示すように、オペアンプＯＰ１〜ＯＰｎを用いてボルテージフォロアを構成して階調電圧をバッファリングすることができる。
シフトレジスタＳＲ１〜ＳＲｎは、スイッチＳＲ１〜ＳＲｎのオンオフを制御するスイッチ制御信号ＳＲＱ１〜ＳＲＱｎを出力する。具体的には、制御部１００からのＨレベル（第１の論理レベル）のＳＲ＿Ｄａｔａを取り込んで、制御部１００からのＳＲ＿Ｃｌｏｃｋに基づいて順次ＨレベルのＳＲ＿Ｄａｔａをシフトして、順次アクティブとなるスイッチ制御信号を出力する。例えば、補正データ演算モードにおいて補正データＣＤｉを演算する場合、シフトレジスタＳＲｉがスイッチ制御信号ＳＲＱｉとしてアクティブを出力する。
スイッチＳＷ１〜ＳＷｎは、シフトレジスタＳＲ１〜ＳＲｎからの信号に基づいてオンオフする。具体的には、スイッチＳＷ１〜ＳＷｎは、シフトレジスタＳＲ１〜ＳＲｎからの信号がアクティブのときオンし、非アクティブのときオフする。例えば、補正データ演算モードにおいて補正データＣＤｉを求める場合、スイッチＳＷｉがオンしてオペアンプＯＰｉの出力するデータ電圧ＳＶｉがコンパレータ入力電圧ＣＰＩとしてコンパレータ１８０に入力される。
制御部１００は、シフトデータＳＲ＿Ｄａｔａ、シフトレジスタＳＲ１〜ＳＲｎ用のリセット信号ＳＲ＿Ｒｅｓｅｔ、シフトレジスタＳＲ１〜ＳＲｎがシフトデータを取り込むためのクロックＳＲ＿Ｃｌｏｃｋ、シフトレジスタＳＲ１〜ＳＲｎがアクティブを出力する期間を決めるイネーブル信号ＳＲ＿Ｅｎａｂｌｅ、セレクタＤＳ１〜ＤＳｎが補正データ演算モードにおいて測定用データＭＤを出力するための補正イネーブル信号Ｃ＿Ｅｎａｂｌｅを出力する。
３．２．１Ｈモード
図９と図１０を用いて本実施形態の詳細な動作例について説明する。本実施形態は、補正データ演算モードとして１Ｈモード及びバーストモードにおいて補正データ演算を行う。
図９に１Ｈモードにおける信号波形例を示す。
本実施形態は、非表示期間の１水平走査期間において１Ｈモードによる補正データ演算を行う。具体的には、複数の垂直走査期間（フレーム）のうちの第１〜第ｎの垂直走査期間の各垂直走査期間において１Ｈモードによる補正データ演算を行う。
より具体的には、図９のＥ１に示すように、第１の垂直走査期間内の１水平走査期間において補正データ演算部１０２が補正データＣＤ１を演算する。
このとき、Ｅ２に示すように制御部１００がＳＲ＿ＲｅｓｅｔをアクティブにしてシフトレジスタＳＲ１〜ＳＲｎをリセットし、Ｅ３に示すようにシフトレジスタＳＲ１〜ＳＲｎの出力を非アクティブにする。
次に、Ｅ４に示すように制御部１００がＳＲ＿ＤａｔａにＨレベル（第１の論理レベル）を出力し、Ｅ５に示す制御部１００からのＳＲ＿Ｃｌｏｃｋによって、Ｅ６に示すようにシフトレジスタＳＲ１がＳＲ＿ＤａｔａのＨレベルを取り込む。
Ｅ７に示すように制御部１００がＳＲ＿Ｅｎａｂｌｅをアクティブにし、シフトレジスタＳＲ１がＳＲ＿Ｅｎａｂｌｅのアクティブの期間においてスイッチ制御信号ＳＲＱ１としてアクティブを出力する。
そして、Ｅ８に示すようにスイッチＳＷ１がアクティブのスイッチ制御信号ＳＲＱ１を受けてオンし、Ｅ９に示すようにコンパレータ１８０にはコンパレータ入力ＣＰＩとしてデータ電圧ＳＶ１が入力される。
補正データ演算部１０２は、Ｅ１に示す１Ｈモードにおいて測定用データＭＤを順次出力する。Ｅ１０に示すように、制御部１００がＣ＿Ｅｎａｂｌｅをアクティブにすることでデータ電圧供給線Ｓ１には測定用データＭＤに対応するデータ電圧ＳＶ１が出力され、コンパレータ１８０に入力される。補正データ演算部１０２は、コンパレータ１８０からの比較結果ＣＰＱを受けて、例えば図１１のエッジ検出部２６０でエッジ検出を行い、補正データＣＤ１を求める。補正データ演算部１０２は、求めた補正データＣＤ１を補正データレジスタＣＤＲ１に設定する。
このようにして、Ｅ１に示す第１の垂直走査期間における１Ｈモードにおいて補正データ演算部１０２は補正データＣＤ１を求める。同様に、Ｅ１１に示すように続く第２の垂直走査期間における１Ｈモードにおいて補正データＣＤ２を求めて補正データレジスタＣＤＲ２に設定し、Ｅ１２に示すように第ｎの垂直走査期間における１Ｈモードにおいて補正データＣＤｎを求めて補正データレジスタＣＤＲｎに設定する。そして、続く第ｎ＋１の垂直走査期間において再び補正データＣＤ１を求めて補正データレジスタＣＤＲ１に設定し、これを繰り返すことで補正データレジスタＣＤＲ１〜ＣＤＲｎに保持された補正データＣＤ１〜ＣＤｎを順次更新する。
なおＥ１３に示すように、本実施形態は、１Ｈモードと１Ｈモードの間では通常動作モードによる画像表示を行う。具体的には、本実施形態は１Ｈモードにおいて求めた補正データで画像データを補正し、画像表示を行う。
このように、垂直走査期間ごとに１Ｈモードによる補正データ演算を行うことで、オペアンプＯＰ１〜ＯＰｎのオフセット等によるデータ電圧ＳＶ１〜ＳＶｎのバラツキを、リアルタイムに補正することができる。また、垂直走査期間内の非表示期間に補正データ演算を行うことで、画像表示に影響を与えることなく補正データを演算できる。
また本実施形態によれば、補正データ演算部１０２が補正データの変化量制限を行うこともできる。例えば、図９に示すように補正データ演算部１０２が１つの垂直走査期間に１つの補正データを求め、補正データＣＤ１〜ＣＤｎを順次求めるとする。そうすると、補正データ演算部１０２がある垂直走査期間の１Ｈモードで補正データＣＤｉ（今回の補正データ）を求めるとき、ｎ個前の垂直走査期間の１Ｈモードで求めた補正データＣＤｉ（前回の補正データ）からの変化量を正又は負の所定値以内に制限することができる。これにより、ノイズ等により補正データが急に変化して画質が劣化することを防止できる。
なお、本実施形態が１Ｈモードを実行する非表示期間は、データ線駆動回路１４０−１〜１４０−ｎが画像データＰＤ１〜ＰＤｎに対応するデータ電圧ＳＶ１〜ＳＶｎを出力していない期間である。例えば、垂直同期信号Ｖｓｙｎｃの立ち下がりから画像データレジスタＰＤＲ１〜ＰＤＲｎへの画像データＰＤ１〜ＰＤｎの入力が開始されるまでの期間である。或いは、垂直同期信号Ｖｓｙｎｃの立ち下がりから液晶パネル（例えば図３の液晶パネル１２）の最初の走査線（例えば図３の走査線Ｇ１）が選択されるまでの期間である。
３．３．バーストモード
図１０にバーストモードの信号波形例を示す。
本実施形態は、表示準備期間において補正データＣＤ１〜ＣＤｎの初期値を一括して求めるバーストモードによる補正データ演算を行う。具体的には、図１０のＦ１に示すように、バーストモードにおいて補正データＣＤ１〜ＣＤｎの初期値を求め、Ｆ２に示すようにバーストモードの後に１Ｈモードにおいて補正データＣＤ１〜ＣＤｎを求める。
例えば、本実施形態は、システム立ち上げ時の画像表示が行われない期間にバーストモードを実行する。例えば、電子機器（プロジェクタ、カーナビ、ＰＤＡ等）の電源投入時や休止状態からの復帰時、バックライトやプロジェクタ用ランプの点灯前などにバーストモードを実行する。あるいは、本実施形態は、表示モードの切り替え時の画像表示が行われない期間にバーストモードを実行する。例えば、画像表示の解像度の切り替え時にバーストモードを実行する。
図１０に示すバーストモードにおいて、本実施形態は、複数の水平走査期間のうちの第１〜第ｎの水平走査期間において補正データＣＤ１〜ＣＤｎの初期値を求める。
具体的には、まずＦ３に示すように制御部１００がＳＲ＿ＲｅｓｅｔをアクティブにしてシフトレジスタＳＲ１〜ＳＲｎをリセットする。
次に、Ｆ４に示すように制御部１００がＳＲ＿ＤａｔａにＨレベル（第１の論理レベル）を出力し、Ｆ５に示す制御部１００からのＳＲ＿Ｃｌｏｃｋによって、Ｆ６に示すようにシフトレジスタＳＲ１がＳＲ＿ＤａｔａのＨレベルを取り込む。
Ｆ７に示すように制御部１００がＳＲ＿Ｅｎａｂｌｅをアクティブにし、シフトレジスタＳＲ１がＳＲ＿Ｅｎａｂｌｅのアクティブの期間においてスイッチ制御信号ＳＲＱ１としてアクティブを出力する。
そして、Ｆ８に示すようにスイッチＳＷ１がアクティブのスイッチ制御信号ＳＲＱ１を受けてオンし、Ｆ９に示すようにコンパレータ１８０にはコンパレータ入力ＣＰＩとしてデータ電圧ＳＶ１が入力される。
Ｆ１０に示すように、制御部１００がＣ＿Ｅｎａｂｌｅをアクティブにすることでデータ電圧供給線Ｓ１には測定用データＭＤに対応するデータ電圧ＳＶ１が出力され、コンパレータ１８０に入力される。補正データ演算部１０２は、コンパレータ１８０からの比較結果ＣＰＱを受けて補正データＣＤ１を求め、初期値として補正データレジスタＣＤＲ１に設定する。
このようにして、バーストモードにおける第１の水平期間において補正データ演算部１０２が補正データＣＤ１の初期値を求める。同様に、続く第２の水平走査期間において補正データＣＤ２の初期値を求めて補正データレジスタＣＤＲ２に設定し、第ｎの水平走査期間において補正データＣＤｎの初期値を求めて補正データレジスタＣＤＲｎに設定する。そして、バーストモードで補正データＣＤ１〜ＣＤｎの初期値を求めた後に、１Ｈモードにおいて垂直走査期間毎に順次補正データＣＤ１〜ＣＤｎを更新する。
なお制御部１００は、補正データＣＤ２〜ＣＤｎを演算する水平走査期間において、シフトレジスタＳＲ１〜ＳＲｎのリセットを行わず、ＳＲ＿ＤａｔａにはＬレベル（第２の論理レベル）を出力する。
ところで、補正データＣＤ１〜ＣＤｎの初期値が設定されていない場合、１Ｈモードにより補正データＣＤ１〜ＣＤｎが演算されるまでの間はデータ線電圧のバラツキが補正されないため電源投入直後等の表示画像の画質が劣化するという課題がある。
この点、本実施形態によれば、１Ｈモードを実行する前に補正データＣＤ１〜ＣＤｎの初期値を補正データレジスタＣＤＲ１〜ＣＤＲｎに設定する。これにより、１Ｈモードにより１回目の補正データＣＤ１〜ＣＤｎが更新されるまでの間も、初期値によりデータ線電圧のバラツキが補正できる。例えば、図１０のＦ１１に示すように、バーストモード後の最初の１Ｈモード（Ｆ２）において補正データＣＤ１を求めた場合、その最初の１Ｈモード後の通常動作モードにおいては１Ｈモードで求めた補正データＣＤ１及びバーストモードで求めた初期値ＣＤ２〜ＣＤｎで補正できる。
また、本実施形態によれば、電源投入時やバックライト点灯前等の表示準備期間においてバーストモードを実行する。これにより、画像表示に影響を与えることなく、画像表示開始直後からデータ電圧のバラツキを補正して画質を向上できる。
ここで本実施形態は、表示準備期間又は非表示期間において、複数の水平走査期間のうちの第１の水平走査期間においてデータ電圧供給線Ｓ１〜Ｓｎが所定のデータ電圧に設定され、続く第２の水平走査期間において、補正データ演算部１０２が補正データＣＤ１〜ＣＤｎを求めてもよい。
例えば、図９のＥ１４に示す非表示期間における１水平走査期間においてデータ電圧供給線Ｓ１〜Ｓｎが所定のデータ電圧に設定された後、Ｅ１に示す１Ｈモードが実行されてもよく、図１０のＦ１２に示す表示準備期間における１水平走査期間においてデータ電圧供給線Ｓ１〜Ｓｎが所定のデータ電圧に設定された後、Ｆ１に示すバーストモードが実行されてもよい。
なお所定のデータ電圧として、例えば補正データ演算部１０２が測定用データＭＤを順次変化させる場合に、対応するデータ電圧が変化する範囲内の電圧が設定される。例えば、制御部１００が補正データレジスタＣＤＲ１〜ＣＤＲｎに所定のデータ電圧に対応する階調データを設定することでオペアンプＯＰ１〜ＯＰｎが所定のデータ電圧を出力してもよい。
このように、本実施形態によれば、表示画像のデータ電圧等により様々なデータ電圧が出力されているデータ電圧供給線Ｓ１〜Ｓｎが、補正データ演算の前に１水平走査期間においての一定の電圧に設定される。これにより、補正データ演算開始時に毎回同じデータ電圧からスタートしてデータ電圧のバラツキを測定できる。そのため、毎回同じ精度でデータ電圧のバラツキを測定でき、正確にデータ電圧のバラツキを反映した補正データを求めることができる。
３．４．制御部、補正データ演算部の詳細な構成例
図１１に制御部及び補正データ演算部の詳細な構成例を示す。図１１に示す構成例は、補正データ演算部１０２、シーケンサ２４０を含み、補正データ演算部１０２は、カウンタ部２００、レジスタ部２２０、エッジ検出部２６０、処理部２８０を含む。なお、本実施形態の補正データ演算部１０２は図１１の構成に限らず、一部の構成要件（インデックスレジスタ２２２、インターバルレジスタ２２８等）を省略するなどの種々の変形実施が可能である。
カウンタ部２００は、インデックスカウンタ２０２、測定スタートカウンタ２０４、測定期間カウンタ２０６、インターバルカウンタ２０８、測定用データカウンタ２１０を含む。
インデックスカウンタ２０２は、１水平走査期間における補正演算用データの測定回数であるインデックスをカウントする。例えば、インデックスカウンタ２０２は、シーケンサ２４０からの指示に従ってインデックスをインクリメントする。
測定スタートカウンタ２０４は、水平同期信号から補正データ演算スタートまでの測定スタート期間をカウントする。例えば、測定スタートカウンタ２０４は、ドットクロックＤｃｌｋにより測定スタート期間をカウントする。
測定期間カウンタ２０６は、補正データ演算部１０２が測定用データＭＤ（測定用階調データ）を順次出力する場合に、１つの測定用データに対応するデータ電圧をコンパレータ１８０で比較する期間をカウントする。例えば、測定期間カウンタ２０６は、ドットクロックＤｃｌｋにより測定期間をカウントする。
インターバルカウンタ２０８は、１つのインデックス終了から次のインデックス開始までのインターバル期間をカウントする。インターバル期間は、コンパレータ１８０の出力（比較結果ＣＰＱ）を初期化（例えば、Ｌレベルに初期化）するための期間である。例えば、インターバルカウンタ２０８は、ドットクロックＤｃｌｋによりインターバル期間をカウントする。
測定用データカウンタ２１０は、カウント値に基づいて測定用データＭＤを生成する。例えば、測定用データカウンタ２１０は、シーケンサ２４０からの指示に従って測定期間毎にカウント値をインクリメントする。
レジスタ部２２０は、インデックスレジスタ２２２、測定スタートレジスタ２２４、測定期間レジスタ２２６、インターバルレジスタ２２８、補正演算用データレジスタ２３０を含む。
インデックスレジスタ２２２は、インデックスカウンタ２０２がカウントするインデックス数を設定する。
測定スタートレジスタ２２４は、測定スタートカウンタ２０４がカウントする測定スタート期間を設定する。
測定期間レジスタ２２６は、測定期間カウンタ２０６がカウントする測定期間を設定する。
インターバルレジスタ２２８は、インターバルカウンタ２０８がカウントするインターバル期間を設定する。
例えば、インデックスレジスタ２２２、測定スタートレジスタ２２４、測定期間レジスタ２２６、インターバルレジスタ２２８には、図示しないホストコントローラ（ＣＰＵ）からレジスタ値が設定される。
補正演算用データレジスタ２３０は、各インデックスで演算された補正演算用データを保持する。例えば、補正演算用データレジスタ２３０は、エッジ検出部２６０からのエッジ検出パルスを受けて測定用データカウンタ２１０からの測定用階調データを保持する。あるいは、補正演算用データレジスタ２３０は、処理部２８０からの補正例外処理された補正演算用データを保持する。
エッジ検出部２６０は、コンパレータ１８０からの比較結果ＣＰＱを受けてエッジ検出パルスを出力する。例えば図２で説明したように、比較結果ＣＰＱの立ち上がりエッジ（立ち下がりエッジ）を検出してエッジ検出パルスを出力する。
処理部２８０は、補正演算用データレジスタ２３０に保持された各インデックスの補正演算用データから補正データＣＤ１〜ＣＤｎを演算し、補正データレジスタＣＤＲ１〜ＣＤＲｎに設定する。例えば、処理部２８０は、各インデックスの補正演算用データを平均処理して補正データを演算する。
また処理部２８０は、補正演算用データを補正例外処理する。処理部２８０は、補正例外処理として修正係数の乗算を行うことができる。具体的には、図７等で説明したように、測定された補正演算用データに所定の修正係数を乗算処理して補正演算用データレジスタ２３０に設定する。また処理部２８０は、補正例外処理としてオーバーフロー処理を行うことができる。具体的には、処理部２８０は、補正演算用データの測定においてオーバーフローと判定した場合にはオーバーフロー用データを補正演算用データレジスタ２３０に設定する。さらに処理部２８０は、補正例外処理として変化量制限を行うことができる。具体的には、例えば図８の補正データレジスタＣＤＲ１〜ＣＤＲｎに保持された前回の補正データを用いて補正データの変化量を制限する。
なお、本実施形態が通常動作モードにおいて正極性期間と負極性期間で交互にデータ線を駆動する場合には、処理部２８０が補正演算用データから正極性用の補正データと負極性用の補正データを求めることもできる。例えば、処理部２８０は、負極性用の補正データとして正極性用の補正データの２の補数を用いてもよく、１の補数を用いてもよい。
シーケンサ２４０は、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、ドットクロックＤｃｌｋを受けて、補正データ演算部１０２の制御及び、図８〜図１０で説明したシフトデータＳＲ＿Ｄａｔａ、シフトレジスタのリセット信号ＳＲ＿Ｒｅｓｅｔ、シフトレジスタのクロックＳＲ＿Ｃｌｏｃｋ、シフトレジスタの出力イネーブル信号ＳＲ＿Ｅｎａｂｌｅ、補正イネーブル信号Ｃ＿Ｅｎａｂｌｅの出力を行う。
なお、補正データ演算部１０２、シーケンサ２４０は、例えばゲートアレイを用いて構成してもよく、図示しないＣＰＵが補正データ演算部１０２及びシーケンサ２４０の機能が記述されたプログラムを実行することで実現してもよい。
図１２に補正データ演算部１０２の処理フロー例を示す。図１２では補正データ演算モードのうち１Ｈモードにおける動作を例に説明する。なお、バーストモードにおいては、図１２の補正データ演算モード待ち（ステップＳＡ１）からスタートして補正データ格納（ステップＳＡ２２）まで１Ｈモードと同様に処理し、次の水平走査期間からは各水平走査期間毎にＨＳＹＮＣ待ち（ステップＳＡ３）〜補正データ格納（ステップＳＡ２２）を行い、これを補正データＣＤ１〜ＣＤｎが求め終わるまで繰り返す。
補正データ演算部１０２は、補正データ演算モード待ち（ＳＡ１）においてシーケンサ２４０からの補正データ演算スタートの指示を待つ。Ｎｏの場合には補正データ演算モード待ち（ＳＡ１）を繰り返し、Ｙｅｓの場合にはＶＳＹＮＣ待ち（ＳＡ２）を行う。
ＶＳＹＮＣ待ち（ＳＡ２）において、垂直同期信号Ｖｓｙｎｃのエッジ（立ち下がりエッジ、又は立ち上がりエッジ）を待つ。Ｎｏの場合にはＶＳＹＮＣ待ち（ＳＡ２）を繰り返し、Ｙｅｓの場合にはＨＳＹＮＣ待ち（ＳＡ３）を行う。
ＨＳＹＮＣ待ち（ＳＡ３）において、水平同期信号Ｈｓｙｎｃのエッジ（立ち下がりエッジ、又は立ち上がりエッジ）を待つ。Ｎｏの場合にはＨＳＹＮＣ待ち（ＳＡ３）を繰り返し、Ｙｅｓの場合には測定スタートカウンタのリセット、測定用データカウンタのリセット、インデックスカウンタのリセット（ＳＡ４）を行う。
次に、測定スタート待ち（ＳＡ５）において、測定スタートカウンタのカウント値と測定スタートレジスタ２２４に設定された測定スタート期間の一致、不一致を判断する。不一致の場合（Ｎｏ）には、測定スタートカウンタをインクリメント（ＳＡ６）して測定スタート待ち（ＳＡ５）を繰り返す。一致した場合（Ｙｅｓ）には、測定期間カウンタのリセット（ＳＡ７）を行い、補正レベル一致判断（ＳＡ８）を行う。
補正レベル一致判断（ＳＡ８）において、コンパレータ１８０からの比較結果ＣＰＱに基づいて、補正対象のデータ線駆動回路が出力するデータ電圧とコンパレータ基準電圧ＶＰの一致、不一致を判断する。一致した場合（Ｙｅｓ）には、補正演算用データ格納（ステップＳＡ９）において補正演算用データを補正演算用データレジスタ２３０に設定し、インデックスカウンタをインクリメント（ＳＡ１６）し、ステップＳＡ１７〜ＳＡ２２を行う。不一致の場合（Ｎｏ）には、測定期間カウンタをインクリメント（ＳＡ１０）し、測定期間終了待ち（ＳＡ１１）を行う。
測定期間終了待ち（ＳＡ１１）において、測定期間カウンタ２０６のカウント値と測定期間レジスタ２２６に設定された測定期間の一致、不一致を判断する。不一致の場合（Ｎｏ）には、補正レベル一致判断（ＳＡ８）を行う。一致した場合（Ｙｅｓ）には、測定用データカウンタをインクリメント（ＳＡ１２）し、測定用データ最大値判定（ＳＡ１３）を行う。
測定用データ最大値判定（ＳＡ１３）において、測定用データカウンタ２１０のカウント値が所定の最大値（又は最小値）を超えたか否かを判定する。超えていない場合（Ｎｏ）には、測定期間カウンタをリセット（ＳＡ７）してステップＳＡ８〜ＳＡ１３を行う。超えた場合（Ｙｅｓ）には、補正例外処理（ＳＡ１４）を行う。
補正例外処理（ＳＡ１４）において、オーバーフロー処理、修正係数の乗算、変化量制限を行い、補正演算用データ格納（ＳＡ１５）において、補正演算用データを補正演算用データレジスタ２３０に設定する。
次に、インデックスカウンタをインクリメント（ＳＡ１６）する。
続いて、インターバルカウンタをリセット（ＳＡ１７）してインターバル終了待ち（ＳＡ１８）を行う。
インターバル終了待ち（ＳＡ１８）において、インターバルカウンタのカウント値とインターバルレジスタ２２８のインターバル期間の一致、不一致を判定する。不一致の場合（Ｎｏ）には、インターバルカウンタをインクリメント（ＳＡ１９）してインターバル終了待ち（ＳＡ１８）を繰り返す。一致した場合（Ｙｅｓ）には、規定回数終了待ち（ＳＡ２０）を行う。
規定回数終了待ち（ＳＡ２０）において、インデックスカウンタ２０２のカウント値とインデックスレジスタ２２２に設定されたインデックス数の一致、不一致を判定する。不一致の場合（Ｎｏ）には、測定期間カウンタをリセット（ＳＡ７）してステップＳＡ８〜ＳＡ２０を行う。一致した場合（Ｙｅｓ）には、補正演算用データの平均処理（ＳＡ２１）を行って補正データを求め、補正データ格納（ＳＡ２２）を行う。
補正データ格納（ＳＡ２２）では、例えば図８の補正データレジスタＣＤＲ１〜ＣＤＲｎ）に処理部２８０からの補正データを設定する。
図１３に補正データ演算部１０２の処理フローの変形例を示す。図１３に示す変形例は、本実施形態がマルチプレクス駆動を行わない場合の処理フロー例である。具体的には、本実施形態が通常動作モードにおいて１水平走査期間において１つのデータ線を駆動し、補正データ演算モードにおいて１水平走査期間において１つの補正演算用データを求める場合の処理フロー例である。
なお、図１３に示す変形例では、図１１に示すインデックスカウンタ２０２、インターバルカウンタ２０８、インデックスレジスタ２２２、インターバルレジスタ２２８を省略することができる。
図１３に示す変形例において、補正データ演算部１０２は補正データ演算モード待ち（ＳＢ１）を行う。Ｎｏの場合には補正データ演算モード待ち（ＳＢ１）を繰り返し、Ｙｅｓの場合にはＶＳＹＮＣ待ち（ＳＢ２）を行う。
ＶＳＹＮＣ待ち（ＳＢ２）において、Ｎｏの場合にはＶＳＹＮＣ待ち（ＳＢ２）を繰り返し、Ｙｅｓの場合にはＨＳＹＮＣ待ち（ＳＢ３）を行う。
ＨＳＹＮＣ待ち（ＳＢ３）において、Ｎｏの場合にはＨＳＹＮＣ待ち（ＳＢ３）を繰り返し、Ｙｅｓの場合には測定スタートカウンタのリセット、測定用データカウンタのリセット（ＳＢ４）を行う。
次に、測定スタート待ち（ＳＢ５）を行い、Ｎｏの場合には測定スタートカウンタをインクリメント（ＳＢ６）して測定スタート待ち（ＳＢ５）を繰り返す。Ｙｅｓの場合には測定期間カウンタのリセット（ＳＢ７）を行い、補正レベル一致判断（ＳＢ８）を行う。
補正レベル一致判断（ＳＢ８）において、一致した場合（Ｙｅｓ）には、補正演算用データ格納（ステップＳＢ９）を行い、補正データの演算（ＳＢ１６）を行う。不一致の場合（Ｎｏ）には、測定期間カウンタをインクリメント（ＳＢ１０）し、測定期間終了待ち（ＳＢ１１）を行う。
測定期間終了待ち（ＳＢ１１）において、Ｎｏの場合には補正レベル一致判断（ＳＢ８）を行う。Ｙｅｓの場合には測定用データカウンタをインクリメント（ＳＢ１２）し、測定用データ最大値判定（ＳＢ１３）を行う。
測定用データ最大値判定（ＳＢ１３）において、Ｎｏの場合には測定期間カウンタをリセット（ＳＢ７）してステップＳＢ８〜ＳＢ１３を行う。Ｙｅｓの場合には、補正例外処理（ＳＢ１４）を行い、補正演算用データ格納（ＳＢ１５）を行う。
次に、補正データの演算（ＳＢ１６）において、処理部２８０が補正演算用データから補正データを求める。例えば、処理部２８０は、補正演算用データレジスタ２３０に保持された補正演算用データをそのまま補正データとして用いてもよく、補正演算用データに所定の定数を加算又は減算して補正データを求めてもよい。
そして、補正データレジスタに補正データを格納（ＳＢ１７）する。
４．レイアウト
図１４に、本実施形態のレイアウト配置例を模式的に示す。図１４では、第１の方向Ｄ１〜第４の方向Ｄ４を用いてレイアウト配置を説明し、第１の方向Ｄ１の反対方向を第２の方向Ｄ２とし、第１の方向Ｄ１に直交する方向を第３の方向Ｄ３及び第４の方向Ｄ４とする。
図１４に示すレイアウト配置例は、データ線駆動回路１４０−１〜１４０−ｎ（複数のデータ線駆動回路）、コンパレータ１８０を含む。
図１４に示すように、データ線駆動回路１４０−１〜１４０−ｎは第１の方向Ｄ１に沿って配置される。そして、コンパレータ１８０はデータ線駆動回路１４０−１〜１４０−ｎの第１の方向Ｄ１（又は、第２の方向Ｄ２）に配置される。具体的には、データ線駆動回路１４０−１〜１４０−ｎがその間にコンパレータ１８０等の他の構成要素を含まず等間隔に配置される。
さらに図１４に示すレイアウト配置例は、ゲートアレイＧＡを含むことができる。ゲートアレイＧＡは、補正データ演算部１０２を含む制御部１００を含む。またゲートアレイＧＡは、例えばストリームデータを受信するＩ／Ｆ回路や走査ドライバ３８のデジタルセルを含むこともできる。なお、ゲートアレイＧＡは、図１４に示すようにデータ線駆動回路１４０−１〜１４０−ｎ及びコンパレータ１８０の方向Ｄ１に配置されてもよく、方向Ｄ２に配置されてもよい。また、ゲートアレイＧＡは、データ線駆動回路１４０−１〜１４０−ｎ及びコンパレータ１８０の方向Ｄ３又は方向Ｄ４に配置されてもよい。
ここで、データ線駆動回路１４０−１〜１４０−ｎが非等間隔に配置されると、各データ線駆動回路のプロセス加工精度が均一にならない。そのため、データ線駆動回路の出力特性に製造バラツキが生じやすくなり、データ線電圧のバラツキが大きくなるという課題がある。
例えば、図８に示すようにオペアンプＯＰ１〜ＯＰｎを用いてデータ電圧を出力する場合には、各オペアンプの差動対の加工精度が均一でないとオフセットにバラツキが生じ、データ線電圧のバラツキが大きくなるという課題がある。
この点、本実施形態によれば、データ線駆動回路が方向Ｄ１に沿って配置され、コンパレータ１８０がデータ線駆動回路の方向Ｄ１（又は方向Ｄ２）に配置される。これにより、データ線駆動回路を等間隔に配置することができ、製造バラツキによるデータ電圧のバラツキを抑制できる。
また、本実施形態によれば、コンパレータ１個を用いてデータ電圧のバラツキを測定する。これにより、データ線駆動回路の間に他の構成要素を混在させる必要が無く、データ線駆動回路を等間隔に配置することができる。
このように、本実施形態によれば製造バラツキによるデータ電圧のバラツキを抑制でき、補正データによるデータ電圧のバラツキ補正の補正精度を向上することができる。
５．電子機器
５．１．プロジェクタ
図１５に本実施形態の集積回路装置が適用されたプロジェクタ（電子機器）の構成例を示す。
プロジェクタ７００（投写型表示装置）は、表示情報出力源７１０、表示情報処理回路７２０、ドライバ６０（表示ドライバ）、液晶パネル１２（広義には電気光学パネル）、クロック発生回路７５０及び電源回路７６０を含む。
表示情報出力源７１０は、ＲＯＭ（Read Only Memory）及びＲＡＭ（Random Access Memory）、光ディスク装置等のメモリ、画像信号を同調して出力する同調回路等を含み、クロック発生回路７５０からのクロック信号に基づいて、所定フォーマットの画像信号等の表示情報を表示情報処理回路７２０に出力する。
表示情報処理回路７２０は、増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、或いはクランプ回路等を含むことができる。
ドライバ６０は、走査ドライバ（ゲートドライバ）及びデータドライバ（ソースドライバ）を含み、液晶パネル１２（電気光学パネル）を駆動する。
電源回路７６０は、上述の各回路に電力を供給する。
５．２．ＰＤＡ
図１６に、本実施形態の集積回路装置が適用されたＰＤＡ（電子機器）の構成例を示す。
ＰＤＡ９００（Personal Digital Assistants）は、カメラモジュール９１０、変復調部９５０、表示コントローラ４０、ホスト９４０（ホストコントローラ、ＣＰＵ）、操作入力部９７０、ドライバ６０（表示ドライバ）、電源回路５０、液晶パネル１２（電気光学パネル）を含む。
カメラモジュール９１０は、ＣＣＤカメラを含み、ＣＣＤカメラで撮像した画像のデータを、例えばＹＵＶフォーマットで表示コントローラ４０に供給する。
ドライバ６０は、走査ドライバ３８（ゲートドライバ）、データドライバ２０（ソースドライバ）を含む。走査ドライバ３８は、液晶パネル１２の有する複数の走査線（ゲート線）を駆動する。データドライバ２０は、液晶パネル１２の有する複数のデータ線（ソース線）を駆動する。
表示コントローラ４０は、データドライバ２０に対して例えばＲＧＢフォーマットの階調データを供給し、走査ドライバ３８に対して例えば水平同期信号を供給する。
電源回路５０は、ソースドライバ２０及びゲートドライバ３８に駆動用の電源電圧を供給する。また表示パネル１２の対向電極に、対向電極電圧ＶＣＯＭを供給する。
ホスト９４０は、表示コントローラ４０を制御する。またホスト９４０は、アンテナ９６０を介して受信された変調信号を、変復調部９５０で復調して階調データを生成した後、表示コントローラ４０に供給する。ホスト９４０は、カメラモジュール９１０で生成された階調データを変復調部９５０で変調した後、アンテナ９６０を介して他の通信装置への送信を指示する。さらにホスト９４０は、操作入力部９７０からの操作情報に基づいて階調データの送受信処理、カメラモジュール９１０の撮像、表示パネル１２の表示処理を行う。
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語（）と共に記載された用語（電気光学パネル、反転入力端子、非反転入力端子、階調電圧、ＶＧＭＨ、ＶＧＭＬ等）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また基準電圧生成回路、選択回路、サンプルホールド部、データ線駆動回路、階調生成アンプ、駆動アンプ、電気光学装置、電子機器等の構成、動作も本実施形態で説明したものに限定に限定されず、種々の変形実施が可能である。
本実施形態の構成例 図２（Ａ）は、補正データ演算モードにおけるデータ電圧の電圧波形例。図２（Ｂ）は、補正データ演算モードにおける比較結果の電圧波形例。 液晶表示装置の構成例 データドライバの構成例 マルチプレクス駆動におけるデータ線の電圧波形例 補正データ演算モードにおけるデータ線の電圧波形例 修正係数の説明図 本実施形態の詳細な構成例 １Ｈモードの信号波形例 バーストモードの信号波形例 制御部、補正データ演算部の詳細な構成例 補正データ演算部の制御フロー例 補正データ演算部の制御フローの変形例 本実施形態のレイアウト配置例 プロジェクタの構成例 ＰＤＡの構成例
符号の説明
１２ 電気光学パネル、２０ データドライバ、２２ シフトレジスタ、
２４ ラインラッチ、２８ 多重化回路、３０ 基準電圧発生回路、３２ ＤＡＣ、
３４ データ線駆動回路、３６ マルチプレクス駆動制御部、３８ 走査ドライバ、
４０ 表示コントローラ、５０ 電源回路、６０ ドライバ、１００ 制御部、
１０２ 補正データ演算部、１２０ 選択回路、
１４０−１〜１４０−ｎ 第１〜第ｎのデータ線駆動回路、
１６０−１〜１６０−ｎ 第１〜第ｎの補正回路、１８０ コンパレータ、
２００ カウンタ部、２０２ インデックスカウンタ、２０４ 測定スタートカウンタ、
２０６ 測定期間カウンタ、２０８ インターバルカウンタ、
２１０ 測定用データカウンタ、２２０ レジスタ部、２２２ インデックスレジスタ、
２２４ 測定スタートレジスタ、２２６ 測定期間レジスタ、
２２８ インターバルレジスタ、２３０ 補正演算用データレジスタ、
２４０ シーケンサ、２６０ エッジ検出部、２８０ 処理部、
７００ プロジェクタ、７１０ 表示情報出力源、７２０ 表示情報処理回路、
７５０ クロック発生回路、７６０ 電源回路、９００ ＰＤＡ、
９１０ カメラモジュール、９４０ ホスト、９５０ 変復調部、９７０ 操作入力部、
ＶＰ コンパレータ基準電圧、ＣＰＱ 比較結果、ＭＤ 測定用データ、
ＣＤ１〜ＣＤｎ 補正データ、ＰＤ１〜ＰＤｎ 画像データ、
ＰＣＤ１〜ＰＣＤｎ 補正処理後の画像データ、
ＭＧＤ１〜ＭＧＤｋ 測定用階調データ、
Ｓ１〜Ｓｎ データ電圧供給線、ＳＶ１〜ＳＶｎ データ電圧、
Ｖｓｙｎｃ 垂直同期信号、Ｈｓｙｎｃ 水平同期信号、Ｄｃｌｋ ドットクロック

Claims (15)

  1. 複数のデータ電圧供給線を駆動する複数のデータ線駆動回路と、
    前記複数のデータ線駆動回路のうちの補正対象のデータ線駆動回路に対応するデータ電圧を、コンパレータ基準電圧と比較するコンパレータと、
    前記コンパレータからの比較結果に基づいて前記データ電圧のバラツキ補正用の補正データを演算する補正データ演算部と、
    前記補正データ演算部からの前記補正データに基づいて画像データを補正し、補正処理後の画像データを前記複数のデータ線駆動回路のうちの対応するデータ線駆動回路に出力する複数の補正回路と、
    を含み、
    補正データ演算モードにおいて、前記補正データ演算部が測定用データを順次変化させて前記補正対象のデータ線駆動回路に出力し、前記補正対象のデータ線駆動回路が前記測定用データに対応するデータ電圧を出力し、前記コンパレータが前記測定用データに対応するデータ電圧をコンパレータ基準電圧と比較し、前記補正データ演算部が前記コンパレータからの比較結果に基づいて前記補正データを演算し、
    通常動作モードにおいて、前記補正回路が前記補正データに基づいて画像データを補正し、補正処理後の画像データを前記複数のデータ線駆動回路のうちの対応するデータ線駆動回路に出力し、
    前記補正データ演算部は、
    前記補正データ演算モードにおいて、前記測定用データを所定の範囲内で順次変化させたときに、前記コンパレータの比較結果が第１のレベル又は第２のレベルのいずれか一方に固定されていた場合は、オーバーフローであると判定し、前記補正対象のデータ線駆動回路についての補正データとしてオーバーフロー用データを出力することを特徴とする集積回路装置。
  2. 請求項１において、
    補正データ演算部は、
    垂直走査期間の非表示期間における１水平走査期間において前記補正データ演算モードを実行し、前記補正データを演算することを特徴とする集積回路装置。
  3. 請求項１又は２において、
    補正データ演算部は、
    前記測定用データとして第１〜第ｋ（ｋは自然数）の測定用階調データを順次出力し、
    前記コンパレータは、
    前記第１の測定用階調データに対応する階調電圧と前記第ｋの測定用階調データに対応する階調電圧の間の電圧であるコンパレータ基準電圧と、補正対象のデータ線駆動回路に対応するデータ電圧を比較することを特徴とする集積回路装置。
  4. 請求項１乃至３のいずれかにおいて、
    所定のデータ電圧に対応する階調データを設定する制御部を含み、
    非表示期間における複数の水平走査期間のうちの第１の水平走査期間において、前記複数のデータ線駆動回路が前記階調データに対応する前記所定のデータ電圧を出力することで、前記複数のデータ電圧供給線が前記所定のデータ電圧に設定され、
    非表示期間における複数の水平走査期間のうちの前記第１の水平走査期間に続く第２の水平走査期間において、前記補正データ演算部が前記補正データを求めることを特徴とする集積回路装置。
  5. 請求項１乃至４のいずれかにおいて、
    前記補正データ演算部は、
    前記補正データ演算モードにおいて、前記コンパレータの比較結果から求めた補正データと修正係数を乗算処理して、係数乗算後補正データを求め、
    前記複数の補正回路は、
    前記通常動作モードにおいて、前記係数乗算後補正データに基づいて画像データを補正することを特徴とする集積回路装置。
  6. 請求項１乃至５のいずれかにおいて、
    前記補正データ演算部は、
    前記オーバーフロー用データとして、前記測定用データのうちの最大の階調データと最小の階調データの間の階調データを出力することを特徴とする集積回路装置。
  7. 請求項１乃至６のいずれかにおいて、
    前記複数のデータ線駆動回路の各データ線駆動回路は、
    １水平走査期間において複数の画素にデータ電圧を書き込むマルチプレクス駆動を行い、
    前記補正データ演算部は、
    垂直走査期間の非表示期間における１水平走査期間において、前記補正対象のデータ線駆動回路についての複数の補正演算用データを求め、前記複数の補正演算用データに基づいて前記補正データを求めることを特徴とする集積回路装置。
  8. 請求項７において、
    前記補正データ演算部は、
    前記複数の補正演算用データを平均処理して前記補正データを求めることを特徴とする集積回路装置。
  9. 請求項７又は８において、
    前記補正データ演算部は、
    前記補正データ演算モードにおいて、前記測定用データを所定の範囲内で順次変化させたときに、前記コンパレータの比較結果が第１のレベル又は第２のレベルのいずれか一方に固定されていた場合は、オーバーフローであると判定し、前記補正対象のデータ線駆動回路についての補正演算用データとしてオーバーフロー用データを用いることを特徴とする集積回路装置。
  10. 請求項９において、
    前記補正データ演算部は、
    前記補正演算用データとして用いるオーバーフロー用データとして、前記測定用データのうちの最大の階調データと最小の階調データの間の階調データを用いることを特徴とする集積回路装置。
  11. 請求項９において、
    前記補正データ演算部は、
    第１〜第ｔの補正演算用データのうちの第ｓ（１≦ｓ≦ｔ、ｓ，ｔは２以上の整数）の補正演算用データを求める際に前記オーバーフローであると判定した場合、第１〜第ｔの補正演算用データのうちの第１〜第ｓ−１の補正演算用データを平均処理してオーバーフロー用データを求め、前記第ｓの補正演算用データとして用いることを特徴とする集積回路装置。
  12. 請求項１乃至１１のいずれかにおいて、
    前記補正データ演算部は、
    前記補正対象のデータ線駆動回路について求めた今回の補正データと前回の補正データを用いて、前記複数の補正回路のうちの前記補正対象のデータ線駆動回路に対応する補正回路に出力する補正データを求めることを特徴とする集積回路装置。
  13. 請求項１２において、
    前記補正データ演算部は、
    前記今回の補正データが前記前回の補正データより大きい場合には、前記前回の補正データに正の所定値を加算して前記補正データを求め、前記今回の補正データが前記前回の補正データより小さい場合には、前記前回の補正データに負の所定値を加算して前記補正データを求めることを特徴とする集積回路装置。
  14. 請求項１乃至１３のいずれかにおいて、
    前記複数のデータ線駆動回路が、第１の方向に沿って配置され、
    前記第１の方向と反対の方向を第２の方向とする場合に、
    前記コンパレータが、前記複数のデータ線駆動回路の各データ線駆動回路の間に配置されず、前記複数のデータ線駆動回路の前記第１の方向又は前記第２の方向に配置されることを特徴とする集積回路装置。
  15. 請求項１乃至１４のいずれかに記載の集積回路装置を含むことを特徴とする電子機器。
JP2008226368A 2008-09-03 2008-09-03 集積回路装置及び電子機器 Active JP4849107B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008226368A JP4849107B2 (ja) 2008-09-03 2008-09-03 集積回路装置及び電子機器
US12/548,951 US8174517B2 (en) 2008-09-03 2009-08-27 Integrated circuit device and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008226368A JP4849107B2 (ja) 2008-09-03 2008-09-03 集積回路装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2010060842A JP2010060842A (ja) 2010-03-18
JP4849107B2 true JP4849107B2 (ja) 2012-01-11

Family

ID=41724652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008226368A Active JP4849107B2 (ja) 2008-09-03 2008-09-03 集積回路装置及び電子機器

Country Status (2)

Country Link
US (1) US8174517B2 (ja)
JP (1) JP4849107B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7066278B2 (ja) 2019-03-18 2022-05-13 株式会社クボタ 燃料タンクの固定構造及び作業車

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8779696B2 (en) 2011-10-24 2014-07-15 Advanced Analogic Technologies, Inc. Low cost LED driver with improved serial bus
US9288861B2 (en) 2011-12-08 2016-03-15 Advanced Analogic Technologies Incorporated Serial lighting interface with embedded feedback
US9232587B2 (en) 2011-09-30 2016-01-05 Advanced Analogic Technologies, Inc. Low cost LED driver with integral dimming capability
JP6131521B2 (ja) * 2012-03-13 2017-05-24 セイコーエプソン株式会社 画素駆動回路、表示装置、及び電子機器
CN103513477B (zh) * 2012-06-26 2018-03-09 富泰华工业（深圳）有限公司 液晶显示器及其检测方法
CN103676256B (zh) * 2013-12-26 2016-03-02 合肥京东方光电科技有限公司 一种液晶显示面板的驱动方法、液晶显示面板及显示装置
KR102320425B1 (ko) * 2014-12-24 2021-11-03 엘지디스플레이 주식회사 표시장치 및 데이터 구동부
JP2018017802A (ja) * 2016-07-26 2018-02-01 セイコーエプソン株式会社 電気光学装置、電子機器、および電気光学装置の駆動方法
CN107731186B (zh) * 2017-10-31 2020-07-31 京东方科技集团股份有限公司 一种控制电路、控制方法及显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2848139B2 (ja) * 1992-07-16 1999-01-20 日本電気株式会社 アクティブマトリクス型液晶表示装置とその駆動方法
JP3405333B2 (ja) 1999-10-21 2003-05-12 セイコーエプソン株式会社 電圧供給装置並びにそれを用いた半導体装置、電気光学装置及び電子機器
US6366065B1 (en) 1999-10-21 2002-04-02 Seiko Epson Corporation Voltage supplying device, and semiconductor device, electro-optical device and electronic instrument using the same
JP4664466B2 (ja) * 2000-05-15 2011-04-06 東芝モバイルディスプレイ株式会社 表示装置
JP2002108298A (ja) 2000-09-29 2002-04-10 Sony Corp デジタル信号処理回路およびその処理方法、並びに表示装置、液晶表示装置および液晶プロジェクタ
KR100675320B1 (ko) 2000-12-29 2007-01-26 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법
JP3866606B2 (ja) * 2002-04-08 2007-01-10 Ｎｅｃエレクトロニクス株式会社 表示装置の駆動回路およびその駆動方法
JP2005078017A (ja) * 2003-09-03 2005-03-24 Sony Corp 輝度調整装置、輝度調整方法および画像表示装置
JP4168339B2 (ja) 2003-12-26 2008-10-22 カシオ計算機株式会社 表示駆動装置及びその駆動制御方法並びに表示装置
EP2688058A3 (en) * 2004-12-15 2014-12-10 Ignis Innovation Inc. Method and system for programming, calibrating and driving a light emitting device display
JP5240538B2 (ja) * 2006-11-15 2013-07-17 カシオ計算機株式会社 表示駆動装置及びその駆動方法、並びに、表示装置及びその駆動方法
KR100833755B1 (ko) * 2007-01-15 2008-05-29 삼성에스디아이 주식회사 원장검사 장치 및 방법
JP2009192854A (ja) * 2008-02-15 2009-08-27 Casio Comput Co Ltd 表示駆動装置、並びに、表示装置及びその駆動制御方法
JP5471090B2 (ja) * 2008-09-03 2014-04-16 セイコーエプソン株式会社 集積回路装置及び電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7066278B2 (ja) 2019-03-18 2022-05-13 株式会社クボタ 燃料タンクの固定構造及び作業車

Also Published As

Publication number Publication date
US20100053129A1 (en) 2010-03-04
JP2010060842A (ja) 2010-03-18
US8174517B2 (en) 2012-05-08

Similar Documents

Publication Publication Date Title
JP5471090B2 (ja) 集積回路装置及び電子機器
JP4849107B2 (ja) 集積回路装置及び電子機器
US8400439B2 (en) Integrated circuit device, electro optical device and electronic apparatus
US7764255B2 (en) Liquid crystal on silicon (LCOS) display driving system and the method thereof
US7432903B2 (en) Common inversion driving type liquid crystal display device and its driving method capable of suppressing color errors
US20060038837A1 (en) Display device, apparatus for driving the same and method of driving the same
KR100765676B1 (ko) 표시 장치용 구동 장치 및 표시 장치용 구동 방법
KR20160077252A (ko) 소오스 드라이버, 이를 구비한 표시장치 및 이의 구동방법
JP2008203826A (ja) ソースドライバ、電気光学装置及び電子機器
US8462143B2 (en) Integrated circuit device, electro optical device and electronic apparatus
KR100520383B1 (ko) 액정표시장치의 기준전압 발생회로
JP5228775B2 (ja) 集積回路装置、電気光学装置及び電子機器
US8605079B2 (en) Integrated circuit device, electro optical device and electronic apparatus
US20090085858A1 (en) Driving circuit and related driving method of display panel
JP2010102080A (ja) 集積回路装置及び電子機器
US20100302266A1 (en) Integrated circuit apparatus, electro-optical apparatus, and electronic equipment
US20080316077A1 (en) D/a converter
US20080211790A1 (en) Liquid crystal display device and driving method thereof
JP4748225B2 (ja) 集積回路装置、電気光学装置及び電子機器
JP5233528B2 (ja) 集積回路装置及び電子機器
JP5228747B2 (ja) 集積回路装置、電気光学装置及び電子機器
JP5228741B2 (ja) 集積回路装置、電気光学装置及び電子機器
JP6398240B2 (ja) 表示ドライバー、電気光学装置及び電子機器
JP2006071672A (ja) 表示装置およびその駆動方法
JP5556062B2 (ja) 集積回路装置、電気光学装置及び電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100816

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110920

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111003

R150 Certificate of patent or registration of utility model

Ref document number: 4849107

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350