以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
(第1の実施形態)
以下、第1の実施形態について、図1〜図14を用いて説明する。本発明の集積回路装置(IC)では、電気光学装置(液晶パネルや有機ELパネル等)を実際に使用しているときに、複数本のデータ線間の駆動出力の偏差を実測し、その実測データに基づいて適応的に補正データを生成し、その補正データによって画像を高速に補正する新規な技術が採用される。本実施形態では、その新規な画像補正技術について説明する。
1.データ線駆動電圧の補正回路
1.1.構成例
以下では、本実施形態の適用例として、本実施形態により液晶パネル(広義には、電気光学パネル)を駆動する場合について説明する。液晶パネルは、例えばTFT(Thin Film Transistor)、TFD(Thin Film Diode)などのスイッチ素子を用いたアクティブマトリクス方式のパネルや、単純マトリクス方式のパネルを用いることができる。但し本発明は、液晶パネル以外の電気光学パネルを駆動する場合にも適用できる。例えば本発明は、有機EL(Electro Luminescence)素子や無機EL素子等の自発光素子を用いた表示パネルを駆動する場合にも適用できる。
図1に本実施形態の構成例を示す。本実施形態の構成例は、第1〜第nのデータ線駆動回路140−1〜140−n(複数のデータ線駆動回路)、第1〜第nの補正回路160−1〜160−n(複数の補正回路)、コンパレータ180、制御部100、選択回路120を含む。制御部100は、補正データ演算部102を含む。なお、これらの一部の構成要素を省略したり、他の構成要素を追加したり、接続関係を変更するなどの種々の変形実施が可能である。
本実施形態は、補正データ演算モード及び通常動作モードにおいて第1〜第nのデータ線駆動電圧SV1〜SVn(複数のデータ線駆動電圧)のバラツキ(偏差、誤差)を補正する。具体的には、補正データ演算モードにおいて、補正データ演算部102がデータ線駆動電圧SV1〜SVnのバラツキを測定して補正データCD1〜CDnを求める。通常動作モードにおいて、補正回路160−1〜160−nが補正データCD1〜CDnを用いて画像データPD1〜PDnを補正し、データ線駆動回路140−1〜140−nが補正処理後の画像データPCD1〜PCDnを受けてデータ線駆動電圧SV1〜SVnを出力する。これにより、本実施形態はデータ線駆動回路140−1〜140−nの出力バラツキが補正された状態で液晶パネル等の電気光学パネルを駆動できる。
例えば、データ線駆動電圧SV1〜SVnのバラツキは、図8で後述するオペアンプOP1〜OPnのオフセットやD/A変換回路DAC1〜DACnの出力特性のバラツキによって生じる。このとき、仮にデータ線駆動回路140−1〜140−nに同一の階調データが入力されたとしても、データ線駆動電圧SV1〜SVnはオフセット等によって均一の電圧とならない。本実施形態は、補正データCD1〜CDnを用いてこれらのオフセット等を打ち消し、同一階調データに対応するデータ線駆動電圧SV1〜SVnを均一にすることでデータ線駆動電圧SV1〜SVnのバラツキを補正する。
具体的には、補正データ演算部102は、コンパレータ180からの比較結果CPQを受けて補正対象のデータ線駆動回路に対応する補正データ(以下、演算対象の補正データ)を求める。例えば、演算対象の補正データとして補正データCD1〜CDnのうちの一部の補正データを1回の補正データ演算において求め、この補正データ演算を繰り返して補正データCD1〜CDnを求める。
より具体的には、補正データ演算モードにおいて、補正データ演算部102は、測定用データMDを所定の範囲で順次変化させて補正回路160−1〜160−nに出力する。データ線駆動回路140−1〜140−nは、測定用データMDに対応するデータ線駆動電圧をデータ線駆動電圧SV1〜SVnとして出力する。そして、コンパレータ180が、補正対象のデータ線駆動回路が出力するデータ線駆動電圧(以下、補正対象のデータ線駆動電圧)とコンパレータ基準電圧VPを比較して比較結果CPQを出力し、補正データ演算部102が比較結果CPQを受けて演算対象の補正データを求める。
例えば、補正データ演算部102は、測定用データMDとして測定用階調データMGD1〜MGDk(kは自然数)を1データずつ順次出力し、補正対象のデータ線駆動回路が測定用階調データMGD1〜MGDkに対応するデータ線駆動電圧を順次出力する。そして、コンパレータ180が測定用階調データMGD1〜MGDkそれぞれに対応する比較結果CPQを出力する。補正データ演算部102は、図2等で後述するように比較結果CPQのエッジ(変化点)を検出し、エッジが検出されたときの測定用階調データを用いて演算対象の補正データを求める。
補正回路160−1〜160−nは、測定用データMD、補正データCD1〜CDn、画像データPD1〜PDnを受けて、対応するデータ線駆動回路140−1〜140−nに測定用データMD又は補正処理後の画像データPCD1〜PCDnを出力する。具体的には、補正データ演算モードにおいて、補正回路160−1〜160−nは測定用データMDを出力する。通常動作モードにおいて、補正回路160−1〜160−nは画像データPD1〜PDnを補正データCD1〜CDnで補正処理して画像データPCD1〜PCDnを出力する。例えば、図8で後述するAD1〜ADnが画像データPD1〜PDnと補正データCD1〜CDnを加算することで補正処理を行う。
データ線駆動回路140−1〜140−nは、補正回路160−1〜160−nからの測定用データMD又は画像データPCD1〜PCDnを受けて、第1〜第nのデータ線駆動電圧供給線S1〜Sn(複数のデータ線駆動電圧供給線)を駆動する。具体的には、補正データ演算モードにおいて、データ線駆動回路140−1〜140−nは、測定用データMDに対応するデータ線駆動電圧SV1〜SVnを出力する。通常動作モードにおいて、データ線駆動回路140−1〜140−nは、補正処理後の画像データPCD1〜PCDnに対応するデータ線駆動電圧SV1〜SVnを出力する。
選択回路120は、データ線駆動電圧SV1〜SVnから補正対象のデータ線駆動電圧を選択してコンパレータ180の入力電圧CPIとして出力する。例えば、選択回路120は、図1に示すように制御部100からの選択信号SLを受けてデータ線駆動電圧を選択する。
コンパレータ180は、入力電圧CPI(補正対象のデータ線駆動電圧)とコンパレータ基準電圧VPを受けて比較結果CPQを出力する。具体的には、補正対象のデータ線駆動電圧とコンパレータ基準電圧VPの大小関係に基づいて、Hレベル(第1の論理レベル)又はLレベル(第2の論理レベル)を比較結果CPQとして出力する。なお図2で説明するように、コンパレータ基準電圧VPは、補正データ演算部102が測定用データMDを所定の範囲で変化させる場合に、測定用データMDに対応するデータ線駆動電圧の範囲内の電圧である。例えばコンパレータ基準電圧VPは、図3に示す電源回路50から供給されてもよく、電源回路50から供給された電圧を抵抗で分圧したものでもよい。
制御部100は、本実施形態の構成要素の動作を制御し、補正データ演算モード及び通常動作モードにおいて動作タイミングの制御を行う。例えば、制御部100は、選択回路120に選択信号SLを出力し、補正回路160−1〜160−nに補正イネーブル信号C_Enableを出力する。又、図9で後述するようにシーケンサ240やカウンタ部200等を用いて補正データCD1〜CDnの演算タイミングを制御する。
1.2.補正データ演算の動作説明
図2(A)、図2(B)を用いて補正データ演算モードにおける動作について詳しく説明する。図2(A)には、補正データ演算部モードにおける補正対象のデータ線駆動電圧の波形例を模式的に示す。図2(B)には、補正データ演算部モードにおけるコンパレータ180の比較結果CPQの波形例を模式的に示す。
なお、図2(A)、図2(B)では、補正データ演算部102が演算対象の補正データとして補正データCDi(1≦i≦n、iは自然数)を求め、測定用データMDとして8個の測定用階調データMGD1〜MGD8(k=8)を出力する場合を例に説明する。但し、補正データCDi以外の他の補正データを求める場合も同様である。また、補正データ演算部102は、演算対象の補正データとして複数の補正データを求めてもよく、測定用データMDとして8個以外の個数の測定用階調データを出力してもよい。
補正データ演算モードにおいて、補正データ演算部102は測定用階調データMGD1〜MGD8を出力する。補正回路160−iは補正データ演算部102からの測定用階調データMGD1〜MGD8をデータ線駆動回路140−iに出力する。そして、図2(A)のLC1に示すように、測定用階調データMGD1〜MGD8が順次変化するのに従って、データ線駆動回路140−iがC1に示すデータ線駆動電圧からC2に示すデータ線駆動電圧をデータ線駆動電圧SViとして順次出力する。選択回路120は、データ線駆動電圧SViを選択してコンパレータ入力電圧CPIとしてコンパレータ180に出力し、コンパレータ180は比較結果CPQを出力する。
例えば、図2(A)のC3に示すように測定用階調データMGD2に対応するデータ線駆動電圧SViがコンパレータ基準電圧VPより小さく、C4に示すように測定用階調データMGD3に対応するデータ線駆動電圧SViがコンパレータ基準電圧VPより大きいとする。この場合、図2(B)のLC3に示す比較結果CPQは、C5に示すように測定用階調データMGD2に対応してLレベル、C6に示すように測定用階調データMGD3に対応してHレベルとなる。そして補正データ演算部102は、このLレベルからHレベルに変化するエッジを検出し、エッジが検出されたときの測定用階調データであるMGD3を補正データCDiとする。
このようにして、本実施形態はデータ線駆動電圧のバラツキ補正用の補正データを求めることができる。
ここで、仮にデータ線駆動電圧SViにオフセット等によるバラツキが無いとする。このとき、図2(A)のLC2に示すように、データ線駆動電圧SViはC7に示すデータ線駆動電圧からC8に示すデータ線駆動電圧まで順次変化する。このデータ線駆動電圧SViは、測定用階調データMGD1〜MGD8に対応する理想的なデータ線駆動電圧である。ところで図1で説明したように、コンパレータ180はこの理想的なデータ線駆動電圧の最小値(C7)と最大値(C8)の間の電圧をコンパレータ基準電圧VPとして用いる。例えば、C9に示すように測定用階調データMGD5に対応するデータ線駆動電圧を用いる。そうすると、オフセット等によるバラツキが無いと仮定した場合には、図2(B)のLC4に示すように比較結果CPQが変化し、補正データCDiは測定用階調データMGD5となる。
図2(A)のLC1に示すように、補正データ演算モードにおいて実際にデータ線駆動回路140−iが出力するデータ線駆動電圧SViは、図2(A)のLC2に示す理想的なデータ線駆動電圧SViに対してバラツキVOFi(オフセット)を含んでいる。上記補正データの演算手法によれば、実際に測定される補正データCDi=MGD3と理想的なデータ線駆動電圧に対する補正データCDi=MGD5は、バラツキVOFiに対応した階調数だけ異なる補正データとなる。そのため本実施形態は、補正データCDi=MGD3を用いて画像データPDiを補正することで、データ線駆動電圧SViのバラツキVOFiを補正することができる。
ところで、データ線駆動電圧にバラツキがあると、同一階調を出力しているにも関わらずデータ線駆動電圧供給線毎に輝度が異なるため表示品質が劣化する。そのため、液晶パネルを駆動するドライバにおいてデータ線駆動電圧を精度良く出力するという課題があった。
この点、本実施形態によれば、補正データ演算モードにおいて補正データ演算部102が測定用データMDを出力し、データ線駆動回路140−1〜140−nが測定用データMDに対応するデータ線駆動電圧SV1〜SVnを出力し、コンパレータ180がデータ線駆動電圧SV1〜SVnとコンパレータ基準電圧VPを比較して比較結果CPQを出力し、補正データ演算部102が比較結果CPQから補正データCD1〜CDnを演算する。そして、通常動作モードにおいて、補正データCD1〜CDnを用いて画像データPD1〜PDnを補正する。
これにより、データ線駆動電圧SV1〜SVnのバラツキを補正して、画像データPD1〜PDnに対応するデータ線駆動電圧を高精度に出力できる。そのため、異なるデータ線駆動電圧供給線上の画素(狭義には、サブ画素、ドット)においても同一の階調データに対して同一の輝度で表示でき、画質を向上することができる。例えば、高精細の液晶パネル用途のドライバでは一般に階調数が多く、1階調当たりの階調電圧が小さくなるため、データ線駆動電圧のバラツキによって画質が劣化しやすい。具体的には、表示画像に縦線等の輝度ムラが生じる。本実施形態では、データ線駆動電圧SV1〜SVnのバラツキを補正できるため、高精細の液晶パネルを駆動する場合でも画質の劣化を防止できる。
例えば、データ線駆動電圧のバラツキを補正する他の手法として、階調データを階調電圧に変換するDACの出力で直接データ線駆動電圧供給線を駆動することで、オペアンプのオフセット等によるデータ線駆動電圧のバラツキを防止するという手法があった。しかしながら、オペアンプと比べてDACの出力インピーダンスが高いために、高精細な液晶パネルの駆動や1水平期間に複数のデータ線駆動電圧を出力するマルチプレクス駆動では駆動時間が不足するという課題があった。
この点、本実施形態では補正データCD1〜CDnを用いて画像データPD1〜PDnを補正処理することによりデータ線駆動電圧SV1〜SVnのバラツキを補正する。そのため、データ線駆動回路140−1〜140−nの出力バラツキをデータ上で補正することができる。これにより、例えば図8で後述するようにオペアンプOP1〜OPnを用いてデータ線駆動電圧供給線S1〜Snを高速に駆動することができる。
また例えば、データ線駆動電圧のバラツキを補正する他の手法として、出荷時にデータ線駆動電圧のバラツキを測定して補正データを記憶しておき、その補正データを用いてデータ線駆動電圧のバラツキを補正するという手法もある。しかしながら、この手法では出荷後の特性変化に対応できないという課題があった。
この点、本実施形態によれば、コンパレータ180がデータ線駆動電圧SV1〜SVnとコンパレータ基準電圧VPを比較し、補正データ演算部102が比較結果CPQを受けて補正データCD1〜CDnを演算する。これにより、データ線駆動電圧SV1〜SVnのバラツキをリアルタイムに測定して補正することができる。そのため、ドライバの特性が出荷後に変化した場合やバックライト等の熱によって変化した場合でも画質の劣化を防止できる。
例えば図9等で後述するように、本実施形態では、フレーム(垂直走査期間)の非表示期間において補正データを演算する1Hモードにおいて補正データCD1〜CDnを演算してもよい。例えば、1フレーム毎に演算対象の補正データとして1つの補正データを演算してnフレームで補正データCD1〜CDnを演算してもよい。
このように、フレーム毎に補正データCD1〜CDnを演算することで、画像表示を行いながらリアルタイムにデータ線駆動電圧SV1〜SVnのバラツキを補正することができる。そのため、ドライバ出荷後の経時的な特性変化に対応できる。また、非表示期間において補正データCD1〜CDnを演算することで、画像表示に影響を与えることなくデータ線駆動電圧SV1〜SVnのバラツキを補正することができる。
ここで、図3等で後述するように本実施形態ではマルチプレクス駆動を行ってもよい。マルチプレクス駆動においては、データ線駆動回路140−1〜140−nの各々が、1水平走査期間に液晶パネル上の複数のデータ線(例えば、図3のデータ線S1i〜S8i)を駆動する。このとき、補正データ演算部102が1水平走査期間において複数の補正演算用データを求めてもよい。具体的には、上記図2で説明した演算手法と同様の手法で補正演算用データを演算する。そして、その複数の補正演算用データから補正データを演算してもよい。
ところで、ノイズ等の影響によりデータ線駆動電圧のバラツキを正確に測定できなかった場合には、データ線駆動電圧のバラツキが正確に反映された補正データを求めることができないという課題がある。
この点本実施形態では、1水平走査期間において複数の補正演算用データを求め、その複数の補正演算用データを用いて補正データを求める。これにより、ノイズ等の影響により幾つかの補正演算用データが不正確となった場合でも、複数の補正演算用データを用いることで正確な補正データを求めることができる。
例えば、補正データ演算部102が複数の補正演算用データを平均処理することにより補正データを演算してもよい。具体的には、補正データ演算部102は平均処理として加算平均を行ってもよく、各補正演算用データに重み付けをして平均してもよい。また補正データ演算部102は、平均処理において定数を加算したり減算したりしてもよい。
これにより、複数の補正演算用データから補正データを演算でき、ノイズ等の影響を防止することができる。
例えば、測定用階調データMGD1〜MGDkとして階調データGD+ΔGD1〜GD+ΔGDkを出力して複数の補正演算用データを求めてもよい。そして、その複数の補正演算用データの平均から階調データGDを減算して補正データを求めてもよい。
これにより、階調データGDに対応するデータ線駆動電圧においてデータ線駆動電圧のバラツキを測定できる。そして、複数の補正演算用データの平均から階調データGDを減算することで、データ線駆動電圧のバラツキに対応する補正データを抽出できる。
ここで、複数のデータ線としてp本(pは2以上の整数)のデータ線を1つのデータ線駆動回路で駆動するマルチプレクス駆動の場合、補正データ演算部102が複数の補正演算用データとしてp個の補正演算用データを求めてもよい。
この場合、データ線駆動回路140−1〜140−nの各々は、通常動作モードにおいて1水平走査期間にp本のデータ線を駆動する能力がある。そのため、補正データ演算モードにおいて1水平走査期間に同じくp本のデータ線を駆動してp個の補正演算用データを測定することができる。又、データ線駆動電圧の精度は駆動時間に左右されるが、通常動作モードと補正データ演算モードで1本のデータ線当たりの駆動時間を等しくすることで、通常動作モードと同等のデータ線駆動電圧の精度で補正データCD1〜CDnを求めることができる。これにより、正確にデータ線駆動電圧SV1〜SVnを補正できる。
しかしながら、マルチプレクス駆動では、1水平期間に複数の補正演算用データを求め、かつ1個の補正演算用データを求める際に複数の測定用階調データを用いる。そのため、オペアンプの駆動能力が不足する場合には、各測定用階調データに対応するデータ線駆動電圧が十分駆動されず正確にデータ線駆動電圧のバラツキを測定できないという課題がある。
本実施形態によれば、図7で後述するように、補正データ演算モードにおいて補正データCD1〜CDnと修正係数を乗算処理して係数乗算後補正データを求め、通常動作モードにおいて係数乗算後補正データに基づいて画像データPD1〜PDnを補正してもよい。
このように、本実施形態ではオペアンプの駆動能力不足により正確に演算されなかった補正データを修正係数を用いて修正する。これにより、正確にデータ線駆動電圧SV1〜SVnのバラツキを補正できる。
ここで本実施形態では、補正データ演算部102が測定用データMDを所定の範囲内で順次変化させたときに、比較結果CPQがLレベル(第1のレベル)又はHレベル(第2のレベル)の一方に固定されていた場合は、オーバーフローであると判定し、補正演算用データとしてオーバーフロー用データを用いてもよい。
具体的には、補正データ演算部102は、オーバーフロー用データとして所定の定数を用いてもよい。例えば、所定の定数として、補正データ演算部102が出力する測定用階調データMGD1〜MGDkの最大の階調データと最小の階調データの間の階調データを用いてもよい。
このように、本実施形態ではデータ線駆動電圧のバラツキが測定範囲を超えていると判定された場合にはオーバーフロー用データを用いて補正データを求める。これにより、ノイズ等の影響で補正演算用データの演算がオーバーフローした場合でも、できるだけ正確にデータ線駆動電圧のバラツキを反映した補正データを求めることができる。
また、補正データ演算部102は、第1〜第tの補正演算用データのうちの第s(1≦s≦t、s,tは2以上の整数)の補正演算用データを求める際にオーバーフローであると判定した場合、第1〜第tの補正演算用データのうちの第1〜第s−1の補正演算用データを平均処理してオーバーフロー用データを求め、第sの補正演算用データとして用いてもよい。
このように、本実施形態ではオーバーフローと判定される前に求められた補正演算用データからオーバーフローと判定された回の補正演算用データを求める。これにより、ノイズ等によるオーバーフローの影響を除くとともに、より実際のデータ線駆動電圧のバラツキを反映した補正データを求め、正確にデータ線駆動電圧のバラツキを補正することができる。
しかしながら、連続してノイズ等の影響を受けた場合には上記オーバーフロー処理を行った場合でも不正確な補正データが演算される場合がある。例えば、1Hモード等で繰り返し補正データを演算するときに、それまで正確に補正データが演算されていたデータ線について急に不正確な補正データが演算されると、そのデータ線上の画素の輝度が急に変化して表示画像に縦線が点滅して見えてしまう。
この点本実施形態によれば、補正データ演算部102が、補正対象のデータ線駆動回路について求めた今回の補正データと前回の補正データを用いて、補正対象のデータ線駆動回路に対応する補正データを求めてもよい。
例えば、今回の補正データが前回の補正データより大きい場合には、前回の補正データに正の所定値を加算して補正データを求めてもよい。また、今回求めた補正データが前回の補正データより小さい場合には、前回の補正データに負の所定値を加算して補正データを求めてもよい。
このように、本実施形態では、1Hモード等で繰り返し演算される補正データにおいて、前回演算された補正データを用いて補正データの変化量を所定値以内に制限する変化量制限を行う。これにより、ノイズ等の影響で急に不正確な補正データが演算された場合でも、表示画像に縦線が表示されることを防止できる。
ここで図11等で後述するように、補正データ演算部102は、測定スタートレジスタ224と測定期間レジスタ226を含んでもよい。具体的には、測定スタートレジスタ224はコンパレータ180の比較結果CPQのモニターを開始するタイミングを設定し、測定期間レジスタ226はコンパレータ180の比較結果CPQのモニターを行う期間を設定する。
これにより、補正演算用データの演算に用いる比較結果CPQをモニターするタイミングを調整できる。具体的には、図2に示した測定スタート期間を測定スタートレジスタ224で調整でき、測定期間を測定期間レジスタ226で調整できる。測定スタート期間は、図2(B)のC10に示すように比較結果CPQがLレベルに初期化される期間である。そして、測定スタート期間が終了するタイミングで補正データ演算部102が比較結果CPQのモニターを開始する。又、測定期間は、補正データ演算部102が測定用階調データMGD1〜MGDkの1階調を出力して対応する比較結果CPQをモニターする期間である。
2.マルチプレクス駆動
2.1.マルチプレクス駆動を行う液晶表示装置の構成例
以下では、本実施形態が通常動作モードにおいてマルチプレクス駆動を行う場合を例に本実施形態の詳細な動作や詳細な構成について説明する。又以下では、液晶プロジェクタ(投写型表示機器)等に用いられる単色の液晶パネルに本実施形態を適用した場合を例に説明する。なお、図13等で後述するように本実施形態はマルチプレクス駆動を行わない場合に適用することもできる。また、PDA(Personal Digital Assistants)、液晶テレビ、携帯電話、カーナビ等に用いられるRGB等の複数色の液晶パネルに適用することもできる。
図3に本実施形態が適用されたドライバ60(集積回路装置)を含む液晶表示装置(電気光学装置)の構成例を示す。図3に示す構成例は、液晶パネル12(電気光学パネル)、ドライバ60、表示コントローラ40、電源回路50を含む。
具体的には、液晶パネル12は、例えばアクティブマトリクス型の液晶パネルで構成できる。このとき、液晶パネル12の液晶基板(アクティブマトリクス基板、例えばガラス基板)には、図3のY方向に複数配列されそれぞれX方向に伸びる走査線G1〜Gm(mは2以上の整数)と、X方向に複数配列されそれぞれY方向に伸びるデータ線S11〜S81、S12〜S82、・・・、S1n〜S8n(nは2以上の整数)が配置されている。また、液晶基板には、データ線駆動電圧供給線S1〜Snが設けられている。更に、この液晶基板には、各データ線駆動電圧供給線に対応してデマルチプレクサDMUX1〜DMUXnが設けられている。
また液晶基板には、例えば走査線Gj(1≦j≦m、jは自然数)とデータ線S1i(データ線S2i〜S8i)(1≦i≦n、iは自然数)との交差点に対応する位置に、薄膜トランジスタTji−1(薄膜トランジスタTji−2〜Tji−8)が設けられている。
例えばTji−1のゲート電極は走査線Gjに接続され、ソース電極はデータ線S1iに接続され、ドレイン電極は画素電極PEji−1に接続されている。この画素電極PEji−1と対向電極CE(共通電極、コモン電極)との間には、液晶容量CLji−1(液晶素子、広義には電気光学素子)が形成されている。そして、画素電極PEji−1と対向電極CEとの間の印加電圧に応じて画素の透過率が変化するようになっている。
デマルチプレクサDMUXiは、データ線駆動電圧供給線Siに時分割で供給されたデータ線駆動電圧SViを、例えば8本のデータ線S1i〜S8iに分割して供給する。デマルチプレクサDMUXiは、データドライバ20からのマルチプレクス制御信号に基づいて、データ線駆動電圧供給線Siのデータ線駆動電圧SViを各データ線に分離する。
ここで図3においては、説明を簡単にするために、データ線駆動電圧供給線Siに対応するデマルチプレクサDMUXi及びデータ線S1i〜S8iのみを図示した。また、データ線S1i〜S8iと走査線Gjとの交差点に対応する位置に設けられた薄膜トランジスタのみを図示した。但し、他のデータ線駆動電圧供給線に対応するデマルチプレクサ及びデータ線、他のデータ線と走査線との交点に対応する位置に設けられた薄膜トランジスタについても同様である。
なお、対向電極CEに与えられる対向電極電圧VCOMの電圧レベルは、電源回路50に含まれる対向電極電圧生成回路により生成される。例えば、対向電極CEは、対向基板上に一面に形成される。
データドライバ20は、階調データに基づいて液晶パネル12のデータ線駆動電圧供給線S1〜Snを駆動する。データドライバ20がデータ線駆動電圧供給線S1〜Snを駆動するとき、上述のようにデマルチプレクサDMUX1〜DMUXnにより分離制御されるため、データドライバ20は、データ線S11〜S81、S12〜S82、・・・、S1n〜S8nを駆動できる。一方、走査ドライバ38は、液晶パネル12の走査線G1〜Gmを走査(順次駆動)する。
表示コントローラ40は、図示しない中央演算処理装置(Central Processing Unit:CPU)等のホストにより設定された内容に従って、データドライバ20、走査ドライバ38及び電源回路50を制御する。より具体的には、表示コントローラ40は、データドライバ20及び走査ドライバ38に対しては、例えば動作モードの設定や内部で生成した垂直同期信号や水平同期信号の供給を行う。
電源回路50は、外部から供給される基準電圧に基づいて、液晶パネル12の駆動に必要な各種の電圧レベル(基準電圧)や、対向電極CEの対向電極電圧VCOMの電圧レベルを生成する。
このような構成の液晶表示装置は、表示コントローラ40の制御の下、外部から供給される階調データに基づいて、データドライバ20、走査ドライバ38及び電源回路50が協調して液晶パネル12を駆動する。
なお図3では、単色表示用の液晶パネルとして1画素が1ドットで構成され、1本のデータ線駆動電圧供給線が8本のデータ線にデータ線駆動電圧を供給する場合を例に説明した。本発明では、RGBの各色成分を表示するために1画素が3ドットで構成され、例えば1本のデータ線駆動電圧供給線が6本のデータ線にデータ線駆動電圧(例えばR1、R2、G1、G2、B1、B2の各画素に対応するデータ線駆動電圧)を供給してもよい。
また図3では、液晶表示装置が表示コントローラ40を含む構成になっているが、表示コントローラ40を液晶表示装置の外部に設けてもよい。或いは、表示コントローラ40と共にホストを液晶表示装置に含めるようにしてもよい。また、データドライバ20、走査ドライバ38、表示コントローラ40、電源回路50の一部又は全部を液晶パネル12上に形成してもよい。
さらに図3において、データドライバ20、走査ドライバ38及び電源回路50を集積化して、半導体装置(集積回路、IC)として表示ドライバ60を構成してもよい。
図4に、図3のデータドライバ20の構成例を示す。データドライバ20は、シフトレジスタ22、ラインラッチ24、26、多重化回路28、補正回路70、基準電圧発生回路30(階調電圧発生回路)、DAC32(Digital-to-Analog Converter、広義にはデータ線駆動電圧生成回路)、データ線駆動回路34、マルチプレクス駆動制御部36を含む。
シフトレジスタ22は、各データ線駆動電圧供給線に対応して設けられ、順次接続された複数のフリップフロップを含む。このシフトレジスタ22は、クロック信号CLKに同期してイネーブル入出力信号EIOを保持すると、順次クロック信号CLKに同期して隣接するフリップフロップにイネーブル入出力信号EIOをシフトする。クロック信号CLK、イネーブル入出力信号EIOは、例えば表示コントローラ40から入力される。
ラインラッチ24には、表示コントローラ40から例えば64ビット(8ビット(階調データ)×8(マルチ数))単位で階調データ(DIO)が入力される。ラインラッチ24は、この階調データ(DIO)を、シフトレジスタ22の各フリップフロップで順次シフトされたイネーブル入出力信号EIOに同期してラッチする。
ラインラッチ26は、表示コントローラ40から供給される水平同期信号LPに同期して、ラインラッチ24でラッチされた1水平走査単位の階調データをラッチする。
多重化回路28は、ラインラッチ26において各ソース線に対応してラッチされた8本のデータ線分の階調データを時分割多重する。なお、この多重化回路28を本実施形態に適用した場合には、例えば図8に示す詳細な構成例において画像データレジスタPDR1〜PDRnと加算回路AD1〜ADnの間に設けられる。
補正回路70は、図1等で説明した補正データ演算手法で求めた補正データを用いてデータ線駆動電圧のバラツキを補正する。具体的には、補正データ演算モードにおいてデータ線駆動電圧供給線S1〜Snに対応する補正データCD1〜CDnを求め、通常動作モードにおいて多重化回路28からの階調データを補正データCD1〜CDnを用いて補正処理し、補正処理後の階調データを出力する。
マルチプレクス駆動制御部36は、データ線駆動電圧供給線のデータ線駆動電圧の時分割タイミングを規定するマルチプレクス制御信号SEL1〜SEL8を生成する。より具体的には、マルチプレクス駆動制御部36は、1水平走査期間内に、マルチプレクス制御信号SEL1〜SEL8の1つが順番にアクティブとなるようにマルチプレクス制御信号SEL1〜SEL8を生成する。多重化回路28は、マルチプレクス制御信号SEL1〜SEL8に基づいて、データ線駆動電圧を時分割でデータ線駆動電圧供給線に供給するように多重化を行う。なお、マルチプレクス制御信号SEL1〜SEL8は、液晶パネル12のデマルチプレクサDMUX1〜DMUXnにも供給される。
基準電圧発生回路30は、256(=28)種類の基準電圧(階調電圧)を生成する。基準電圧発生回路30によって生成された256種類の基準電圧(階調電圧)は、DAC32に供給される。
DAC32は、各データ線に供給すべきアナログの階調電圧を生成する。具体的にはDAC32は、補正回路70からのデジタルの階調データに基づいて、基準電圧発生回路30からの基準電圧(階調電圧)のいずれかを選択してデジタルの階調データに対応するアナログの階調電圧を出力し、時分割多重された階調電圧を出力する。
データ線駆動回路34は、DAC32からの階調電圧をバッファリングしてデータ線駆動電圧としてデータ線駆動電圧供給線S1〜Snに出力し、データ線S11〜S81、S12〜S82、・・・、S1n〜S8nを駆動する。例えば、データ線駆動回路34は、各データ線駆動電圧供給線毎に設けられたボルテージフォロワ接続の演算増幅器(広義にはインピーダンス変換回路)を含み、これらの各演算増幅器が、DAC32からの階調電圧をインピーダンス変換して、各データ線駆動電圧供給線S1〜Snに出力する。
2.2.マルチプレクス駆動の動作説明
図5に、図4のマルチプレクス駆動回路36の動作説明図を示す。
図5では、データ線駆動電圧供給線Siに時分割で供給されたデータ線駆動電圧V1〜V8(データ線駆動電圧SVi)をデータ線S1i〜S8iに分離するデマルチプレクサDMUXiの動作例を示すが、他のデマルチプレクサも同様である。
図5に示すように、データ線駆動回路34は、多重化回路28によって多重化された多重化データに対応する多重化されたデータ線駆動電圧V1〜V8を出力する。まず、多重化回路28によって多重化された多重化データと、DAC32が出力する多重化された階調電圧について説明する。
ラインラッチ26にラッチされる第1〜第8のデータ線(データ線S1i〜S8i)用の階調データを、GD1〜GD8とする。マルチプレクス駆動制御部36によって生成されたマルチプレクス制御信号SEL1〜SEL8は、それぞれ1水平走査期間内に例えば1度ずつアクティブとなる信号である。そして、多重化回路28は、マルチプレクス制御信号SEL1がアクティブとなったときは第1のデータ線(データ線S1i)用の階調データGD1を選択出力し、マルチプレクス制御信号SEL2がアクティブとなったときは第2のデータ線(例えば、データ線S2i)用の階調データGD2を選択出力し、マルチプレクス制御信号SEL8がアクティブとなったときは第8のデータ線(例えば、データ線S8i)用の階調データGD3が選択出力される。その結果、多重化回路28は、第1〜第8のデータ線用の階調データGD1〜GD8が時分割多重化された多重化データを生成し、この多重化データを補正回路70に供給する。
補正回路70は、階調データGD1〜GD8が時分割多重化された多重化データを補正データCDiを用いて補正処理する。例えば、階調データGD1〜GD8それぞれに補正データCDiを加算することで補正処理する。そして、補正処理後の階調データGD1’〜GD8’を出力する。
DAC32の各デコーダは、多重化され補正処理された階調データGD1’〜GD8’の各階調データに対応する第1〜第8の階調電圧を、基準電圧(階調電圧、例えば256階調)の中から選択する。その結果、DAC32の各デコーダは、多重化データに対し、第1〜第8の階調電圧が多重化された階調電圧を出力する。即ち、DAC32は、各階調電圧が、多重化回路28によって多重化された各階調データに対応した第1〜第8の階調電圧を生成する。
そして図5に示すように、データ線駆動回路34は、DACからの多重化された第1〜第8の階調電圧を受けて多重化された第1〜第8のデータ線駆動電圧V1〜V8(例えば、データ線駆動電圧SVi)を1水平走査期間内に出力する。
デマルチプレクサDMUXiは、マルチプレクス制御信号SEL1〜SEL8を用いて、データ線駆動電圧供給線Siの多重化されたデータ線駆動電圧V1〜V8を分離して、各データ線駆動電圧をデータ線S1i〜S8iに出力する。
より具体的には、デマルチプレクサDMUXiは、図5のA1に示すようにマルチプレクス制御信号SEL1がアクティブのときは、A2に示す多重化されたデータ線駆動電圧V1をA3に示すようにデータ線S1iに出力する。同様にマルチプレクス制御信号SEL2がアクティブのときは多重化されたデータ線駆動電圧V2をデータ線S2iに出力し、マルチプレクス制御信号SEL8がアクティブのときは多重化されたデータ線駆動電圧V8をデータ線S8iに出力する。
こうすることで、液晶パネル12において選択された走査線に接続されるTFTのソースにデータ線駆動電圧を供給できる。
2.3.マルチプレクス駆動における補正データ演算
図6にマルチプレクス駆動における補正データ演算の動作例を示す。図6には、補正データ演算モードにおいて、例えばデータ線駆動電圧供給線Siについての補正データCDiを演算対象の補正データ(補正対象のデータ線駆動回路に対応する補正データ)として求める場合について示す。但し、他の補正データを求める場合も同様である。
例えば図5で説明したデータ線駆動電圧供給線Siが1水平走査期間に8本のデータ線にデータ線駆動電圧を供給するマルチプレクス駆動の場合、補正回路70は補正データ演算モードにおける1水平走査期間に補正演算用データの測定を8回行う。すなわち、第1回〜第8回の補正演算用データの測定回数を第1〜第8のインデックスとすれば、図2等で説明した補正演算用データの測定を各インデックスで行って第1〜第8の補正演算用データを求める。
具体的には、B1に示すようにマルチプレクス制御信号SEL1がアクティブのときに、補正回路70は第1のインデックスにおける測定を行う。この第1のインデックスにおいて、補正回路70は例えば測定用階調データMGD1〜MGD8(測定用データMD)を出力する。DAC32は、測定用階調データMGD1〜MGD8の各測定用階調データに対応する階調電圧を、基準電圧(階調電圧)の中から選択して出力する。そして図5のB2に示すように、データ線駆動回路34は、DAC32からの階調電圧を受けて測定用階調データMGD1〜MGD8に対応するデータ線駆動電圧CV1〜CV8をデータ線駆動電圧供給線Siに出力する。このときB3に示すように、デマルチプレクサDMUXiはマルチプレクス信号SEL1に基づいてデータ線駆動電圧CV1〜CV8をデータ線S1iに出力する。補正回路70は、データ線駆動電圧供給線Siに出力されたデータ線駆動電圧CV1〜CV8とコンパレータ基準電圧VPを、例えば図1のコンパレータ180で比較し、その比較結果CPQが反転(例えば、LレベルからHレベル)したときの測定用階調データを用いて第1の補正演算用データを求める。
そして、補正回路70は、同様に第2〜第8のインデックスにおいて第2〜第8の補正演算用データを求め、第1〜第8の補正演算用データを例えば平均処理して補正データCDiを求める。
このように、本実施形態によれば、1水平走査期間において繰り返しデータ線駆動回路の出力バラツキを測定する。これにより、ノイズ等による測定ミスの影響を少なくできる。また、本実施形態によれば、図6で説明したように1水平走査期間においてマルチプレクス駆動と同じように時分割にデータ線を駆動して補正演算用データを求める。これにより、通常動作モードと補正データ演算モードで同じ精度でデータ線を駆動でき、データ線駆動電圧を正確に補正できる。
なお、図6では補正回路70が測定用階調データとして測定用階調データMGD1〜MGD8(k=8)を出力する場合を例に説明したが、補正回路70が他の個数の測定用階調データを出力し、データ線駆動回路34が同数の対応するデータ線駆動電圧を出力してもよい。
2.4.修正係数
図7に補正データに乗算する修正係数の説明図を示す。図7には、図6で説明した第1〜第8のインデックスのうちの1つにおけるデータ線駆動電圧SViを示す。
このとき、データ線駆動回路34は、データ線駆動電圧供給線Siにデータ線駆動電圧SViを出力してデータ線S1i〜S8iのいずれかを駆動する。例えば、図8で後述するオペアンプOPiによりデータ線S1i〜S8iのいずれかが駆動される。
図7のLD1に示すように、オペアンプOPiにデータ線を駆動する十分な能力(スピード)がある場合には、補正回路70が測定用階調データMGD1〜MGD8を出力するに従って、データ線が十分駆動されて所望のデータ線駆動電圧に達する。D1に示すように、例えば測定用階調データMGD5に対応するデータ線駆動電圧がコンパレータ基準電圧VPより大きい場合には、補正回路70は補正用階調データとして測定用階調データMGD5を用いる。ここでは簡単のため、同様に他のインデックスにおいても補正用階調データとして測定用階調データMGD5が測定され、補正データCDiとして測定用階調データMGD5が求められるものとする。
一方、マルチプレクス駆動においては1水平走査期間に複数の補正演算用データを測定し、1回の測定で複数の測定用階調データに対応するデータ線駆動電圧でデータ線を駆動する必要があることから、オペアンプOPiにデータ線を駆動する十分な能力(スピード)がない場合がある。このとき、LD2に示すように、LD1に示すデータ線電圧に比べてデータ線が十分駆動されず所望のデータ線駆動電圧に達しない。D2に示すように、例えば測定用階調データMGD6に対応するデータ線駆動電圧がコンパレータ基準電圧VPより大きい場合には、補正用階調データとして測定用階調データMGD5が用いられる。同様に他のインデックスにおいても補正用階調データとして測定用階調データMGD6が測定され、補正データCDiとして測定用階調データMGD6が求められるものとする。
このように、オペアンプの駆動力不足の場合には、オペアンプの駆動力が十分な理想的な場合に演算される補正データからずれた値の補正データが演算される。そのため、実際に演算された補正データに修正係数を乗算することで、オペアンプ駆動力の理想的な場合に演算される補正データからのずれを修正する。
3.詳細な構成例
3.1.本実施形態の詳細な構成例
図8に本実施形態の詳細な構成例を示す。なお以下では、図1等で説明したコンパレータ等の各構成要素には同じ符号を付して説明を省略する。また本実施形態は図8の構成に限定されず、その構成の一部(例えば、シフトレジスタ、データ切り替え回路等)を省略したり他の構成要素を追加する等の種々の変形実施が可能である。
図8の構成例は、スイッチSW1〜SWn、シフトレジスタSR1〜SRn、オペアンプOP1〜OPn、D/A変換回路DAC1〜DACn(Digital to Analog Converter、広義にはデータ線駆動電圧生成回路)、セレクタDS1〜DSn(データ切り替え回路)、加算回路AD1〜ADn(広義には、補正処理回路)、補正データレジスタCDR1〜CDRn、画像データレジスタPDR1〜PDRn、コンパレータ180、制御部100、補正データ演算部102を含む。
画像データレジスタPDR1〜PDRnは、データ線駆動電圧供給線S1〜Snが駆動する画素に対応する階調データである画像データPD1〜PDnを保持する。例えば、画像データPD1〜PDnは、RAM(Random Access Memory)等の記憶部に記憶された画像データから一括で画像データレジスタPDR1〜PDRnに書き込まれてもよく、I/F回路でストリームデータを受信して順次画像データレジスタPDR1〜PDRnに書き込まれてもよい。
補正データレジスタCDR1〜CDRnは、補正データ演算部102からの測定用データMDや補正データCD1〜CDnを保持する。例えば、補正データ演算モードにおいて補正データCDiが演算される場合、補正データレジスタCDRiには補正データ演算部102から順次出力される測定用データMDが設定され、補正データレジスタCDRiは補正データMDをセレクタDSiに出力する。そして、補正データ演算部102が補正データ演算を行って補正データCDiを求め、補正データレジスタCDRiに設定する。通常動作モードにおいては、補正データレジスタCDRiは補正データCDiを加算回路ADiに出力する。補正データレジスタCDR1〜CDRnには、例えば対応するシフトレジスタSR1〜SRnの出力がアクティブであるときに測定用データ及び補正データが設定される。
なお、補正データレジスタCDR1〜CDRnには初期値が設定されてもよい。例えば、図10で説明するようにバーストモードにより補正データCD1〜CDnの初期値が設定されてもよく、図示しないホストコントローラから補正データCD1〜CDnの初期値が設定されてもよい。
加算回路AD1〜ADnは、画像データPD1〜PDnに補正データCD1〜CDnを加算して補正処理し、補正処理後の画像データPCD1〜PCDnを出力する。なお、画像データPD1〜PDnに補正データCD1〜CDnを加算して補正処理するだけでなく、他の係数の加算や乗算を行って補正処理してもよい。
セレクタDS1〜DSnは、補正データレジスタCDR1〜CDRnからの測定用データMDと加算回路AD1〜ADnからの画像データPCD1〜PCDnを受けて、いずれかを選択してD/A変換回路DAC1〜DACnに出力する。具体的には、セレクタDS1〜DSnは、制御回路100からの補正イネーブル信号C_Enableに基づいてデータを選択する。例えば、補正データ演算モードにおいて制御部100が補正イネーブル信号C_Enableをアクティブにし、セレクタDS1〜DSnが測定用データMDを選択して出力する。一方通常動作モードにおいて、制御部100が補正イネーブル信号C_Enableを非アクティブにし、セレクタDS1〜DSnが画像データPCD1〜PCDnを選択して出力する。
D/A変換回路DAC1〜DACnは、データ線駆動電圧供給線S1〜Snに供給すべき階調電圧を生成する。具体的には、セレクタDS1〜DSnからの階調データ(測定用データMD又は画像データPCD1〜PCDn)に基づいて、基準電圧のいずれかを選択して階調電圧を出力する。より具体的には、補正データ演算モードにおいて測定用データMDに対応する階調電圧を出力し、通常動作モードにおいて画像データPCD1〜PCDnに対応する階調電圧を出力する。本実施形態がマルチプレクス駆動を行う場合には、D/A変換回路DAC1〜DACnは、階調データが時分割多重された画像データPCD1〜PCDnに基づいて時分割多重された階調データを出力する。なお、基準電圧は、例えば図4に示す基準電圧発生回路30から入力される。
オペアンプOP1〜OPnは、D/A変換回路DAC1〜DACnからの階調電圧をバッファリングしてデータ線駆動電圧S1〜Snをデータ線駆動電圧供給線S1〜Snに出力する。例えば図8に示すように、オペアンプOP1〜OPnを用いてボルテージフォロアを構成して階調電圧をバッファリングすることができる。
シフトレジスタSR1〜SRnは、スイッチSR1〜SRnのオンオフを制御するスイッチ制御信号SRQ1〜SRQnを出力する。具体的には、制御部100からのHレベル(第1の論理レベル)のSR_Dataを取り込んで、制御部100からのSR_Clockに基づいて順次HレベルのSR_Dataをシフトして、順次アクティブとなるスイッチ制御信号を出力する。例えば、補正データ演算モードにおいて補正データCDiを演算する場合、シフトレジスタSRiがスイッチ制御信号SRQiとしてアクティブを出力する。
スイッチSW1〜SWnは、シフトレジスタSR1〜SRnからの信号に基づいてオンオフする。具体的には、スイッチSW1〜SWnは、シフトレジスタSR1〜SRnからの信号がアクティブのときオンし、非アクティブのときオフする。例えば、補正データ演算モードにおいて補正データCDiを求める場合、スイッチSWiがオンしてオペアンプOPiの出力するデータ線駆動電圧SViがコンパレータ入力電圧CPIとしてコンパレータ180に入力される。
制御部100は、シフトデータSR_Data、シフトレジスタSR1〜SRn用のリセット信号SR_Reset、シフトレジスタSR1〜SRnがシフトデータを取り込むためのクロックSR_Clock、シフトレジスタSR1〜SRnがアクティブを出力する期間を決めるイネーブル信号SR_Enable、セレクタDS1〜DSnが補正データ演算モードにおいて測定用データMDを出力するための補正イネーブル信号C_Enableを出力する。
3.2.1Hモード
図9と図10を用いて本実施形態の詳細な動作例について説明する。本実施形態は、補正データ演算モードとして1Hモード及びバーストモードにおいて補正データ演算を行う。
図9に1Hモードにおける信号波形例を示す。
本実施形態は、非表示期間の1水平走査期間において1Hモードによる補正データ演算を行う。具体的には、複数の垂直走査期間(フレーム)のうちの第1〜第nの垂直走査期間の各垂直走査期間において1Hモードによる補正データ演算を行う。
より具体的には、図9のE1に示すように、第1の垂直走査期間内の1水平走査期間において補正データ演算部102が補正データCD1を演算する。
このとき、E2に示すように制御部100がSR_ResetをアクティブにしてシフトレジスタSR1〜SRnをリセットし、E3に示すようにシフトレジスタSR1〜SRnの出力を非アクティブにする。
次に、E4に示すように制御部100がSR_DataにHレベル(第1の論理レベル)を出力し、E5に示す制御部100からのSR_Clockによって、E6に示すようにシフトレジスタSR1がSR_DataのHレベルを取り込む。
E7に示すように制御部100がSR_Enableをアクティブにし、シフトレジスタSR1がSR_Enableのアクティブの期間においてスイッチ制御信号SRQ1としてアクティブを出力する。
そして、E8に示すようにスイッチSW1がアクティブのスイッチ制御信号SRQ1を受けてオンし、E9に示すようにコンパレータ180にはコンパレータ入力CPIとしてデータ線駆動電圧SV1が入力される。
補正データ演算部102は、E1に示す1Hモードにおいて測定用データMDを順次出力する。E10に示すように、制御部100がC_Enableをアクティブにすることでデータ線駆動電圧供給線S1には測定用データMDに対応するデータ線駆動電圧SV1が出力され、コンパレータ180に入力される。補正データ演算部102は、コンパレータ180からの比較結果CPQを受けて、例えば図11のエッジ検出部260でエッジ検出を行い、補正データCD1を求める。補正データ演算部102は、求めた補正データCD1を補正データレジスタCDR1に設定する。
このようにして、E1に示す第1の垂直走査期間における1Hモードにおいて補正データ演算部102は補正データCD1を求める。同様に、E11に示すように続く第2の垂直走査期間における1Hモードにおいて補正データCD2を求めて補正データレジスタCDR2に設定し、E12に示すように第nの垂直走査期間における1Hモードにおいて補正データCDnを求めて補正データレジスタCDRnに設定する。そして、続く第n+1の垂直走査期間において再び補正データCD1を求めて補正データレジスタCDR1に設定し、これを繰り返すことで補正データレジスタCDR1〜CDRnに保持された補正データCD1〜CDnを順次更新する。
なおE13に示すように、本実施形態は、1Hモードと1Hモードの間では通常動作モードによる画像表示を行う。具体的には、本実施形態は1Hモードにおいて求めた補正データで画像データを補正し、画像表示を行う。
このように、垂直走査期間ごとに1Hモードによる補正データ演算を行うことで、オペアンプOP1〜OPnのオフセット等によるデータ線駆動電圧SV1〜SVnのバラツキを、リアルタイムに補正することができる。また、垂直走査期間内の非表示期間に補正データ演算を行うことで、画像表示に影響を与えることなく補正データを演算できる。
また本実施形態によれば、補正データ演算部102が補正データの変化量制限を行うこともできる。例えば、図9に示すように補正データ演算部102が1つの垂直走査期間に1つの補正データを求め、補正データCD1〜CDnを順次求めるとする。そうすると、補正データ演算部102がある垂直走査期間の1Hモードで補正データCDi(今回の補正データ)を求めるとき、n個前の垂直走査期間の1Hモードで求めた補正データCDi(前回の補正データ)からの変化量を正又は負の所定値以内に制限することができる。これにより、ノイズ等により補正データが急に変化して画質が劣化することを防止できる。
なお、本実施形態が1Hモードを実行する非表示期間は、データ線駆動回路140−1〜140−nが画像データPD1〜PDnに対応するデータ線駆動電圧SV1〜SVnを出力していない期間である。例えば、垂直同期信号Vsyncの立ち下がりから画像データレジスタPDR1〜PDRnへの画像データPD1〜PDnの入力が開始されるまでの期間である。或いは、垂直同期信号Vsyncの立ち下がりから液晶パネル(例えば図3の液晶パネル12)の最初の走査線(例えば図3の走査線G1)が選択されるまでの期間である。
3.3.バーストモード
図10にバーストモードの信号波形例を示す。
本実施形態は、表示準備期間において補正データCD1〜CDnの初期値を一括して求めるバーストモードによる補正データ演算を行う。具体的には、図10のF1に示すように、バーストモードにおいて補正データCD1〜CDnの初期値を求め、F2に示すようにバーストモードの後に1Hモードにおいて補正データCD1〜CDnを求める。
例えば、本実施形態は、システム立ち上げ時の画像表示が行われない期間にバーストモードを実行する。例えば、電子機器(プロジェクタ、カーナビ、PDA等)の電源投入時や休止状態からの復帰時、バックライトやプロジェクタ用ランプの点灯前などにバーストモードを実行する。あるいは、本実施形態は、表示モードの切り替え時の画像表示が行われない期間にバーストモードを実行する。例えば、画像表示の解像度の切り替え時にバーストモードを実行する。
図10に示すバーストモードにおいて、本実施形態は、複数の水平走査期間のうちの第1〜第nの水平走査期間において補正データCD1〜CDnの初期値を求める。
具体的には、まずF3に示すように制御部100がSR_ResetをアクティブにしてシフトレジスタSR1〜SRnをリセットする。
次に、F4に示すように制御部100がSR_DataにHレベル(第1の論理レベル)を出力し、F5に示す制御部100からのSR_Clockによって、F6に示すようにシフトレジスタSR1がSR_DataのHレベルを取り込む。
F7に示すように制御部100がSR_Enableをアクティブにし、シフトレジスタSR1がSR_Enableのアクティブの期間においてスイッチ制御信号SRQ1としてアクティブを出力する。
そして、F8に示すようにスイッチSW1がアクティブのスイッチ制御信号SRQ1を受けてオンし、F9に示すようにコンパレータ180にはコンパレータ入力CPIとしてデータ線駆動電圧SV1が入力される。
F10に示すように、制御部100がC_Enableをアクティブにすることでデータ線駆動電圧供給線S1には測定用データMDに対応するデータ線駆動電圧SV1が出力され、コンパレータ180に入力される。補正データ演算部102は、コンパレータ180からの比較結果CPQを受けて補正データCD1を求め、初期値として補正データレジスタCDR1に設定する。
このようにして、バーストモードにおける第1の水平期間において補正データ演算部102が補正データCD1の初期値を求める。同様に、続く第2の水平走査期間において補正データCD2の初期値を求めて補正データレジスタCDR2に設定し、第nの水平走査期間において補正データCDnの初期値を求めて補正データレジスタCDRnに設定する。そして、バーストモードで補正データCD1〜CDnの初期値を求めた後に、1Hモードにおいて垂直走査期間毎に順次補正データCD1〜CDnを更新する。
なお制御部100は、補正データCD2〜CDnを演算する水平走査期間において、シフトレジスタSR1〜SRnのリセットを行わず、SR_DataにはLレベル(第2の論理レベル)を出力する。
ところで、補正データCD1〜CDnの初期値が設定されていない場合、1Hモードにより補正データCD1〜CDnが演算されるまでの間はデータ線電圧のバラツキが補正されないため電源投入直後等の表示画像の画質が劣化するという課題がある。
この点、本実施形態によれば、1Hモードを実行する前に補正データCD1〜CDnの初期値を補正データレジスタCDR1〜CDRnに設定する。これにより、1Hモードにより1回目の補正データCD1〜CDnが更新されるまでの間も、初期値によりデータ線電圧のバラツキが補正できる。例えば、図10のF11に示すように、バーストモード後の最初の1Hモード(F2)において補正データCD1を求めた場合、その最初の1Hモード後の通常動作モードにおいては1Hモードで求めた補正データCD1及びバーストモードで求めた初期値CD2〜CDnで補正できる。
また、本実施形態によれば、電源投入時やバックライト点灯前等の表示準備期間においてバーストモードを実行する。これにより、画像表示に影響を与えることなく、画像表示開始直後からデータ線駆動電圧のバラツキを補正して画質を向上できる。
ここで本実施形態は、表示準備期間又は非表示期間において、複数の水平走査期間のうちの第1の水平走査期間においてデータ線駆動電圧供給線S1〜Snが所定のデータ線駆動電圧に設定され、続く第2の水平走査期間において、補正データ演算部102が補正データCD1〜CDnを求めてもよい。
例えば、図9のE14に示す非表示期間における1水平走査期間においてデータ線駆動電圧供給線S1〜Snが所定のデータ線駆動電圧に設定された後、E1に示す1Hモードが実行されてもよく、図10のF12に示す表示準備期間における1水平走査期間においてデータ線駆動電圧供給線S1〜Snが所定のデータ線駆動電圧に設定された後、F1に示すバーストモードが実行されてもよい。
なお所定のデータ線駆動電圧として、例えば補正データ演算部102が測定用データMDを順次変化させる場合に、対応するデータ線駆動電圧が変化する範囲内の電圧が設定される。例えば、制御部100が補正データレジスタCDR1〜CDRnに所定のデータ線駆動電圧に対応する階調データを設定することでオペアンプOP1〜OPnが所定のデータ線駆動電圧を出力してもよい。
このように、本実施形態によれば、表示画像のデータ線駆動電圧等により様々なデータ線駆動電圧が出力されているデータ線駆動電圧供給線S1〜Snが、補正データ演算の前に1水平走査期間においての一定の電圧に設定される。これにより、補正データ演算開始時に毎回同じデータ線駆動電圧からスタートしてデータ線駆動電圧のバラツキを測定できる。そのため、毎回同じ精度でデータ線駆動電圧のバラツキを測定でき、正確にデータ線駆動電圧のバラツキを反映した補正データを求めることができる。
3.4.制御部、補正データ演算部の詳細な構成例
図11に制御部及び補正データ演算部の詳細な構成例を示す。図11に示す構成例は、補正データ演算部102、シーケンサ240を含み、補正データ演算部102は、カウンタ部200、レジスタ部220、エッジ検出部260、処理部280を含む。なお、本実施形態の補正データ演算部102は図11の構成に限らず、一部の構成要件(インデックスレジスタ222、インターバルレジスタ228等)を省略するなどの種々の変形実施が可能である。
カウンタ部200は、インデックスカウンタ202、測定スタートカウンタ204、測定期間カウンタ206、インターバルカウンタ208、測定用データカウンタ210を含む。
インデックスカウンタ202は、1水平走査期間における補正演算用データの測定回数であるインデックスをカウントする。例えば、インデックスカウンタ202は、シーケンサ240からの指示に従ってインデックスをインクリメントする。
測定スタートカウンタ204は、水平同期信号から補正データ演算スタートまでの測定スタート期間をカウントする。例えば、測定スタートカウンタ204は、ドットクロックDclkにより測定スタート期間をカウントする。
測定期間カウンタ206は、補正データ演算部102が測定用データMD(測定用階調データ)を順次出力する場合に、1つの測定用データに対応するデータ線駆動電圧をコンパレータ180で比較する期間をカウントする。例えば、測定期間カウンタ206は、ドットクロックDclkにより測定期間をカウントする。
インターバルカウンタ208は、1つのインデックス終了から次のインデックス開始までのインターバル期間をカウントする。インターバル期間は、コンパレータ180の出力(比較結果CPQ)を初期化(例えば、Lレベルに初期化)するための期間である。例えば、インターバルカウンタ208は、ドットクロックDclkによりインターバル期間をカウントする。
測定用データカウンタ210は、カウント値に基づいて測定用データMDを生成する。例えば、測定用データカウンタ210は、シーケンサ240からの指示に従って測定期間毎にカウント値をインクリメントする。
レジスタ部220は、インデックスレジスタ222、測定スタートレジスタ224、測定期間レジスタ226、インターバルレジスタ228、補正演算用データレジスタ230を含む。
インデックスレジスタ222は、インデックスカウンタ202がカウントするインデックス数を設定する。
測定スタートレジスタ224は、測定スタートカウンタ204がカウントする測定スタート期間を設定する。
測定期間レジスタ226は、測定期間カウンタ206がカウントする測定期間を設定する。
インターバルレジスタ228は、インターバルカウンタ208がカウントするインターバル期間を設定する。
例えば、インデックスレジスタ222、測定スタートレジスタ224、測定期間レジスタ226、インターバルレジスタ228には、図示しないホストコントローラ(CPU)からレジスタ値が設定される。
補正演算用データレジスタ230は、各インデックスで演算された補正演算用データを保持する。例えば、補正演算用データレジスタ230は、エッジ検出部260からのエッジ検出パルスを受けて測定用データカウンタ210からの測定用階調データを保持する。あるいは、補正演算用データレジスタ230は、処理部280からの補正例外処理された補正演算用データを保持する。
エッジ検出部260は、コンパレータ180からの比較結果CPQを受けてエッジ検出パルスを出力する。例えば図2で説明したように、比較結果CPQの立ち上がりエッジ(立ち下がりエッジ)を検出してエッジ検出パルスを出力する。
処理部280は、補正演算用データレジスタ230に保持された各インデックスの補正演算用データから補正データCD1〜CDnを演算し、補正データレジスタCDR1〜CDRnに設定する。例えば、処理部280は、各インデックスの補正演算用データを平均処理して補正データを演算する。
また処理部280は、補正演算用データを補正例外処理する。処理部280は、補正例外処理として修正係数の乗算を行うことができる。具体的には、図7等で説明したように、測定された補正演算用データに所定の修正係数を乗算処理して補正演算用データレジスタ230に設定する。また処理部280は、補正例外処理としてオーバーフロー処理を行うことができる。具体的には、処理部280は、補正演算用データの測定においてオーバーフローと判定した場合にはオーバーフロー用データを補正演算用データレジスタ230に設定する。さらに処理部280は、補正例外処理として変化量制限を行うことができる。具体的には、例えば図8の補正データレジスタCDR1〜CDRnに保持された前回の補正データを用いて補正データの変化量を制限する。
なお、本実施形態が通常動作モードにおいて正極性期間と負極性期間で交互にデータ線を駆動する場合には、処理部280が補正演算用データから正極性用の補正データと負極性用の補正データを求めることもできる。例えば、処理部280は、負極性用の補正データとして正極性用の補正データの2の補数を用いてもよく、1の補数を用いてもよい。
シーケンサ240は、垂直同期信号Vsync、水平同期信号Hsync、ドットクロックDclkを受けて、補正データ演算部102の制御及び、図8〜図10で説明したシフトデータSR_Data、シフトレジスタのリセット信号SR_Reset、シフトレジスタのクロックSR_Clock、シフトレジスタの出力イネーブル信号SR_Enable、補正イネーブル信号C_Enableの出力を行う。
なお、補正データ演算部102、シーケンサ240は、例えばゲートアレイを用いて構成してもよく、図示しないCPUが補正データ演算部102及びシーケンサ240の機能が記述されたプログラムを実行することで実現してもよい。
図12に補正データ演算部102の処理フロー例を示す。図12では補正データ演算モードのうち1Hモードにおける動作を例に説明する。なお、バーストモードにおいては、図12の補正データ演算モード待ち(ステップSA1)からスタートして補正データ格納(ステップSA22)まで1Hモードと同様に処理し、次の水平走査期間からは各水平走査期間毎にHSYNC待ち(ステップSA3)〜補正データ格納(ステップSA22)を行い、これを補正データCD1〜CDnが求め終わるまで繰り返す。
補正データ演算部102は、補正データ演算モード待ち(SA1)においてシーケンサ240からの補正データ演算スタートの指示を待つ。Noの場合には補正データ演算モード待ち(SA1)を繰り返し、Yesの場合にはVSYNC待ち(SA2)を行う。
VSYNC待ち(SA2)において、垂直同期信号Vsyncのエッジ(立ち下がりエッジ、又は立ち上がりエッジ)を待つ。Noの場合にはVSYNC待ち(SA2)を繰り返し、Yesの場合にはHSYNC待ち(SA3)を行う。
HSYNC待ち(SA3)において、水平同期信号Hsyncのエッジ(立ち下がりエッジ、又は立ち上がりエッジ)を待つ。Noの場合にはHSYNC待ち(SA3)を繰り返し、Yesの場合には測定スタートカウンタのリセット、測定用データカウンタのリセット、インデックスカウンタのリセット(SA4)を行う。
次に、測定スタート待ち(SA5)において、測定スタートカウンタのカウント値と測定スタートレジスタ224に設定された測定スタート期間の一致、不一致を判断する。不一致の場合(No)には、測定スタートカウンタをインクリメント(SA6)して測定スタート待ち(SA5)を繰り返す。一致した場合(Yes)には、測定期間カウンタのリセット(SA7)を行い、補正レベル一致判断(SA8)を行う。
補正レベル一致判断(SA8)において、コンパレータ180からの比較結果CPQに基づいて、補正対象のデータ線駆動回路が出力するデータ線駆動電圧とコンパレータ基準電圧VPの一致、不一致を判断する。一致した場合(Yes)には、補正演算用データ格納(ステップSA9)において補正演算用データを補正演算用データレジスタ230に設定し、インデックスカウンタをインクリメント(SA16)し、ステップSA17〜SA22を行う。不一致の場合(No)には、測定期間カウンタをインクリメント(SA10)し、測定期間終了待ち(SA11)を行う。
測定期間終了待ち(SA11)において、測定期間カウンタ206のカウント値と測定期間レジスタ226に設定された測定期間の一致、不一致を判断する。不一致の場合(No)には、補正レベル一致判断(SA8)を行う。一致した場合(Yes)には、測定用データカウンタをインクリメント(SA12)し、測定用データ最大値判定(SA13)を行う。
測定用データ最大値判定(SA13)において、測定用データカウンタ210のカウント値が所定の最大値(又は最小値)を超えたか否かを判定する。超えていない場合(No)には、測定期間カウンタをリセット(SA7)してステップSA8〜SA13を行う。超えた場合(Yes)には、補正例外処理(SA14)を行う。
補正例外処理(SA14)において、オーバーフロー処理、修正係数の乗算、変化量制限を行い、補正演算用データ格納(SA15)において、補正演算用データを補正演算用データレジスタ230に設定する。
次に、インデックスカウンタをインクリメント(SA16)する。
続いて、インターバルカウンタをリセット(SA17)してインターバル終了待ち(SA18)を行う。
インターバル終了待ち(SA18)において、インターバルカウンタのカウント値とインターバルレジスタ228のインターバル期間の一致、不一致を判定する。不一致の場合(No)には、インターバルカウンタをインクリメント(SA19)してインターバル終了待ち(SA18)を繰り返す。一致した場合(Yes)には、規定回数終了待ち(SA20)を行う。
規定回数終了待ち(SA20)において、インデックスカウンタ202のカウント値とインデックスレジスタ222に設定されたインデックス数の一致、不一致を判定する。不一致の場合(No)には、測定期間カウンタをリセット(SA7)してステップSA8〜SA20を行う。一致した場合(Yes)には、補正演算用データの平均処理(SA21)を行って補正データを求め、補正データ格納(SA22)を行う。
補正データ格納(SA22)では、例えば図8の補正データレジスタCDR1〜CDRn)に処理部280からの補正データを設定する。
図13に補正データ演算部102の処理フローの変形例を示す。図13に示す変形例は、本実施形態がマルチプレクス駆動を行わない場合の処理フロー例である。具体的には、本実施形態が通常動作モードにおいて1水平走査期間において1つのデータ線を駆動し、補正データ演算モードにおいて1水平走査期間において1つの補正演算用データを求める場合の処理フロー例である。
なお、図13に示す変形例では、図11に示すインデックスカウンタ202、インターバルカウンタ208、インデックスレジスタ222、インターバルレジスタ228を省略することができる。
図13に示す変形例において、補正データ演算部102は補正データ演算モード待ち(SB1)を行う。Noの場合には補正データ演算モード待ち(SB1)を繰り返し、Yesの場合にはVSYNC待ち(SB2)を行う。
VSYNC待ち(SB2)において、Noの場合にはVSYNC待ち(SB2)を繰り返し、Yesの場合にはHSYNC待ち(SB3)を行う。
HSYNC待ち(SB3)において、Noの場合にはHSYNC待ち(SB3)を繰り返し、Yesの場合には測定スタートカウンタのリセット、測定用データカウンタのリセット(SB4)を行う。
次に、測定スタート待ち(SB5)を行い、Noの場合には測定スタートカウンタをインクリメント(SB6)して測定スタート待ち(SB5)を繰り返す。Yesの場合には測定期間カウンタのリセット(SB7)を行い、補正レベル一致判断(SB8)を行う。
補正レベル一致判断(SB8)において、一致した場合(Yes)には、補正演算用データ格納(ステップSB9)を行い、補正データの演算(SB16)を行う。不一致の場合(No)には、測定期間カウンタをインクリメント(SB10)し、測定期間終了待ち(SB11)を行う。
測定期間終了待ち(SB11)において、Noの場合には補正レベル一致判断(SB8)を行う。Yesの場合には測定用データカウンタをインクリメント(SB12)し、測定用データ最大値判定(SB13)を行う。
測定用データ最大値判定(SB13)において、Noの場合には測定期間カウンタをリセット(SB7)してステップSB8〜SB13を行う。Yesの場合には、補正例外処理(SB14)を行い、補正演算用データ格納(SB15)を行う。
次に、補正データの演算(SB16)において、処理部280が補正演算用データから補正データを求める。例えば、処理部280は、補正演算用データレジスタ230に保持された補正演算用データをそのまま補正データとして用いてもよく、補正演算用データに所定の定数を加算又は減算して補正データを求めてもよい。
そして、補正データレジスタに補正データを格納(SB17)する。
4.レイアウト
図14に、本実施形態のレイアウト配置例を模式的に示す。図14では、第1の方向D1〜第4の方向D4を用いてレイアウト配置を説明し、第1の方向D1の反対方向を第2の方向D2とし、第1の方向D1に直交する方向を第3の方向D3及び第4の方向D4とする。
図14に示すレイアウト配置例は、データ線駆動回路140−1〜140−n(複数のデータ線駆動回路)、コンパレータ180を含む。
図14に示すように、データ線駆動回路140−1〜140−nは第1の方向D1に沿って配置される。そして、コンパレータ180はデータ線駆動回路140−1〜140−nの第1の方向D1(又は、第2の方向D2)に配置される。具体的には、データ線駆動回路140−1〜140−nがその間にコンパレータ180等の他の構成要素を含まず等間隔に配置される。
さらに図14に示すレイアウト配置例は、ゲートアレイGAを含むことができる。ゲートアレイGAは、補正データ演算部102を含む制御部100を含む。またゲートアレイGAは、例えばストリームデータを受信するI/F回路や走査ドライバ38のデジタルセルを含むこともできる。なお、ゲートアレイGAは、図14に示すようにデータ線駆動回路140−1〜140−n及びコンパレータ180の方向D1に配置されてもよく、方向D2に配置されてもよい。また、ゲートアレイGAは、データ線駆動回路140−1〜140−n及びコンパレータ180の方向D3又は方向D4に配置されてもよい。
ここで、データ線駆動回路140−1〜140−nが非等間隔に配置されると、各データ線駆動回路のプロセス加工精度が均一にならない。そのため、データ線駆動回路の出力特性に製造バラツキが生じやすくなり、データ線電圧のバラツキが大きくなるという課題がある。
例えば、図8に示すようにオペアンプOP1〜OPnを用いてデータ線駆動電圧を出力する場合には、各オペアンプの差動対の加工精度が均一でないとオフセットにバラツキが生じ、データ線電圧のバラツキが大きくなるという課題がある。
この点、本実施形態によれば、データ線駆動回路が方向D1に沿って配置され、コンパレータ180がデータ線駆動回路の方向D1(又は方向D2)に配置される。これにより、データ線駆動回路を等間隔に配置することができ、製造バラツキによるデータ線駆動電圧のバラツキを抑制できる。
また、本実施形態によれば、コンパレータ1個を用いてデータ線駆動電圧のバラツキを測定する。これにより、データ線駆動回路の間に他の構成要素を混在させる必要が無く、データ線駆動回路を等間隔に配置することができる。
このように、本実施形態によれば製造バラツキによるデータ線駆動電圧のバラツキを抑制でき、補正データによるデータ線駆動電圧のバラツキ補正の補正精度を向上することができる。
(第2の実施形態)
本実施形態では、補正データの退避(読み出し)について説明する。
5.補正データの退避(読み出し)のための構成と動作の例
5.1.補正データの退避
(回路構成)
演算によって得られた補正データは、電気光学装置の特性を示す貴重なデータであり、例えば、電気光学装置の損傷の程度を検証するために役立てることができ、あるいは、ドライバ特性のテストに利用することも可能である。そこで、本実施形態では、補正データを集積回路装置外に退避させることを可能とする。これによって、例えば、電気光学装置が搭載されている電子機器の電源がオフされた場合でも、補正データを消失させずに残しておき、その補正データを、例えば、液晶パネルの特性の検証やテスト等の目的のために利用できるようになる。
また、例えば、現時点の補正データと過去の補正データとを比較することによって、液晶パネルの損傷の程度を定期的にチェックしたり、あるいは、液晶パネルが変更されたことを確認したりすることができる。
また、例えば、液晶パネルの一部のみに縦筋が見える場合に、その縦筋が見える部分ならびにその周辺部分に位置する複数本のデータ線についての補正データを取得し、その取得された補正データを集積回路装置外に転送し、その補正データを解析することによって、表示不良箇所を正確に特定したり、その表示不良の程度を確認したりすることができる。
図15は、第2の実施形態にかかる集積回路装置の、補正データの退避に関係する部分の回路構成を示す図である。図15の集積回路装置は、補正シーケンサ241(補正データ演算部102を含む)と、画像データの供給を制御する画像処理部243と、コマンドデコーダ238と、内部レジスタ群245(ステータスレジスタ247を含む)と、画像データレジスタ352および画像シフトレジスタ350と、補正シフトレジスタ354と、補正データレジスタ356と、補正データ読み出しのためのスイッチ(第1のスイッチ)SWQ(n−1),SWQn,SWQ(n+1)と、画像データの補正回路として機能する加算回路AD(358)と、読み出しバッファRBF(例えば、1次ラッチ237および2次ラッチ239を有する)と、ホストインタフェース300a(シリアルパラレル変換シフトレジスタ311を含む)と、画像インタフェース300bと、読み出しバッファRBFとホストインタフェース300aとの間に設けられる第2のスイッチ251と、有する。
補正シーケンサ241は、先に説明した補正データ演算部102(図15では不図示)を含む。補正シーケンサ241は、電源オフ時のオフシーケンスや補正データの転送(退避)シーケンスを制御する。補正シーケンサ241は、補正シフトレジスタ354に、補正シフトスタートパルスSSP,シフトレジスタクリアパルスCLEAR,補正シフトクロックCCLKを供給することができる。
補正シフトレジスタ354は、補正データの読み出し(退避)の対象となる補正データレジスタ356を選択(指定)するために使用される。補正データを読み出す(退避する)場合、補正シフトレジスタ354の出力信号によって、補正データレジスタ356が選択(指定)され、かつ、その出力信号によって第1のスイッチSWQがオンして、補正データ読み出しバスCDBUSと補正データレジスタ356とが接続される。これによって、補正データCDを集積回路装置内で転送するシリアル転送経路(但し、これに限定されるものではない)が形成される。
補正データ読み出しバスを経由して転送されるシリアルデータは、読み出しバッファに一時的に蓄積された後、ホストインタフェース300aを経由してホスト(CPU)400に転送される。
なお、図15において、ワード線WLの配線方向に、複数の単位ドライバLDR(図15では、LDR(n−1),LDRn,LDR(n+1)が示されている)が配置されている。各単位ドライバLDRは同じ内部構成を有し、構成要素として、補正回路として機能する加算回路AD,第1のスイッチSWQ,補正データレジスタ356,補正シフトレジスタ354,画像データレジスタ352および画像シフトレジスタ350を含む。なお、加算回路AD(参照符号358)の出力信号を増幅するためのオペアンプは、図15では省略されている。また、図15において、補正データCDの退避経路(読み出し経路)が、太い実線で示されている。
(補正データの退避動作)
ホスト(CPU)400は、補正データリクエストコマンドCMAを集積回路装置(IC)に送信する。補正データリクエストコマンドCMAは、ホストインタフェース300aを経由して、集積回路装置内の制御部(ゲートアレイ)100に入力される。補正データリクエストコマンドCMAは、コマンドデコーダ238によってデコードされ、デコード出力によって内部レジスタ群245(ステータスレジスタ247を有する)の動作が制御される。なお、ステータスレジスタ247は、オフシーケンスの開始フラグや終了フラグ等がセットされるレジスタである。
内部レジスタ群245が動作することによって、補正データの転送指令P1が補正シーケンサ241に供給され、また、適切なタイミングで、第2のスイッチ251がオン状態となる。
補正シーケンサ241は、まず、補正データを用いた画像データの補正を終了させる。例えば、補正データリクエストコマンドの入力時点において一本のデータ線に関する画像補正が行われているとき、そのデータ線についての補正が終了を待って補正を終了することができ、また、補正データリクエストコマンドが入力されると、そのデータ線についての画像補正を待たずに、直ちに補正を終了することができる。また、画像データの補正は、例えば、垂直同期信号(VSYNC)の立ち上がりまたは立下りに同期して終了する。
次に、補正シーケンサ241は、補正シフトレジスタ354のデータをクリアする。補正シフトレジスタにデータが残ったままの状態でスタートパルスを再入力すると、2つのデータが転送されるという不都合が生じるからである。図15の場合、補正シフトレジスタ354がクリア端子を有しているため、シフトレジスタクリアパルスCLEARを入力することによって、補正シフトレジスタ354をクリアすることができる。また、補正シフトレジスタ354がクリア端子を有さない場合には、データを補正シフトレジスタの終端までシフトさせることで補正シフトレジスタ354をクリアすることができる。
次に、補正シフトレジスタ354を動作させる。例えば、全ての補正データレジスタ356の各々から補正データを読み出す場合は、補正シフトレジスタ354の出力信号によって補正データレジスタ356の各々を順次、選択する。
補正シフトレジスタ354の出力信号によって第1のスイッチSWQがオンすると、補正データ読み出しバスCDBUSと補正データレジスタ356とが接続される。これによって、補正データCDを集積回路装置内で転送するシリアル転送経路が形成される。
補正データレジスタ356の各々から出力される補正データCDは、例えば、読み出しクロックに同期して、補正データ読み出しバスCDBUSを経由して転送する。読み出しクロックは、例えば、ドットクロックを分周することによって生成することができる。
補正データ読み出しバスCDBUSを経由して転送される補正データCD(シリアルデータ)は、読み出しバッファRBFに一時的に蓄積される。読み出しバッファRBFの動作タイミング(補正データの入出力タイミング)は、補正シーケンサ241から出力されるタイミング制御信号PKによって制御される。
読み出しバッファRBFは、特に限定されるものではないが、例えば、第1および第2ラッチ237,239(すなわち第1のバッファおよび第2のバッファ)を有している。この場合、第1のラッチ237に転送されてきた補正データを格納すると同時に、第2のラッチ239から補正データをホストインタフェース300aに向けて出力することができる。よって、シリアルデータの転送を中断することなく、効率的なデータ転送が可能である。
読み出しバッファRBFから出力された補正データCDoutは、第2のスイッチ251を経由してホストインタフェース300aに送られる。そして、ホストインタフェース300aに含まれるシリアル/パラレル変換シフトレジスタ(S/Pシフトレジスタ)311によって、シリアルデータがパラレルデータに変換される。パラレルデータ(読み出された補正データCD)は、ホスト(CPU)400に向けて出力される。なお、読み出しバッファRBFからホストインタフェース300aへの補正データCDの転送動作は、例えば、ホストインタフェース300aが主導的に制御することができ、また、補正シーケンサ241が制御することもできる。
ホスト(CPU)400は、送られてきた補正データCDを受信し、受信した補正データCDを、メモリ(補正データ格納部:例えば、EEPROM等の不揮発性メモリやHDD)に格納する。
以上の補正データの退避動作は一例であり、これに限定されるものではない。例えば、補正データの退避動作を、画像表示コントローラ410が制御するようにしてもよい。また、補正データを格納するメモリ420を、画像表示コントローラ410側に設けることもできる。
また、上記の補正データCDの転送(退避)が、電源をオフするためのオフシーケンス期間に実行される場合、画像処理部243は、補正データCDの読み出しと並行して、複数のデータ線の各々に、所与の階調電圧(例えばノーマリブラックの液晶の場合、例えば黒に相当する電圧)を供給することができる。
すなわち、液晶パネルの場合、電源オフの前に、液晶の焼き付きを防止するために、例えば黒データの複数回(例えば2回)の書き込みを実行することが望ましい。この所与の階調電圧の供給動作は、例えば、補正データCDの読み出し(退避)とは非同期に実行される。なお、ホスト(CPU)400がオフシーケンスコマンドを出力することによって、オフシーケンスが実行される。
以上説明した補正データの読み出し(退避)動作をまとめると、図16に示すようになる。すなわち、ホスト(CPU)400が補正データリクエストコマンドを送信すると(ステップST1)、集積回路装置内の制御部(ゲートアレイ)100は、補正処理を終了させ(ステップST2)、補正シフトレジスタ354のデータをクリアさせる(ステップST3)。
次に、集積回路装置内の制御部(ゲートアレイ)100は、補正データCDを補正データレジスタ356から補正データCDを出力させ、補正データCDを補正データ読み出しバスCDBUSを経由して読み出しバッファRBFに転送させる(ステップST4)。補正データCDは、読み出しバッファRBFからホストインタフェース300aを経由してホスト(CPU)400に転送される(ステップST5)。
一方、オフシーケンスが実行される場合は、補正データの退避と並行して、かつ、補正データの退避動作とは非同期に、所与の階調電圧(ノーマリブラック液晶の場合は黒に相当する電圧)を複数回(例えば2回)書き込み、これによって液晶の焼き付きを防止する(ステップST6)。
ホスト(CPU)400は、補正データCDを、メモリ420(不揮発性メモリやHDD等)に格納する(ステップS7)。
また、先に説明したように、例えば、集積回路装置に接続される液晶パネルのテスト(検査)時において、テストの対象となるデータ線に対応する補正レジスタに蓄積されている補正データのみを、集積回路装置外に退避させることもできる。この場合は、補正シフトレジスタ354によって、複数の補正データレジスタ356の中から、テスト対象のデータ線に対応する一または複数の補正データレジスタを選択する。例えば、表示パネルの一部のみに縦筋が見える場合に、その縦筋が見える部分ならびにその周辺部分に位置する複数本のデータ線についての補正データを取得し、その取得された補正データを集積回路装置外に転送し、その補正データを解析することによって、表示不良箇所を正確に特定したり、その表示不良の程度を確認したりすることができる。
5.2.具体的な回路構成と動作
図17は、第2の実施形態にかかる集積回路装置の具体的な回路構成の一例を示す図である。図17において、前掲の図面と共通する部分には同じ参照符号を付してある。図17に示される回路構成は、前掲の図面を用いて説明した回路構成と共通し、その回路動作も共通する。共通する構成については説明を省略する。以下、主として、前掲の図面では記載されていなかった構成や制御信号等について説明する。
ホスト(CPU)400は、リード/ライトイネーブル信号XCSの出力端子、リード/ライト信号R/Wの出力端子、システムクロックSCKの出力端子、ならびに、データSDATAの入出力端子を有している。また、画像表示コントローラ(LCDC)410は、極性信号POLの出力端子、画像データDATAの出力端子、ドットクロックDCKの出力端子、水平同期信号HSYNCの出力端子、ならびに垂直同期信号VSYNCの出力端子を有する。
ホストインタフェース300aは、2つのゲート回路301,303と、コマンド実行クロックCMACLKを出力するクロックカウンタ305と、読み出しコマンドを一時的に記憶するレジスタ307と、2つのパラレル/シリアルシフトレジスタ(S/Pシフトレジスタ)309,311と、4つのスイッチSWK1〜SWK4を有する。
制御部(ゲートアレイ)100には、内部レジスタ群245のレジスタ情報を読み出すための第3のスイッチ249を有している。なお、読み出しバッファRBFは、2つのラッチ(第1バッファとしての1次ラッチ237,第2バッファとしての2次ラッチ239
)を有している。なお、1次ラッチ237の補正データのラッチ動作は、補正シーケンサ241から出力される1次ラッチクロックPK1によって制御される。同様に、2次ラッチ239の補正データのラッチ動作は、補正シーケンサ241から出力される2次ラッチクロックPK2によって制御される。
また、先に説明したように、データ線駆動電圧の偏差を実測するためのコンパレータ180が設けられている。
また、補正シーケンサ241は、コンパレータイネーブル信号CPENと、切替スイッチSWXを切り換えるための補正切替イネーブルSRENと、補正データ出力極性(補正データ出力位相)信号CPOLと、補正データ演算部102から出力される補正データCD(CD1〜CDn)と、ラッチクロックRCLKと、補正シフトスタートパルスSSPと、補正シフトレジスタクリアパルスCLEAR1と、補正シフトクロックCCLKと、を出力する。
先に説明したように、補正シフトレジスタ354の出力信号(TP)によって、補正データレジスタ356が指定され、かつ、第1のスイッチSWQがオンされる。また、補正シフトレジスタ354の出力信号(TP)によって、切替スイッチSWXがオンされる。
また、画像処理部243は、画像データGDと、画像シフトスタートパルスGSPと、画像シフトレジスタクリアパルスCLEAR2と、画像シフトクロックGCLKと、を出力する。画像シフトレジスタ350の出力信号によって、画像データレジスタ352に画像データGDがラッチされる。
図18は、図17に示される集積回路装置におけるデータ退避動作のタイミングを示すタイミング図である。図18に示されるように、時刻t1にホスト(CPU)400から補正データリクエストコマンド(CMA)が集積回路装置に入力される。
時刻t2において、コマンド実行クロックCMACLKがクロックカウンタ305から出力される。時刻t3において、補正データラッチクロックRCLKが出力される。時刻t4において、補正シーケンサ内補正信号(図17では不図示)がHからLに変化し、これによって画像データの補正動作が終了する。同じく時刻t4において、補正データ出力極性(出力位相)CPOLは、例えば正極性に固定される。時刻t5において、補正シフトレジスタクリアパルスCLEAR1が出力される。
次に、時刻t6において、補正シフトスタートパルスSSPが、補正シフトレジスタ354に入力される。時刻t7以降、補正シフトクロックCCLKが定期的に出力される。時刻t7以降、補正データ読み出しバスCDBUSを経由して、補正データCDが読み出される。時刻t8において1次ラッチクロックPK1が出力され、時刻t9において2次ラッチクロックPK2が出力される。時刻t9〜時刻t10において、最初の補正データ(補正データ1)が出力される。
時刻t10以降、コマンド実行クロックCMACLKが、nビットのシリアルデータ(補正データ)の読み出しが完了する毎に発生する。以降、同様の動作が繰り返される。例えば、オフシーケンス期間において補正データの退避が行われる場合は、すべての補正データが退避されるまで、上記の動作が繰り返される。
図19は、ホスト(CPU)とホストインタフェースとの間の制御信号やデータの受け渡しのタイミングを示すタイミング図である。時刻t21〜時刻t24において、リード/ライト信号R/WがLレベルとなり、時刻t24以降、Hレベルとなる。したがって、時刻t20〜時刻t24が補正読み出しコマンド(補正データリクエストコマンド)の書き込み期間であり、時刻t24以降が補正データの読み出し期間となる。
時刻t21〜時刻t23、時刻t24〜時刻t26、時刻t27〜時刻t29において、リード/ライトイネーブル信号XCSがL(アクティブレベル)になる。補正読み出しコマンド(補正データリクエストコマンド)や補正データ(補正データ1,補正データ2・・・)は、システムクロックSCKに同期して転送される。また、補正読み出しコマンド(補正データリクエストコマンド)や補正データ(補正データ1,補正データ2・・・)の転送が完了する毎に、コマンド実行クロックCMACLKが出力される(時刻t22〜t23,時刻t25〜t26,時刻t28〜t29)。
図20は、低速信号を高速信号に変換する変換回路の構成例を示す図である。例えば、高周波数のドットクロックから、低周波数の読み出しクロックを生成するときに、図20の変換回路が使用される。図20の変換回路は、リセット端子付の3段のDフリップフロップ(430,431,432)と、インバータ433と、を有する。図21は、低速信号、高速クロックならびに高速信号のタイミングの一例を示すタイミング図である。
(第3の実施形態)
本実施形態では、例えば、退避されている補正データを、インタフェース部を経由して画像データと共に集積回路装置内に転送し、補正データを補正データレジスタに設定する動作(補正データの外部からの書き込み動作)について説明する。
実測データに基づいて補正データを演算する場合、補正データの取得のためには、ある程度の時間が必要である。したがって、例えば、電源がオンされた後、駆動出力の偏差データの測定や測定された偏差データに基づく補正データの演算を実行していると、その間、画像の補正ができない場合がある。
そこで、本実施形態では、例えば電源オンシーケンス実行時に、補正データを外部から補正データレジスタにセットすることを可能とし、これによって、電源オン直後から、画像データをリアルタイムで補正して、適正な画像表示(画像形成)を可能とする。
6.補正データの書き込み
6.1.補正データの書き込みを行う構成例
図22は、補正データ(例えば、第2の実施形態の構成を用いてメモリに退避された補正データ)を上位装置から集積回路装置に入力して、補正データレジスタに書き込むための構成の一例を示す図である。図22に示される回路構成は、図17に示される回路構成の一部を抜き出したものである。図22に示す回路構成は、図17を参照して先に説明したとおりである。
但し、本実施形態では、補正データCDを、画像データと共に集積回路装置(IC)に入力し、入力された補正データCDを、画像データDATAから分離し、分離された補正データCDを、補正データレジスタ(補正データ記憶部)356に書き込むことを可能とする。
例えば、電源オン時に、前回の電源オフ時に退避されて不揮発性メモリ420に格納されている補正データCD(但し、これに限定されるものではなく、新規に作成された補正データであってもよい)が、画像データ入力線GLを経由して画像インタフェース300bに入力される。
補正データCDは、例えば、画像データDATAに含まれた態様で、あるいは、画像データDATAに付加された態様で、画像インタフェース300bに入力される
集積回路装置に入力された補正データCDは、例えば、制御部(ゲートアレイ)100に含まれる画像処理部243によって、画像データDATAから分離される。分離された補正データCDは、補正シーケンサ241に送られ、補正データバスKBUSを経由して補正データレジスタ356に向けて転送され、そして、補正データレジスタ356にラッチされる。一方、画像データDATAは、画像データバスGBUSを経由して画像データレジスタ352に向けて転送され、画像データレジスタ352にラッチされる。
補正データCDの転送動作およびラッチ動作は、画像データDATAの転送動作ならびにラッチ動作に同期して行われるのが望ましい。すなわち、制御部(ゲートアレイ100内の画像処理部243は、補正データCDを含む画像データDATAあるいは補正データCDが付加された画像データDATAを受信すると、補正データCDを取り出し、補正データCDを補正シーケンサ241に送り、一方、画像データDATAを、画像データバスを経由して転送させる。
補正シーケンサ241は、補正データCDを受け取り、補正データCDを、補正データバスKBUSを経由して、画像データDATAの転送タイミングに同期させて転送する。また、補正データCDは、画像データDATAが画像データレジスタ352にラッチされるタイミングに同期して補正データレジスタ356にラッチされる。
先に説明したように、補正データCDを補正データレジスタ356に順次ラッチするために、補正シフトレジスタ354が使用され、また、画像データDATAを画像データレジスタ352に順次ラッチするために、画像シフトレジスタ350が使用される。また、補正データCDの転送ならびにラッチタイミングおよび画像データDATAの転送ならびにラッチタイミングは、共通のクロック(例えば、ドットクロックDCK)に基づいて制御される。
これによって、例えば、電源オン後、ただちに、画像データおよび補正データの各々を、画像データレジスタおよび補正データレジスタの各々に同時にセットする(書き込む)ことができる。
仮に、補正データCDを単独で集積回路装置に入力する場合、補正データCDの入力のための転送経路を新たに構築する必要があるが、補正データCDを、画像データと共に、画像データの入力線GLを経由して集積回路装置に入力するようにすれば、新たな転送経路は不要であり、したがって、回路構成が複雑化しない。
また、補正データCDは、画像データDATAに含まれる場合があり、また、画像データDATAに付加される場合がある。補正データCDが画像データDATAに含まれる具体的な態様としては、例えば、画像データDATAの一部の代わりに、補正データCDが埋め込まれる態様がある。また、画像データDATAに補正データCDが付加される態様としては、例えば、12ビットの画像データに4ビットの補正データを付加し、合計で16ビットのデータを、画像データ入力線等を経由して画像インタフェース300bに入力する態様がある。
先に説明したように、補正データCDを集積回路装置に書き込む機能が設けられることによって、例えば、電源オンの直後からリアルタイムで画像の補正が可能となる。したがって、電源オンの直後から、データ線駆動回路の駆動特性の偏差の影響を受けない、極めて高品質の画像表示や画像形成が可能となる。
6.2.初期画像データを利用する例
図23(A),図23(B)は、補正データを、初期画面の画像データと共に集積回路装置に入力する例を示す図である。
図23(A)に示される例では、補正データCD(4ビット)が、初期画面用の画像データDATA(12ビット)に付加して集積回路装置に入力される。また、図23(B)に示される例では、補正データCDが初期画面用の画像データDATA(12ビット)の下位4ビットに含まれている。
オンシーケンス期間においては、一般に、製造会社名やコンピュータのオペレーティングシステム名等を示す初期画面が、短く表示されるのが一般的である。図23(A),図23(B)は、「A会社」という会社名が表示される例を示している。
上位装置(ホストコンピュータ400や画像表示コントローラ410等)は、その初期画面を表示するための画像データDATAと共に、補正データCDを集積回路装置に入力する。このようにすれば、無理なく、補正データを集積回路装置に入力する(書き込む)ことが可能である。
また、図23(B)に示される例では、画像データDATAのうち、有効な画像データは上位画像データGUだけである。しかし、初期画面は、ある程度の画質が確保されれば十分であるため、特に問題はない。また、図23(B)の例では、画像データDATAを画像インタフェース300bに入力するための画像データ入力線のビット幅を拡張する必要がない。
6.3.極性反転に対応した例
図24(A),図24(B)は、正極性用の補正データと負極性用補正データとを使い分ける例を示す図である。例えば、液晶表示装置においては、液晶の焼き付きを防止するために、ライン反転駆動やドット反転駆動等が実行される。
正極性,負極性に関係なく、補正データCDの値が同じ(すなわち、絶対値が同じで符号が異なるのみ)であるのならば、図24(A)に示すように、インバータINV2を用いて、例えば、正極性の補正データDQ1の電圧レベルを反転することによって、負極性用の補正データDQ2を得ることができ、特に問題は生じない。
なお、図24(A)の例では、正極性の補正データDQ1および負極性の補正データDQ2の各々が、補正シーケンサ241内のレジスタ901および903の各々に格納される。そして、極性制御信号POLに応じて、スイッチSW10が切り換えられ、正極性の補正データDQ1および負極性の補正データDQ2のいずれかが、極性制御信号POLに応じて選択的に出力される。また、図示はされないが、補正データレジスタ356として、正極性用の補正データを格納する第1の補正データ格納部Aと、負極性用の補正データを格納する第2の補正データ格納部Bとが用意されており、正極性の補正データDQ1および負極性の補正データDQ2の各々は、第1の格納部Aおよび第2の格納部Bの各々にラッチされる。
一方、極性に応じて補正データの値を微調整したほうがよい場合がある。この場合には、正極性用の補正データDQ1の値と負極性用の補正データDQ2の値が異なる。この場合には、図24(B)に示すように、例えば上位装置である画像表示コントローラ410が、正極性用の補正データDQ3および負極性用の補正データDQ4の各々を用意し、極性制御信号POLが示す極性に対応する補正データを、集積回路装置に転送する。
ここで、正極性用の補正データDQ3は、例えば、オフシーケンス期間において、補正データレジスタ356内の第1の格納部Aから読み出された補正データである。同様に、負極性用の補正データDQ4は、例えば、オフシーケンス期間において、補正データレジスタ356内の第2の格納部Bから読み出された補正データである。
また、図24(B)では、上位装置としての画像表示コントローラ(LCDC)410が、反転駆動を制御するための極性制御信号POLを出力する。つまり、画像表示コントローラ(LCDC)410が主体的に極性反転を制御している。よって、画像表示コントローラ(LCDC)410は、正極性用の補正データDQ3および負極性用の補正データDQ4の各々を、極性制御信号POLに対応させて選択的に出力することができる。
補正シーケンサ241は、上位装置である画像表示コントローラ410から供給される極性制御信号POLを参照して、正極性用の補正データDQ3を、補正データレジスタ356内の第1の補正データ格納部Aに転送して格納し、負極性用の補正データDQ4を、補正データレジスタ356内の第2の補正データ格納部Bに転送して格納する。
このように、極性に応じて、補正データを使い分けすることができる。したがって、極性に応じた、より正確な画像データの補正が可能となる。
図25(A),図25(B)は、正極性用の補正データおよび負極性用の補正データを、上位装置から集積回路装置に入力するための態様を示す図である。図25(A)の例では、正極性用の画像データDQ3は、初期画面の1フレーム目の表示期間において、上位装置である画像表示コントローラ410から集積回路装置に転送される。転送された正極性用の画像データDQ3は、例えば、補正シーケンサ241内のレジスタ905に一時的に格納される。同様に、負極性用の画像データDQ4は、初期画面の2フレーム目の表示期間において、画像表示コントローラ410から集積回路装置に転送される。転送された負極性用の画像データDQ4は、例えば、補正シーケンサ241内のレジスタ907に一時的に格納される。
図25(B)の例では、マルチプレクス駆動に用いられるデータセットを構成する2つの画像データの各々に、正極性用の補正データDQ3および負極性用の補正データDQ4の各々が埋め込まれている。
上述のとおり、一つのドライバ(単位ドライバ)がn本のデータ線を時分割駆動するマルチプレクス駆動が実行される場合がある。この場合には、n本のデータ線の各々に供給するためのn個の画像データを含むデータセットが画像インタフェース300bに入力される。
一つの単位ドライバの駆動特性の変動を補正するためには、正極性用および負極性用の補正データが各1つあればよい。よって、データセットに含まれるn個の画像データのうちの2つの画像データの一方(図25(B)の画像データ1)の下位ビットに正極性用の補正データDQ3が埋め込まれる(あるいは、正極性用の補正データDQ3が画像データ1に付加されてもよい)。また、データセットに含まれるn個の画像データのうちの2つの画像データの他方(図25(B)の画像データ2)の下位ビットに負極性用の補正データDQ4が埋め込まれる(あるいは、負極性用の補正データDQ4が画像データ2に付加されてもよい)。
これによって、マルチプレクス駆動が実行される場合において、正極性用の補正データDQ3ならびに負極性用の補正データDQ4の各々を、集積回路装置に効率的に書き込むことができる。
また、図24(A)に示される態様のように、上位装置から、例えば正極性用の補正データのみを供給すればよいのであれば、データセットに含まれるn個の画像データのうちの1つの画像データ(例えば、図25(B)の画像データ1)に正極性用の補正データDQ3を埋め込めばよい(あるいは、正極性用の補正データDQ3を画像データ1に付加すればよい。
6.4.画像データの補正を上位装置内で行う例(変形例)
図26は、画像データの補正を上位装置内で行う例を示す図である。上位装置(例えば、画像表示コントローラ)が、補正データを集積回路装置に書き込む代わりに、補正データを用いて画像データを補正してしまい、その補正後の画像データを集積回路装置に入力する場合もあり得る。集積回路装置は、この場合にも対応できるようにしておくことが望ましい。
図26の例では、画像表示コントローラ410内に画像補正回路920を有しており、画像補正回路920が、正極性用の補正データDQ3あるいは負極性用の補正データDQ4を用いて、画像データDATAを補正する。そして、補正済みの画像データDATAが集積回路装置に供給される。
この場合、集積回路装置内の画像処理部243は、補正データレジスタ356に補正データCDがセットされない状態(初期化された状態)で、入力された補正済みの画像データDATAを、そのまま画像データレジスタ352に転送する。その画像データDATAは、画像データレジスタ352にラッチされ、そして、その画像データDATAが画像データレジスタ352から出力され、データ線に向けて出力される。
(第4の実施形態)
本実施形態では、複数の集積回路装置(IC)がカスケード接続される場合に、各集積回路装置(IC)間のデータ線駆動電圧の偏差を補正(解消)することができる例について説明する。
7.複数のICがカスケード接続された場合の構成と動作
7.1.ICのカスケード接続の例
図27は、液晶パネル(電気光学パネル)のデータ線を、カスケード接続された複数の集積回路装置によって駆動するための電気光学装置の構成例を示す図である。図27において、各集積回路装置(IC1〜ICn)は各々、電源インタフェースI/F(A)と、ホストインタフェースI/F(B)と、画像インタフェースI/F(C)と、を有する。
各集積回路装置(IC1〜ICn)における電源インタフェースI/F(A)には、電源回路405から、電源供給線L1を経由して電源電圧が供給される。また、各集積回路装置(IC1〜ICn)におけるホストインタフェースI/F(B)は、制御バスL2を介して、上位装置としてのCPU(ホストコンピュータ)400と接続される。また、各集積回路装置(IC1〜ICn)における画像インタフェースI/F(C)は、画像バスL3を介して、上位装置としてのLCDC(画像表示コントローラ)410と接続される。
7.2.カスケード接続された隣接するIC間の駆動電圧の偏差補正の概要
図28は、隣接する集積回路装置間の駆動電圧の偏差補正の概要を説明するための図である。カスケード接続された、隣接する2つのIC(IC1,IC2)を想定する。共通のドライバの駆動電圧に基づいて、IC1,IC2の各々で補正データを生成する。IC1で生成される補正データをCD1とし、IC2で生成される補正データをCD2とする。
IC1およびIC2の回路特性に差がないのであれば、補正データCD1およびCD2の値は同じになるはずである。しかし、例えば、IC1内のコンパレータのオフセットとIC2内のコンパレータのオフセットに差があると、そのことに起因して、補正データCD1,CD2の値に差が生じる。この場合、画像データ(DATA)にCD1を加えて得られる補正後データに基づいて生成される駆動電圧V(IC1)と、同じ画像データ(DATA)にCD2を加えて得られる補正後データに基づいて生成される駆動電圧V(IC2)との間に偏差ΔCDが生じる。この偏差ΔCDは、補正データCD1と補正データCD2の差分に相当する。
そこで、補正データCD1と補正データCD2を比較して、偏差ΔCDを求める。そして、例えば、IC2用の補正データCD2からΔCDを減算して、修正補正データMCD2を求める。IC2内で画像データ(DATA)の補正を行う場合、求められた修正補正データMCD2を用いる。このようにすれば、IC1から出力される駆動電圧V(IC1)と、IC2から出力される駆動電圧V(IC2)との間で差が生じない。このようにして、隣接するIC間の駆動電圧の偏差を補正(解消)することができる。隣接するIC間の駆動電圧の偏差を補正(解消)するモードを比較モードと称する。比較モードを行った後に、上述の1Hモードを実行することができる。また、上述のバーストモードを実行し、続いて比較モードを実行し、次に1Hモードを実行することができる。
図29は、隣接するIC間の駆動電圧の偏差を補正するための手順の一例を説明するための図である。隣接するIC間の駆動電圧の偏差は、例えば、以下の手順によって補正することができる。
すなわち、カスケード接続された、隣接する2つのIC(IC1,IC2)のうちの一方(IC1)において、補正対象のドライバ(LDRa)を駆動する。上述のとおり、ドライバ(LDRa)は、補正データレジスタ356と、補正回路としての加算器358(図29では不図示)と、D/A変換器DAC(図29では不図示)と、出力回路としてのオペアンプOPa(第1の実施形態におけるデータ線駆動回路)と、を有している。IC1内のコンパレータ180aによって駆動電圧と基準電圧を比較し、その比較結果に基づいて補正データCD1を生成し、その補正データCD1を、例えば、制御部(ゲートアレイGA)の内部に設けられる補正データメモリ101aに格納する(ステップST1)。
次に、IC1内のドライバLDRaの駆動電圧を、駆動電圧出力端子(第1端子)TA1および駆動電圧入力端子(第2端子)TA2を経由してIC2に入力する。入力された駆動電圧は、IC2内のコンパレータ180bに入力され、基準電圧VPと比較される(ステップST3)。
次に、コンパレータ180bの比較結果に基づいて補正データCD2が生成され、補正データCD2は、IC2の制御部(ゲートアレイGA)内に設けられる補正データメモリ101bに格納される(ステップST3)。
次に、IC2において、第2の実施形態で説明した補正データの退避動作を実行して、補正データCD2を、例えば、ホストインタフェースを経由してIC2外に退避させる。退避された補正データCD2は、例えばホストコンピュータ(CPU)400に転送され、例えば不揮発性メモリに保存される(ステップST4)。
次に、IC1において、第2の実施形態で説明した補正データの退避動作を実行して、補正データCD1を、例えば、ホストインタフェースを経由してIC1外に退避させる。退避された補正データCD1は、例えばホストコンピュータ(CPU)400に転送され、例えば不揮発性メモリに保存される(ステップST5)。
ホストコンピュータ(CPU)400は、補正データCD1とCD2を比較して、偏差ΔCDを求める(ステップST6)。次に、ホストコンピュータ(CPU)400は、第2の補正データCD2からΔCDを減算して、修正補正データMCD2を求める(ステップST7)。
ホストコンピュータ(CPU)400は、IC2が有する、第3の実施形態で説明した補正データの書き込み機能を利用して、修正補正データMCD2をIC2に転送する。修正補正データMCD2は、例えば、IC2の制御部(ゲートアレイGA)内に設けられる修正補正データメモリ103に格納される(ステップST8)。
この修正補正データMCD2を用いて、IC2において画像データの補正を行えば、IC1から出力されるデータ線駆動電圧は、IC2から出力されるデータ線駆動電圧と同じになり、したがって、隣接するIC間のデータ線駆動電圧の偏差が解消される。
IC2内の制御部(ゲートアレイGA)100bは、ホストコンピュータ(CPU)400から転送されてきた修正補正データMCD2を、修正前の補正データCD2と比較することによって、偏差ΔCDを知ることができる。したがって、IC2内の制御部(ゲートアレイGA)100bは、IC2内で画像データを補正する毎に、リアルタイムで生成された補正データCD2から偏差ΔCDを減算して修正補正データMCD2を得て、その修正補正データMCD2を用いて画像データを補正する。
このようにして、隣接するICの回路特性(例えばコンパレータの特性)の差に起因するデータ線駆動電圧のIC間の偏差を解消することができる。
以上の説明では、偏差ΔCDの演算や修正補正データMCD2の算出等をホストコンピュータ400が行っていたが、これらの処理を、IC1内の制御部100a(ゲートアレイGA)にて行うこともできる。この場合は、例えば、IC2が補正データCD2を、画像インタフェースを経由してIC1に転送する。IC1の制御部(ゲートアレイGA)100aは、受信した補正データCD2と、補正データメモリ101aに格納されている補正データCD1とを比較して、偏差ΔCDの演算や修正補正データMCD2の算出を行う。そして、IC1の制御部(ゲートアレイGA)100aは、修正補正データMCD2を画像インタフェースを経由してIC2に転送する。IC2は、画像インタフェースを経由して入力される修正補正データMCD2を、IC2の制御部(ゲートアレイGA)100bに設けられる修正補正データメモリ103に格納する。
図30は、隣接するIC間の駆動電圧の偏差を補正するための手順の他の例を説明するための図である。図29に示される例では、IC2が、隣接するIC1から出力される駆動電圧を受けると、その受けた駆動電圧をコンパレータ180bで比較し、その比較結果に基づいて補正データCD2を生成していたが、図30の例では、IC2は、補正データCD2を生成しない。
その代わりに、図30の例では、IC2にコンパレータ180bの比較結果を出力するための比較結果信号出力端子(第3端子)TA3が設けられている。また、IC1には、比較結果信号入力端子(第4端子)TA4が設けられている。
図30の例では、IC2におけるコンパレータ180bから出力される比較結果信号は、比較結果出力端子(第3端子)TA3から、IC1に向けて出力される。出力された比較結果信号は、比較結果入力端子(第4端子)TA4を経由してIC1に入力され、入力された比較結果信号は、IC1内の制御部(ゲートアレイGA)100aに転送される。すなわち、IC1には、IC1がIC2に向けて出力した駆動電圧に対応する比較結果信号が、IC2から戻されることになる。
この場合、例えば以下のような動作が実行される。すなわち、IC2から出力される駆動電圧の電圧レベルを変えていくと、ある電圧レベルで比較結果信号のレベルが反転する。IC1の制御部(ゲートアレイGA)100aにおける補正データ演算部102は、その比較結果信号が反転するときの駆動電圧の電圧レベルから、隣接するIC1関する補正データCD2を生成する。
続いて、IC1の制御部(ゲートアレイGA)100aにおける比較部105は、補正データCD1と補正データCD2を比較することによって偏差ΔCDを求める。次に、IC1の制御部(ゲートアレイGA)100aにおける修正補正データ生成部107は、本IC2用の修正補正データMCD2を求める。求められた修正補正データMCD2は、例えば、画像インタフェースを経由してIC2に向けて転送される。
転送されてきた修正補正データMCD2は、IC2の画像インタフェースを経由してIC2に入力され、IC2内で転送され、そして、修正補正データメモリ103に格納される。
IC2内の制御部(ゲートアレイGA)100bは、修正補正データMCD2を、修正前の補正データCD2と比較することによって、偏差ΔCDを知ることができる。したがって、IC2内の制御部(ゲートアレイGA)100bは、IC2内で画像データを補正する毎に、リアルタイムで生成された補正データCD2から偏差ΔCDを減算して修正補正データMCD2を得て、その修正補正データMCD2を用いて画像データを補正する。このようにして、隣接するICの回路特性(例えばコンパレータの特性)の差に起因するデータ線駆動電圧のIC間の偏差を解消することができる。
なお、図29の例では、IC1に駆動電圧出力端子(第1端子)TA1が設けられ、IC2に駆動電圧入力端子(第2端子)TA2が設けられているが、通常は、IC1にも駆動電圧入力端子(第2端子)TA2が設けられ、また、IC2にも、駆動電圧出力端子(第1端子)TA1が設けられる。一つのICは、カスケード接続されたときに、隣接するICに向けて駆動電圧を出力する場合もあれば、隣接するICから出力される駆動電圧を受ける場合もある。したがって、どちらの場合にも対応できるようにするのが望ましいからである。したがって、本実施形態の集積回路装置(IC)では、駆動電圧出力端子(第1端子)TA1の他に、駆動電圧入力端子(第2端子)TA2も有するのが一般的である。一つのICにおいては、駆動電圧出力端子(第1端子)TA1は、例えば、隣接する右側のICに対向する第1の辺に設けられ、駆動電圧入力端子(第2端子)TA2は、隣接する左側のICに対向する第2の辺(第1の辺とは反対側に位置する第2の辺)に設けられる。
図30の例でも同様に、IC1は、比較結果信号入力端子TA4の他に、比較結果信号出力端子TA3も有するのが一般的である。また、IC2は、比較結果信号出力端子TA3の他に、比較結果信号入力端子TA4も有するのが一般的である。
7.3.隣接するIC間の駆動電圧の偏差補正のための構成のバリエーション
図31〜図35は、隣接するIC間の駆動電圧の偏差補正のための構成のバリエーションを示す図である。
図31および図32の例では、IC1とIC2は共に、駆動電圧出力端子(第1端子)TA1および駆動電圧入力端子(第2端子)TA2を有し、また、IC1およびIC2は、各々、ホストインタフェース(300a1,300a2)を経由してCPU(ホストコンピュータ)400と接続される。
図31の例では、例えば、以下のような動作が実行される。まず、CPU400により、IC1およびIC2の双方にバーストモード(第1の実施形態参照)が指定される。IC1およびIC2の各々は、自IC用の補正データ(CD1およびCD2)を取得し、取得した補正データを、例えば、各IC内の補正データメモリに格納する(ステップ1)。
次に、CPU400から各ICに供給されるコマンドによって、IC1が送信側、ドIC2が受信側として設定される(ステップ2)。次に、CPU400から各ICに供給されるコマンドによって比較モードが指定される(ステップ3)。次に、IC1内のコンパレータと駆動電圧出力端子(第1端子)TA1とを結ぶスイッチがオンして駆動電圧を外部に出力するための経路が形成される(ステップ4)。
次に、IC1はVSYNCの後、例えば、IC1の端部に設けられている複数本のダミードライバ(図36を用いて後述)の出力のうちの一本の駆動電圧を、駆動電圧出力端子(第1端子)TA1から出力する。出力された駆動電圧は、IC2の駆動電圧入力端子(第2端子)TA2を経由してIC2に入力される(ステップ5)。
IC2は、駆動電圧入力端子(第2端子)TA2を経由して入力された駆動電圧を、IC2内のコンパレータで比較し、比較結果に基づいて補正データを求め、補正データを、例えば、補正データメモリに格納する(ステップ6)。複数回(例えば2回,4回,8回等)の比較の後、補正データメモリに格納されている補正データの平均を演算し、IC2における補正データCD2を取得し、その補正データCD2を、例えば、補正データメモリに再格納する(ステップ7)。
CPU40は、IC1およびIC2の各々のホストインタフェース300a1,300a2から、補正データCD1およびCD2を読み出し、読みだした補正データCD1,CD2を、第1インタフェースI/F1および第2インタフェースI/F2の各々を経由して受信する(ステップ8)。
次に、CPU400は、補正データCD1とCD2を比較して、偏差ΔCDを求め、補正データCD2からΔCDを減算して、修正補正データMCD2を求める(ステップ9)。次に、CPU400は、修正補正データMCD2を、第2インタフェースI/F2からIC2に向けて転送する。修正補正データMCD2は、ホストインタフェース300a2を経由してIC2に入力され、IC2内の修正補正データメモリに格納される(ステップ10)。
図32の例では、CPU400は、第1インタフェースI/F1のみを使用する。動作は、図31の例と同じである。
次に、図33の例について説明する。図33の例では、IC1の画像インタフェース300b1とIC2の画像インタフェース300b2は、画像バスによって接続されている。また、IC1のホストインタフェース300a1が、CPU400の第1インタフェースに接続されている。
CPU400は、IC1にコマンドを供給し、また、IC1を経由してIC2にコマンドを供給して、IC1およびIC2をバーストモード(第1の実施形態を参照)を指定する。IC1およびIC2の各々は、自IC用の補正データ(CD1およびCD2)を取得し、取得した補正データを、例えば、各IC内の補正データメモリに格納する。以下、図31の例で説明したステップ2〜ステップ7の動作と同様の動作が実行される。
次に、CPU40は、IC1から補正データCD1を読み出し、また、IC2の補正データCD2を、IC1を経由して読み出し、読みだした補正データCD1,CD2を、第1インタフェースI/F1を経由して受信する。
次に、CPU400は、補正データCD1とCD2を比較して、偏差ΔCDを求め、補正データCD2からΔCDを減算して、修正補正データMCD2を求める。次に、CPU400は、修正補正データMCD2を、第1インタフェースI/F1から出力する。修正補正データMCD2は、IC1経由でIC2に向けて転送される。修正補正データMCD2は、画像インタフェース300b2を経由してIC2に入力され、IC2内の修正補正データメモリに格納される。
図34の例では、シーケンス制御(上記のCPU400による命令)は、IC1内の制御部(例えばゲートアレイGA)が行い、CPU400は関与しない。
また、図35の例では、図30を用いて説明した動作が実行される。図35の例では、IC1の画像インタフェース300b1と、IC2の画像インタフェース300b2とは画像バスによって接続されている。シーケンス制御は、IC1内の制御部(例えばゲートアレイGA)が行う。
なお、上記の構成と動作は一例であり、本実施形態の内容が、上記の例に限定されるものではない。
7.4.ダミードライバ(ダミーライン)を利用する例
図36は、ダミードライバ(ダミーライン)を利用する例の構成と動作を説明するための図である。図36の例では、液晶パネル12のデータ線DLの駆動に用いられる複数の正規ドライバLDRna等の他に、データ線DLの駆動に用いられないダミードライバDMR1,DMR2が設けられている。
ダミードライバDMR1,DMR2の各々は、複数の正規ドライバのうちの、2つの駆動電圧出力端子(第1端子)TA1,TA5に最も近い位置に配置されている第1の終端正規ドライバ(図36の場合、LDRnaがこれに該当する)と、2つの駆動電圧出力端子TA1,TA5との間の空きスペースに配置されている。
IC1から隣接するIC2に向けて駆動電圧を出力する場合を想定する。このとき、駆動電圧の供給線の距離が長くなるほど、供給線に寄生する寄生容量の影響を受けて、駆動電圧の減衰や鈍りの程度が大きくなる。したがって、駆動電圧を出力するドライバLDRnaは、可能な限り駆動電圧出力端子(TA1,TA5)の近傍に設けられるのが望ましい。
但し、データ線の駆動に関係する正規ドライバは、例えば液晶パネル12の大きさ、データ線DLの位置、データ線DLの配列ピッチ等の影響を受けて、配置位置が制限される。
そこで、図36の例では、駆動電圧出力端子(TA1,TA5)に最も近い位置に配置されている第1の終端正規ドライバLDRnaよりも、さらに駆動電圧出力端子(TA1,TA5)寄りの位置に、少なくとも一つのダミードライバ(図36では2つのダミードライバDMR1,DMR2)を設け、これらのダミードライバDMR1,DMR2の駆動電圧を、駆動電圧出力端子TA1またはTA5を経由して、隣接するIC1に向けて選択的に出力することを可能としている。
ダミードライバDMR1,DMR2は、データ線DLの駆動に関係しないため、IC1内において、可能な限り駆動電圧出力端子TA1,TA5の近傍に自由に設けることができる。また、複数のダミードライバ(DMR1,DMR2)を設けておけば、例えば、異なるダミードライバからの各駆動電圧に基づいて、IC間の駆動電圧の偏差を実測することができ、偏差の測定精度を向上させることができる。
図36において、IC1内のスイッチSW100,SW101,SW103をオフし、スイッチSW2をオンし、また、IC2内のスイッチSW201をオンすれば、ダミードライバDMR1から出力される駆動電圧を、駆動電圧出力端子TA1ならびに駆動電圧入力端子TA2を経由して、IC2内のコンパレータ180bに入力することができる。
また、IC1内のスイッチSW100,SW101,SW102をオフし、スイッチSW103をオンし、また、IC2内のスイッチSW200をオンすれば、ダミードライバDMR2から出力される駆動電圧を、駆動電圧出力端子TA5ならびに駆動電圧入力端子TA6を経由して、IC2内のコンパレータ180bに入力することができる。
なお、各スイッチのオン/オフは、各IC内に設けられる制御部(GA)100a,100bによって制御される。
また、図36に示されるIC2において、コンパレータ180bは、駆動電圧入力端子TA2,TA6に最も近い位置に配置されている正規のドライバ(第2の終端正規ドライバLDR1b)よりも、さらに駆動電圧入力端子TA2,TA6寄りの位置に配置される。すなわち、コンパレータ180bは、第2の終端正規ドライバLDR1bと駆動電圧入力端子TA2,TA6との間の空きスペースに設けられる。これにより、駆動電圧入力端子TA2,TA6からコンパレータ180bに至るまでの配線長が短くなり、寄生容量の影響を低減することができる。
(第5の実施形態)
8.電子機器
8.1.プロジェクタ
図37に本実施形態の集積回路装置が適用されたプロジェクタ(電子機器)の構成例を示す。
プロジェクタ700(投写型表示装置)は、表示情報出力源710、表示情報処理回路720、ドライバ60(表示ドライバ)、液晶パネル12(広義には電気光学パネル)、クロック発生回路750及び電源回路760、不揮発性メモリ(退避された補正データを格納する格納部)420を含む。
表示情報出力源710は、ROM(Read Only Memory)及びRAM(Random Access Memory)、光ディスク装置等のメモリ、画像信号を同調して出力する同調回路等を含み、クロック発生回路750からのクロック信号に基づいて、所定フォーマットの画像信号等の表示情報を表示情報処理回路720に出力する。
表示情報処理回路720は、増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、或いはクランプ回路等を含むことができる。ドライバ60は、走査ドライバ(ゲートドライバ)及びデータドライバ(ソースドライバ)を含み、液晶パネル12(電気光学パネル)を駆動する。電源回路760は、上述の各回路に電力を供給する。
本発明の集積回路装置を使用することによって、より高精細な、多出力・多階調の電気光学装置を実現できる。また、電子機器の表示性能が向上し、また、表示性能に関する信頼性が向上する。
8.2.PDA
図38に、本実施形態の集積回路装置が適用されたPDA(電子機器)の構成例を示す。
PDA900(Personal Digital Assistants)は、カメラモジュール910、変復調部950、表示コントローラ40、ホスト940(ホストコントローラ、CPU)、操作入力部970、ドライバ60(表示ドライバ)、電源回路50、液晶パネル12(電気光学パネル)、不揮発性メモリ(退避された補正データを格納する格納部)420を含む。
カメラモジュール910は、CCDカメラを含み、CCDカメラで撮像した画像のデータを、例えばYUVフォーマットで表示コントローラ40に供給する。
ドライバ60は、走査ドライバ38(ゲートドライバ)、データドライバ20(ソースドライバ)を含む。走査ドライバ38は、液晶パネル12の有する複数の走査線(ゲート線)を駆動する。データドライバ20は、液晶パネル12の有する複数のデータ線(ソース線)を駆動する。
表示コントローラ40は、データドライバ20に対して例えばRGBフォーマットの階調データを供給し、走査ドライバ38に対して例えば水平同期信号を供給する。
電源回路50は、データドライバ20及びゲートドライバ38に駆動用の電源電圧を供給する。また表示パネル12の対向電極に、対向電極電圧VCOMを供給する。
ホスト940は、表示コントローラ40を制御する。またホスト940は、アンテナ960を介して受信された変調信号を、変復調部950で復調して階調データを生成した後、表示コントローラ40に供給する。ホスト940は、カメラモジュール910で生成された階調データを変復調部950で変調した後、アンテナ960を介して他の通信装置への送信を指示する。さらにホスト940は、操作入力部970からの操作情報に基づいて階調データの送受信処理、カメラモジュール910の撮像、表示パネル12の表示処理を行う。
本発明の集積回路装置を使用することによって、より高精細な、多出力・多階調の電気光学装置を実現できる。また、電子機器の表示性能が向上し、また、表示性能に関する信頼性が向上する。
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語と共に記載された用語(電気光学パネル、反転入力端子、非反転入力端子、階調電圧、VGMH、VGML等)は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また基準電圧生成回路、選択回路、サンプルホールド部、データ線駆動回路、階調生成アンプ、駆動アンプ、電気光学装置、電子機器等の構成、動作も本実施形態で説明したものに限定に限定されず、種々の変形実施が可能である。