JP4434035B2 - レベルシフト回路、それを用いた電気光学装置、および、電子機器 - Google Patents
レベルシフト回路、それを用いた電気光学装置、および、電子機器 Download PDFInfo
- Publication number
- JP4434035B2 JP4434035B2 JP2005045132A JP2005045132A JP4434035B2 JP 4434035 B2 JP4434035 B2 JP 4434035B2 JP 2005045132 A JP2005045132 A JP 2005045132A JP 2005045132 A JP2005045132 A JP 2005045132A JP 4434035 B2 JP4434035 B2 JP 4434035B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- logic
- logic inversion
- level
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Logic Circuits (AREA)
Description
を備えている。
また、本発明のレベルシフト回路では、論理反転回路とこの論理反転回路が出力する論理振幅に対応する電源とを接続する論理反転レベル設定手段により、論理反転レベルを変化させることができる。ここで、論理反転レベルとは、論理反転回路が出力信号の論理レベルを反転させるための入力信号に対する論理しきい値電圧である。論理反転回路は、入力信号の電圧が論理反転回路が有する論理反転レベルより低いときは、入力信号の論理レベルをLレベルであるとして出力信号をHレベルに駆動する。この一方で、入力信号の電圧が論理反転回路が有する論理反転レベルより高いときは、入力信号の論理レベルをHレベルであるとして出力信号をLレベルに駆動する。
ここで、レベルシフト回路の入力感度は、論理反転レベル設定手段が設定する論理反転レベルに基づいて定められる。したがって、論理レベル設定手段の設定により、容量素子の選択によって変動した入力感度を、論理反転レベル設定手段が補完することが可能となる。よって、一部の容量素子に欠陥が生じた場合に、欠陥のない容量素子のみを選択しても、入力感度の変動を抑えることができる。結果として、容量素子の一部に欠陥が生じても、レベルシフト回路の入力感度を定められた仕様の範囲内に調整することができ、製造歩留まりを向上させることができる。
この発明によれば、前記第1の論理反転回路および前記第2の論理反転回路のうちの少なくとも一つと前記第2の論理振幅に対応する電源とを接続する論理反転レベル設定手段が、接続の抵抗値を変えることにより、第1の論理反転レベルおよび/または第2の論理反転レベルを変化させることができる。したがって、レベルシフト回路の感度を変化させることができる。また、レベルシフト回路は複数の容量素子を備え、選択手段は入力端子と論理反転回路とを接続する容量素子を選択する。したがって、製造工程において容量素子に欠陥が生じた場合に、欠陥が生じない容量素子を選択することによりレベルシフト回路としての動作を行わせることができる。
ここで、論理レベル設定手段は、容量素子の選択によって変動した入力感度を補完することができるので一部の容量素子に欠陥が生じた場合に、欠陥のない容量素子のみを選択しても、入力感度の変動を抑えることができる。結果として、一部の容量素子に欠陥が生じたレベルシフト回路であっても、欠陥のない容量素子のみを選択して、入力感度を定められた仕様の範囲内に調整することができ、製造歩留まりを向上させることができる。
ここで、論理レベル設定手段が、容量素子の選択によって変動した入力感度を補完できるので、一部の容量素子に欠陥が生じた場合に、欠陥のない容量素子のみを選択しても、入力感度の変動を抑えることができる。結果として、一部の容量素子に欠陥が生じたレベルシフト回路であっても、入力感度を定められた仕様の範囲内に調整することができ、製造歩留まりを向上させることができる。
まず、本発明の第1実施形態であるレベルシフト回路100の構成について図を参照して説明する。
<1−1:構成>
この図において、入力端INは、変換前における第1の論理振幅としての低振幅の論理入力信号を入力するものであり、出力端OUTは、変換後における第2の論理振幅としての高振幅の論理出力信号を出力するものである。ここで、高振幅の論理出力信号の振幅に対応する電源として、負側(基準)の電源の電位をVSSと、正側の電源の電位をVDDと、それぞれ表記することにする。したがって、この電源から供給される電圧の下で動作するレベルシフト回路100から出力される高振幅の論理出力信号は、Lレベルに相当する低位側(基準)電位が略VSSとなり、Hレベルに相当する高位側電位が略VDDとなる。また、論理反転回路の例として、Pチャネル型トランジスタおよびNチャネル型トランジスタによる相補型トランジスタ回路を有するインバータ回路を図示して説明し、Pチャネル型トランジスタおよびNチャネル型トランジスタとして、Pチャネル型TFTおよびNチャネル型TFTの例で説明する。
コンデンサブロック110は、コンデンサ112、コンデンサ114、コンデンサ116、と選択手段112S、選択手段114S、選択手段116Sを備える。選択手段112S、選択手段114S、選択手段116Sは、例えば、アナログスイッチといったスイッチである。図の例では、選択手段112Sは、コンデンサ112に欠陥がある場合に欠陥のあるコンデンサを選択しないようにOFFとなる。
なお、選択手段112S、選択手段114S、選択手段116Sとして、アナログスイッチの代わりに、製造工程にてレーザカット可能な配線パターンとすることもできる。
選択手段114S並びに選択手段116Sも選択手段112Sと同様の構成を有する。選択手段112S、選択手段114S、選択手段116Sは入力端INとノードN110とを接続するコンデンサを選択する。
論理反転回路140は、バイアス電圧VBより高く設定された第1の論理反転レベルVHを基準としてコンデンサブロック110の他端の電圧を判定し、この他端の電圧の論理レベルを反転した出力信号を出力する。
論理反転回路150は、バイアス電圧VBより低く設定された第2の論理反転レベルVLを基準としてコンデンサブロック110の他端の電圧を判定し、この他端の電圧の論理レベルを反転した出力信号を出力する。
論理出力部135は、論理反転回路140と論理反転回路150の出力極性が一致することで第2の論理振幅を有する論理出力信号を反転する。この論理出力部135は、ナンド回路160、ノア回路170、論理反転回路180、および論理反転回路190を備えている。
論理反転回路120は、入力に対して、第1の論理反転レベルVHより低く且つ第2の論理反転レベルVLより高い第3の論理反転レベルを有する。論理反転回路120の入力と出力とは、ノードN110に共通に接続されているため、論理反転回路120の出力の電圧は第3の論理反転レベルとなり、この第3の論理反転レベルがバイアス電圧VBとなる。
レベルシフト回路100の各要素は、同一基板上に、同一の半導体製造プロセスにより形成されている。また、上述の各回路を構成するスイッチング素子としてのTFTが近接して配置されるよう形成される。
ナンド回路160の出力は、レベルシフト回路100の出力端OUTとなるとともに、論理反転回路180に接続され、論理反転回路180の出力は、ノア回路170の入力に接続されている。また、ノア回路170の出力は、論理反転回路190の入力に接続され、論理反転回路190の出力はナンド回路160の入力に接続されている。
論理出力部135は、ナンド回路160、ノア回路170、論理反転回路180、および、論理反転回路190により、論理反転回路140の判定結果および論理反転回路150の判定結果を保持する保持回路となっている。この保持回路は、論理反転回路140のLレベル信号によりセットされ、論理反転回路150のHレベル信号によりリセットされるRSフリップフロップである。
論理反転回路140は、相補型トランジスタ回路からなるインバータ回路であり、Pチャネル型TFT141およびNチャネル型TFT142を有する。
論理反転回路140の入力は、Pチャネル型TFT141およびNチャネル型TFT142のゲートに共通に接続される。Pチャネル型TFT141およびNチャネル型TFT142のドレイン同士も接続され、論理反転回路140の出力となる。
論理反転回路140の正側の電源端であるPチャネル型TFT141のソースは、論理反転レベル設定手段144を介してVDDレベルである正側の電源に接続されている。また、論理反転回路140の負側の電源端であるNチャネル型TFT142のソースは、論理反転レベル設定手段146を介してVSSレベルである負側の電源に接続されている。
論理反転レベル設定手段146も、論理反転レベル設定手段144と同様に構成される。
ここで、仮に、論理反転回路140の入力と出力とを接続したとすると、入力の電圧Viと出力の電圧Voとは等しく、第1の論理反転レベルVHの値となる。Pチャネル型TFT141およびNチャネル型TFT142は、このとき、飽和動作となる。(それぞれのTFTのドレイン−ソース間電圧Vds、ゲート−ソース間電圧Vgs、および、しきい値電圧Vtpとの間に、Vds>Vgs−Vtpの関係が成立する。)
ここで、VDDである正側の電源から、論理反転レベル設定手段144、Pチャネル型TFT141、Nチャネル型TFT142、および、論理反転レベル設定手段146を通過し、Vssである負側の電源に流れる電流をIdsとする。また、Vssレベルを基準として、論理反転レベル設定手段144と論理反転回路140との接続点の電圧をVdとし、論理反転回路140と論理反転レベル設定手段146との接続点の電圧をVsとすると、Pチャネル型TFT141のIdsについて次の近似式が成立する。
このようにして、論理反転レベル設定手段144、146は、論理反転回路140とVDDレベルまたはVSSレベルである電源との接続抵抗Rp、Rnを変化させることにより、論理反転回路140が有する第1の論理反転レベルVHを所定の値に設定する。
さらに、論理反転回路120のバイアス電圧VBについても同様に求めることができる。本実施形態の論理反転回路120は、論理反転レベル設定手段を介さず、電源に直接に接続されるため、TFTのしきい値として、Vtp’、Vtn’ではなく、Vtp、Vtnを用い以下の式で求めることができる。
具体的には、例えば、論理反転回路140、120、150のPチャネル型TFT141、121、151において、この順にゲート長を大きくし、他の寸法を同一にすることにより、係数を次式の関係に設定する。
また、論理反転回路140については、仮に、論理反転回路140および論理反転レベル設定手段144、146を単独で取出し入出力を接続した場合の、論理反転回路140の入出力特性の曲線と、VIN=VOUTの直線との交点により、第1の論理反転レベルVHが示される。論理反転回路140については、論理反転レベル設定手段144、146の接続抵抗Rp、Rnが0の場合の入出力特性が実線で示されている。ここで、論理反転レベル設定手段144の接続抵抗Rpを増加すると、入出力特性は、例えば実線の左側の破線のようになり、したがって、VIN=VOUTの直線との交点である、第1の論理反転レベルVHが小さくなる。この一方で、論理反転レベル設定手段146の接続抵抗Rnを増加すると、入出力特性は、例えば実線の右側の破線のようになり、したがって、VIN=VOUTの直線との交点である、第1の論理反転レベルVHは大きくなる。このように、論理反転レベル設定手段144、146の接続抵抗を変化させることにより、第1の論理反転レベルVHを変化させ、入力信号の状態に適した値に設定することができる。
論理反転回路150についても同様に、図4での論理反転回路150の入出力特性の曲線と、VIN=VOUTの直線との交点により、第2の論理反転レベルVLが示される。ここで、論理反転回路150の入出力特性および第2の論理反転レベルVLについても、論理反転回路140と同様、論理反転レベル設定手段154、156の接続抵抗を変化させることにより、第2の論理反転レベルVLを変化させ、入力信号の状態に適した値に設定することができる。変化した入出力特性の曲線は、論理反転回路140と同様に変化するものであり、図示を省略する。
なお、図4のグラフにおいて、VL < VB < VHの関係が示されている。
次に、レベルシフト回路100の動作について説明する。
図5は、この動作を説明するための図であって、レベルシフト回路100の各部における電圧波形を示す図である。
論理出力部135は、論理反転回路140と論理反転回路150との出力極性が一致することで、出力端OUTから出力される論理出力信号を反転するので、コンデンサブロック110の他端の電圧が、時とともにバイアス電圧VB近傍に戻ることにより、第1の論理反転レベルVHを下回ったり、逆に第2の論理反転レベルVLを超えたりしても、論理出力信号の出力が変化しない。したがって、変化の周期が長い入力信号に対しても、論理出力信号の出力を適切に追従させることができる。
レベルシフト回路100を含む回路を基板上に形成することにより製造する際、一部回路素子、特にコンデンサに欠陥が生じる場合がある。例えば、コンデンサ112の電極間が短絡した場合は、コンデンサブロック110全体が短絡するため、レベルシフト回路100が動作しなくなる。レベルシフト回路100では、選択手段112Sによって欠陥となったコンデンサ112を切り離すことによりレベルシフト回路100の動作は回復する。
これに対して、本実施形態によれば、バイアス電圧VBと第1の論理反転レベルVHと、第2の論理反転レベルVLとの相対的なばらつきを低減できる。以下、この動作について説明する。
この一方、論理反転回路120については、α”が設定されている。
レベルシフト回路100では、論理反転レベル設定手段によるだけでなく、αとα”とを異ならせることにより入力感度を調整している。
また、論理反転回路120が備えるPチャネル型TFT、および論理反転回路140が備えるPチャネル型TFT141は、同一の基板上に形成されているため、両者の特性のうち、しきい値電圧Vtp、Vtnは、基板間相互の製造プロセスのばらつきによる変動が大きい。しかし、同一基板上に近接して配置される論理反転回路120と140が備えるTFT同士では、それぞれのVtpの差、およびVtnの差は極めて小さい。このため、δ<<1の場合には、VH−VBの、VtpおよびVtnに対する依存度が極めて小さい。
したがって、αとα”との差は、TFTのゲートの形状寸法比に依存し、製造プロセスのばらつきによる影響が少なく、この結果、αとα”との差異に依存するレベルシフト回路100の入力感度もまた、製造プロセスのばらつきによる影響が小さい。
<2−1:構成>
図6は、本発明の第2実施形態のレベルシフト回路200の構成を示す回路図である。
本実施形態のレベルシフト回路200は、第1実施形態のレベルシフト回路100(図1参照)の構成に対し、低振幅の論理入力信号が入力されるコンデンサブロックを2個備えている点が異なる。
詳細には、レベルシフト回路200は、一端にて共通の論理入力信号が入力される、第1のコンデンサブロック210および第2のコンデンサブロック211と、コンデンサブロック210の他端に、第1のバイアス電圧VB1を供給する第1のバイアス回路としての3の論理反転回路としての論理反転回路220と、コンデンサブロック211の他端に、第1のバイアス電圧VB1と異なる第2のバイアス電圧VB2を供給する第2のバイアス回路となる第4の論理反転回路としての論理反転回路222と、第1の論理反転レベルVHを有する第1の論理反転回路としての論理反転回路240と、第2の論理反転レベルVLを有する第2の論理反転回路としての論理反転回路250と、論理反転回路240と電源とを接続する論理反転レベル設定手段244、246と、論理反転回路250と電源とを接続する論理反転レベル設定手段254、256と、を備えている。ここで、論理反転回路220、240、222、250は、それぞれ、相補型トランジスタ回路である。
コンデンサブロック210は、コンデンサ212、コンデンサ214、コンデンサ216、と選択手段212S、選択手段214S、選択手段216Sによって構成される。選択手段は例えばアナログスイッチである。例えば、図の例では選択手段212Sはコンデンサ212に欠陥がある場合にレベルシフト回路200にて使用しないようにOFFする。選択手段214S並びに選択手段216Sも選択手段212Sと同様に構成される。コンデンサ212、コンデンサ214、コンデンサ216は並列に接続されている。なお、コンデンサブロック211もコンデンサブロック210と同様に構成されている。
この他の構成については、第1実施形態と同一であり、説明を省略する。
論理反転回路220、222の出力はそれぞれの入力に接続されているため、論理反転回路220、222の入出力特性の曲線とVIN=VOUTの直線との交点の電圧により、それぞれのバイアス電圧VB1、VB2が示される。論理反転回路240、250の第1の論理反転レベルVHおよび第2の論理反転レベルVLについても、仮に、別個に取出して入出力を接続したと仮定すると、論理反転回路120と同様に、入出力特性の曲線と、VIN=VOUTの直線との交点により示される。ここで、論理反転回路240については、論理反転レベル設定手段244、246の接続抵抗Rp、Rnが0の場合の入出力特性が示されている。ここで、論理反転レベル設定手段244の接続抵抗Rpを増加すると、入出力特性の曲線は、図の左側の方へ移動し、したがって、VIN=VOUTの直線との交点である、第1の論理反転レベルVHが小さくなる。この一方で、論理反転レベル設定手段246の接続抵抗Rnを増加すると、入出力特性の曲線は、図の右側の方へ移動し、したがって、VIN=VOUTの直線との交点である、第1の論理反転レベルVHは大きくなる。このように、論理反転レベル設定手段244、246の接続抵抗を変化させることにより、第1の論理反転レベルVHを変化させ、入力信号の状態に適した値に設定することができる。
論理反転回路250についても同様に、図7での論理反転回路250の入出力特性の曲線と、VIN=VOUTの直線との交点により、第2の論理反転レベルVLが示される。ここで、論理反転回路250の入出力特性および、第2の論理反転レベルVLについても、論理反転回路240についてと同様に、論理反転レベル設定手段254、256の接続抵抗を変化させることにより、第2の論理反転レベルVLを変化させ、入力信号の状態に適した値に設定することができる。
なお、図7のグラフにおいて、VL < VB2、そしてVB1 < VHの関係が示されている。
次に、レベルシフト回路200の動作について説明する。
図8は、この動作を説明するための図であって、レベルシフト回路200の各部における電圧波形を示す図である。
コンデンサブロック210の一端に、入力端INから低振幅の論理入力信号が供給され、他端であるノードN210における電圧が第1の論理反転レベルVHを超えると、論理反転回路240の出力の信号はLレベルとなる。よって、ナンド回路260の出力信号はHレベルとなり、ノア回路270の出力信号もHレベルとなる。
一方で、ノードN211における電圧が第2の論理反転レベルVLを下回ると、論理反転回路250の出力の信号はHレベルとなる。よって、ノア回路270の出力の信号はLレベルとなり、ナンド回路260の出力の信号もLレベルとなる。
この結果、レベルシフト回路200の入力端INに供給された低振幅の論理入力信号に対応する高振幅の論理出力信号が出力端OUTから出力される。
レベルシフト回路200またはこれを含む回路を基板上に形成することにより製造する際、一部回路素子、特にコンデンサに欠陥が生じる場合がある。例えば、コンデンサ212の電極間が短絡した場合は、コンデンサブロック210全体が短絡するため、レベルシフト回路200全体が動作しなくなる。レベルシフト回路200では、選択手段212Sによって欠陥となったコンデンサ212を切り離す。その結果コンデンサブロック210はコンデンサとしての機能を回復し、レベルシフト回路200の動作は回復する。
レベルシフト回路200は、共通の論理入力信号が入力されるコンデンサブロック210、211を複数備え、コンデンサブロック210、211のそれぞれが、互いに独立したバイアス電圧および論理反転レベルの組み合わせに対応付けられる。すなわち、コンデンサブロック210をバイアス電圧VB1および第1の論理反転レベルVHの組み合わせに、そして、コンデンサブロック211をバイアス電圧VB2および第2の論理反転レベルVLの組み合わせに対応付けることができる。したがって、論理反転回路220、222、および論理反転回路240、250を構成する素子の特性を、それぞれのコンデンサブロック210、211ごとに独立に調整して、最適な論理反転レベルを設定することができる。例えば、バイアス電圧VB1とVB2とを独立に調節して、それぞれの第1の論理反転レベルVHおよびVLの近傍に設定することにより、入力感度を高感度とすることができる。
<3−1:構成>
図9は、本発明の第3実施形態のレベルシフト回路300の構成を示す回路図である。
本実施形態のレベルシフト回路300は、第1実施形態のレベルシフト回路100(図1参照)の構成に対し、制御手段310を備えている点が異なる。
この他の構成については、第1実施形態と同一であり、説明を省略する。
制御手段310は、コンデンサブロック110に含まれるコンデンサの欠陥に対応して選択手段112S、114S、116Sの選択を制御するとともに、論理反転レベル設定手段144、146、154、156を制御する。つまりコンデンサの選択と入力感度の変動の補完とを連動して制御する。
したがって、レベルシフト回路300は、制御手段310を備えることにより、コンデンサの欠陥への対応を容易に行うことができる。
<4−1:構成>
図10は、本発明の第4実施形態のレベルシフト回路の論理反転回路440および論理反転レベル設定手段444、446の構成を示す回路図である。
本実施形態のレベルシフト回路は、第1実施形態のレベルシフト回路100(図1および図2参照)の構成に対し、論理反転レベル設定手段444、446の抵抗値を生成する素子が抵抗素子の代わりにTFTである点が異なる。
この他の構成については、第1実施形態と同一であり、説明を省略する。
<4−2:動作・効果>
本実施形態によれば、論理反転レベル設定手段444、446の抵抗値を生成する素子としてTFTを用いることができる。
また、レベルシフト回路400では、論理反転レベル設定手段444、446を含む論理反転回路440が、バイアス電圧VBを供給する論理反転回路420と同様、TFTによる回路となるため、製造プロセスのばらつき等による電圧変動の傾向がより近似する。したがって、製造プロセスのばらつきによる、入力感度への影響を低減することができる。
ここで、仮に、論理反転レベル設定手段444を構成するTFT444R1が有効として選択された場合、このTFT444R1は不飽和動作となり、このとき論理反転レベル設定手段444の接続抵抗Rpは、次式に示すとおり求められる。
<5−1:構成>
図11は、本発明の第5実施形態のレベルシフト回路の論理反転回路540および論理反転レベル設定手段544、546の構成を示す回路図である。
本実施形態のレベルシフト回路は、第1実施形態のレベルシフト回路100(図1および図2参照)の構成に対し、論理反転レベル設定手段544、546の抵抗値を生成する素子が、抵抗素子の代わりにダイオードである点が異なる。
この他の構成については、第1実施形態と同一であり、説明を省略する。
<5−2:効果>
本実施形態によれば、論理反転レベル設定手段の抵抗値を生成する素子としてダイオードを用いることができる。
なお、本発明は前記実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
次に、上述した電気的構成に係る電気光学装置1の全体構成について図12および図13を参照して説明する。ここで、図12は、電気光学装置1の構成を示す斜視図であり、図13は、図12におけるA−A断面図である。液晶パネルは、画素電極等が形成されたガラスや半導体等の素子基板1151と、共通電極1158等が形成されたガラス等の透明な対向基板1152とを備え、これら素子基板1151および対向基板1152の間隙に液晶1155が封入されている。
上述した実施形態においては液晶を備えた電気光学装置を例示したが、液晶以外の電気光学物質を用いた電気光学装置にも本発明は適用される。電気光学物質とは、電気信号(電流信号または電圧信号)の供給によって透過率や輝度といった光学的特性が変化する物質である。例えば、有機EL(Electro Luminescent)や発光ポリマーなどのOLED素子を電気光学物質として用いた表示パネルや、着色された液体と当該液体に分散された白色の粒子とを含むマイクロカプセルを電気光学物質として用いた電気泳動表示パネル、極性が相違する領域ごとに異なる色に塗り分けられたツイストボールを電気光学物質として用いたツイストボールディスプレイパネル、黒色トナーを電気光学物質として用いたトナーディスプレイパネル、あるいはヘリウムやネオンなどの高圧ガスを電気光学物資として用いたプラズマディスプレイパネルなど各種の電気光学装置に対しても上記実施形態と同様に本発明が適用され得る。
次に、上述した実施形態および応用例に係る電気光学装置1を適用した電子機器について説明する。図14に、電気光学装置1を適用したモバイル型のパーソナルコンピュータの構成を示す。パーソナルコンピュータ2000は、表示ユニットとしての電気光学装置1と本体部2010を備える。本体部2010には、電源スイッチ2001およびキーボード2002が設けられている。この電気光学装置1は、製造工程においてコンデンサの欠陥が生じた場合にも適切に対応することが可能なレベルシフト回路を備えるので、製造歩留まりを向上することができる。
Claims (8)
- 論理入力信号が入力される入力端子と、
複数の容量素子と、
前記容量素子のうち少なくとも1つを選択する選択手段と、
入力の一端が、前記選択手段により選択された容量素子を介して前記入力端子と接続される論理反転回路と、
前記論理反転回路と当該論理反転回路が出力する論理振幅に対応する電源とを接続し、前記論理反転回路が入力に対して有する論理反転レベルを設定する論理反転レベル設定手段と、
を備えることを特徴とするレベルシフト回路。 - 論理入力信号が入力される入力端子と、
複数の容量素子と、
前記複数の容量素子のうち少なくとも1つを選択する選択手段と、
前記選択手段により選択された容量素子を介して前記入力端子と接続されるノードと、
前記ノードに接続された入力に対して、第1の論理反転レベルを有する第1の論理反転回路、および、前記ノードに接続された入力に対して第2の論理反転レベルを有する第2の論理反転回路を含み、前記第1の論理反転回路と前記第2の論理反転回路の出力極性が一致することで第2の論理振幅を有する論理出力信号を反転する論理出力回路と、
前記ノードに入力の一端と出力が接続され、前記ノードに接続された入力に対して前記第1の論理反転レベルよりも低く且つ前記第2の論理反転レベルよりも高い第3の論理反転レベルを有する第3の論理反転回路と、
前記第1の論理反転回路および前記第2の論理反転回路のうちの少なくとも一つと前記第2の論理振幅に対応する電源とを接続し、前記少なくとも一つの論理反転回路が有する論理反転レベルを設定する論理反転レベル設定手段と、
を備えることを特徴とするレベルシフト回路。 - 論理入力信号が入力する入力端子と、
第1の複数の容量素子と、
前記第1の複数の容量素子のうち少なくとも1つを選択する第1の選択手段と、
第2の複数の容量素子と、
前記第2の複数の容量素子のうち少なくとも1つを選択する第2の選択手段と、
前記第1の選択手段が選択した容量素子を介して入力端子と接続される第1のノードと、
前記第2の選択手段が選択した容量素子を介して入力端子と接続される第2のノードと、
前記第1のノードに接続された入力に対して、第1の論理反転レベルを有する第1の論理反転回路、および、前記第2のノードに接続された入力に対して第2の論理反転レベルを有する第2の論理反転回路を含み、前記第1の論理反転回路と前記第2の論理反転回路の出力極性が一致することで第2の論理振幅を有する論理出力信号を反転する論理出力回路と、
前記第1のノードに入力の一端と出力が接続され、前記第1のノードに接続された入力に対して、第1の論理反転レベルよりも低い第3の論理反転レベルを有する第3の論理反転回路と、
前記第2のノードに入力の一端と出力が接続され、前記第2のノードに接続された入力に対して、第2の論理反転レベルよりも高い第4の論理反転レベルを有する第4の論理反転回路と、
前記第1の論理反転回路、前記第2の論理反転回路、前記第3の論理反転回路、前記第4の論理反転回路のうちの少なくとも一つと前記第2の論理振幅に対応する電源とを接続し、前記論理反転回路が有する論理反転レベルを設定する論理反転レベル設定手段と、
を備えることを特徴とするレベルシフト回路。 - 請求項1から請求項3のいずれかのレベルシフト回路であって、前記選択手段の選択ならびに前記論理反転レベル設定手段の設定を制御する制御手段を備え、
前記制御手段は、前記選択手段の選択による入力感度の変動を補完するように前記論理反転レベル設定手段を制御する、
ことを特徴とするレベルシフト回路。 - 請求項1から4に記載のレベルシフト回路であって、
前記論理レベル設定手段が、抵抗値を有する複数の回路素子と、
当該複数の回路素子のうち有効となる回路素子を選択する回路素子選択手段と、
を備えたことを特徴とするレベルシフト回路。 - 請求項5に記載のレベルシフト回路であって、
前記回路素子が、トランジスタであることを特徴とするレベルシフト回路。 - 請求項1から6のいずれかに記載のレベルシフト回路を備える電気光学装置。
- 請求項7記載の電気光学装置を備える電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005045132A JP4434035B2 (ja) | 2005-02-22 | 2005-02-22 | レベルシフト回路、それを用いた電気光学装置、および、電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005045132A JP4434035B2 (ja) | 2005-02-22 | 2005-02-22 | レベルシフト回路、それを用いた電気光学装置、および、電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006237683A JP2006237683A (ja) | 2006-09-07 |
JP4434035B2 true JP4434035B2 (ja) | 2010-03-17 |
Family
ID=37044902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005045132A Expired - Fee Related JP4434035B2 (ja) | 2005-02-22 | 2005-02-22 | レベルシフト回路、それを用いた電気光学装置、および、電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4434035B2 (ja) |
-
2005
- 2005-02-22 JP JP2005045132A patent/JP4434035B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006237683A (ja) | 2006-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4096948B2 (ja) | レベルシフト回路、それを用いた電気光学装置、および、電子機器 | |
US8284151B2 (en) | Semiconductor device | |
US8988402B2 (en) | Output circuit, data driver, and display device | |
US8102357B2 (en) | Display device | |
US11158250B2 (en) | Pixel compensation circuit, method for driving the same, display panel, and display device | |
JP5464180B2 (ja) | 電気光学装置の駆動回路、電気光学装置および電子機器 | |
US8581894B2 (en) | Output circuit, data driver and display device | |
JP2008225142A (ja) | 電気光学装置、駆動回路および電子機器 | |
CN105427792A (zh) | 像素补偿电路及驱动方法、显示面板和显示装置 | |
US20050156858A1 (en) | Driving circuit of liquid crystal display | |
US8619014B2 (en) | Liquid crystal display device | |
WO2019237716A1 (en) | Shift register unit, shift register and driving method, and display apparatus | |
JP4434036B2 (ja) | レベルシフト回路、それを用いた電気光学装置、および、電子機器 | |
JP4665525B2 (ja) | レベルシフタ、レベルシフタの駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 | |
JP4434035B2 (ja) | レベルシフト回路、それを用いた電気光学装置、および、電子機器 | |
US7782291B2 (en) | Driving circuit of liquid crystal display | |
TWI767353B (zh) | Oled畫素補償電路、oled顯示器及資訊處理裝置 | |
JP2006287198A (ja) | 半導体回路、電気光学装置の駆動回路および電子機器 | |
KR100597312B1 (ko) | 액정표시장치용 저전력 소스 드라이버 | |
JP3988163B2 (ja) | 液晶表示装置におけるソース駆動回路 | |
JP2009162982A (ja) | 電気光学装置、駆動回路、駆動方法および電子機器 | |
JP2015002497A (ja) | 静電保護回路、電気光学装置および電子機器 | |
JP2003288063A (ja) | アクティブマトリクス基板及びアクティブマトリクス液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070227 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091208 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091221 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140108 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |