JP2008225142A

JP2008225142A - 電気光学装置、駆動回路および電子機器

Info

Publication number: JP2008225142A
Application number: JP2007064503A
Authority: JP
Inventors: Katsunori Yamazaki; 克則山崎
Original assignee: Epson Imaging Devices Corp
Current assignee: Epson Imaging Devices Corp
Priority date: 2007-03-14
Filing date: 2007-03-14
Publication date: 2008-09-25
Anticipated expiration: 2027-03-14
Also published as: CN101266744A; KR100927932B1; US7903072B2; US20080224982A1; KR20080084591A; JP4367509B2; TWI396159B; TW200903409A; CN101266744B

Abstract

【課題】データ線をデマルチプレクサ方式で駆動する場合に、額縁サイズを大きくさせな
い。
【解決手段】データ線１１４は３列毎にグループ化されている。ＴＦＴ５２、５４は、デ
ータ線１１４の各々に設けられ、このうち、ＴＦＴ５２のソース電極がグループ毎に共通
接続され、ドレイン電極がデータ線１１４に接続され、また、ＴＦＴ５４のソース電極は
データ線１１４に接続され、ドレイン電極がグループ毎に共通接続されている。データ信
号出力回路３２は、選択された走査線と各グループにおいて選択された列のデータ線との
交差に対応するサブ画素の階調に応じた電圧の信号を各グループのそれぞれに出力する。
ここで、選択された列のデータ線１１４は、ＴＦＴ５４を介してオペアンプ３４の反転入
力端に接続されるので、オペアンプ３４は、当該データ線１１４の電圧がデータ信号出力
回路により出力された信号の電圧に一致するように制御する。
【選択図】図１

Description

本発明は、デマルチプレクサを用いて、データ線を駆動する技術に関する。

近年では、例えば携帯電話やナビゲーションシステムなどの電子機器において、表示画
像の高精細化が進行している。高精細化は、走査線の行数およびデータ線の列数を増加さ
せて画素数を増加させることによって達成することができるが、その際、表示パネルとの
接続が問題となる。例えば縦３２０×横２４０ドットのカラー表示を行う場合、表示パネ
ルの横方向には、２４０×３色分の計７２０列のデータ線が必要となるが、表示画像サイ
ズが小型であると、データ線のピッチはＣＯＧ（chip on glass）等の限界を下回ってし
まい、各データ線にそれぞれデータ信号を供給するＸドライバを接続することができなく
なってしまう。
そこで、上記表示パネルでいえば７２０列のデータ線を例えば３列毎にグループ化し、
各グループに属する３列のデータ信号を時分割で供給する一方で、３列のデータ線を１列
ずつ選択して供給するデマルチプレクサを、表示パネルにおける画素スイッチング素子と
共通プロセスによって形成した、いわゆるハイブリッド方式が提案されている（例えば特
許文献１参照）。このハイブリッド方式では、デマルチプレクサの入力端子数は、データ
線数の１／３となり、接続ピッチが緩和されるので、Ｘドライバを表示パネルに実装する
ことが容易となる。
なお、上記特許文献１では、デマルチプレクサの入力端子数をデータ線数の１／２とし
た例が記載されている。
特開平６−１３８８５１号公報（例えば図１参照）

しかしながら、デマルチプレクサを構成するスイッチング素子をトランジスタで形成す
る場合、当該トランジスタのオン抵抗を下げるために、大きなトランジスタサイズを必要
となる。特に、移動度の低いアモルファス・シリコン型の薄膜トランジスタで形成する場
合には、極めて大きなトランジスタサイズが必要となる。デマルチプレクサが形成される
領域は表示に寄与する領域の外側であるので、いわゆる額縁サイズが大きくなって、表示
パネルを組み込んだ電子機器の外観デザインに制約を与えてしまう。
本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、データ線
をデマルチプレクサ方式で駆動する場合に、額縁サイズが大きくならない電気光学装置、
駆動回路および電子機器を提供することにある。

上記目的を達成するために、本発明に係る電気光学装置の駆動回路は、複数行の走査線
と、ｍ（ｍは２以上の整数）列毎にグループ化された複数列のデータ線と、前記複数行の
走査線と前記複数列のデータ線との交差に対応して設けられ、各々は、前記走査線が選択
されたときに前記データ線の電圧に応じた階調となる画素と、を備え、前記複数行のうち
一の走査線が選択されたときに、前記複数列のデータ線をそれぞれ駆動する電気光学装置
の駆動回路であって、前記複数列のデータ線の各々に設けられ、一端がグループ毎に共通
接続され、他端がデータ線に接続された第１トランジスタと、前記複数列のデータ線の各
々に設けられ、一端がデータ線に接続され、他端がグループ毎に共通接続された第２トラ
ンジスタと、前記一の走査線が選択されたときに、各グループに属するｍ列のデータ線を
所定の順番で選択して、選択したデータ線に対応する第１および第２トランジスタにおけ
る一端および他端間をそれぞれ導通状態にさせる制御回路と、前記一の走査線と各グルー
プにおいて選択された列のデータ線との交差に対応する画素の階調に応じた電圧のデータ
信号を、各グループのそれぞれに出力するデータ信号出力回路と、前記各グループに対応
して設けられ、各々は、導通状態の前記第２トランジスタの一端の電圧が、前記データ信
号出力回路により出力されたデータ信号の電圧よりも低ければ、前記第１トランジスタの
一端に供給する電圧を高くし、前記データ信号の電圧よりも高ければ、前記第１トランジ
スタの一端に供給する電圧を低くする演算増幅回路と、を具備することを特徴とする。本
発明によれば、演算増幅回路は、第２トランジスタの一端の電圧が、データ信号出力回路
から出力されるデータ信号の電圧と一致するように、第１トランジスタの一端に供給する
電圧を制御する。このため、第１トランジスタにおける一端および他端間のオン抵抗が高
くても、階調に応じた電圧のデータ信号を正しくデータ線に供給することが可能となる。

本発明において、前記演算増幅回路の非反転入力端には、前記データ信号出力回路によ
るデータ信号が供給され、前記第２トランジスタの他端の共通接続部分が、当該演算増幅
回路の反転入力端に接続され、前記演算増幅回路の出力端が、前記第１トランジスタの一
端の共通接続部分に接続された構成としても良く、この構成において、前記演算増幅回路
における出力端と非反転入力端との間に抵抗素子を介挿しても良い。
また、本発明において、前記演算増幅回路の非反転入力端には、前記データ信号出力回
路によるデータ信号が供給され、当該演算増幅回路の出力端が、前記第１トランジスタの
一端の共通接続部分に接続され、前記演算増幅回路の各々に抵抗素子および第１スイッチ
が設けられ、前記抵抗素子は、前記演算増幅回路における出力端と非反転入力端との間に
介挿され、前記第１スイッチは、前記第２トランジスタの他端の共通接続部分と前記演算
増幅回路の反転入力端との間で、各グループにおいて一のデータ線が選択される期間のう
ち、先方期間でオフし、後方期間でオンする構成としても良い。この構成により、演算増
幅回路は、先方期間においてデータ信号の電圧バッファ回路として機能し、後半期間にお
いて、データ線の電圧がデータ信号の電圧に一致させる負帰還制御を実行する。
さらに、前記演算増幅回路の各々に対し、さらに第２スイッチが設けられ、前記第２ス
イッチは、前記演算増幅回路の出力端と前記第２トランジスタの他端の共通接続部分との
間で、前記先方期間でオンし、前記後方期間でオフする構成としても良い。この構成によ
り、前半期間において、演算増幅回路が電圧バッファ回路として機能するとともに、演算
増幅回路の出力端が、第１および第２トランジスタの並列経路を介して、データ線に接続
されるので、演算増幅回路の出力端とデータ線との間の抵抗を小さくすることができ、ま
た、後半期間において、演算増幅回路は、上記負帰還制御を実行する。
なお、前記演算増幅回路の各々に対し、さらに補助スイッチが設けられ、前記補助スイ
ッチは、前記演算増幅回路の出力端と反転入力端との間で、前記先方期間でオンし、前記
後方期間でオフする構成としても良い。
また、本発明は、電気光学装置のデータ線駆動回路のみならず、電気光学装置としても
、当該電気光学装置を有する電子機器としても概念することが可能である。

以下、本発明の実施の形態について図面を参照して説明する。

＜第１実施形態＞
図１は、本発明の第１実施形態に係る電気光学装置の構成を示す図である。
この図に示されるように、この電気光学装置１は、制御回路１０、Ｙドライバ２０、Ｘ
ドライバ３０および表示パネル１００に大別される。
このうち、表示パネル１００では、特に図示しないが素子基板と対向基板とが、互いに
電極形成面が対向するように、一定の間隙を保って貼り合わせられるとともに、この間隙
に液晶を封入された構成となっている。なお、素子基板には、半導体チップであるＹドラ
イバ２０およびＸドライバ３０が、ＣＯＧ（chip on glass）技術等により実装される。
また、Ｙドライバ２０、Ｘドライバ３０および表示パネル１００には、制御回路１０から
各種の制御信号がＦＰＣ（flexible printed circuit）基板等を介して供給される。

表示パネル１００は、デマルチプレクサ等が形成される領域と表示を行う領域とに分け
られる。表示を行う領域では、本実施形態において３２０行の走査線１１２が行（Ｘ）方
向に延在するように設けられ、また、３列毎にグループ化された７２０（＝２４０×３）
列のデータ線１１４が列（Ｙ）方向に延在するように、かつ、各走査線１１２と互いに電
気的な絶縁を保つように設けられている。
サブ画素（画素）１１０は、３２０行の走査線１１２と７２０列のデータ線１１４との
交差に対応するように、それぞれ設けられている。このうち、同一行の走査線１１２と同
一のグループに属する３列のデータ線１１４との交差に対応した３つのサブ画素１１０は
、それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）であり、これら３つのサブ画素１１０によって
１つのドットが表現される。したがって、本実施形態では、サブ画素１１０が、縦３２０
行×横７２０列で、それぞれマトリクス状に配列することになり、ドットでみれば、縦３
２０行×横２４０列のカラー表示を行うことになる。

ここで便宜的に、ドットの列（グループ）を一般化して説明するために、１以上２４０
以下の整数「ｊ」を用いると、図１において左から数えて（３ｊ−２）列目、（３ｊ−２
）列目および（３ｊ）列目のデータ線１１４は、それぞれｊ番目のブロックに属し、かつ
、Ｒ、Ｇ、Ｂの系列である、ということになる。

サブ画素１１０の構成について図２を参照して説明する。図２は、サブ画素１１０の電
気的な構成を示す図であり、ｉ行目の走査線１１２と、ｊ番目のグループに属する３列の
データ線１１４との交差に対応する３つのサブ画素１１０の構成が示されている。なお、
「ｉ」は、サブ画素１１０が配列する行（走査線１１２の行）を一般的に示す場合の記号
であって、本実施形態では１以上３２０以下の整数である。

図２に示されるように、３つのサブ画素１１０は電気的には互いに同一構成であり、そ
れぞれ、画素スイッチング素子たるｎチャネル型の薄膜トランジスタ（thin film transi
stor：以下単に「ＴＦＴ」と略称する）１１６と液晶容量１２０と蓄積容量１３０とを有
する。
このうち、ＴＦＴ１１６のゲート電極はｉ行目の走査線１１２に接続される一方、その
ソース電極はデータ線１１４に接続され、そのドレイン電極は液晶容量１２０の一端であ
る画素電極１１８に接続されている。
また、液晶容量１２０の他端はコモン電極１０８に接続されている。このコモン電極１
０８は、対向基板に形成されて画素電極１１８に液晶を介して対向するとともに、表示パ
ネル１００における全てのサブ画素１１０にわたって共通であって、本実施形態では時間
的に一定の電圧Ｖcomが印加されている。したがって、液晶容量１２０は、画素電極１１
８およびコモン電極１０８で液晶１０５を挟持した構成となる。
なお、各サブ画素１１０には、それぞれに対応する色、すなわち、Ｒ、Ｇ、Ｂのいずれ
かのカラーフィルタが設けられ、液晶容量１２０は、保持した電圧の実効値に応じて透過
率が変化する。例えば、本実施形態において、液晶容量１２０は、電圧実効値が低くなる
につれて、透過光量が多くなるノーマリーホワイトモードに設定されている。

このような構成のサブ画素１１０において、ｉ行目の走査線１１２が、しきい値以上の
電圧Ｖdd（選択電圧）になると、ＴＦＴ１１６のソース・ドレイン電極が導通（オン）状
態になる。このオン状態において、例えば（３ｊ−２）列目のデータ線１１４に、コモン
電極１０８への印加電圧Ｖcomと比較して、ｉ行（３ｊ−２）列のサブ画素の階調（明る
さ）に応じた電圧だけ高位（正極性）または低位（負極性）の電圧が供給されると、当該
電圧は、ＴＦＴ１１６を経由して当該サブ画素の画素電極１１８に印加されるので、液晶
容量１２０には、画素電極１１８に印加された電圧とコモン電極１０８への印加電圧Ｖco
mとの差電圧が充電されることになる。
ｉ行目の走査線１１２が、しきい値を下回る電圧ゼロ（非選択電圧）になると、ＴＦＴ
１１６のソース・ドレイン電極が非導通（オフ）状態になるが、ＴＦＴ１１６がオン状態
のときに液晶容量１２０に充電された電圧は、そのまま保持されることになる。
したがって、液晶容量１２０では、ＴＦＴ１１６がオン状態のときに画素電極１１８に
印加された電圧とコモン電極１０８への印加電圧Ｖcomとの差電圧に応じた実効値を保持
することになって、当該実効値に応じた透過率（明るさ）となる。

なお、ＴＦＴ１１６がオフ状態となったとき、オフ抵抗が理想的に無限大とはならない
ので、液晶容量１２０に蓄積された電荷が少なからずリークする。このオフリークを低減
するために、次のような蓄積容量１３０がサブ画素毎に形成されている。すなわち、蓄積
容量１３０の一端は、画素電極１１８（ＴＦＴ１１６のドレイン電極）に接続される一方
、その他端は、全サブ画素にわたって容量線に共通接続されている。本実施形態において
、容量線は、コモン電極１０８と同じ電圧Ｖcomに保たれているので、結局のところ、図
２に示されるように、液晶容量１２０と蓄積容量１３０とは、ＴＦＴ１１６のドレイン電
極および電圧Ｖcomの給電線との間において並列接続された構成と等価になる。
容量線の電圧は、コモン電極への電圧ＬＣcomと異ならせても良い。また、コモン電極
への印加電圧および容量線の電圧は、時間的に一定とするのではなく、高位・低位側に切
り替える構成としても良い。

また、液晶１０５に直流成分が印加されると劣化するので、コモン電極１０８の電圧Ｖ
comに対して画素電極１１８に印加すべき電圧（データ信号の電圧）を、高位および低位
で交互に切り替える。このため、画素電極１１８の電圧極性（書込極性）については、電
圧Ｖcomに対して高位となる場合を正極性とし、低位となる場合を負極性としている。こ
のように、書込極性については電圧Ｖcomを基準とするが、電圧については特に説明のな
い限り、論理レベルのＬレベルに相当する接地電位Ｇndを電圧ゼロの基準としている。
マトリクス状に配列するサブ画素を１フレームの期間に対して書込極性をどのように切
り替えるかについては、走査線毎（行反転）、データ線毎（列反転）、サブ画素毎（ドッ
ト反転）、フレーム毎（フレーム反転）など様々な種類があり、いずれも適用可能である
が、本実施形態では、説明の便宜上、フレーム毎の極性反転としている。

説明を図１に戻すと、Ｙドライバ２０は、制御回路１０による制御にしたがって１、２
、３、４、…、３２０行目の走査線１１２を、この順番で水平走査期間（Ｈ）毎に順番に
選択するとともに、選択した走査線１１２にＨレベルに相当する電圧Ｖddを、それ以外の
走査線１１２にＬレベルに相当するゼロ電圧（接地電位Ｇnd）を、それぞれ走査信号とし
て供給する走査線駆動回路である。
便宜上、１、２、３、４、…、３２０行目の走査線１１２に供給される走査信号を、そ
れぞれＧ1、Ｇ2、Ｇ3、Ｇ4、…、Ｇ320と表記し、特に行番目を特定しないで一般的に説
明する場合には、上述したｉを用いてＧiと表記する。

制御回路１０は、１行分の走査線１１２が選択される水平走査期間（Ｈ）を３分割した
期間Ｓ毎に、各グループにおけるＲ、Ｇ、Ｂ系列のデータ線１１４の選択を示す選択信号
Ｓel-R、Ｓel-G、Ｓel-Bを、この順番で排他的にＨレベルとする。

Ｘドライバ３０は、データ信号出力回路３２と、各ブロックに対応して設けられたオペ
アンプ３４（演算増幅回路）および抵抗素子３６の対とを有する。
このうち、データ信号出力回路３２は、次のような電圧のデータ信号を制御回路１０に
よる制御にしたがって出力するものである。すなわち、データ信号出力回路３２は、Ｙド
ライバ２０によって選択された走査線１１２と、各ブロックにおける３列のデータ線１１
４のうち、選択信号Ｓel-R、Ｓel- G、Ｓel-Bで指定されたデータ線との交差に対応する
サブ画素１１０の階調に応じた電圧のデータ信号を出力するものである。
ここで便宜的に、１〜２４０番目のブロックに対応して出力されるデータ信号を、ｄ1
〜ｄ240と表記する。なお、各ブロックに対応して出力されるデータ信号について、ブロ
ックの番目を特定しないで一般的に説明する場合には、上述したｊを用いてｄjと表記す
る。

各ブロックに対応して設けられるオペアンプ３４は、非反転入力端（＋）と反転入力端
（−）との電圧が一致するように出力端から電圧を出力するものである。例えばｊ番目の
ブロックに対応するオペアンプ３４は、次のような接続となっている。
すなわち、ｊ番目のオペアンプ３４では、非反転入力端（＋）にデータ信号ｄjが供給
され、反転入力端（−）が、後述するようにｊ番目のブロックにおけるＴＦＴ５４の共通
ドレイン電極に接続され、さらに、出力端が、ｊ番目のブロックにおけるＴＦＴ５２の共
通ソース電極に接続されて、当該出力端と反転入力端（−）との間に抵抗素子３６が介挿
されている。

７２０列のデータ線１１４の各々には、それぞれＴＦＴ５２、５４の１組が設けられて
いる。このうち、ＴＦＴ５２（第１トランジスタ）は、オペアンプ３４の出力端から出力
される信号（出力信号）を、各ブロックに属する３列のデータ線１１４に分配するもので
あって、デマルチプレクサを構成する。
詳細には、ｊ番目のブロックに属する３つのＴＦＴ５２は、そのソース電極が当該ブロ
ックのオペアンプ３４の出力端に共通接続され、そのドレイン電極がデータ線１１４の一
端にそれぞれ接続されている。また、各ブロックにおいてＲ系列のＴＦＴ５２のゲート電
極は、選択信号Ｓel-Rを供給する信号線に接続され、Ｇ、Ｂ系列のＴＦＴ５２のゲート電
極は、選択信号Ｓel-G、Ｓel-Bを供給する信号線にそれぞれ接続されている。

一方、ＴＦＴ５４（第２トランジスタ）は、ブロックにおいて選択されたデータ線１１
４をオペアンプ３４の反転入力端（−）に接続するものである。詳細には、ｊ番目のブロ
ックに属する３つのＴＦＴ５４の各々は、そのソース電極がデータ線１１４の一端にそれ
ぞれ接続され、そのドレイン電極が共通接続されて、その接続点がｊ番目のブロックに対
応するオペアンプ３４の反転入力端（−）に接続されている。
なお、Ｘドライバ３０が、表示パネル１００にＣＯＧ実装される場合、両者の接続点は
、図１において○印で示した部分となる。

次に、電気光学装置１の動作について説明する。図３は、その動作を説明するためのタ
イミングチャートである。
まず、走査信号Ｇ1〜Ｇ320は、各フレームの期間にわたって水平走査期間（Ｈ）毎に順
番に排他的にＨレベルとなる。ここで、１フレームの期間は、約１６．７ミリ秒（６０Ｈ
ｚの逆数）であって、１〜３２０行のすべてのサブ画素１１０に対して、階調に応じた電
圧を書き込むのに要する期間である。
走査信号Ｇ1〜Ｇ320のうち、行を特定しないで一般化するために、ｉ行目の走査線に供
給される走査信号ＧiがＨレベルとなる水平走査期間（Ｈ）について説明すると、同図に
示されるように、制御回路１０は、当該水平走査期間（Ｈ）にわたって選択信号Ｓel-R、
Ｓel-G、Ｓel-Bを、この順番で期間Ｓ毎に排他的にＨレベルとする。
ここで、ｉ行目の走査線に供給される走査信号ＧiがＨレベルとなる期間において、選
択信号Ｓel-RがＨレベルになったとき、データ信号出力回路３２は、ｊ番目のブロックに
対応するデータ信号ｄjを、ｉ行目の走査線１１２とｊ番目のブロックにおけるＲ系列の
データ線１１４との交差に対応するサブ画素１１０の階調に応じた電圧であって、かつ、
正極性または負極性の一方の電圧とするが、ここでは正極性の電圧とする。

一方、選択信号Ｓel-RがＨレベルになると、各ブロックにおけるＲ系列のデータ線１１
４に対応するＴＦＴ５２、５４は、いずれもソース・ドレイン電極間が導通状態になる。
このため、ｊ番目のブロックでいえば、当該ブロックにおけるオペアンプ３４の出力端
が、オン状態のＴＦＴ５２を介してｊ番目のブロックにおけるＲ系列のデータ線１１４に
接続されるとともに、当該Ｒ系列のデータ線１１４が、オン状態のＴＦＴ５４を介してオ
ペアンプ３４の反転入力端（−）に接続される。
これにより、当該Ｒ系列のデータ線１１４に印加された電圧がオペアンプ３４の反転入
力端（−）に帰還されるので、当該ｊ番目のブロックにおけるオペアンプ３４は、当該Ｒ
系列のデータ線１１４に印加された電圧が非反転入力端（＋）に供給されるデータ信号ｄ
jの電圧と一致するように制御する。
詳細には、導通状態にあるＴＦＴ５４は抵抗として機能するので、例えばｊ番目のオペ
アンプ３４は、抵抗として機能するＴＦＴ５４と抵抗素子３６とともに、ＴＦＴ５４を介
して検出されたＲ系列のデータ線１１４の電圧が非反転入力端（＋）に供給されたデータ
信号ｄjの電圧よりも低ければ、出力端の電圧を高め、反対に、Ｒ系列のデータ線１１４
の電圧がデータ信号ｄjの電圧よりも高ければ、出力端の電圧を低める。したがって、Ｒ
系列のデータ線１１４に印加される電圧は、データ信号ｄjの電圧と一致する地点で均衡
する。

走査信号ＧiがＨレベルになると、ｉ行目の走査線１１２にゲート電極が接続されたＴ
ＦＴ１１６のすべてがオンするので、ｊ番目のブロックのオペアンプ３４による出力信号
は、当該ｊ番目のＲ系列のデータ線１１４およびオンしたＴＦＴ１１６を介して、ｉ行目
の走査線１１２とｊ番目のブロックにおけるＲ系列のデータ線１１４との交差に対応する
Ｒのサブ画素１１０の画素電極１１８に印加される。これにより、当該Ｒのサブ画素の液
晶容量１２０には、コモン電極１０８の電圧Ｖcomとデータ信号ｄjの電圧との差、すなわ
ち、当該Ｒのサブ画素の階調に応じた電圧が書き込まれる。

次に、選択信号Ｓel-G、Ｓel-Bの順にＨレベルになったとき、Ｘドライバ３０は、デー
タ信号ｄjを、ｉ行目の走査線１１２とｊ番目のブロックのうちＧ、Ｂ系列のデータ線１
１４との交差に対応するＧ、Ｂのサブ画素１１０の階調に応じた正極性電圧とする。これ
により、データ信号ｄjと等しくなるように制御された電圧が、ｊ番目のブロックにおけ
るＧ、Ｂ系列のデータ線１１４に順番に供給され、当該Ｇ、Ｂのサブ画素の液晶容量１２
０には、それぞれ当該Ｇ、Ｂのサブ画素の階調に応じた電圧が書き込まれる。
これにより、ｉ行目の走査線１１２とｊ番目のブロックを構成するＲ、Ｇ、Ｂ系列のデ
ータ線１１４との交差に対応する３つのサブ画素には、階調に応じた電圧が順番に書き込
まれたことになる。
ここでは、ｊ番目のブロックに対応した３つのサブ画素について書込動作について説明
したが、走査信号ＧiがＨレベルとなる期間においては、ｉ行目であって、１、２、３、
…、２４０番目のブロックに対応するサブ画素１１０についても同様な書込動作が同時並
行的に実行される。

さらに、ここではｉ行目の走査線１１２に位置する画素１行分についての書込動作につ
いて説明したが、実際には、１フレームの期間にわたって走査信号Ｇ1〜Ｇ320が順番にＨ
レベルとなるから、画素１行分についての書込動作は、１、２、３、…、３２０行目の順
番で実行されることになる。
加えて、次のフレームにおいても、同様な書き込み動作が、１、２、３、…、３２０行
目の順番で実行されるが、このとき、液晶に対する書込極性は反転、すなわち、前フレー
ムにおいて正極性であれば、次フレームでは負極性に反転される。これにより、液晶容量
１２０に対する書込極性は、１フレーム毎に保持電圧が反転（交流駆動）されるので、直
流成分の印加による液晶１０５の劣化が防止されることとなる。

なお、図３では、走査信号ＧiがＨレベルとなる水平走査期間（Ｈ）において、ｊ番目
のブロックに対応して出力されるデータ信号ｄjの電圧変化が示されている。
当該水平走査期間（Ｈ）におけるデータ信号ｄjの電圧は、正極性書込であれば、ノー
マリーホワイトモードにおいて最も暗い状態に相当する電圧Ｖb(+)から最も明るい状態に
相当する電圧Ｖw(+)までの範囲で、負極性書込であれば、最も暗い状態に相当する電圧Ｖ
b(-)から最も明るい状態に相当する電圧Ｖw(-)までの範囲で、それぞれコモン電極１０８
の電圧Ｖcomからサブ画素の階調に応じた差を有する電圧となる。
階調の差に応じた電圧は、図３において正極性であれば↑で、負極性であれば↓で、そ
れぞれ示されている。ここで、（ｉ、ｊ−Ｒ）は、ｉ行目の走査線とｊ番目のブロックに
おけるＲ系列のデータ線との交差に対応するサブ画素という意味であり、同様に（ｉ、ｊ
−Ｇ）、（ｉ、ｊ−Ｂ）は、ｉ行目の走査線とｊ番目のブロックにおけるＧ、Ｂ系列のデ
ータ線との交差に対応するサブ画素という意味である。
また、正極性電圧Ｖw(+)と負極性電圧Ｖw (-)とは、それぞれ電圧Ｖcomを中心にして、
互いに対称の関係にある。正極性電圧Ｖb(+)と負極性電圧Ｖb(-)とについても同様である
。

なお、図３におけるデータ信号ｄjの電圧の縦スケールは、論理信号（Ｈレベルが電源
電圧Ｖdd、Ｌレベルが電位Ｇnd）の電圧波形と比較して拡大してある。後述する図５にお
いても同様である。

このように本実施形態によれば、デマルチプレクサを構成するＴＦＴ５２のオン抵抗が
高くても、データ線１１４の電圧は、データ信号出力回路３２から出力されるデータ信号
ｄjの電圧に一致するように、ＴＦＴ５４を介したオペアンプ３４により負帰還制御され
るので、ＴＦＴ５２のトランジスタサイズを大きくする必要がなくなる。
ここで、本実施形態では、ＴＦＴ５４が別途必要となるが、このＴＦＴ５４の目的は、
データ線１１４の電圧をオペアンプ３４の反転入力端（−）に負帰還するためであり、そ
のオン状態におけるソース・ドレイン電極間の抵抗値（オン抵抗値）は、抵抗素子３６の
抵抗値よりも小さければ良く、ゼロに近づける必要はない。すなわち、ＴＦＴ５４のオン
抵抗値をＲs、抵抗素子３６の抵抗値をＲfとすると、データ線１１４の電圧とデータ信号
ｄjの電圧(Ｖ0とする)との差電圧をＶ1とすると、オペアンプ３４の出力電圧は、Ｖ0−（
Ｒf／Ｒs）Ｖ1となり、Ｒf／Ｒs＞１であれば、補償電圧が重畳される。このため、本実
施形態では、ＴＦＴ５２、５４を形成するために広い領域は要求されないので、額縁サイ
ズが広くさせないで済むのである。

本実施形態において、抵抗素子３６が存在しない場合には、次のような不都合が考えら
れる。すなわち、抵抗素子３６が存在しない場合、データ信号出力回路３２からデータ信
号が出力されたときに、なんらかの理由（例えばタイミングのズレなど）によってＴＦＴ
５２、５４がオフしていると、データ線１１４の電圧が帰還されないので、オペアンプ３
４の出力端からは、当該データ信号の電圧から乖離したオープン利得電圧が出力されてし
まう。そこで、本実施形態では、データ信号出力回路３２からデータ信号が出力されたと
きであって、ＴＦＴ５２、５４がオフしているときには、オペアンプ３４を、非反転入力
端（＋）に供給されたデータ信号の電圧を係数「＋１」で増幅する電圧バッファ回路とし
て機能させるために、抵抗素子３６を、オペアンプ３４の出力端と反転入力端（−）との
間に介挿しているのである。

＜第２実施形態＞
上述した第１実施形態では、データ信号出力回路３２が階調に応じた電圧のデータ信号
を出力する期間Ｓの全域にわたって、オペアンプ３４は、上述した負帰還制御を実行する
構成とした。
データ線１１４は、様々な容量が寄生するので、それ自体で電圧保持性を有する。この
ため、ｉ行目の走査線が選択される水平走査期間（Ｈ）でデータ線１１４に対し階調に応
じた電圧を供給する直前において、当該データ線１１４は、１行前の（ｉ−１）行目の表
示内容に応じた電圧に保持されている。したがって、当該ｉ行目が選択される水平走査期
間（Ｈ）にて階調に応じた電圧を印加する際にデータ線１１４の電圧変化が大きくなる場
合がある。このような場合にオペアンプ３４に対して負帰還制御をさせると、オペアンプ
３４の消費電流が大きくなったり、発振が発生したりするなどの動作不良を招きやすくな
る。
そこで、このような動作不良の発生を抑えた第２実施形態について説明する。

図４は、第２実施形態に係る電気光学装置の構成を示すブロック図である。
この図において、第１実施形態（図１参照）と相違する点は、第１に、制御回路１０が
信号Ｆaを出力する点と、第２に、オペアンプ３４毎にスイッチ３８、４２が設けられて
いる点とである。
第２実施形態について、この相違点を中心に説明すると、まず、制御回路１０は、図５
に示されるように、水平走査期間（Ｈ）を３分割した期間Ｓの前半期間でＨレベルとし、
後半期間でＬレベルとした信号Ｆaを出力する。
次に、スイッチ３８（第１スイッチ）は、信号ＦaをＮＯＴ回路１５で論理反転した信
号がＨレベルである場合（信号ＦaがＬレベルである場合）にオンし、ＮＯＴ回路１５に
よる論理反転信号がＬレベルである場合（信号ＦaがＨレベルである場合）にオフするも
のであり、ＴＦＴ５４の共通ドレイン電極とオペアンプ３４の反転入力端（−）との間に
介挿されている。また、スイッチ４２（補助スイッチ）は、信号ＦaがＨレベルである場
合にオンし、信号ＦaがＬレベルである場合にオフするものであり、オペアンプ３４の出
力端と反転入力端（−）との間に介挿されている。

ここで、例えば選択信号Ｓel-RがＨレベルになって、信号ＦaがＨレベルであると、図
６の（ａ）に示されるように、Ｒ系列のデータ線１１４に対応するＴＦＴ５２、ＴＦＴ５
４がオンし、スイッチ３８がオフ、スイッチ４２がオンするので、オペアンプ３４の反転
入力端（−）は、データ線１１４ではなく、当該オペアンプ３４の出力端に接続される。
これにより、オペアンプ３４は、出力端からデータ信号出力回路３２から出力されたデー
タ信号の電圧をバッファリングする、という単なる電圧バッファ回路として機能する。
このため、データ線１１４の電圧は、電圧バッファ回路として機能するオペアンプ３４
による出力電圧にされて、データ信号の電圧に近づくことになる。

次に、選択信号Ｓel-RがＨレベルの状態で、信号ＦaがＬレベルに変化すると、図６の
（ｂ）に示されるように、Ｒ系列のデータ線１１４に対応するＴＦＴ５２、ＴＦＴ５４が
オン状態を保ったまま、スイッチ３８がオン、スイッチ４２がオフするので、オペアンプ
３４の反転入力端（−）は、オン状態のＴＦＴ５４を介して当該Ｒ系列のデータ線１１４
に接続される。これにより、第１実施形態と同様に、データ線１１４は、データ信号出力
回路３２から出力されたデータ信号の電圧に一致するように負帰還制御される。

このように、第２実施形態では、負帰還制御の直前において、データ線１１４は、電圧
バッファ回路として機能するオペアンプ３４によってデータ信号の電圧に近づき、この後
、ＴＦＴ５４のオンよって、データ信号出力回路３２から出力されたデータ信号の電圧に
一致するように負帰還制御されるので、選択の切り替えによってデータ線１１４の電圧変
化が大きくなる場合であっても、オペアンプ３４の消費電流が大きくなったり、発振が発
生したりするなどの動作不良の発生を抑えることが可能となる。

＜第３実施形態＞
次に、第３実施形態に係る電気光学装置について図７を参照して説明する。
この図において、第２実施形態（図４参照）と相違する点は、オペアンプ３４毎に、ス
イッチ４０が設けられている点である。
そこで、第３実施形態について、この相違点を中心に説明すると、スイッチ４０（第２
スイッチ）は、信号ＦaがＨレベルである場合にオンし、信号ＦaがＬレベルである場合に
オフするものであり、オペアンプ３４の出力端と、ＴＦＴ５４の共通ドレイン電極との間
に介挿されている。

ここで、例えば選択信号Ｓel-RがＨレベルになって、信号ＦaがＨレベルであると、図
８の（ａ）に示されるように、Ｒ系列のデータ線１１４に対応するＴＦＴ５２、ＴＦＴ５
４がオンし、第２実施形態と同様にスイッチ３８がオフ、スイッチ４２がオンするので、
オペアンプ３４は単なる電圧バッファ回路として機能する。さらに、スイッチ４０がオン
するので、オペアンプ３４の出力端とデータ線１１４との間は、オン状態にあるＴＦＴ５
２を介したルートに加えて、ＴＦＴ５４というルートで並列に接続される。
このため、オペアンプ３４の出力端とデータ線１１４との間の抵抗値は、ＴＦＴ５２を
介したルートのみの状態と比較して、下がることになる。このため、データ線１１４は、
電圧バッファ回路として機能するオペアンプ３４によって、より短期間のうちに、データ
信号出力回路から出力されるデータ信号の電圧に近づく、または、達することになる。

なお、選択信号Ｓel-RがＨレベルの状態で、信号ＦaがＬレベルに変化すると、図８の
（ｂ）に示されるように、Ｒ系列のデータ線１１４に対応するＴＦＴ５２、ＴＦＴ５４が
オン状態を保ったまま、スイッチ３８がオン、スイッチ４０、４２がオフするので、第２
実施形態における図６の（ｂ）と同様となる。すなわち、ＴＦＴ５４のオンによって、デ
ータ線１１４は、データ信号出力回路３２から出力されたデータ信号の電圧となるように
負帰還制御される。

ＴＦＴ５２、５４におけるソース電極・ドレイン電極は、信号の入力側・出力側という
意味で区別しているが、第３実施形態のＴＦＴ５４については、オペアンプが電圧バッフ
ァ回路として機能する期間と、データ線１１４の電圧がデータ信号出力回路の出力電圧と
一致させる負帰還制御の期間とで、信号の入力・出力側との概念が逆転する。また、ＴＦ
Ｔ５２、５４は、いずれの実施形態においても、スイッチとして機能するのみであるから
、ソース電極・ドレイン電極で区別することなく、一端・他端で概念することが可能であ
る。

上述した第２および第３実施形態において、オペアンプ３４を電圧バッファ回路として
機能させる場合に、スイッチ４２によって、当該オペアンプ３４の出力端と反転入力端（
−）とを短絡させているが、抵抗素子３６の抵抗値が小さければ、スイッチ４２は省略可
能である。
ただし、抵抗素子３６の抵抗値Ｒfが、ＴＦＴ５４のオン状態における抵抗値Ｒsよりも
小さくなると、Ｒf／Ｒs＞１を満たさなくなる。このため、スイッチ４２を省略する場合
に抵抗素子３６の抵抗値Ｒsについては、電圧バッファ回路として機能させるために小さ
くすべき、という観点と、ＴＦＴ５４のオン抵抗値Ｒsよりもに高くすべき、という観点
との２点を考慮する必要がある。
換言すれば、スイッチ４２を設ける構成は、この２点を考慮しないで済むのである。

また、第２および第３実施形態において、オペアンプ３４を電圧バッファ回路として機
能させる期間と、データ線１１４の電圧がデータ信号出力回路の出力電圧と一致させる負
帰還制御の期間とを連続させた構成であったが、両期間を時間的に不連続としても良い。

なお、各実施形態では、説明の便宜上、制御回路１０が選択信号Ｓel-R、Ｓel-G、Ｓel
-Bを出力する構成としたが、これらの選択信号は、データ信号出力回路３２の動作と直接
関連するので、選択信号を出力する回路を、データ信号出力回路３２に内蔵させる、また
は、Ｘドライバ３０に別途に設ける構成としても良い。
各実施形態では、１つのグループを構成するデータ線列数「ｍ」を「３」とした場合で
説明したが、本発明では「２」以上であれば良い。
Ｘドライバ３０を表示パネル１００にＣＯＧ実装する場合の接続点数は、従来技術と比
べると、グループ数の２倍である「４８０」に増えるが、これは、１つのグループを構成
するデータ線列数「ｍ」を増やすことで対処可能である。例えば、データ線総列数が「７
２０」である場合に、１つのグループを構成するデータ線列数を「６」にすると、接続点
数を「２４０」に減少させることができる。

上述した各実施形態では、１フレームの期間毎に書込極性を反転したが、その理由は、
液晶容量１２０を交流駆動するために過ぎないので、その反転周期は２フレームの期間以
上の周期であっても良い。
さらに、液晶容量１２０はノーマリーホワイトモードとしたが、電圧無印加状態におい
て暗い状態となるノーマリーブラックモードとしても良い。また、Ｒ（赤）、Ｇ（緑）、
Ｂ（青）に加えて、別の色（例えばシアン（Ｃ））を追加し、これらの４色のサブ画素で
１ドットを構成して、色再現性を向上させる構成としても良いし、カラーフィルタを設け
ないで、単なる白黒表示としても良い。
また、選択信号Ｓel-R、Ｓel-G、Ｓel-Bを、排他的にＨレベルにする例を示したが、例
えば、走査線毎に極性反転する場合には、選択信号Ｓel-R、Ｓel-G、Ｓel-Bを、まず、す
べてＨレベルにした後、選択信号Ｓel-R、Ｓel-G、Ｓel-Bを排他的にＨレベルにしても良
い。これにより、まず、すべてのデータ線をサブ画素に書き込む極性の電圧にすることが
できる。特に、第２および３実施形態においては、各オペアンプ３４を電圧バッファ回路
として使用する期間において、すべてのデータ線をサブ画素へ書き込む極性の電圧にする
ことで、Ｒ、Ｇ、Ｂ系列毎のバッファ期間が共用されるので、負期間制御に用いる期間を
それだけ延長することができる。このため、精度の良い電圧書き込みが高速オペアンプで
なくても可能となるのである。

上述した説明では、書込極性の基準をコモン電極１０８に印加される電圧Ｖcomとして
いるが、これは、ＴＦＴ１１６が理想的なスイッチとして機能する場合であり、実際には
、ＴＦＴ１１６のゲート・ドレイン電極間の寄生容量に起因して、オンからオフに状態変
化するときにドレイン電極（画素電極１１８）の電位が低下する現象（プッシュダウン、
突き抜け、フィールドスルーなどと呼ばれる）が発生する。液晶の劣化を防止するため、
液晶容量１２０については交流駆動としなければならないが、コモン電極１０８への印加
電圧Ｖcomを書込極性の基準として交流駆動すると、プッシュダウンのために、負極性書
込による液晶容量１２０の電圧実効値が、正極性書込による実効値よりも若干大きくなっ
てしまう（ＴＦＴ１１６がｎチャネルの場合）。このため、実際には、書込極性の基準電
圧とコモン電極１０８の電圧ＬＣcomとを別々とし、詳細には、書込極性の基準電圧を、
プッシュダウンの影響が相殺されるように、電圧ＬＣcomよりも高位側にオフセットして
設定するようにしても良い。

＜電子機器＞
次に、上述した実施形態に係る電気光学装置１を表示装置として有する電子機器につい
て説明する。図９は、いずれかの実施形態に係る電気光学装置１を用いた携帯電話１２０
０の構成を示す図である。
この図に示されるように、携帯電話１２００は、複数の操作ボタン１２０２のほか、受
話口１２０４、送話口１２０６とともに、上述した電気光学装置１を備えるものである。
なお、電気光学装置１のうち、表示パネル１００に相当する部分以外の構成要素について
は外観としては現れない。
なお、電気光学装置１が適用される電子機器としては、図９に示される携帯電話の他に
も、デジタルスチルカメラや、フォトストレージ、ノートパソコン、液晶テレビ、ビュー
ファインダ型（または、モニタ直視型）のビデオレコーダ、カーナビゲーション装置、ペ
ージャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ
端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の
表示装置として、上述した電気光学装置１が適用可能であることは言うまでもない。

本発明の第１実施形態に係る電気光学装置の構成を示す図である。同電気光学装置におけるサブ画素の構成を示す図である。同電気光学装置の動作を示すタイミングチャートである。本発明の第２実施形態に係る電気光学装置の構成を示す図である。同電気光学装置の動作を示すタイミングチャートである。同電気光学装置の動作を示す図である。本発明の第３実施形態に係る電気光学装置の構成を示す図である。同電気光学装置の動作を示す図である。実施形態に係る電気光学装置を適用した携帯電話の構成を示す図である。

符号の説明

１…電気光学装置、１０…制御回路、２０…Ｙドライバ、３０…Ｘドライバ、３４…オペ
アンプ、３６…抵抗素子、３８、４０、４２…スイッチ、５２、５４…ＴＦＴ、１００…
表示パネル、１０５…液晶、１０８…コモン電極、１１０…サブ画素、１１２…走査線、
１１４…データ線、１１６…ＴＦＴ、１１８…画素電極、１２０…液晶容量、１２００…
携帯電話

Claims

複数行の走査線と、
ｍ（ｍは２以上の整数）列毎にグループ化された複数列のデータ線と、
前記複数行の走査線と前記複数列のデータ線との交差に対応して設けられ、各々は、前
記走査線が選択されたときに前記データ線の電圧に応じた階調となる画素と、
を備え、
前記複数行のうち一の走査線が選択されたときに、前記複数列のデータ線をそれぞれ駆
動する電気光学装置の駆動回路であって、
前記複数列のデータ線の各々に設けられ、一端がグループ毎に共通接続され、他端がデ
ータ線に接続された第１トランジスタと、
前記複数列のデータ線の各々に設けられ、一端がデータ線に接続され、他端がグループ
毎に共通接続された第２トランジスタと、
前記一の走査線が選択されたときに、各グループに属するｍ列のデータ線を所定の順番
で選択して、選択したデータ線に対応する第１および第２トランジスタにおける一端およ
び他端間をそれぞれ導通状態にさせる制御回路と、
前記一の走査線と各グループにおいて選択された列のデータ線との交差に対応する画素
の階調に応じた電圧のデータ信号を、各グループのそれぞれに出力するデータ信号出力回
路と、
前記各グループに対応して設けられ、各々は、導通状態の前記第２トランジスタの一端
の電圧が、前記データ信号出力回路により出力されたデータ信号の電圧よりも低ければ、
前記第１トランジスタの一端に供給する電圧を高くし、前記データ信号の電圧よりも高け
れば、前記第１トランジスタの一端に供給する電圧を低くする演算増幅回路と、
を具備することを特徴とする電気光学装置の駆動回路。
前記演算増幅回路の非反転入力端には、前記データ信号出力回路によるデータ信号が供
給され、
前記第２トランジスタの他端の共通接続部分が、当該演算増幅回路の反転入力端に接続
され、
前記演算増幅回路の出力端が、前記第１トランジスタの一端の共通接続部分に接続され
た
ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
前記演算増幅回路における出力端と非反転入力端との間に抵抗素子を介挿した
ことを特徴とする請求項２に記載の電気光学装置の駆動回路。
前記演算増幅回路の非反転入力端には、前記データ信号出力回路によるデータ信号が供
給され、
当該演算増幅回路の出力端が、前記第１トランジスタの一端の共通接続部分に接続され
、
前記演算増幅回路の各々に抵抗素子および第１スイッチが設けられ、
前記抵抗素子は、前記演算増幅回路における出力端と非反転入力端との間に介挿され、
前記第１スイッチは、前記第２トランジスタの他端の共通接続部分と前記演算増幅回路
の反転入力端との間で、各グループにおいて一のデータ線が選択される期間のうち、先方
期間でオフし、後方期間でオンする
ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
前記演算増幅回路の各々に対し、さらに第２スイッチが設けられ、
前記第２スイッチは、前記演算増幅回路の出力端と前記第２トランジスタの他端の共通
接続部分との間で、前記先方期間でオンし、前記後方期間でオフする
ことを特徴とする請求項４に記載の電気光学装置の駆動回路。
前記演算増幅回路の各々に対し、さらに補助スイッチが設けられ、
前記補助スイッチは、
前記演算増幅回路の出力端と反転入力端との間で、前記先方期間でオンし、前記後方期
間でオフする
ことを特徴とする請求項４または５に記載の電気光学装置の駆動回路。
複数行の走査線と、
ｍ（ｍは２以上の整数）列毎にグループ化された複数列のデータ線と、
前記複数行の走査線と前記複数列のデータ線との交差に対応して設けられ、各々は、前
記走査線が選択されたときに前記データ線の電圧に応じた階調となる画素と、
前記複数行の走査線を所定の順番で選択する走査線駆動回路と、
前記複数行のうち一の走査線が選択されたときに、前記複数列のデータ線をそれぞれ駆
動するデータ線駆動回路と、
を有し、
前記データ線駆動回路は、
前記複数列のデータ線の各々に設けられ、一端がグループ毎に共通接続され、他端がデ
ータ線に接続された第１トランジスタと、
前記複数列のデータ線の各々に設けられ、一端がデータ線に接続され、他端がグループ
毎に共通接続された第２トランジスタと、
前記一の走査線が選択されたときに、各グループに属するｍ列のデータ線を所定の順番
で選択して、選択したデータ線に対応する第１および第２トランジスタにおける一端およ
び他端間をそれぞれ導通状態にさせる制御回路と、
前記一の走査線と各グループにおいて選択された列のデータ線との交差に対応する画素
の階調に応じた電圧のデータ信号を、各グループのそれぞれに出力するデータ信号出力回
路と、
前記各グループに対応して設けられ、各々は、導通状態の前記第２トランジスタの一端
の電圧が、前記データ信号出力回路により出力されたデータ信号の電圧よりも低ければ、
前記第１トランジスタの一端に供給する電圧を高くし、前記データ信号の電圧よりも高け
れば、前記第１トランジスタの一端に供給する電圧を低くする演算増幅回路と、
を具備することを特徴とする電気光学装置。
請求項７に記載の電気光学装置を備えることを特徴とする電子機器。