JP2004235793A - 出力選択装置 - Google Patents
出力選択装置 Download PDFInfo
- Publication number
- JP2004235793A JP2004235793A JP2003019854A JP2003019854A JP2004235793A JP 2004235793 A JP2004235793 A JP 2004235793A JP 2003019854 A JP2003019854 A JP 2003019854A JP 2003019854 A JP2003019854 A JP 2003019854A JP 2004235793 A JP2004235793 A JP 2004235793A
- Authority
- JP
- Japan
- Prior art keywords
- output
- operational amplifier
- signal
- selection device
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】コストの増加を招くことなく、入力−出力間の信号レベルの変動を抑えることができ、かつミュートや複数出力が可能な出力選択装置を提供する。
【解決手段】非反転入力端子に信号を入力する演算増幅器ＯＰ１と、複数の出力端子ＯＵＴ１〜ＯＵＴｎと、外部信号ｃｈ１〜ｃｈｎに応じて演算増幅器ＯＰ１の出力信号を出力端子ＯＵＴ１〜ＯＵＴｎ各々に伝達するか否かを各出力端子毎に切り換えるアナログスイッチＳＷ１Ａ〜ＳＷｎＡと、演算増幅器ＯＰ１の出力信号が伝達される出力端子が入力する信号を外部信号ｃｈ１〜ｃｈｎに応じて演算増幅器ＯＰ１の反転入力端子に帰還するアナログスイッチＳＷ１Ｂ〜ＳＷｎＢと、ミュート時に演算増幅器ＯＰ１の出力をその反転入力端子に帰還するアナログスイッチＳ１とを備える出力選択装置。
【選択図】 図１
【解決手段】非反転入力端子に信号を入力する演算増幅器ＯＰ１と、複数の出力端子ＯＵＴ１〜ＯＵＴｎと、外部信号ｃｈ１〜ｃｈｎに応じて演算増幅器ＯＰ１の出力信号を出力端子ＯＵＴ１〜ＯＵＴｎ各々に伝達するか否かを各出力端子毎に切り換えるアナログスイッチＳＷ１Ａ〜ＳＷｎＡと、演算増幅器ＯＰ１の出力信号が伝達される出力端子が入力する信号を外部信号ｃｈ１〜ｃｈｎに応じて演算増幅器ＯＰ１の反転入力端子に帰還するアナログスイッチＳＷ１Ｂ〜ＳＷｎＢと、ミュート時に演算増幅器ＯＰ１の出力をその反転入力端子に帰還するアナログスイッチＳ１とを備える出力選択装置。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、演算増幅器の出力信号を複数の出力端子に選択出力する出力選択装置に関するものである。
【０００２】
【従来の技術】
従来の出力選択装置の一構成例を図３に示す。図３の出力選択装置は、入力端子ＩＮと、アナログスイッチＳＷ１〜ＳＷｎ（ｎは２以上の自然数）と、出力端子ＯＵＴ１〜ＯＵＴｎとを備えている。出力端子ＯＵＴ１〜ＯＵＴｎに１対１対応で信号処理装置１〜ｎが接続される。入力端子ＩＮにソース信号が入力される。選択信号φ１〜φｎにより、ｎ個のアナログスイッチＳＷ１〜ＳＷｎのいずれかが導通する。導通しないアナログスイッチに接続されている信号処理装置へは前記ソース信号が伝達されず、導通したアナログスイッチに接続されている信号処理装置へのみ前記ソース信号が伝達される。
【０００３】
従来の出力選択装置の他の構成を図４に示す。図４の出力選択装置は、図３の出力選択装置にバッファアンプＢ１を新たに設けた構成である。
【０００４】
図３及び図４の出力選択装置では、アナログスイッチＳＷ１〜ＳＷｎのオン状態でのインピーダンスが大きい場合、入力端子ＩＮに入力されるソース信号のレベルと導通したアナログスイッチに接続されている出力端子に出力される信号のレベルとの間に誤差が生じてしまう。したがって、図３及び図４の出力選択装置では、アナログスイッチＳＷ１〜ＳＷｎのオン状態でのインピーダンスを小さくして入力−出力間の信号レベルの変動を抑えるために、アナログスイッチＳＷ１〜ＳＷｎのサイズを非常に大きくしなければならず、アナログスイッチＳＷ１〜ＳＷｎを形成するＩＣチップの製造コストが非常に高くなってしまうという問題があった。
【０００５】
また、アナログスイッチのサイズを大きくせずに入力−出力間の信号レベルの変動を抑えるために、図５に示すようにアナログスイッチＳＷｎと出力端子ＯＵＴｎとの間にバッファアンプＢＵＦｎを設ける構成も考えられるが、バッファアンプの数が出力の数だけ必要となり、回路規模が大きなり、これらの回路を形成するＩＣチップの小型化・低コスト化が図れなくなってしまうという問題が生じてしまう。
【０００６】
上記問題を解決する従来の出力選択装置である半導体集積回路を図６に示す。なお、図６に示す出力選択装置は特許文献１に開示されている。図６の出力選択装置は、入力端子ＩＮと、演算増幅器ＯＰ１と、アナログスイッチＳＷ１Ａ〜ＳＷｎＡ（ｎは２以上の自然数）と、アナログスイッチＳＷ１Ｂ〜ＳＷｎＢと、出力端子ＯＵＴ１〜ＯＵＴｎとを備えている。
【０００７】
入力端子ＩＮが演算増幅器ＯＰ１の非反転入力端子に接続される。演算増幅器ＯＰ１の出力端子が、スイッチＳＷｎＡを介して出力端子ＯＵＴｎに接続される。また、演算増幅器ＯＰ１の反転入力端子が、スイッチＳＷｎＢを介してスイッチＳＷｎＡと出力端子ＯＵＴｎとの共通接続点に接続される。そして、出力端子ＯＵＴ１〜ＯＵＴｎに１対１対応で信号処理装置１〜ｎが接続される。
【０００８】
入力端子ＩＮにソース信号が入力される。選択信号φ１〜φｎにより、ｎ組のアナログスイッチ（ＳＷ１ＡとＳＷ１Ｂ、ＳＷ２ＡとＳＷ２Ｂ、…、ＳＷｎＡとＳＷｎＢ）のいずれか１組が導通し、演算増幅器ＯＰ１のフィードバックループを形成する。演算増幅器ＯＰ１の出力信号が、導通したアナログスイッチに接続されている出力端子へ伝達されるとともに、演算増幅器ＯＰ１の反転入力端子にフィードバックされるので、アナログスイッチＳＷ１Ａ〜ＳＷｎＡのオン状態でのインピーダンスにかかわらず入力−出力間の信号レベルの変動を抑えることができる。また、フィードバック用のアナログスイッチＳＷ１Ｂ〜ＳＷｎＢは小さく形成できるので、コストの増加はほとんどない。
【０００９】
【特許文献１】
特開平１１−１１２２４４号公報 （段落００２５−段落００３４、第１図）
【００１０】
【発明が解決しようとする課題】
しかしながら、図６の出力選択装置は、全てのアナログスイッチがＯＦＦの時演算増幅器ＯＰ１をバイアスするようになっていないので、必ず一組のアナログスイッチをＯＮにしなければならず、ミュートを可能とするためには信号処理装置側に別途ミュートスイッチを設ける必要があった。また、複数の信号処理装置に同時に信号を伝達しないようにしていた。
【００１１】
本発明は、上記の問題点に鑑み、コストの増加を招くことなく、入力−出力間の信号レベルの変動を抑えることができ、かつミュートや複数出力が可能な出力選択装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る出力選択装置においては、非反転入力端子に信号を入力する演算増幅器と、複数の出力端子と、外部信号に応じて前記演算増幅器の出力信号を前記出力端子各々に伝達するか否かを各出力端子毎に切り換えるスイッチ手段と、前記スイッチ手段によって前記演算増幅器の出力信号が伝達される出力端子が入力する信号を前記演算増幅器の反転入力端子に帰還する第１フィードバック手段と、前記スイッチ手段によって前記演算増幅器の出力信号がどの出力端子にも出力されない時に前記演算増幅器の出力をその反転入力端子に帰還する第２フィードバック手段と、を備える構成とする。
【００１３】
本発明に係る出力選択装置は、第１フィードバック手段を備えているので、コストの増加を招くことなく、入力−出力間の信号レベルの変動を抑えることができる。また、演算増幅器の出力信号が伝達される出力端子が１つもないようにスイッチ手段を動作させる外部信号を本発明に係る出力選択装置に入力するだけで、本発明に係る出力選択装置においてミュートが可能となる。
【００１４】
本発明に係る出力選択装置は、演算増幅器の出力信号がどの出力端子にも出力されない時に演算増幅器の出力をその反転入力端子に帰還する第２フィードバック手段を備えているので、ミュート時でも演算増幅器に帰還がかかり演算増幅器の出力バイアス電位を単独出力時や複数出力時の演算増幅器の出力バイアス電位と同一にすることができ、ミュートから単独出力や複数出力に移行する際に演算増幅器の出力バイアス電位の変動が原因となって生じるいわゆるボツ音の発生を防止することができる。
【００１５】
また、演算増幅器の出力信号が複数の出力端子に伝達されるようにスイッチ手段を動作させる外部信号を本発明に係る出力選択装置に入力することで、本発明に係る出力選択装置において複数出力が可能となる。
【００１６】
また、スイッチ手段及び第１フィードバック手段をそれぞれ複数のスイッチによって構成した場合、その複数のスイッチと演算増幅器との間の共通インピーダンスをなくすようにすることが望ましい。このように共通インピーダンスをなくすことで、出力選択装置が複数出力をおこなっている場合でも導通状態になっているスイッチそれぞれがみかけ上独立して演算増幅器に接続していることになり、出力選択装置から複数出力される信号の歪み率を出力選択装置から単独出力される信号の歪み率と同等にすることができる。
【００１７】
【発明の実施の形態】
以下に本発明の一実施形態について図面を参照して説明する。本発明に係る出力選択装置の一構成例を図１に示す。図１の出力選択装置は、入力端子ＩＮと、演算増幅器ＯＰ１と、アナログスイッチＳ１と、アナログスイッチＳＷ１Ａ〜ＳＷｎＡ（ｎは２以上の自然数）と、アナログスイッチＳＷ１Ｂ〜ＳＷｎＢと、出力端子ＯＵＴ１〜ＯＵＴｎとを備えている。
【００１８】
入力端子ＩＮが演算増幅器ＯＰ１の非反転入力端子に接続される。演算増幅器ＯＰ１の出力端子が、スイッチＳＷｎＡ（ｎは１以上の自然数）を介して出力端子ＯＵＴｎに接続される。また、演算増幅器ＯＰ１の出力端子がアナログスイッチＳ１を介して演算増幅器ＯＰ１の反転入力端子に接続される。さらに、演算増幅器ＯＰ１の反転入力端子が、スイッチＳＷｎＢを介してスイッチＳＷｎＡと出力端子ＯＵＴｎとの共通接続点に接続される。そして、出力端子ＯＵＴ１〜ＯＵＴｎに１対１対応で信号処理装置１〜ｎが接続される。
【００１９】
入力端子ＩＮにソース信号が入力される。選択信号ｃｈ１〜ｃｈｎにより、ｎ組のアナログスイッチ（ＳＷ１ＡとＳＷ１Ｂ、ＳＷ２ＡとＳＷ２Ｂ、…、ＳＷｎＡとＳＷｎＢ）のオン／オフが制御される。選択信号がＨｉｇｈレベルで有ればその選択信号によって制御されるアナログスイッチはオン状態となり、選択信号がＬｏｗレベルで有ればその選択信号によって制御されるアナログスイッチはオフ状態となる。
【００２０】
選択信号ｃｈ１〜ｃｈｎのうち少なくとも１つがＨｉｇｈレベルであれば、制御信号ｃｔｌはＬｏｗレベルとなり、アナログスイッチＳ１はオフ状態となる。一方、選択信号ｃｈ１〜ｃｈｎ全てがＬｏｗレベルであれば、制御信号ｃｔｌはＨｉｇｈレベルとなり、アナログスイッチＳ１はオン状態となる。
【００２１】
選択信号ｃｈ１〜ｃｈｎによって少なくとも１組のアナログスイッチがオン状態である場合は、演算増幅器ＯＰ１の出力信号が、導通したアナログスイッチに接続されている出力端子へ伝達されるとともに、演算増幅器ＯＰ１の反転入力端子にフィードバックされるので、入力−出力間の信号レベルの変動を抑えることができる。
【００２２】
例えば選択信号ｃｈ１がＨｉｇｈレベルであって選択信号ｃｈ２〜ｃｈｎがＬｏｗレベルである場合、信号処理装置１へのみ演算増幅器ＯＰ１の出力信号が伝達される。この場合、出力選択装置は単独出力を行うことになる。
【００２３】
また、例えば選択信号ｃｈ１及びｃｈ２がＨｉｇｈレベルであって選択信号ｃｈ３〜ｃｈｎがＬｏｗレベルである場合、信号処理装置１及び２に演算増幅器ＯＰ１の出力信号が伝達される。この場合、出力選択装置は複数出力を行うことになる。なお、図１に示すように、アナログスイッチＳＷ１Ａ〜ＳＷｎＡを演算増幅器ＯＰ１の出力端子に一点接続し、アナログスイッチＳＷ１Ｂ〜ＳＷｎＢを演算増幅器ＯＰ１の反転端子に一点接続して、演算増幅器とアナログスイッチとの間の共通インピーダンスをなくすようにすることが望ましい。このように共通インピーダンスをなくすことで、出力選択装置が複数出力をおこなっている場合でも導通状態になっているアナログスイッチそれぞれがみかけ上独立して演算増幅器ＯＰ１に接続していることになり、出力選択装置から複数出力される信号の歪み率を出力選択装置から単独出力される信号の歪み率と同等にすることができる。
【００２４】
また、選択信号ｃｈ１〜ｃｈｎ全てがＬｏｗレベルで有る場合、信号処理装置１〜ｎのいずれにも演算増幅器ＯＰ１の出力信号が伝達されない。この場合、出力選択装置はミュートを行うことになる。そして、上述した通り、選択信号ｃｈ１〜ｃｈｎ全てがＬｏｗレベルで有る場合、制御信号ｃｔｌがＨｉｇｈレベルになってアナログスイッチＳ１がオン状態になるので、ミュート時でも演算増幅器ＯＰ１に帰還がかかりミュート時の演算増幅器ＯＰ１の出力バイアス電位を単独出力時や複数出力時の演算増幅器ＯＰ１の出力バイアス電位と同一にすることができる。これにより、ミュートから単独出力や複数出力に移行する際に演算増幅器ＯＰ１の出力バイアス電位の変動が原因となって生じるいわゆるボツ音の発生を防止することができる。
【００２５】
なお、フィードバック用アナログスイッチＳＷ１Ｂ〜ＳＷｎＢ及びミュート時の出力バイアス電位設定用アナログスイッチＳ１は小さく形成できるので、コストの増加はほとんどない。
【００２６】
続いて、本発明に係る出力選択装置の他の構成例を図２に示す。なお、図２において図１と同一の部分には同一の符号を付し、詳細な説明を省略する。図２の出力選択装置は、図１の出力選択装置においてアナログスイッチＳ１を抵抗Ｒ１に置き換えた構成である。
【００２７】
抵抗Ｒ１を設けることで、ミュート時でも演算増幅器ＯＰ１に帰還がかかりミュート時の演算増幅器ＯＰ１の出力バイアス電位を単独出力時や複数出力時の演算増幅器ＯＰ１の出力バイアス電位と同一にすることができる。これにより、ミュートから単独出力や複数出力に移行する際に演算増幅器ＯＰ１の出力バイアス電位の変動が原因となって生じるいわゆるボツ音の発生を防止することができる。
【００２８】
なお、抵抗Ｒ１の抵抗値は数十ｋΩ以上にすることが望ましい。このように抵抗Ｒ１を高インピーダンスにすることで、単独出力時や複数出力時に抵抗Ｒ１が見えなくなる。これにより、単独出力時や複数出力時に演算増幅器ＯＰ１の出力信号が歪むことを防止することができる。また、抵抗Ｒ１は安価であるので、コストの増加はほとんどない。
【００２９】
【発明の効果】
上記で説明した通り本発明に係る出力選択装置は、非反転入力端子に信号を入力する演算増幅器と、複数の出力端子と、外部信号に応じて前記演算増幅器の出力信号を前記出力端子各々に伝達するか否かを各出力端子毎に切り換えるスイッチ手段と、前記スイッチ手段によって前記演算増幅器の出力信号が伝達される出力端子が入力する信号を前記演算増幅器の反転入力端子に帰還する第１フィードバック手段と、前記スイッチ手段によって前記演算増幅器の出力信号がどの出力端子にも出力されない時に前記演算増幅器の出力をその反転入力端子に帰還する第２フィードバック手段と、を備える構成としている。
【００３０】
本発明に係る出力選択装置は、第１フィードバック手段を備えているので、コストの増加を招くことなく、入力−出力間の信号レベルの変動を抑えることができる。また、演算増幅器の出力信号が伝達される出力端子が１つもないようにスイッチ手段を動作させる外部信号を本発明に係る出力選択装置に入力することで、本発明に係る出力選択装置においてミュートが可能となる。そして、本発明に係る出力選択装置は、第２フィードバック手段を備えているので、ミュート時でも演算増幅器に帰還がかかり演算増幅器の出力バイアス電位を単独出力時や複数出力時の演算増幅器の出力バイアス電位と同一にすることができ、ミュートから単独出力や複数出力に移行する際に演算増幅器の出力バイアス電位の変動が原因となって生じるいわゆるボツ音の発生を防止することができる。また、演算増幅器の出力信号が複数の出力端子に伝達されるようにスイッチ手段を動作させる外部信号を本発明に係る出力選択装置に入力することで、本発明に係る出力選択装置において複数出力が可能となる。
【図面の簡単な説明】
【図１】本発明に係る出力選択装置の一構成例を示す図である。
【図２】本発明に係る出力選択装置の他の構成例を示す図である。
【図３】従来の出力選択装置の一構成例を示す図である。
【図４】従来の出力選択装置の他の構成例を示す図である。
【図５】入力−出力間の信号レベルの変動を抑えることができる従来の出力選択装置の一構成例を示す図である。
【図６】入力−出力間の信号レベルの変動を抑えることができる従来の出力選択装置の他の構成例を示す図である。
【符号の説明】
１〜ｎ 信号処理装置
ｃｈ１〜ｃｈｎ 選択信号
ｃｔｌ 制御信号
ＩＮ 入力端子
ＯＰ１ 演算増幅器
ＯＵＴ１〜ＯＵＴｎ 出力端子
Ｒ１ 抵抗
Ｓ１、ＳＷ１Ａ〜ＳＷｎＡ、ＳＷ１Ｂ〜ＳＷｎＢ アナログスイッチ
【発明の属する技術分野】
本発明は、演算増幅器の出力信号を複数の出力端子に選択出力する出力選択装置に関するものである。
【０００２】
【従来の技術】
従来の出力選択装置の一構成例を図３に示す。図３の出力選択装置は、入力端子ＩＮと、アナログスイッチＳＷ１〜ＳＷｎ（ｎは２以上の自然数）と、出力端子ＯＵＴ１〜ＯＵＴｎとを備えている。出力端子ＯＵＴ１〜ＯＵＴｎに１対１対応で信号処理装置１〜ｎが接続される。入力端子ＩＮにソース信号が入力される。選択信号φ１〜φｎにより、ｎ個のアナログスイッチＳＷ１〜ＳＷｎのいずれかが導通する。導通しないアナログスイッチに接続されている信号処理装置へは前記ソース信号が伝達されず、導通したアナログスイッチに接続されている信号処理装置へのみ前記ソース信号が伝達される。
【０００３】
従来の出力選択装置の他の構成を図４に示す。図４の出力選択装置は、図３の出力選択装置にバッファアンプＢ１を新たに設けた構成である。
【０００４】
図３及び図４の出力選択装置では、アナログスイッチＳＷ１〜ＳＷｎのオン状態でのインピーダンスが大きい場合、入力端子ＩＮに入力されるソース信号のレベルと導通したアナログスイッチに接続されている出力端子に出力される信号のレベルとの間に誤差が生じてしまう。したがって、図３及び図４の出力選択装置では、アナログスイッチＳＷ１〜ＳＷｎのオン状態でのインピーダンスを小さくして入力−出力間の信号レベルの変動を抑えるために、アナログスイッチＳＷ１〜ＳＷｎのサイズを非常に大きくしなければならず、アナログスイッチＳＷ１〜ＳＷｎを形成するＩＣチップの製造コストが非常に高くなってしまうという問題があった。
【０００５】
また、アナログスイッチのサイズを大きくせずに入力−出力間の信号レベルの変動を抑えるために、図５に示すようにアナログスイッチＳＷｎと出力端子ＯＵＴｎとの間にバッファアンプＢＵＦｎを設ける構成も考えられるが、バッファアンプの数が出力の数だけ必要となり、回路規模が大きなり、これらの回路を形成するＩＣチップの小型化・低コスト化が図れなくなってしまうという問題が生じてしまう。
【０００６】
上記問題を解決する従来の出力選択装置である半導体集積回路を図６に示す。なお、図６に示す出力選択装置は特許文献１に開示されている。図６の出力選択装置は、入力端子ＩＮと、演算増幅器ＯＰ１と、アナログスイッチＳＷ１Ａ〜ＳＷｎＡ（ｎは２以上の自然数）と、アナログスイッチＳＷ１Ｂ〜ＳＷｎＢと、出力端子ＯＵＴ１〜ＯＵＴｎとを備えている。
【０００７】
入力端子ＩＮが演算増幅器ＯＰ１の非反転入力端子に接続される。演算増幅器ＯＰ１の出力端子が、スイッチＳＷｎＡを介して出力端子ＯＵＴｎに接続される。また、演算増幅器ＯＰ１の反転入力端子が、スイッチＳＷｎＢを介してスイッチＳＷｎＡと出力端子ＯＵＴｎとの共通接続点に接続される。そして、出力端子ＯＵＴ１〜ＯＵＴｎに１対１対応で信号処理装置１〜ｎが接続される。
【０００８】
入力端子ＩＮにソース信号が入力される。選択信号φ１〜φｎにより、ｎ組のアナログスイッチ（ＳＷ１ＡとＳＷ１Ｂ、ＳＷ２ＡとＳＷ２Ｂ、…、ＳＷｎＡとＳＷｎＢ）のいずれか１組が導通し、演算増幅器ＯＰ１のフィードバックループを形成する。演算増幅器ＯＰ１の出力信号が、導通したアナログスイッチに接続されている出力端子へ伝達されるとともに、演算増幅器ＯＰ１の反転入力端子にフィードバックされるので、アナログスイッチＳＷ１Ａ〜ＳＷｎＡのオン状態でのインピーダンスにかかわらず入力−出力間の信号レベルの変動を抑えることができる。また、フィードバック用のアナログスイッチＳＷ１Ｂ〜ＳＷｎＢは小さく形成できるので、コストの増加はほとんどない。
【０００９】
【特許文献１】
特開平１１−１１２２４４号公報 （段落００２５−段落００３４、第１図）
【００１０】
【発明が解決しようとする課題】
しかしながら、図６の出力選択装置は、全てのアナログスイッチがＯＦＦの時演算増幅器ＯＰ１をバイアスするようになっていないので、必ず一組のアナログスイッチをＯＮにしなければならず、ミュートを可能とするためには信号処理装置側に別途ミュートスイッチを設ける必要があった。また、複数の信号処理装置に同時に信号を伝達しないようにしていた。
【００１１】
本発明は、上記の問題点に鑑み、コストの増加を招くことなく、入力−出力間の信号レベルの変動を抑えることができ、かつミュートや複数出力が可能な出力選択装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る出力選択装置においては、非反転入力端子に信号を入力する演算増幅器と、複数の出力端子と、外部信号に応じて前記演算増幅器の出力信号を前記出力端子各々に伝達するか否かを各出力端子毎に切り換えるスイッチ手段と、前記スイッチ手段によって前記演算増幅器の出力信号が伝達される出力端子が入力する信号を前記演算増幅器の反転入力端子に帰還する第１フィードバック手段と、前記スイッチ手段によって前記演算増幅器の出力信号がどの出力端子にも出力されない時に前記演算増幅器の出力をその反転入力端子に帰還する第２フィードバック手段と、を備える構成とする。
【００１３】
本発明に係る出力選択装置は、第１フィードバック手段を備えているので、コストの増加を招くことなく、入力−出力間の信号レベルの変動を抑えることができる。また、演算増幅器の出力信号が伝達される出力端子が１つもないようにスイッチ手段を動作させる外部信号を本発明に係る出力選択装置に入力するだけで、本発明に係る出力選択装置においてミュートが可能となる。
【００１４】
本発明に係る出力選択装置は、演算増幅器の出力信号がどの出力端子にも出力されない時に演算増幅器の出力をその反転入力端子に帰還する第２フィードバック手段を備えているので、ミュート時でも演算増幅器に帰還がかかり演算増幅器の出力バイアス電位を単独出力時や複数出力時の演算増幅器の出力バイアス電位と同一にすることができ、ミュートから単独出力や複数出力に移行する際に演算増幅器の出力バイアス電位の変動が原因となって生じるいわゆるボツ音の発生を防止することができる。
【００１５】
また、演算増幅器の出力信号が複数の出力端子に伝達されるようにスイッチ手段を動作させる外部信号を本発明に係る出力選択装置に入力することで、本発明に係る出力選択装置において複数出力が可能となる。
【００１６】
また、スイッチ手段及び第１フィードバック手段をそれぞれ複数のスイッチによって構成した場合、その複数のスイッチと演算増幅器との間の共通インピーダンスをなくすようにすることが望ましい。このように共通インピーダンスをなくすことで、出力選択装置が複数出力をおこなっている場合でも導通状態になっているスイッチそれぞれがみかけ上独立して演算増幅器に接続していることになり、出力選択装置から複数出力される信号の歪み率を出力選択装置から単独出力される信号の歪み率と同等にすることができる。
【００１７】
【発明の実施の形態】
以下に本発明の一実施形態について図面を参照して説明する。本発明に係る出力選択装置の一構成例を図１に示す。図１の出力選択装置は、入力端子ＩＮと、演算増幅器ＯＰ１と、アナログスイッチＳ１と、アナログスイッチＳＷ１Ａ〜ＳＷｎＡ（ｎは２以上の自然数）と、アナログスイッチＳＷ１Ｂ〜ＳＷｎＢと、出力端子ＯＵＴ１〜ＯＵＴｎとを備えている。
【００１８】
入力端子ＩＮが演算増幅器ＯＰ１の非反転入力端子に接続される。演算増幅器ＯＰ１の出力端子が、スイッチＳＷｎＡ（ｎは１以上の自然数）を介して出力端子ＯＵＴｎに接続される。また、演算増幅器ＯＰ１の出力端子がアナログスイッチＳ１を介して演算増幅器ＯＰ１の反転入力端子に接続される。さらに、演算増幅器ＯＰ１の反転入力端子が、スイッチＳＷｎＢを介してスイッチＳＷｎＡと出力端子ＯＵＴｎとの共通接続点に接続される。そして、出力端子ＯＵＴ１〜ＯＵＴｎに１対１対応で信号処理装置１〜ｎが接続される。
【００１９】
入力端子ＩＮにソース信号が入力される。選択信号ｃｈ１〜ｃｈｎにより、ｎ組のアナログスイッチ（ＳＷ１ＡとＳＷ１Ｂ、ＳＷ２ＡとＳＷ２Ｂ、…、ＳＷｎＡとＳＷｎＢ）のオン／オフが制御される。選択信号がＨｉｇｈレベルで有ればその選択信号によって制御されるアナログスイッチはオン状態となり、選択信号がＬｏｗレベルで有ればその選択信号によって制御されるアナログスイッチはオフ状態となる。
【００２０】
選択信号ｃｈ１〜ｃｈｎのうち少なくとも１つがＨｉｇｈレベルであれば、制御信号ｃｔｌはＬｏｗレベルとなり、アナログスイッチＳ１はオフ状態となる。一方、選択信号ｃｈ１〜ｃｈｎ全てがＬｏｗレベルであれば、制御信号ｃｔｌはＨｉｇｈレベルとなり、アナログスイッチＳ１はオン状態となる。
【００２１】
選択信号ｃｈ１〜ｃｈｎによって少なくとも１組のアナログスイッチがオン状態である場合は、演算増幅器ＯＰ１の出力信号が、導通したアナログスイッチに接続されている出力端子へ伝達されるとともに、演算増幅器ＯＰ１の反転入力端子にフィードバックされるので、入力−出力間の信号レベルの変動を抑えることができる。
【００２２】
例えば選択信号ｃｈ１がＨｉｇｈレベルであって選択信号ｃｈ２〜ｃｈｎがＬｏｗレベルである場合、信号処理装置１へのみ演算増幅器ＯＰ１の出力信号が伝達される。この場合、出力選択装置は単独出力を行うことになる。
【００２３】
また、例えば選択信号ｃｈ１及びｃｈ２がＨｉｇｈレベルであって選択信号ｃｈ３〜ｃｈｎがＬｏｗレベルである場合、信号処理装置１及び２に演算増幅器ＯＰ１の出力信号が伝達される。この場合、出力選択装置は複数出力を行うことになる。なお、図１に示すように、アナログスイッチＳＷ１Ａ〜ＳＷｎＡを演算増幅器ＯＰ１の出力端子に一点接続し、アナログスイッチＳＷ１Ｂ〜ＳＷｎＢを演算増幅器ＯＰ１の反転端子に一点接続して、演算増幅器とアナログスイッチとの間の共通インピーダンスをなくすようにすることが望ましい。このように共通インピーダンスをなくすことで、出力選択装置が複数出力をおこなっている場合でも導通状態になっているアナログスイッチそれぞれがみかけ上独立して演算増幅器ＯＰ１に接続していることになり、出力選択装置から複数出力される信号の歪み率を出力選択装置から単独出力される信号の歪み率と同等にすることができる。
【００２４】
また、選択信号ｃｈ１〜ｃｈｎ全てがＬｏｗレベルで有る場合、信号処理装置１〜ｎのいずれにも演算増幅器ＯＰ１の出力信号が伝達されない。この場合、出力選択装置はミュートを行うことになる。そして、上述した通り、選択信号ｃｈ１〜ｃｈｎ全てがＬｏｗレベルで有る場合、制御信号ｃｔｌがＨｉｇｈレベルになってアナログスイッチＳ１がオン状態になるので、ミュート時でも演算増幅器ＯＰ１に帰還がかかりミュート時の演算増幅器ＯＰ１の出力バイアス電位を単独出力時や複数出力時の演算増幅器ＯＰ１の出力バイアス電位と同一にすることができる。これにより、ミュートから単独出力や複数出力に移行する際に演算増幅器ＯＰ１の出力バイアス電位の変動が原因となって生じるいわゆるボツ音の発生を防止することができる。
【００２５】
なお、フィードバック用アナログスイッチＳＷ１Ｂ〜ＳＷｎＢ及びミュート時の出力バイアス電位設定用アナログスイッチＳ１は小さく形成できるので、コストの増加はほとんどない。
【００２６】
続いて、本発明に係る出力選択装置の他の構成例を図２に示す。なお、図２において図１と同一の部分には同一の符号を付し、詳細な説明を省略する。図２の出力選択装置は、図１の出力選択装置においてアナログスイッチＳ１を抵抗Ｒ１に置き換えた構成である。
【００２７】
抵抗Ｒ１を設けることで、ミュート時でも演算増幅器ＯＰ１に帰還がかかりミュート時の演算増幅器ＯＰ１の出力バイアス電位を単独出力時や複数出力時の演算増幅器ＯＰ１の出力バイアス電位と同一にすることができる。これにより、ミュートから単独出力や複数出力に移行する際に演算増幅器ＯＰ１の出力バイアス電位の変動が原因となって生じるいわゆるボツ音の発生を防止することができる。
【００２８】
なお、抵抗Ｒ１の抵抗値は数十ｋΩ以上にすることが望ましい。このように抵抗Ｒ１を高インピーダンスにすることで、単独出力時や複数出力時に抵抗Ｒ１が見えなくなる。これにより、単独出力時や複数出力時に演算増幅器ＯＰ１の出力信号が歪むことを防止することができる。また、抵抗Ｒ１は安価であるので、コストの増加はほとんどない。
【００２９】
【発明の効果】
上記で説明した通り本発明に係る出力選択装置は、非反転入力端子に信号を入力する演算増幅器と、複数の出力端子と、外部信号に応じて前記演算増幅器の出力信号を前記出力端子各々に伝達するか否かを各出力端子毎に切り換えるスイッチ手段と、前記スイッチ手段によって前記演算増幅器の出力信号が伝達される出力端子が入力する信号を前記演算増幅器の反転入力端子に帰還する第１フィードバック手段と、前記スイッチ手段によって前記演算増幅器の出力信号がどの出力端子にも出力されない時に前記演算増幅器の出力をその反転入力端子に帰還する第２フィードバック手段と、を備える構成としている。
【００３０】
本発明に係る出力選択装置は、第１フィードバック手段を備えているので、コストの増加を招くことなく、入力−出力間の信号レベルの変動を抑えることができる。また、演算増幅器の出力信号が伝達される出力端子が１つもないようにスイッチ手段を動作させる外部信号を本発明に係る出力選択装置に入力することで、本発明に係る出力選択装置においてミュートが可能となる。そして、本発明に係る出力選択装置は、第２フィードバック手段を備えているので、ミュート時でも演算増幅器に帰還がかかり演算増幅器の出力バイアス電位を単独出力時や複数出力時の演算増幅器の出力バイアス電位と同一にすることができ、ミュートから単独出力や複数出力に移行する際に演算増幅器の出力バイアス電位の変動が原因となって生じるいわゆるボツ音の発生を防止することができる。また、演算増幅器の出力信号が複数の出力端子に伝達されるようにスイッチ手段を動作させる外部信号を本発明に係る出力選択装置に入力することで、本発明に係る出力選択装置において複数出力が可能となる。
【図面の簡単な説明】
【図１】本発明に係る出力選択装置の一構成例を示す図である。
【図２】本発明に係る出力選択装置の他の構成例を示す図である。
【図３】従来の出力選択装置の一構成例を示す図である。
【図４】従来の出力選択装置の他の構成例を示す図である。
【図５】入力−出力間の信号レベルの変動を抑えることができる従来の出力選択装置の一構成例を示す図である。
【図６】入力−出力間の信号レベルの変動を抑えることができる従来の出力選択装置の他の構成例を示す図である。
【符号の説明】
１〜ｎ 信号処理装置
ｃｈ１〜ｃｈｎ 選択信号
ｃｔｌ 制御信号
ＩＮ 入力端子
ＯＰ１ 演算増幅器
ＯＵＴ１〜ＯＵＴｎ 出力端子
Ｒ１ 抵抗
Ｓ１、ＳＷ１Ａ〜ＳＷｎＡ、ＳＷ１Ｂ〜ＳＷｎＢ アナログスイッチ
Claims (1)
- 非反転入力端子に信号を入力する演算増幅器と、
複数の出力端子と、
外部信号に応じて前記演算増幅器の出力信号を前記出力端子各々に伝達するか否かを各出力端子毎に切り換えるスイッチ手段と、
前記スイッチ手段によって前記演算増幅器の出力信号が伝達される出力端子が入力する信号を前記演算増幅器の反転入力端子に帰還する第１フィードバック手段と、
前記スイッチ手段によって前記演算増幅器の出力信号がどの出力端子にも出力されない時に前記演算増幅器の出力をその反転入力端子に帰還する第２フィードバック手段と、を備えることを特徴とする出力選択装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003019854A JP2004235793A (ja) | 2003-01-29 | 2003-01-29 | 出力選択装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003019854A JP2004235793A (ja) | 2003-01-29 | 2003-01-29 | 出力選択装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004235793A true JP2004235793A (ja) | 2004-08-19 |
Family
ID=32949634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003019854A Pending JP2004235793A (ja) | 2003-01-29 | 2003-01-29 | 出力選択装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004235793A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100927932B1 (ko) * | 2007-03-14 | 2009-11-19 | 엡슨 이미징 디바이스 가부시키가이샤 | 전기 광학 장치, 구동 회로 및 전자기기 |
| WO2019235032A1 (ja) * | 2018-06-08 | 2019-12-12 | ソニーセミコンダクタソリューションズ株式会社 | 表示素子駆動回路および表示装置 |
-
2003
- 2003-01-29 JP JP2003019854A patent/JP2004235793A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100927932B1 (ko) * | 2007-03-14 | 2009-11-19 | 엡슨 이미징 디바이스 가부시키가이샤 | 전기 광학 장치, 구동 회로 및 전자기기 |
| CN101266744B (zh) * | 2007-03-14 | 2010-06-23 | 爱普生映像元器件有限公司 | 电光装置、驱动电路及电子设备 |
| US7903072B2 (en) | 2007-03-14 | 2011-03-08 | Epson Imaging Devices Corporation | Electro-optical device, driving circuit, and electronic apparatus for decreasing frame size |
| TWI396159B (zh) * | 2007-03-14 | 2013-05-11 | Japan Display West Inc | 光電裝置及驅動電路 |
| WO2019235032A1 (ja) * | 2018-06-08 | 2019-12-12 | ソニーセミコンダクタソリューションズ株式会社 | 表示素子駆動回路および表示装置 |
| JPWO2019235032A1 (ja) * | 2018-06-08 | 2021-07-08 | ソニーセミコンダクタソリューションズ株式会社 | 表示素子駆動回路および表示装置 |
| JP7384791B2 (ja) | 2018-06-08 | 2023-11-21 | ソニーセミコンダクタソリューションズ株式会社 | 表示素子駆動回路および表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7619480B2 (en) | Distributed class G type amplifier switching method | |
| US20150230018A1 (en) | Devices and methods for headphone speaker impedance detection | |
| US7400195B2 (en) | Variable-gain differential amplifier | |
| US20060181343A1 (en) | Gain controlled amplifier and cascoded gain controlled amplifier based on the same | |
| CN110769751A (zh) | 用于超声设备的多级跨阻放大器（tia） | |
| KR20100058412A (ko) | 가변 이득 증폭기 방법 및 시스템 | |
| US20170149397A1 (en) | Programmable gain amplifier with analog gain trim using interpolation | |
| US7342418B2 (en) | Low voltage differential signal receiver | |
| US7868694B2 (en) | Variable resistor array and amplifier circuit | |
| EP0860053A2 (en) | Universal receiver device | |
| JP4786605B2 (ja) | 信号増幅回路およびそれを用いたオーディオシステム | |
| US7504974B2 (en) | Selecting circuit | |
| JP2004235793A (ja) | 出力選択装置 | |
| US6819175B2 (en) | Feed forward amplifying circuit | |
| US6549075B1 (en) | Method of configuring a switch network for programmable gain amplifiers | |
| JPH11112244A (ja) | 半導体集積回路 | |
| JP2014033254A (ja) | 電気信号出力装置、差動出力ドライバ、及び出力装置 | |
| JP3417792B2 (ja) | アナログ信号選択回路 | |
| CN110771042B (zh) | 控制可变阻抗元件中的开关 | |
| TWI385936B (zh) | Wireless transceiver chip and its correction method | |
| JP2011124621A (ja) | 高周波電力増幅器 | |
| US8054998B2 (en) | Multichannel amplifier | |
| US7286014B2 (en) | Variable gain device | |
| US11502656B2 (en) | Variable gain amplifier | |
| JP2009055351A (ja) | 増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051228 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080611 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080901 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081209 |