JP4665525B2 - レベルシフタ、レベルシフタの駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 - Google Patents
レベルシフタ、レベルシフタの駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 Download PDFInfo
- Publication number
- JP4665525B2 JP4665525B2 JP2005012399A JP2005012399A JP4665525B2 JP 4665525 B2 JP4665525 B2 JP 4665525B2 JP 2005012399 A JP2005012399 A JP 2005012399A JP 2005012399 A JP2005012399 A JP 2005012399A JP 4665525 B2 JP4665525 B2 JP 4665525B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- signal
- logic signal
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
Description
本発明は、レベルシフタ、レベルシフタの駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器に関するものである。
近年、液晶や有機ＥＬ（エレクトロルミネッセンス）などの電気光学物質の電気光学的な変化により表示を行う電気光学装置としてのディスプレイが各種情報処理機器やテレビジョンなどに広く用いられつつある。
この種のディスプレイのうち、アクティブマトリクス型のディスプレイにおいては、行方向に延在する走査線と、列方向に延在するデータ線との交差に対応して画素電極が形成されるとともに、各交差にあって画素電極とデータ線との間に、走査線に供給される走査信号にしたがってオン・オフする薄膜トランジスタなどの非線形素子が介挿される。一方、画素電極には対向電極が電気光学物質を介して対向する構成となっている。
ところで、電気光学物質や非線形素子を駆動するためには、比較的高い電圧が要求される。その一方、ディスプレイに、駆動の基準となるクロック信号や制御信号などを供給する外部制御回路は、通常、ＣＭＯＳ回路で構成されるため、低振幅の論理信号（１〜３Ｖ程度）を出力する。従って、ディスプレイには、走査線及びデータ線を駆動する駆動回路の出力部分や、クロック信号等の入力部分に、低振幅の論理信号を高振幅の論理信号（５〜８Ｖ程度）に変換するレベルシフタが備えられる構成が一般的である。
ところで、近年においてディスプレイには、表示の高解像度や高階調度などが強く求められている。このため、ディスプレイには、駆動回路自体の高速動作はもちろんのこと、レベルシフタについても高速動作が要求される。また、高解像度のほか、単位長さ当たりの画素数も要求されており、このためには、回路規模の縮小を図ることも必要となる。そこで、出力信号をフィードバックすることで動作を安定化させた高速動作を行う容量結合型レベルシフタが知られている（特許文献１）。
特開２００３−１１０４１９号公報
しかしながら、上記特許文献１に記載のレベルシフタは、電源投入時（初期時）に不具合が生じる場合があった。即ち、入力する低振幅の論理信号の立ち上がり若しくは立下がりのとき、上記レベルシフタのインバータ回路を構成するｎ型トランジスタとｐ型トランジスタの何れか一方がオフ状態にあり、低振幅の論理信号の立ち上がり若しくは立下がりに応じてこの２つのトランジスタが交互に動作することにより正常に動作する。
しかしながら、上記インバータ回路を構成するｎ型トランジスタとｐ型トランジスタが同時にオン状態になると、正常に動作しない。特に、電源投入時においては、容量に蓄えられた電位が予期せぬ状態にあることがあり、この場合、上記レベルシフタは、正常に動作しないことがある。
本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、電源投入時（初期時）においても、正常に動作するレベルシフタ、レベルシフタの駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器を提供することにある。
本発明のレベルシフタは、一端にて低振幅の電圧論理信号を入力する第１の容量と、前記第１の容量の他端に、第１の電圧をオフセットする第１のオフセット回路と、一端にて前記低振幅の電圧論理信号を入力する第２の容量と、前記第２の容量の他端に、第２の電圧をオフセットする第２のオフセット回路と、高振幅の電圧論理信号における電源電圧の供給線に接続され、前記第１の電圧に基づいて、前記低振幅の電圧論理信号と反転した第1の信号を生成する第１トランジスタと、前記高振幅の電圧論理信号における前記電源電圧の供給線に接続され、前記第２の電圧に基づいて、前記低振幅の電圧論理信号と反転した第２の信号を生成する第２トランジスタと、前記第１トランジスタと前記第２トランジスタとが接続され、その接続点から前記第１の信号及び前記第２の信号に基づいた前記高振幅の電圧論理信号を出力する出力端と、前記供給線に第１の電位と前記第１の電位よりも高電位の第２の電位を供給する電圧設定回路と、を備えたレベルシフタにおいて、前記電圧設定回路は、初期時にて、前記第１トランジスタの閾値電圧と前記第２トランジスタの閾値電圧との和より小さい値を有する前記第１の電位を供給し、前記初期時後の駆動時にて、高位側の前記電圧論理信号を出力する際には、前記第１トランジスタの閾値電圧と前記第２トランジスタの閾値電圧との和より大きい値を有する前記第２の電位を供給することを特徴とする。
これによれば、初期時にて、各第１及び第２のトランジスタに供給される電源電圧は、その第１トランジスタの閾値電圧と第２トランジスタの閾値電圧との和より小さい値であるので、第１トランジスタ及び第２トランジスタの何れか一方のトランジスタがオフ状態に設定される。従って、第１トランジスタ及び第２トランジスタが同時にオン状態に設定されることはない。この結果、初期時に各第１及び第２トランジスタから電流が出力されることはないので、誤動作が生じることはない。
このレベルシフタにおいて、前記電圧設定回路は、前記初期時後の駆動時にて、低位側の前記電圧論理信号を出力する際には、前記第１の電位を供給し、高位側の前記電圧論理信号を出力する際には、前記第２の電位を供給してもよい。
これによれば、電圧設定回路は、出力端から低位側の前記電圧論理信号を出力する際には、第１の電位を供給する。従って、第１トランジスタ及び第２トランジスタの何れかが同時にオン状態になることを確実に防ぐことができる。
本発明のレベルシフタの駆動方法は、一端にて低振幅の電圧論理信号を入力する第１の容量と、前記第１の容量の他端に、第１の電圧をオフセットする第１のオフセット回路と、一端にて前記低振幅の電圧論理信号を入力する第２の容量と、前記第２の容量の他端に、第２の電圧をオフセットする第２のオフセット回路と、高振幅の電圧論理信号における電源電圧の供給線に接続され、前記第１の電圧に基づいて、前記低振幅の電圧論理信号と反転した第1の信号を生成する第１トランジスタと、前記高振幅の電圧論理信号における前記電源電圧の供給線に接続され、前記第２の電圧に基づいて、前記低振幅の電圧論理信号と反転した第２の信号を生成する第２トランジスタと、前記第１トランジスタと前記第２トランジスタとが接続され、その接続点から前記第１の信号及び前記第２の信号に基づいた前記高振幅の電圧論理信号を出力する出力端と、前記供給線に第１の電位と前記第１の電位よりも高電位の第２の電位を供給する電圧設定回路と、を備えたレベルシフタの駆動方法において、初期時では、前記第１トランジスタの閾値電圧と前記第２トランジスタの閾値電圧との和より小さい値を有する前記第１の電位を前記供給線に供給し、前記初期時後の駆動時では、高位側の前記電圧論理信号を出力する際には、前記第１トランジスタの閾値電圧と前記第２トランジスタの閾値電圧との和より大きい値を有する前記第２の電位を供給するようにした。
これによれば、初期時において、各第１及び第２のトランジスタに供給される電源電圧は、その第１トランジスタの閾値電圧と第２トランジスタの閾値電圧との和より小さい値であるので、第１トランジスタ及び第２トランジスタの何れか一方のトランジスタがオフ状態に設定される。従って、第１トランジスタ及び第２トランジスタが同時にオン状態に
設定されることはない。この結果、初期時に各第１及び第２トランジスタから電流が出力されることはないので、誤動作が生じることはない。
設定されることはない。この結果、初期時に各第１及び第２トランジスタから電流が出力されることはないので、誤動作が生じることはない。
このレベルシフタの駆動方法において、前記電圧設定回路は、前記初期時後の駆動時にて、低位側の前記電圧論理信号を出力する際には、前記第１の電位を供給し、高位側の前記電圧論理信号を出力する際には、前記第２の電位を供給してもよい。
これによれば、電圧設定回路は、出力端から低位側の前記電圧論理信号を出力する際には、第１の電位を供給する。従って、第１トランジスタ及び第２トランジスタの何れかが同時にオン状態になることを確実に防ぐことができる。
本発明の電機光学装置は、複数のデータ線、複数の走査線、及び、前記各データ線と前記各走査線との交差に対応して各々電気光学物質を備えた複数の画素を有する電気光学パネルと、前記データ線にデータ信号を供給するデータ線駆動回路及び前記走査線に走査信号を供給する走査線駆動回路とを備えた電気光学装置において、前記データ線駆動回路または前記走査線駆動回路の少なくとも何れか一方は、低振幅の電圧論理信号を所望の高振幅の電圧論理信号に変換するレベルシフタを有し、前記レベルシフタは、一端にて低振幅の電圧論理信号を入力する第１の容量と、前記第１の容量の他端に、第１の電圧をオフセットする第１のオフセット回路と、一端にて前記低振幅の電圧論理信号を入力する第２の容量と、前記第２の容量の他端に、第２の電圧をオフセットする第２のオフセット回路と、高振幅の電圧論理信号における電源電圧の供給線に接続され、前記第１の電圧に基づいて、前記低振幅の電圧論理信号と反転した第1の信号を生成する第１トランジスタと、前記高振幅の電圧論理信号における前記電源電圧の供給線に接続され、前記第２の電圧に基づいて、前記低振幅の電圧論理信号と反転した第２の信号を生成する第２トランジスタと、前記第１トランジスタと前記第２トランジスタとが直列に接続され、その接続点から前記第１の信号及び前記第２の信号に基づいた前記高振幅の電圧論理信号を出力する出力端と、前記供給線に第１の電位と前記第１の電位よりも高電位の第２の電位を供給する電圧設定回路とを備え、前記電圧設定回路は、初期時にて、前記第１トランジスタの閾値電圧と前記第２トランジスタの閾値電圧との和より小さい値を有する前記第１の電位を供給し、前記初期時後の駆動時にて、高位側の前記電圧論理信号を出力する際には、前記第１トランジスタの閾値電圧と前記第２トランジスタの閾値電圧との和より大きい値を有する前記第２の電位を供給する。
これによれば、初期時において、各第１及び第２のトランジスタに供給される電源電圧は、その第１トランジスタの閾値電圧と第２トランジスタの閾値電圧との和より小さい値であるので、第１トランジスタ及び第２トランジスタの何れか一方のトランジスタがオフ状態に設定される。従って、第１トランジスタ及び第２トランジスタが同時にオン状態に設定されることはない。この結果、初期時に各インバータ回路から電流が出力されることはないので、誤動作が生じることはない。
この電気光学装置において、前記電圧設定回路は、前記初期時後の駆動時にて、低位側の前記電圧論理信号を出力する際には、前記第１の電位を供給し、高位側の前記電圧論理信号を出力する際には、前記第２の電位を供給してもよい。
これによれば、電圧設定回路は、出力端から低位側の前記電圧論理信号を出力する際には、第１の電位を供給する。従って、第１トランジスタ及び第２トランジスタの何れかが同時にオン状態になることを確実に防ぐことができる。
本発明の電気光学装置の駆動方法は、複数のデータ線、複数の走査線、及び、前記各データ線と前記各走査線との交差に対応して各々電気光学物質を備えた複数の画素を有する電気光学パネルと、前記データ線にデータ信号を供給するデータ線駆動回路及び前記走査線に走査信号を供給する走査線駆動回路とを備えた電気光学装置の駆動方法において、前記データ線駆動回路または前記走査線駆動回路の少なくとも何れか一方は、低振幅の電圧論理信号を所望の高振幅の電圧論理信号に変換するレベルシフタを有し、前記レベルシフタは、一端にて低振幅の電圧論理信号を入力する第１の容量と、前記第１の容量の他端に、第１の電圧をオフセットする第１のオフセット回路と、一端にて前記低振幅の電圧論理信号を入力する第２の容量と、前記第２の容量の他端に、第２の電圧をオフセットする第２のオフセット回路と、高振幅の電圧論理信号における電源電圧の供給線に接続され、前記第１の電圧に基づいて、前記低振幅の電圧論理信号と反転した第1の信号を生成する第１トランジスタと、前記高振幅の電圧論理信号における前記電源電圧の供給線に接続され、前記第２の電圧に基づいて、前記低振幅の電圧論理信号と反転した第２の信号を生成する第２トランジスタと、前記第１トランジスタと前記第２トランジスタとが直列に接続され、その接続点から前記第１の信号及び前記第２の信号に基づいた前記高振幅の電圧論理信号を出力する出力端と、前記供給線に第１の電位と前記第１の電位よりも高電位の第２の電位を供給する電圧設定回路とを備え、前記初期時後の駆動時では、高位側の前記電圧論理信号を出力する際には、前記第１トランジスタの閾値電圧と前記第２トランジスタの閾値電圧との和より大きい値を有する前記第２の電位を供給するようにした。
これによれば、初期時において、各第１及び第２のトランジスタに供給される電源電圧は、その第１トランジスタの閾値電圧と第２トランジスタの閾値電圧との和より小さい値であるので、第１トランジスタ及び第２トランジスタの何れか一方のトランジスタがオフ状態に設定される。従って、第１トランジスタ及び第２トランジスタが同時にオン状態に設定されることはない。この結果、初期時に各第１及び第２トランジスタから電流が出力されることはないので、誤動作が生じることはない。
この電気光学装置の駆動方法において、前記電圧設定回路は、前記初期時後の駆動時にて、低位側の前記電圧論理信号を出力する際には、前記第１の電位を供給し、高位側の前記電圧論理信号を出力する際には、前記第２の電位を供給してもよい。
これによれば、電圧設定回路は、出力端から低位側の前記電圧論理信号を出力する際には、第１の電位を供給する。従って、第１トランジスタ及び第２トランジスタの何れかが同時にオン状態になることを確実に防ぐことができる。
本発明の電子機器は、上記電気光学装置を実装している。
これによれば、電気光学装置は、そのレベルシフタが誤動作することはないので、所望の画像を安定して表示する電子機器を提供することができる。
これによれば、電気光学装置は、そのレベルシフタが誤動作することはないので、所望の画像を安定して表示する電子機器を提供することができる。
（第１実施形態）
以下、本発明の第１実施形態に係るレベルシフタについて、図１〜図３を参照して説明する。
以下、本発明の第１実施形態に係るレベルシフタについて、図１〜図３を参照して説明する。
図１は、本実施形態のレベルシフタの電気構成図であり、図２及び図３は、同レベルシフタの動作を説明するための各種信号のタイミングチャートである。
図１において、入力端ＩＮは、変換前における低振幅の入力論理信号Ｖiを入力するも
のであり、出力端ＯＵＴは、変換後における高振幅の出力論理信号Ｖoを出力するもので
ある。ここで、説明の便宜上、入力論理信号ＶiにおいてＬレベルに相当する低電位側（
基準）電位をＶSSLで、また、Ｈレベルに相当する高位側電位をＶDDLでそれぞれ表記する。同様に、出力論理信号ＶoにおいてＬレベルに相当する低位側（基準）電位をＶSSHで、Ｈレベルに相当する高位側電位をＶDDHで、それぞれ表記する。そして、本実施形態のレ
ベルシフタは、入力端ＩＮに容量を備えた結合容量型レベルシフタである。
図１において、入力端ＩＮは、変換前における低振幅の入力論理信号Ｖiを入力するも
のであり、出力端ＯＵＴは、変換後における高振幅の出力論理信号Ｖoを出力するもので
ある。ここで、説明の便宜上、入力論理信号ＶiにおいてＬレベルに相当する低電位側（
基準）電位をＶSSLで、また、Ｈレベルに相当する高位側電位をＶDDLでそれぞれ表記する。同様に、出力論理信号ＶoにおいてＬレベルに相当する低位側（基準）電位をＶSSHで、Ｈレベルに相当する高位側電位をＶDDHで、それぞれ表記する。そして、本実施形態のレ
ベルシフタは、入力端ＩＮに容量を備えた結合容量型レベルシフタである。
図１に示すように、レベルシフタ１０は、第１及び第２のコンデンサ（容量）１１Ａ，１１Ｂ、第１及び第２のオフセット回路１２Ａ，１２Ｂを備えている。また、レベルシフタ１０は、Ｐチャネル型ＭＯＳトランジスタ２５、Ｎチャネル型ＭＯＳトランジスタ２７、Ｎチャネル型ＭＯＳトランジスタ２６、Ｐチャネル型ＭＯＳトランジスタ２８、第１及び第２の反転回路１５，１６、及び、電圧設定回路１７を備えている。
各第１及び第２のコンデンサ（容量）１１Ａ，１１Ｂの一端は、それぞれ入力端ＩＮに接続され、入力論理信号Ｖiが入力される。一方、第１のコンデンサ１１Ａの他端にはＰ
チャネル型ＭＯＳトランジスタ２５のゲート電極及び第１のオフセット回路１２Ａが接続されている。また、第２のコンデンサ１１Ｂの他端にはＮチャネル型ＭＯＳトランジスタ２７のゲート電極及び第２のオフセット回路１２Ｂが接続されている。そして、入力端ＩＮに入力論理信号Ｖiが入力されると、第１のコンデンサ１１Ａを介することで、その変
動分、つまり、入力論理信号Ｖiの微分電圧ｄＶi A（図２及び図３参照）が第１のオフセット回路１２Ａに供給される。また、第２のコンデンサ１１Ｂを介することで、その変動分、つまり、入力論理信号Ｖiの微分電圧ｄＶiB（図２及び図３参照）が第２のオフセッ
ト回路１２Ｂに供給される。各第１及び第２のコンデンサ（容量）１１Ａ，１１Ｂは、本実施形態では、静電容量が等しく設定されているので、各微分電圧ｄＶiA，ｄＶiBは、同期した同じ波形である。
チャネル型ＭＯＳトランジスタ２５のゲート電極及び第１のオフセット回路１２Ａが接続されている。また、第２のコンデンサ１１Ｂの他端にはＮチャネル型ＭＯＳトランジスタ２７のゲート電極及び第２のオフセット回路１２Ｂが接続されている。そして、入力端ＩＮに入力論理信号Ｖiが入力されると、第１のコンデンサ１１Ａを介することで、その変
動分、つまり、入力論理信号Ｖiの微分電圧ｄＶi A（図２及び図３参照）が第１のオフセット回路１２Ａに供給される。また、第２のコンデンサ１１Ｂを介することで、その変動分、つまり、入力論理信号Ｖiの微分電圧ｄＶiB（図２及び図３参照）が第２のオフセッ
ト回路１２Ｂに供給される。各第１及び第２のコンデンサ（容量）１１Ａ，１１Ｂは、本実施形態では、静電容量が等しく設定されているので、各微分電圧ｄＶiA，ｄＶiBは、同期した同じ波形である。
第１のオフセット回路１２Ａは、第１のＰチャネル型ＴＦＴ２１と第１のＮチャネル型ＴＦＴ２２とから構成されている。第１のＰチャネル型ＴＦＴ２１は、そのソースが電源供給線Ｌ1に接続されている。この電源供給線Ｌ1には、駆動電圧Ｖddと、該駆動電圧Ｖddより低いレベルの初期電圧ＶDLの何れかが供給されるようになっている。また、Ｎチャネル型ＴＦＴ２２のソースは、低位側電位Ｖssの供給線に接続されている。さらに、第１のＰチャネル型ＴＦＴ２１のドレインと、第１のＮチャネル型ＴＦＴ２２のドレインと、各ＴＦＴ２１，２２のゲートとが互いに共通に接続されるとともに、当該共通部分が第１のコンデンサ１１Ａの前記他端に接続されている。
そして、第１のオフセット回路１２Ａは、電源供給線Ｌ1に初期電圧ＶDLが供給されて
いる期間においては、初期電圧ＶDLと低位側電位Ｖssとの間の電位をオフセット電圧Ｖf1Aとして生成する。このオフセット電圧Ｖf1Aは、図２に示すように、第１のＰチャネル型ＴＦＴ２１と第１のＮチャネル型ＴＦＴ２２との各特性が理想的にバランスがとれていれば、初期電圧ＶDLと低位側電位Ｖssとの中間電位となる。
いる期間においては、初期電圧ＶDLと低位側電位Ｖssとの間の電位をオフセット電圧Ｖf1Aとして生成する。このオフセット電圧Ｖf1Aは、図２に示すように、第１のＰチャネル型ＴＦＴ２１と第１のＮチャネル型ＴＦＴ２２との各特性が理想的にバランスがとれていれば、初期電圧ＶDLと低位側電位Ｖssとの中間電位となる。
従って、電源供給線Ｌ1に初期電圧ＶDLが供給されている期間においては、図２に示す
ように、入力論理信号Ｖiは、第１のコンデンサ１１Ａ及び第１のオフセット回路１２Ａ
を介することで、オフセット電圧Ｖf1Aに微分電圧ｄＶiAが加算された電圧信号Ｖ1ａが生成される。つまり、オフセット電圧Ｖf1Aを振幅値の中心とした微分波形の電圧信号Ｖ1a
を得る。
ように、入力論理信号Ｖiは、第１のコンデンサ１１Ａ及び第１のオフセット回路１２Ａ
を介することで、オフセット電圧Ｖf1Aに微分電圧ｄＶiAが加算された電圧信号Ｖ1ａが生成される。つまり、オフセット電圧Ｖf1Aを振幅値の中心とした微分波形の電圧信号Ｖ1a
を得る。
また、第１のオフセット回路１２Ａは、電源供給線Ｌ1に駆動電圧Ｖddが供給されてい
る期間においては、駆動電圧Ｖddと低位側電位Ｖssとの間の電位をオフセット電圧Ｖf2A
として生成する。このオフセット電圧Ｖf2Aは、図３に示すように、第１のＰチャネル型
ＴＦＴ２１と第１のＮチャネル型ＴＦＴ２２との各特性が理想的にバランスがとれていれば、駆動電圧Ｖddと低位側電位Ｖssとの中間電位となる。
る期間においては、駆動電圧Ｖddと低位側電位Ｖssとの間の電位をオフセット電圧Ｖf2A
として生成する。このオフセット電圧Ｖf2Aは、図３に示すように、第１のＰチャネル型
ＴＦＴ２１と第１のＮチャネル型ＴＦＴ２２との各特性が理想的にバランスがとれていれば、駆動電圧Ｖddと低位側電位Ｖssとの中間電位となる。
従って、電源供給線Ｌ1に駆動電圧Ｖddが供給されている期間においては、図３に示す
ように、入力論理信号Ｖiは、第１のコンデンサ１１Ａ及び第１のオフセット回路１２Ａ
を介することで、オフセット電圧Ｖf2Aに微分電圧ｄＶiAが加算された電圧信号Ｖ2ａが生成される。つまり、オフセット電圧Ｖf2Aを振幅値の中心とした微分波形の電圧信号Ｖ2a
を得る。
ように、入力論理信号Ｖiは、第１のコンデンサ１１Ａ及び第１のオフセット回路１２Ａ
を介することで、オフセット電圧Ｖf2Aに微分電圧ｄＶiAが加算された電圧信号Ｖ2ａが生成される。つまり、オフセット電圧Ｖf2Aを振幅値の中心とした微分波形の電圧信号Ｖ2a
を得る。
そして、図２及び図３に示すように、初期電圧ＶDLは駆動電圧Ｖddより低いレベルの電圧であるので、初期電圧ＶDLが供給されているときの第１のオフセット回路１２Ａの電源間電位差（ＶDL−Ｖss）は、駆動電圧Ｖddが供給されているときの電源間電位差（Ｖdd−Ｖss）に比べて小さくなる。従って、電圧信号Ｖ2aは、そのオフセット電圧Ｖf2Aが電圧
信号Ｖ1aのオフセット電圧Ｖf1Aに比べて高く、また、電圧信号Ｖ2aの振幅も電圧信号Ｖ1aの振幅に比べて大きい。
信号Ｖ1aのオフセット電圧Ｖf1Aに比べて高く、また、電圧信号Ｖ2aの振幅も電圧信号Ｖ1aの振幅に比べて大きい。
第２のオフセット回路１２Ｂは、第２のＮチャネル型ＴＦＴ２３と第２のＰチャネル型ＴＦＴ２４とから構成されている。第２のＰチャネル型ＴＦＴ２４は、そのソースが前記電源供給線Ｌ1に接続されている。また、Ｎチャネル型ＴＦＴ２３のソースは、低位側電
位Ｖssの供給線に接続されている。さらに、第２のＮチャネル型ＴＦＴ２３のドレインと、第２のＰチャネル型ＴＦＴ２４のドレインと、各ＴＦＴ２３，２４のゲートとが互いに共通に接続されるとともに、当該共通部分が第２のコンデンサ１１Ｂの前記他端に接続されている。
位Ｖssの供給線に接続されている。さらに、第２のＮチャネル型ＴＦＴ２３のドレインと、第２のＰチャネル型ＴＦＴ２４のドレインと、各ＴＦＴ２３，２４のゲートとが互いに共通に接続されるとともに、当該共通部分が第２のコンデンサ１１Ｂの前記他端に接続されている。
そして、第２のオフセット回路１２Ｂは、電源供給線Ｌ1に初期電圧ＶDLが供給されて
いる期間においては、初期電圧ＶDLと低位側電位Ｖssとの間の電位をオフセット電圧Ｖf1Bとして生成する。このオフセット電圧Ｖf1Bは、図２に示すように、第２のＮチャネル型ＴＦＴ２３と第２のＰチャネル型ＴＦＴ２４との各特性が理想的にバランスがとれていれば、初期電圧ＶDLと低位側電位Ｖssとの中間電位となる。
いる期間においては、初期電圧ＶDLと低位側電位Ｖssとの間の電位をオフセット電圧Ｖf1Bとして生成する。このオフセット電圧Ｖf1Bは、図２に示すように、第２のＮチャネル型ＴＦＴ２３と第２のＰチャネル型ＴＦＴ２４との各特性が理想的にバランスがとれていれば、初期電圧ＶDLと低位側電位Ｖssとの中間電位となる。
従って、電源供給線Ｌ1に初期電圧ＶDLが供給されている期間においては、図２に示す
ように、入力論理信号Ｖiは、第２のコンデンサ１１Ｂ及び第２のオフセット回路１２Ｂ
を介することで、オフセット電圧Ｖf1Bに微分電圧ｄＶiBが加算された電圧信号Ｖ1bが生
成される。つまり、オフセット電圧Ｖf1Bを振幅値の中心とした微分波形の電圧信号Ｖ1b
を得る。
ように、入力論理信号Ｖiは、第２のコンデンサ１１Ｂ及び第２のオフセット回路１２Ｂ
を介することで、オフセット電圧Ｖf1Bに微分電圧ｄＶiBが加算された電圧信号Ｖ1bが生
成される。つまり、オフセット電圧Ｖf1Bを振幅値の中心とした微分波形の電圧信号Ｖ1b
を得る。
また、第２のオフセット回路１２Ｂは、電源供給線Ｌ1に駆動電圧Ｖddが供給されてい
る期間においては、駆動電圧Ｖddと低位側電位Ｖssとの間の電位をオフセット電圧Ｖf2B
として生成する。このオフセット電圧Ｖf2Bは、図３に示すように、第２のＰチャネル型
ＴＦＴ２４と第２のＮチャネル型ＴＦＴ２３との各特性が理想的にバランスがとれていれば、駆動電圧Ｖddと低位側電位Ｖssとの中間電位となる。
る期間においては、駆動電圧Ｖddと低位側電位Ｖssとの間の電位をオフセット電圧Ｖf2B
として生成する。このオフセット電圧Ｖf2Bは、図３に示すように、第２のＰチャネル型
ＴＦＴ２４と第２のＮチャネル型ＴＦＴ２３との各特性が理想的にバランスがとれていれば、駆動電圧Ｖddと低位側電位Ｖssとの中間電位となる。
そして、電源供給線Ｌ１に駆動電圧Ｖddが供給されている期間においては、図３に示すように、入力論理信号Ｖiは、第２のコンデンサ１１Ｂ及び第２のオフセット回路１２Ｂ
を介することで、オフセット電圧Ｖf2Bに微分電圧ｄＶiBが加算された電圧信号Ｖ2bが生
成される。つまり、オフセット電圧Ｖf2Bを振幅値の中心とした微分波形の電圧信号Ｖ2b
を得る。
を介することで、オフセット電圧Ｖf2Bに微分電圧ｄＶiBが加算された電圧信号Ｖ2bが生
成される。つまり、オフセット電圧Ｖf2Bを振幅値の中心とした微分波形の電圧信号Ｖ2b
を得る。
そして、前記したように、初期電圧ＶDLは駆動電圧Ｖddより低い電圧であるので、初期電圧ＶDLが供給されているときの第２のオフセット回路１２Ｂの電源間電位差（ＶDL−Ｖss）は、駆動電圧Ｖddが供給されているときの電源間電位差（Ｖdd−Ｖss）に比べて小さくなる。従って、電圧信号Ｖ2bは、そのオフセット電圧Ｖf2Bが電圧信号Ｖ1bのオフセッ
ト電圧Ｖf1Bに比べて高く、また、電圧信号Ｖ2bの振幅も電圧信号Ｖ1bの振幅に比べて大
きい。
ト電圧Ｖf1Bに比べて高く、また、電圧信号Ｖ2bの振幅も電圧信号Ｖ1bの振幅に比べて大
きい。
尚、本実施形態では、上述したように、第１のオフセット回路１２Ａ及び第２のオフセット回路１２Ｂは同じ回路構成であり、また、入力する微分電圧ｄＶiA，ｄＶiAは、同期した同じ波形である。従って、電圧信号Ｖ1aと電圧信号Ｖ1b、及び電圧信号Ｖ2aと電圧信号Ｖ2bは、それぞれ同期した同じレベルの電圧信号である。
Ｐチャネル型ＭＯＳトランジスタ２５は、そのソースが前記電源供給線Ｌ1に接続され
、そのゲートが第１のオフセット回路１２Ａに接続されている。また、Ｐチャネル型ＭＯＳトランジスタ２５のゲートにはＮチャネル型ＭＯＳトランジスタ２６のソースが接続されている。Ｎチャネル型ＭＯＳトランジスタ２６は、そのドレインが低位側電位Ｖssの供給線に接続されている。また、Ｎチャネル型ＭＯＳトランジスタ２６のゲートは、Ｐチャネル型ＭＯＳトランジスタ２５のドレインに接続されている。
、そのゲートが第１のオフセット回路１２Ａに接続されている。また、Ｐチャネル型ＭＯＳトランジスタ２５のゲートにはＮチャネル型ＭＯＳトランジスタ２６のソースが接続されている。Ｎチャネル型ＭＯＳトランジスタ２６は、そのドレインが低位側電位Ｖssの供給線に接続されている。また、Ｎチャネル型ＭＯＳトランジスタ２６のゲートは、Ｐチャネル型ＭＯＳトランジスタ２５のドレインに接続されている。
Ｎチャネル型ＭＯＳトランジスタ２７は、そのソースが低位側電位Ｖs sの供給線に接
続され、そのゲートが第２のオフセット回路１２Ｂに接続されている。また、Ｎチャネル型ＭＯＳトランジスタ２７のゲートにはＰチャネル型ＭＯＳトランジスタ２８のドレインが接続されている。Ｐチャネル型ＭＯＳトランジスタ２８は、そのソースが前記電源供給線Ｌ1に接続されている。また、Ｐチャネル型ＭＯＳトランジスタ２８のゲートは、Ｎチ
ャネル型ＭＯＳトランジスタ２７のドレインに接続されている。
続され、そのゲートが第２のオフセット回路１２Ｂに接続されている。また、Ｎチャネル型ＭＯＳトランジスタ２７のゲートにはＰチャネル型ＭＯＳトランジスタ２８のドレインが接続されている。Ｐチャネル型ＭＯＳトランジスタ２８は、そのソースが前記電源供給線Ｌ1に接続されている。また、Ｐチャネル型ＭＯＳトランジスタ２８のゲートは、Ｎチ
ャネル型ＭＯＳトランジスタ２７のドレインに接続されている。
そして、Ｐチャネル型ＭＯＳトランジスタ２５のドレインとＮチャネル型ＭＯＳトランジスタ２７のドレインとは、接続線Ｌ2の接続点Ｑに接続されている。
ここで、Ｐチャネル型ＭＯＳトランジスタ２５の閾値電圧をＶpthA、第３のＮチャネル型ＴＦＴ２６の閾値電圧をＶnthAで表わす。また、Ｐチャネル型ＭＯＳトランジスタ２５が反転する反転電圧をＶpcで表わす。さらに、Ｎチャネル型ＭＯＳトランジスタ２７の閾値電圧をＶnthB、Ｐチャネル型ＭＯＳトランジスタ２８の閾値電圧をＶpthBで表わす。さらにまた、Ｎチャネル型ＭＯＳトランジスタ２７が反転する反転電圧をＶncで表わす。
ここで、Ｐチャネル型ＭＯＳトランジスタ２５の閾値電圧をＶpthA、第３のＮチャネル型ＴＦＴ２６の閾値電圧をＶnthAで表わす。また、Ｐチャネル型ＭＯＳトランジスタ２５が反転する反転電圧をＶpcで表わす。さらに、Ｎチャネル型ＭＯＳトランジスタ２７の閾値電圧をＶnthB、Ｐチャネル型ＭＯＳトランジスタ２８の閾値電圧をＶpthBで表わす。さらにまた、Ｎチャネル型ＭＯＳトランジスタ２７が反転する反転電圧をＶncで表わす。
そして、電源供給線Ｌ1に初期電圧ＶDLを供給すると、電源間電位差（ＶDL−Ｖss）は
、同電源供給線Ｌ1に駆動電圧Ｖddを供給したときの電源間電位差（Ｖdd−Ｖss）に比べ
て小さくなる。これに伴って、図２に示すように、オフセット電圧Ｖf1Aは、オフセット
電圧Ｖf2Aより低くなるので、電源間電位差（ＶDL−Ｖss）は、Ｐチャネル型ＭＯＳトラ
ンジスタ２５の閾値電圧ＶpthAと、Ｎチャネル型ＭＯＳトランジスタ２７の閾値電圧ＶnthBの和（ＶpthA＋ＶnthB）よりも小さくなる。すると、Ｎチャネル型ＭＯＳトランジスタ２７がオン状態となるオン電圧Ｖncが、オフセット電圧Ｖf1A（＝Ｖf1B）を跨いでＰチャネル型ＭＯＳトランジスタ２５がオン状態となるオン電圧Ｖpcより高くなる。
、同電源供給線Ｌ1に駆動電圧Ｖddを供給したときの電源間電位差（Ｖdd−Ｖss）に比べ
て小さくなる。これに伴って、図２に示すように、オフセット電圧Ｖf1Aは、オフセット
電圧Ｖf2Aより低くなるので、電源間電位差（ＶDL−Ｖss）は、Ｐチャネル型ＭＯＳトラ
ンジスタ２５の閾値電圧ＶpthAと、Ｎチャネル型ＭＯＳトランジスタ２７の閾値電圧ＶnthBの和（ＶpthA＋ＶnthB）よりも小さくなる。すると、Ｎチャネル型ＭＯＳトランジスタ２７がオン状態となるオン電圧Ｖncが、オフセット電圧Ｖf1A（＝Ｖf1B）を跨いでＰチャネル型ＭＯＳトランジスタ２５がオン状態となるオン電圧Ｖpcより高くなる。
一方、電源供給線Ｌ1に駆動電圧Ｖddを供給すると、電源間電位差（Ｖdd−Ｖss）は、
同電源供給線Ｌ1に駆動電圧Ｖddを供給したときの電源間電位差（ＶDL−Ｖss）に比べて
大きくなる。これに伴って、オフセット電圧Ｖf2Aは、オフセット電圧Ｖf1Aより高くなるので、電源間電位差（Ｖdd−Ｖss）は、Ｐチャネル型ＭＯＳトランジスタ２５の閾値電圧ＶpthAと、Ｎチャネル型ＭＯＳトランジスタ２７の閾値電圧ＶnthBとの和（ＶpthA＋ＶnthB）よりも大きくなる。すると、図３に示すように、Ｐチャネル型ＭＯＳトランジスタ２５がオン状態となるオン電圧Ｖpcは、オフセット電圧Ｖf2A（＝Ｖf2B）より高く、Ｎチャネル型ＭＯＳトランジスタ２７がオン状態となるオン電圧Ｖncは、オフセット電圧Ｖf2A
（＝Ｖf2B）より低くなる。
同電源供給線Ｌ1に駆動電圧Ｖddを供給したときの電源間電位差（ＶDL−Ｖss）に比べて
大きくなる。これに伴って、オフセット電圧Ｖf2Aは、オフセット電圧Ｖf1Aより高くなるので、電源間電位差（Ｖdd−Ｖss）は、Ｐチャネル型ＭＯＳトランジスタ２５の閾値電圧ＶpthAと、Ｎチャネル型ＭＯＳトランジスタ２７の閾値電圧ＶnthBとの和（ＶpthA＋ＶnthB）よりも大きくなる。すると、図３に示すように、Ｐチャネル型ＭＯＳトランジスタ２５がオン状態となるオン電圧Ｖpcは、オフセット電圧Ｖf2A（＝Ｖf2B）より高く、Ｎチャネル型ＭＯＳトランジスタ２７がオン状態となるオン電圧Ｖncは、オフセット電圧Ｖf2A
（＝Ｖf2B）より低くなる。
以下に、電源供給線Ｌ1に初期電圧ＶDLを供給した場合と、駆動電圧Ｖddを供給した場
合とに分けてＰチャネル型ＭＯＳトランジスタ２５、Ｎチャネル型ＭＯＳトランジスタ２７、Ｎチャネル型ＭＯＳトランジスタ２６及びＰチャネル型ＭＯＳトランジスタ２８の動作について説明する。
（初期電圧ＶDLが供給される場合）
初期電圧ＶDLは、後記するように、Ｐチャネル型ＭＯＳトランジスタ２５のゲート電極に、オフセット電圧Ｖf1Aより低い微分波形ｄＶi2Aを有する電圧信号Ｖ1aが入力されるタイミングで電源供給線Ｌ1に供給されるようになっている。つまり、図２に示すように、
初期電圧ＶDLは、入力端ＩＮに入力される入力論理信号Ｖiが低電位側（基準）電位ＶSSLにあるタイミングで供給される。
合とに分けてＰチャネル型ＭＯＳトランジスタ２５、Ｎチャネル型ＭＯＳトランジスタ２７、Ｎチャネル型ＭＯＳトランジスタ２６及びＰチャネル型ＭＯＳトランジスタ２８の動作について説明する。
（初期電圧ＶDLが供給される場合）
初期電圧ＶDLは、後記するように、Ｐチャネル型ＭＯＳトランジスタ２５のゲート電極に、オフセット電圧Ｖf1Aより低い微分波形ｄＶi2Aを有する電圧信号Ｖ1aが入力されるタイミングで電源供給線Ｌ1に供給されるようになっている。つまり、図２に示すように、
初期電圧ＶDLは、入力端ＩＮに入力される入力論理信号Ｖiが低電位側（基準）電位ＶSSLにあるタイミングで供給される。
図２に示すように、微分波形ｄＶi2Aのレベルを有する電圧信号Ｖ1aがオン電圧Ｖpc以
下になると、Ｐチャネル型ＭＯＳトランジスタ２５がオン状態になる。この結果、初期電圧ＶDLに応じた電流ＩAがＰチャネル型ＭＯＳトランジスタ２５のソース／ドレインを介
してＮチャネル型ＭＯＳトランジスタ２６のゲート及び接続線Ｌ2に供給される。
下になると、Ｐチャネル型ＭＯＳトランジスタ２５がオン状態になる。この結果、初期電圧ＶDLに応じた電流ＩAがＰチャネル型ＭＯＳトランジスタ２５のソース／ドレインを介
してＮチャネル型ＭＯＳトランジスタ２６のゲート及び接続線Ｌ2に供給される。
一方、このとき、第２のオフセット回路１２ＢからＮチャネル型ＭＯＳトランジスタ２７のゲート電極にも、前記微分波形ｄＶi2Aと同じ電圧信号である微分波形ｄＶi2Bを有する電圧信号Ｖ1ｂが入力される。この微分波形ｄＶi2Bは、入力論理信号Ｖiの低電位側（
基準）電位ＶSSLが第２のコンデンサ１１Ｂを介して生成された変動分に対応している。
微分波形ｄＶi2Bを有する電圧信号Ｖ1ｂは、図２に示すように、常にオン電圧Ｖnc以下であるので、Ｎチャネル型ＭＯＳトランジスタ２７は微分波形ｄＶi2Bを有する電圧信号Ｖ1ｂが入力されている間中、オフ状態を保持する。
基準）電位ＶSSLが第２のコンデンサ１１Ｂを介して生成された変動分に対応している。
微分波形ｄＶi2Bを有する電圧信号Ｖ1ｂは、図２に示すように、常にオン電圧Ｖnc以下であるので、Ｎチャネル型ＭＯＳトランジスタ２７は微分波形ｄＶi2Bを有する電圧信号Ｖ1ｂが入力されている間中、オフ状態を保持する。
従って、Ｐチャネル型ＭＯＳトランジスタ２５がオン状態になり、Ｎチャネル型ＭＯＳトランジスタ２７はオフ状態になる。そして、電流ＩAが流れることにより接続線Ｌ2の電位が上がる。このため、Ｎチャネル型ＭＯＳトランジスタ２６がオン状態になる。従って、微分波形ｄＶi2Aを有する電圧信号Ｖ1aのレベルが徐々に上がりオン電圧Ｖpc以上にな
っても、Ｎチャネル型ＭＯＳトランジスタ２６がオン状態を保持するので、Ｐチャネル型ＭＯＳトランジスタ２５がオン状態を保持する。
っても、Ｎチャネル型ＭＯＳトランジスタ２６がオン状態を保持するので、Ｐチャネル型ＭＯＳトランジスタ２５がオン状態を保持する。
この結果、Ｐチャネル型ＭＯＳトランジスタ２５のゲート電極に微分波形ｄＶi2Aを有
する電圧信号Ｖ1aが入力されている期間（Ｎチャネル型ＭＯＳトランジスタ２７のゲート電極に微分波形ｄＶi2Bを有する電圧信号Ｖ1bが入力されている期間）において、接続線
Ｌ2の電位は、初期電圧ＶDLに応じた高電位に設定される。
（駆動電圧Ｖddが供給される場合）
駆動電圧Ｖddは、後記するように、Ｐチャネル型ＭＯＳトランジスタ２５のゲート電極に、オフセット電圧Ｖf2Aより高い微分波形ｄＶi1Aを有する電圧信号Ｖ2aが入力されるタイミングで電源供給線Ｌ1に供給されるようになっている。つまり、駆動電圧Ｖddは、入
力端ＩＮに入力される入力論理信号Ｖiが高電位側電位ＶDDLにあるタイミングで供給される。
する電圧信号Ｖ1aが入力されている期間（Ｎチャネル型ＭＯＳトランジスタ２７のゲート電極に微分波形ｄＶi2Bを有する電圧信号Ｖ1bが入力されている期間）において、接続線
Ｌ2の電位は、初期電圧ＶDLに応じた高電位に設定される。
（駆動電圧Ｖddが供給される場合）
駆動電圧Ｖddは、後記するように、Ｐチャネル型ＭＯＳトランジスタ２５のゲート電極に、オフセット電圧Ｖf2Aより高い微分波形ｄＶi1Aを有する電圧信号Ｖ2aが入力されるタイミングで電源供給線Ｌ1に供給されるようになっている。つまり、駆動電圧Ｖddは、入
力端ＩＮに入力される入力論理信号Ｖiが高電位側電位ＶDDLにあるタイミングで供給される。
また、このとき、Ｎチャネル型ＭＯＳトランジスタ２７のゲート電極に第２のオフセット回路１２Ｂから、前記オフセット電圧Ｖf2Bより高い微分波形ｄＶi1Bを有する電圧信号Ｖ2bが入力される。この微分波形ｄＶi1Bは、入力論理信号Ｖiの高電位側（基準）電位ＶDDLが第２のコンデンサ１１Ｂを介して生成された変動分に対応している。
図３に示すように、微分波形ｄＶi1Bを有する電圧信号Ｖ2ｂは、常にオン電圧Ｖpc以上であるので、Ｎチャネル型ＭＯＳトランジスタ２７は微分波形ｄＶi1Bを有する電圧信号
Ｖ2ｂが入力されている間中、オン状態を保持する。この結果、駆動電圧Ｖddに応じた電
流ＩBがＮチャネル型ＭＯＳトランジスタ２７のソース／ドレインを介して低位側電位Ｖssに向かって流れる。
Ｖ2ｂが入力されている間中、オン状態を保持する。この結果、駆動電圧Ｖddに応じた電
流ＩBがＮチャネル型ＭＯＳトランジスタ２７のソース／ドレインを介して低位側電位Ｖssに向かって流れる。
一方、Ｐチャネル型ＭＯＳトランジスタ２５のゲート電極に入力された微分波形ｄＶi1
Aを有する電圧信号Ｖ2aは、図３に示すように、常にオン電圧Ｖpc以上であるので、第４
のＮチャネル型ＴＦＴ２７は微分波形ｄＶi1Aを有する電圧信号Ｖ2aが入力されている間
中、オフ状態を保持する。
Aを有する電圧信号Ｖ2aは、図３に示すように、常にオン電圧Ｖpc以上であるので、第４
のＮチャネル型ＴＦＴ２７は微分波形ｄＶi1Aを有する電圧信号Ｖ2aが入力されている間
中、オフ状態を保持する。
従って、Ｐチャネル型ＭＯＳトランジスタ２５がオフ状態になり、Ｎチャネル型ＭＯＳトランジスタ２７はオン状態になる。そして、電流ＩBが流れることにより接続線Ｌ2の電位が下がる。このため、Ｐチャネル型ＭＯＳトランジスタ２８がオン状態となり、Ｎチャネル型ＭＯＳトランジスタ２７がオン状態を保持する。
この結果、Ｐチャネル型ＭＯＳトランジスタ２５のゲート電極に微分波形ｄＶi1Aを有
する電圧信号Ｖ2aが入力されている期間（Ｎチャネル型ＭＯＳトランジスタ２７のゲート電極に微分波形ｄＶi1Bを有する電圧信号Ｖ2bが入力されている期間）において、接続線
Ｌ2の電位は、低位側電位Ｖssに応じた低電位に設定される。
する電圧信号Ｖ2aが入力されている期間（Ｎチャネル型ＭＯＳトランジスタ２７のゲート電極に微分波形ｄＶi1Bを有する電圧信号Ｖ2bが入力されている期間）において、接続線
Ｌ2の電位は、低位側電位Ｖssに応じた低電位に設定される。
第１の反転回路１５は、接続線Ｌ2に出力される出力信号を入力する。そして、第１の
反転回路１５は、接続線Ｌ2の電位が低電位に設定されると、駆動電圧Ｖddの電圧信号を
出力する。また、第１の反転回路１５は、接続線Ｌ2の電位が高電位に設定されると、低
位側電位Ｖssの電圧信号を出力する。
反転回路１５は、接続線Ｌ2の電位が低電位に設定されると、駆動電圧Ｖddの電圧信号を
出力する。また、第１の反転回路１５は、接続線Ｌ2の電位が高電位に設定されると、低
位側電位Ｖssの電圧信号を出力する。
つまり、第１の反転回路１５は、入力端ＩＮに入力される入力論理信号ＶiがＬレベル
に相当する低電位側（基準）電位ＶSSLにあるタイミングタイミングで駆動電圧Ｖddの電
圧信号を出力する。また、第１の反転回路１５は、入力端ＩＮに入力される入力論理信号ＶiがＨレベルに相当する高電位側電位ＶDDLにあるタイミングで低位側電位Ｖssの電圧信号を出力する。
に相当する低電位側（基準）電位ＶSSLにあるタイミングタイミングで駆動電圧Ｖddの電
圧信号を出力する。また、第１の反転回路１５は、入力端ＩＮに入力される入力論理信号ＶiがＨレベルに相当する高電位側電位ＶDDLにあるタイミングで低位側電位Ｖssの電圧信号を出力する。
第２の反転回路１６は、第１の反転回路１５から出力される電圧信号を入力する。そして、第２の反転回路１６は、第１の反転回路１５から出力される電圧信号が低位側電位Ｖssである場合は、駆動電圧Ｖddの電圧信号を生成する。また、第２の反転回路１６は、第１の反転回路１５から出力される電圧信号が駆動電圧Ｖddである場合は、低位側電位Ｖssの電圧信号を生成する。そして、第２の反転回路１６は、生成した電圧信号を出力論理信号Ｖoとして出力する。従って、図２及び図３に示すように、出力論理信号Ｖoは、入力端ＩＮに入力される入力論理信号Ｖiが低電位側（基準）電位ＶSSLであるタイミングで駆動電圧Ｖddを有する高電位の電圧信号に、また、入力される入力論理信号Ｖiが高電位側電
位ＶDDLにあるタイミングで低位側電位Ｖssを有する低電位の電圧信号になる。
位ＶDDLにあるタイミングで低位側電位Ｖssを有する低電位の電圧信号になる。
電圧設定回路１７は、タイミングスイッチ１８、第１及び第２のトランスミッションゲート１９，２０、メモリ回路２１、プルダウン抵抗Ｒを備えている。
図１に示すように、タイミングスイッチ１８は、Ｎチャネル型ＭＯＳトランジスタで構成されている。タイミングスイッチ１８は、第１の反転回路１５から出力される電圧信号に応じてオン・オフ制御されるようになっている。詳しくは、第１の反転回路１５から駆動電圧Ｖddの電圧信号が出力されるとオン状態になり、低位側電位Ｖssの電圧信号が出力されるとオフ状態になる。そして、タイミングスイッチ１８がオン状態になると、低位側電位Ｖssがメモリ回路２１に出力されるようになっている。
図１に示すように、タイミングスイッチ１８は、Ｎチャネル型ＭＯＳトランジスタで構成されている。タイミングスイッチ１８は、第１の反転回路１５から出力される電圧信号に応じてオン・オフ制御されるようになっている。詳しくは、第１の反転回路１５から駆動電圧Ｖddの電圧信号が出力されるとオン状態になり、低位側電位Ｖssの電圧信号が出力されるとオフ状態になる。そして、タイミングスイッチ１８がオン状態になると、低位側電位Ｖssがメモリ回路２１に出力されるようになっている。
メモリ回路２１は、第１のインバータ２１ａと第２のインバータ２１ｂとから構成されている。第１のインバータ２１ａの入力端子は第２のインバータ２１ｂの出力端子に接続され、第２のインバータ２１ｂの入力端子は第１のインバータ２１ａの出力端子に接続されている。また、第１のインバータ２１ａの入力端子は、タイミングスイッチ１８に接続され、第１のインバータ２１ａの出力端子は、プルダウン抵抗Ｒを介して低位側電位Ｖssが供給されるようになっている。また、第２のインバータ２１ｂの入力端子は、第１のト
ランスミッションゲート１９に接続されている一方、第２のインバータ２１ｂの出力端子は、第２のトランスミッションゲート２０に接続されている。つまり、第１のインバータ２１ａと第２のインバータ２１ｂとでラッチ回路を構成している。
ランスミッションゲート１９に接続されている一方、第２のインバータ２１ｂの出力端子は、第２のトランスミッションゲート２０に接続されている。つまり、第１のインバータ２１ａと第２のインバータ２１ｂとでラッチ回路を構成している。
そして、タイミングスイッチ１８がオフ状態の場合（即ち、第１のインバータ１５から低位側電位Ｖssの電圧信号が出力される場合）、メモリ回路２１は、プルダウン抵抗Ｒを介して低位側電位Ｖssを有する電圧信号を第２のインバータ２１ｂの入力端子から入力する。すると、第２のインバータ２１ｂの出力端子から低位側電位Ｖssを反転した高いレベルを有する電圧信号（たとえば、駆動電圧Ｖddに相当）が出力され、第１のインバータ２１ａの入力端子に入力される。すると、第１のインバータ２１ａは、当該低位側電位Ｖssを反転した高いレベルを有する電圧信号をさらに反転した、即ち、低位側電位Ｖssの電圧信号を第２のインバータ２１ｂの入力端子に出力する。従って、タイミングスイッチ１８がオフ状態の場合、メモリ回路２１は、第２のインバータ２１ｂの入力端子の電位を低位側電位Ｖssに、また、第２のインバータ２１ｂの出力端子の電位を低位側電位Ｖssを反転した高い電位にそれぞれ保持する。
また、タイミングスイッチ１８がオン状態の場合（即ち、第１のインバータ１５から駆動電圧Ｖddの電圧信号が出力される場合）、メモリ回路２１は、低位側電位Ｖssを第１のインバータ２１ａの入力端子から入力する。すると、第１のインバータ２１ａの出力端子から低位側電位Ｖssを反転した高いレベルを有する電圧信号（たとえば、駆動電圧Ｖddに相当）が出力され、第２のインバータ２１ｂの入力端子に入力される。すると、第２のインバータ２１ｂは、当該低位側電位Ｖssを反転した高いレベルを有する電圧信号をさらに反転した、即ち、低位側電位Ｖssの電圧信号を第１のインバータ２１ａの入力端子に出力する。従って、タイミングスイッチ１８がオン状態の場合、メモリ回路２１は、第２のインバータ２１ｂの入力端子の電位を低位側電位Ｖssを反転した高い電位に、また、第２のインバータ２１ｂの出力端子の電位を低位側電位Ｖssにそれぞれ保持する。
第１のトランスミッションゲート１９は、低位側電位Ｖssを入力するとオン状態になり初期電圧ＶDLを電源供給線Ｌ1に出力し、該低位側電位Ｖssよりも高い電位、即ち、低位
側電位Ｖssを反転した高いレベルを有する駆動電圧Ｖddを入力するとオフ状態になり初期電圧ＶDLの電源供給線Ｌ１への出力を遮断する。
側電位Ｖssを反転した高いレベルを有する駆動電圧Ｖddを入力するとオフ状態になり初期電圧ＶDLの電源供給線Ｌ１への出力を遮断する。
第２のトランスミッションゲート２０は、低位側電位Ｖssを入力するとオン状態になり駆動電圧Ｖddを電源供給線Ｌ1に出力し、該低位側電位Ｖssよりも高い電位、即ち、低位
側電位Ｖssを反転した高いレベルを有する駆動電圧Ｖddを入力するとオフ状態になり駆動電圧Ｖddの電源供給線Ｌ１への出力を遮断する。
側電位Ｖssを反転した高いレベルを有する駆動電圧Ｖddを入力するとオフ状態になり駆動電圧Ｖddの電源供給線Ｌ１への出力を遮断する。
従って、このように構成された電圧設定回路１７は、第１の反転回路１５から低位側電位Ｖssの電圧信号が出力されると、初期電圧ＶDLを電源供給線Ｌ１に出力し続け、第１の反転回路１５から駆動電圧Ｖddの電圧信号が出力されると、初期電圧ＶDLに切り替わって駆動電圧Ｖddを電源供給線Ｌ１に出力する。そして、第１の反転回路１５から低位側電位Ｖssの電圧信号が出力されるまで駆動電圧Ｖddを出力し続ける。
つまり、電圧設定回路１７は、Ｐチャネル型ＭＯＳトランジスタ２５のゲート電極に電圧信号Ｖ1aのうち、オフセット電圧Ｖf2Aより高い微分波形ｄＶi1Aを有する電圧信号Ｖ2aが入力されるタイミングでタイミングスイッチ１８がオフ状態になる。そして、初期電圧ＶDLを電源供給線Ｌ１に出力する。また、電圧設定回路１７は、Ｐチャネル型ＭＯＳトランジスタ２５のゲート電極に電圧信号Ｖ1aのうち、オフセット電圧Ｖf2Aより高い微分波
形ｄＶi1Aを有する電圧信号Ｖ2aが入力されるタイミングでタイミングスイッチ１８がオ
ン状態になる。そして、駆動電圧Ｖddの電圧信号を出力する。
形ｄＶi1Aを有する電圧信号Ｖ2aが入力されるタイミングでタイミングスイッチ１８がオ
ン状態になる。そして、駆動電圧Ｖddの電圧信号を出力する。
以上のように構成されたレベルシフタ１０は、初期状態として、タイミングスイッチ１８をオフ状態に設定する。このようにすることで、電圧設定回路１７は、初期電圧ＶDLを電源供給線Ｌ１に供給するので、オフセット電圧が低くなる。この結果、Ｎチャネル型ＭＯＳトランジスタ２７のオン電圧Ｖncが、オフセット電圧Ｖf1A（＝Ｖf1B）を跨いで第３のＰチャネル型ＴＦＴ２５のオン電圧Ｖpcより高くなる。この状態で、入力端ＩＮに低電位側（基準）電位ＶSSLを有する入力論理信号Ｖiが入力すると、Ｐチャネル型ＭＯＳトランジスタ２５がオン状態に、Ｎチャネル型ＭＯＳトランジスタ２７がオフ状態に、それぞれ設定される。
従って、Ｐチャネル型ＭＯＳトランジスタ２５とＮチャネル型ＭＯＳトランジスタ２７とが同時にオン状態に設定されることはない。この結果、レベルシフタ１０を正常に動作させることができる。
また、電圧設定回路１７は、第１の反転回路１５から、駆動電圧Ｖddが出力されたときにタイミングスイッチ１８をオンにし、電源供給線Ｌ１に駆動電圧Ｖddを供給するようにし、低位側電位Ｖssが出力されたときにタイミングスイッチ１８をオフにし、電源供給線Ｌ１に初期電圧ＶDLを供給する。従って、第１の反転回路１５から低位側電位Ｖssの電圧信号が出力される毎に電源供給線Ｌ１が初期電圧ＶDLに設定される。このため、常に、Ｐチャネル型ＭＯＳトランジスタ２５とＮチャネル型ＭＯＳトランジスタ２７とが同時にオン状態になるのを抑制することができる。この結果、レベルシフタ１０を安定して駆動させることができる。
前記実施形態によれば、以下のような作用・効果を得ることができる。
（１） 本実施形態では、レベルシフタ１０は、第１の反転回路１５から出力される電圧信号に応じて、第１及び第２のオフセット回路１２Ａ，１２Ｂ、Ｐチャネル型ＭＯＳトランジスタ２５、及びＮチャネル型ＭＯＳトランジスタ２７に駆動電圧Ｖdd及び低位側電位Ｖssの何れかを出力する電圧設定回路１７を備えた。また、電圧設定回路１７は、レベルシフタ１０を駆動させる初期状態として、初期電圧ＶDLを出力するようにした。このようにすることで、Ｎチャネル型ＭＯＳトランジスタ２７のオン電圧Ｖncが、オフセット電圧Ｖf1A（＝Ｖf1B）を跨いでＰチャネル型ＭＯＳトランジスタ２５のオン電圧Ｖpcより高くなる。この状態で、入力端ＩＮに低電位側（基準）電位ＶSSLを有する入力論理信号Ｖiが入力すると、Ｐチャネル型ＭＯＳトランジスタ２５がオン状態に、Ｎチャネル型ＭＯＳトランジスタ２７がオフ状態に、それぞれ設定される。従って、Ｐチャネル型ＭＯＳトランジスタ２５とＮチャネル型ＭＯＳトランジスタ２７とが同時にオン状態に設定されることはない。この結果、レベルシフタ１０を正常に動作させることができる。
（２） 本実施形態では、電圧設定回路１７は、第１の反転回路１５から駆動電圧Ｖddが出力されたときにタイミングスイッチ１８をオンにし、駆動電圧Ｖddが電源供給線Ｌ１に供給するようにし、低位側電位Ｖssが出力されたときにタイミングスイッチ１８をオフにし、初期電圧ＶDLが電源供給線Ｌ１に供給するようにした。従って、第１の反転回路１５から低位側電位Ｖssの電圧信号が出力される毎に電圧設定回路１７から初期電圧ＶDLが電源供給線Ｌ１に供給されるので、常に、Ｐチャネル型ＭＯＳトランジスタ２５とＮチャネル型ＭＯＳトランジスタ２７とが同時にオン状態に設定されることが抑制される。この結果、レベルシフタ１０を安定して駆動させることができる。
（１） 本実施形態では、レベルシフタ１０は、第１の反転回路１５から出力される電圧信号に応じて、第１及び第２のオフセット回路１２Ａ，１２Ｂ、Ｐチャネル型ＭＯＳトランジスタ２５、及びＮチャネル型ＭＯＳトランジスタ２７に駆動電圧Ｖdd及び低位側電位Ｖssの何れかを出力する電圧設定回路１７を備えた。また、電圧設定回路１７は、レベルシフタ１０を駆動させる初期状態として、初期電圧ＶDLを出力するようにした。このようにすることで、Ｎチャネル型ＭＯＳトランジスタ２７のオン電圧Ｖncが、オフセット電圧Ｖf1A（＝Ｖf1B）を跨いでＰチャネル型ＭＯＳトランジスタ２５のオン電圧Ｖpcより高くなる。この状態で、入力端ＩＮに低電位側（基準）電位ＶSSLを有する入力論理信号Ｖiが入力すると、Ｐチャネル型ＭＯＳトランジスタ２５がオン状態に、Ｎチャネル型ＭＯＳトランジスタ２７がオフ状態に、それぞれ設定される。従って、Ｐチャネル型ＭＯＳトランジスタ２５とＮチャネル型ＭＯＳトランジスタ２７とが同時にオン状態に設定されることはない。この結果、レベルシフタ１０を正常に動作させることができる。
（２） 本実施形態では、電圧設定回路１７は、第１の反転回路１５から駆動電圧Ｖddが出力されたときにタイミングスイッチ１８をオンにし、駆動電圧Ｖddが電源供給線Ｌ１に供給するようにし、低位側電位Ｖssが出力されたときにタイミングスイッチ１８をオフにし、初期電圧ＶDLが電源供給線Ｌ１に供給するようにした。従って、第１の反転回路１５から低位側電位Ｖssの電圧信号が出力される毎に電圧設定回路１７から初期電圧ＶDLが電源供給線Ｌ１に供給されるので、常に、Ｐチャネル型ＭＯＳトランジスタ２５とＮチャネル型ＭＯＳトランジスタ２７とが同時にオン状態に設定されることが抑制される。この結果、レベルシフタ１０を安定して駆動させることができる。
尚、特許請求の範囲に記載の第１の信号は、例えば、本実施形態においては電流ＩＡに対応している。特許請求の範囲に記載の第２の信号は、例えば、本実施形態においては電流ＩＢに対応している。特許請求の範囲に記載の第１の電圧は、例えば、本実施形態においてはオフセット電圧Ｖｆ1A，Ｖｆ2Aに対応している。特許請求の範囲に記載の第２の電圧は、例えば、本実施形態においてはオフセット電圧Ｖｆ1B，Ｖｆ2Bに対応している。
また、特許請求の範囲に記載の第１トランジスタの閾値電圧は、例えば、本実施形態においては第３のＰチャネル型ＴＦＴの閾値電圧ＶpthAに対応している。特許請求の範囲に記載の第２トランジスタの閾値電圧は、例えば、本実施形態においては第３のＰチャネル型ＴＦＴの閾値電圧ＶnthBに対応している。特許請求の範囲に記載の第１の容量は、例えば、本実施形態においては第１のコンデンサ１１Ａに対応している。特許請求の範囲に記載の第２の容量は、例えば、本実施形態においては第２のコンデンサ１１Ｂに対応している。特許請求の範囲に記載の第１トランジスタは、例えば、本実施形態においては第３のＰチャネル型ＴＦＴ２５に対応している。
さらに、特許請求の範囲に記載の第２トランジスタは、例えば、本実施形態においては第４のＮチャネル型ＴＦＴ２７に対応している。特許請求の範囲に記載の低振幅の論理信号は、例えば、本実施形態においては入力論理信号Ｖiに対応している。特許請求の範囲
に記載の高振幅の論理信号は、例えば、本実施形態においては出力論理信号Ｖoに対応し
ている。
（第２実施形態）
次に、リーク電流検出手段を備えたレベルシフタについて図４を参照しながら説明する。
に記載の高振幅の論理信号は、例えば、本実施形態においては出力論理信号Ｖoに対応し
ている。
（第２実施形態）
次に、リーク電流検出手段を備えたレベルシフタについて図４を参照しながら説明する。
本実施形態のレベルシフタ６０は、上記第１実施形態のレベルシフタ１０において、電圧設定回路１７が設けられていない構成を有したレベルシフタである。また、レベルシフタ６０は、リーク電流検出手段に接続されている。そして、レベルシフタ６０は、例えば、液晶装置、有機エレクトロルミネッセンス装置等の電気光学装置６１に内蔵されている。
詳しくは、レベルシフタ６０は、図１に示した上記第１実施形態のレベルシフタ１０における電源供給線Ｌ1には駆動電圧Ｖddのみが供給されるようになっている。また、Ｐチ
ャネル型ＭＯＳトランジスタ２５及びＮチャネル型ＭＯＳトランジスタ２７の各ゲートには、各オフセット回路１２Ａ，１２Ｂに加えて制御配線が接続され、図示しない制御回路からのモード制御信号Ｍｏｄが供給されるようになっている。そして、このモード制御信号ＭｏｄによってＰチャネル型ＭＯＳトランジスタ２５及びＮチャネル型ＭＯＳトランジスタ２７のいずれか一方がオフ状態になるようになっている。
ャネル型ＭＯＳトランジスタ２５及びＮチャネル型ＭＯＳトランジスタ２７の各ゲートには、各オフセット回路１２Ａ，１２Ｂに加えて制御配線が接続され、図示しない制御回路からのモード制御信号Ｍｏｄが供給されるようになっている。そして、このモード制御信号ＭｏｄによってＰチャネル型ＭＯＳトランジスタ２５及びＮチャネル型ＭＯＳトランジスタ２７のいずれか一方がオフ状態になるようになっている。
また、図４に示すように、レベルシフタ６０は、例えば電気光学装置６１を構成する図示しないデータ線や走査線を駆動する各駆動回路の前段に組み込まれている。そして、レベルシフタ６０は、図示しない信号生成回路等から各駆動回路から出力される走査信号やデータ信号の出力タイミングを決定するクロック信号が入力されるようになっている。そして、レベルシフタ６０は、その入力端ＩＮから低振幅の入力論理信号Ｖiであるクロッ
ク信号が入力され、その出力端ＯＵＴから高振幅の出力論理信号Ｖoが出力されるように
なっている。
ク信号が入力され、その出力端ＯＵＴから高振幅の出力論理信号Ｖoが出力されるように
なっている。
電気光学装置６１は、レベルシフタ６０を構成する電子素子を駆動させるための駆動電圧Ｖddを供給する電源回路６２に接続されている。また、電気光学装置６１と電源回路６２との間には電流計６３が設けられ、レベルシフタ６０を構成するＰチャネル型ＭＯＳトランジスタ２５及びＮチャネル型ＭＯＳトランジスタ２７の各ドレイン／ソース間に流れる電流Ｉoが検出されるようになっている。
また、電気光学装置６１は、比較回路６４に接続されている。この比較回路６４には、予め決定された閾値電流Ｉthが入力されるようになっている。比較回路６４は、閾値電流Ｉthと、レベルシフタ６０を構成するＰチャネル型ＭＯＳトランジスタ２５及びＮチャネ
ル型ＭＯＳトランジスタ２７の各ドレイン／ソース間に流れる電流Ｉo（貫通電流）とを
比較する。そして、検出された電流Ｉoが閾値電流Ｉthより大きいと判断した場合、比較
回路６４は、レベルシフタ１０にＰチャネル型ＭＯＳトランジスタ２５及びＮチャネル型ＭＯＳトランジスタ２７のうち何れか一方をオフ状態させる旨のモード制御信号Ｍｏｄを出力する。
ル型ＭＯＳトランジスタ２７の各ドレイン／ソース間に流れる電流Ｉo（貫通電流）とを
比較する。そして、検出された電流Ｉoが閾値電流Ｉthより大きいと判断した場合、比較
回路６４は、レベルシフタ１０にＰチャネル型ＭＯＳトランジスタ２５及びＮチャネル型ＭＯＳトランジスタ２７のうち何れか一方をオフ状態させる旨のモード制御信号Ｍｏｄを出力する。
この結果、Ｐチャネル型ＭＯＳトランジスタ２５及びＮチャネル型ＭＯＳトランジスタ２７のうち何れか一方がオフ状態になるので、レベルシフタ６０を安定して駆動させることができる。
（第３実施形態）
次に、第１実施形態で説明したレベルシフタ１０は、例えば、液晶装置、有機エレクトロルミネッセンス装置等の電気光学装置の駆動回路に利用されている。以下では、液晶装置について、図５を参照しながら説明する。
（第３実施形態）
次に、第１実施形態で説明したレベルシフタ１０は、例えば、液晶装置、有機エレクトロルミネッセンス装置等の電気光学装置の駆動回路に利用されている。以下では、液晶装置について、図５を参照しながら説明する。
図５は、本実施形態に係る液晶装置の概要構成を示す斜視図である。図５に示すように、液晶装置３０は、マトリクス状に配列された画素電極３１、各画素電極３１に接続された薄膜トランジスタ３２（以下、「ＴＦＴ」とする）、各ＴＦＴ３２に接続された複数の走査線ＬＹ及び複数のデータ線ＬＸを備えたＴＦＴアレイ基板３３を備えている。また、本実施形態のＴＦＴアレイ基板３３は、各走査線ＬＹに接続された走査線駆動回路４０を備えている。走査線駆動回路４０は、ＴＦＴアレイ基板３３上にＴＦＴ３２等の製造プロセスと同一の製造プロセスによって作り込んだものである。そして、走査線駆動回路４０は、図示しない制御線を介してクロック信号を入力して、そのクロック信号に応じたタイミングで複数の走査線ＬＹの各々を、例えば線順次に走査信号を供給する。
各画素電極３１は、例えばＩＴＯ（インディウム・ティン・オキサイド）等の透明導電性材料等で形成されている。また、走査線ＬＹ及びデータ線ＬＸは、図５に示すように、マトリクス状に配列された画素電極３１間の間隙を縫うように、格子状に形成されている。
また、ＴＦＴアレイ基板３３の一側には、フレキシブルプリント回路基板ＦＰＣが接続されている。フレキシブルプリント回路基板ＦＰＣには、各データ線ＬＸに接続されたデータ線駆動回路４１が実装されている。このデータ線駆動回路４１は、前記クロック信号を入力して、そのクロック信号に応じたタイミングで、データ線ＬＸの各々に対して、画像信号を供給する駆動回路である。
他方、この液晶装置３０は、ＴＦＴアレイ基板３３に対向配置されその全面に共通電極３５が形成された対向基板３６が備えられている。共通電極３５は、上述の画素電極３１と同様に、ＩＴＯ等の透明導電性材料からなる。そして、ＴＦＴアレイ基板３３及び共通電極３５間には、電気光学物質の一例たる液晶層３７が挟持されている。
そして、液晶装置３０においては、走査線ＬＹを通じた走査信号の供給により、ＴＦＴ３２のオン・オフを制御するとともに、該ＴＦＴ３２がオン状態において、データ線ＬＸを通じて供給される画像信号を画素電極３１に印加される（アクティブマトリクス駆動）。画像信号が画素電極３１に印加されると、当該画像信号に対応した所定の電位差が、該画素電極３１と共通電極３５間に生じる（つまり、画素毎に所定の電位差が生じる）こととなり、これによって、前記液晶層３７中の液晶の配向状態の変化、それに起因する光透過率の変化が生じることとなるので、画像を表示することが可能となる。
ここで、液晶層３７に対する光の入射は、例えば、当該液晶装置３０の内部に設けられた光源（バックライト）や、当該液晶装置３０の外部に存在する蛍光灯等の光源としたも
のであってもよい。尚、本実施形態においては、画素電極３１及び共通電極３５のいずれもが透明導電性材料からなるから、所謂、透過型液晶装置である。
のであってもよい。尚、本実施形態においては、画素電極３１及び共通電極３５のいずれもが透明導電性材料からなるから、所謂、透過型液晶装置である。
本実施形態に係る液晶装置３０では、特に、図５に示すように、走査線駆動回路４０の一部として、レベルシフタ部４５が備えられている。このレベルシフタ部４５には、走査線駆動回路４０に接続された走査線ＬＹの１本ずつに対応するように、上記第１実施形態のレベルシフタ１０が複数設けられている。
そして、レベルシフタ部４５では、例えば、図１に示すような一つのレベルシフタ１０の入力端ＩＮには、変換前における低振幅の入力論理信号Ｖiとしてのクロック信号が入
力され、該レベルシフタ１０の出力端ＯＵＴからは、変換後における高振幅の出力論理信号Ｖoが走査線駆動回路４０に出力される。このとき、レベルシフタ１０は、誤動作をせ
ず安定してクロック信号に対応した出力論理信号Ｖoを出力することができるので、液晶
装置３０は、所望の画像を安定して表示することが可能となる。
力され、該レベルシフタ１０の出力端ＯＵＴからは、変換後における高振幅の出力論理信号Ｖoが走査線駆動回路４０に出力される。このとき、レベルシフタ１０は、誤動作をせ
ず安定してクロック信号に対応した出力論理信号Ｖoを出力することができるので、液晶
装置３０は、所望の画像を安定して表示することが可能となる。
尚、特許請求の範囲に記載の電気光学装置は、例えば、本実施形態においては液晶装置３０に対応している。特許請求の範囲に記載の電気光学パネルは、例えば、本実施形態においてはＴＦＴアレイ基板３３に対応している。特許請求の範囲に記載の電気光学物質は、例えば、本実施形態においては液晶層３７に対応している。特許請求の範囲に記載の第１の信号は、例えば、本実施形態においては電流ＩＡに対応している。
（第４実施形態）
次に、第３実施形態で説明した電気光学装置としての液晶装置３０の電子機器の適用について図６に従って説明する。液晶装置３０は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
（第４実施形態）
次に、第３実施形態で説明した電気光学装置としての液晶装置３０の電子機器の適用について図６に従って説明する。液晶装置３０は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
図６は、電子機器の一例たる携帯電話の表示部に適用した例を示す携帯電話の斜視構成図である。図６において、この携帯電話５０は、液晶装置３０を用いた表示ユニット５１と、複数の操作ボタン５２とを備えている。この場合でも、液晶装置３０を用いた表示ユニット５１は、所望の画像を安定して表示することが可能となる。
尚、発明の実施形態は、上記実施形態に限定されるものではなく、以下のように実施してもよい。
○上記第１実施形態では、走査線駆動回路４０は、ＴＦＴアレイ基板３３上に薄膜トランジスタ３２等の製造プロセスと同一の製造プロセスによって作り込んだ内蔵タイプであったが、これに限定されるものではなく、走査線駆動回路４０が、別途、パッケージとして構成され、これをＴＦＴアレイ基板３３上に実装した外付けタイプであってもよい。また、薄膜トランジスタ３２に代えて、薄膜ダイオード（ＴＦＤ）を用いた液晶装置であってもよい。
○上記第１実施形態では、走査線駆動回路４０は、ＴＦＴアレイ基板３３上に薄膜トランジスタ３２等の製造プロセスと同一の製造プロセスによって作り込んだ内蔵タイプであったが、これに限定されるものではなく、走査線駆動回路４０が、別途、パッケージとして構成され、これをＴＦＴアレイ基板３３上に実装した外付けタイプであってもよい。また、薄膜トランジスタ３２に代えて、薄膜ダイオード（ＴＦＤ）を用いた液晶装置であってもよい。
○上記実施形態では、電気光学装置として液晶装置に具体化して好適な効果を得たが、液晶装置以外の例えばデジタルマイクロミラーデバイス（ＤＭＤ）を用いたディスプレイ、電子放出素子を用いたディスプレイ（ＦＥＤ）やＳＥＤ（Ｓｕｒｆａｃｅ−Ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−Ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）に具体化してもよい。また。電子写真装置の光ヘッド（光プリンタのヘッドやデジタルラボのヘッド）に使用してもよい。
ＩＡ…第１の信号としての電流、ＩＢ…第２の信号としての電流、ＬＸ…データ線、ＬＹ…走査線、Ｌ１…電源電圧の供給線、ＯＵＴ…出力端、Ｑ…接続点、Ｖｄｄ…駆動電圧、ＶＤＬ…初期電圧、Ｖｆ1A，Ｖｆ2A…第１の電圧、Ｖｆ1B，Ｖｆ2B…第２の電圧、Ｖi
…低振幅の論理信号としての入力論理信号、Ｖo…高振幅の論理信号としての出力論理信
号、ＶｐｔｈＡ…第１トランジスタの閾値電圧としての第３のＰチャネル型ＴＦＴの閾値電圧、ＶｎｔｈＢ…第２トランジスタの閾値電圧としての第３のＰチャネル型ＴＦＴの閾値電圧、１０…レベルシフタ、１１Ａ…第１の容量としての第１のコンデンサ、１１Ｂ…第２の容量としての第２のコンデンサ、１２Ａ…第１のオフセット回路、１２Ｂ…第２のオフセット回路、１３Ａ…第１のインバータ回路、１３Ｂ…第２のインバータ回路、１７…電圧設定回路、２５…第１トランジスタとしての第３のＰチャネル型ＴＦＴ、２７…第２トランジスタとしての第４のＮチャネル型ＴＦＴ、３０…電気光学装置としての液晶装置、３３…電気光学パネルとしてのＴＦＴアレイ基板、３７…電気光学物質としての液晶層、４０…走査線駆動回路、４１…データ線駆動回路、５０…電子機器としての携帯電話。
…低振幅の論理信号としての入力論理信号、Ｖo…高振幅の論理信号としての出力論理信
号、ＶｐｔｈＡ…第１トランジスタの閾値電圧としての第３のＰチャネル型ＴＦＴの閾値電圧、ＶｎｔｈＢ…第２トランジスタの閾値電圧としての第３のＰチャネル型ＴＦＴの閾値電圧、１０…レベルシフタ、１１Ａ…第１の容量としての第１のコンデンサ、１１Ｂ…第２の容量としての第２のコンデンサ、１２Ａ…第１のオフセット回路、１２Ｂ…第２のオフセット回路、１３Ａ…第１のインバータ回路、１３Ｂ…第２のインバータ回路、１７…電圧設定回路、２５…第１トランジスタとしての第３のＰチャネル型ＴＦＴ、２７…第２トランジスタとしての第４のＮチャネル型ＴＦＴ、３０…電気光学装置としての液晶装置、３３…電気光学パネルとしてのＴＦＴアレイ基板、３７…電気光学物質としての液晶層、４０…走査線駆動回路、４１…データ線駆動回路、５０…電子機器としての携帯電話。
Claims (9)
- 一端にて低振幅の電圧論理信号を入力する第１の容量と、
前記第１の容量の他端に、第１の電圧をオフセットする第１のオフセット回路と、
一端にて前記低振幅の電圧論理信号を入力する第２の容量と、
前記第２の容量の他端に、第２の電圧をオフセットする第２のオフセット回路と、
高振幅の電圧論理信号における電源電圧の供給線に接続され、前記第１の電圧に基づいて、前記低振幅の電圧論理信号と反転した第1の信号を生成する第１トランジスタと、
前記高振幅の電圧論理信号における前記電源電圧の供給線に接続され、前記第２の電圧に基づいて、前記低振幅の電圧論理信号と反転した第２の信号を生成する第２トランジスタと、
前記第１トランジスタと前記第２トランジスタとが接続され、その接続点から前記第１の信号及び前記第２の信号に基づいた前記高振幅の電圧論理信号を出力する出力端と、
前記供給線に第１の電位と前記第１の電位よりも高電位の第２の電位を供給する電圧設定回路と、
を備えたレベルシフタにおいて、
前記電圧設定回路は、
初期時にて、前記第１トランジスタの閾値電圧と前記第２トランジスタの閾値電圧との和より小さい値を有する前記第１の電位を供給し、
前記初期時後の駆動時にて、高位側の前記電圧論理信号を出力する際には、前記第１トランジスタの閾値電圧と前記第２トランジスタの閾値電圧との和より大きい値を有する前記第２の電位を供給することを特徴とするレベルシフタ。 - 請求項１に記載のレベルシフタにおいて、
前記電圧設定回路は、前記初期時後の駆動時にて、
低位側の前記電圧論理信号を出力する際には、前記第１の電位を供給し、
高位側の前記電圧論理信号を出力する際には、前記第２の電位を供給することを特徴とするレベルシフタ。 - 一端にて低振幅の電圧論理信号を入力する第１の容量と、
前記第１の容量の他端に、第１の電圧をオフセットする第１のオフセット回路と、
一端にて前記低振幅の電圧論理信号を入力する第２の容量と、
前記第２の容量の他端に、第２の電圧をオフセットする第２のオフセット回路と、
高振幅の電圧論理信号における電源電圧の供給線に接続され、前記第１の電圧に基づいて、前記低振幅の電圧論理信号と反転した第1の信号を生成する第１トランジスタと、
前記高振幅の電圧論理信号における前記電源電圧の供給線に接続され、前記第２の電圧に基づいて、前記低振幅の電圧論理信号と反転した第２の信号を生成する第２トランジスタと、
前記第１トランジスタと前記第２トランジスタとが接続され、その接続点から前記第１の信号及び前記第２の信号に基づいた前記高振幅の電圧論理信号を出力する出力端と、
前記供給線に第１の電位と前記第１の電位よりも高電位の第２の電位を供給する電圧設定回路と、
を備えたレベルシフタの駆動方法において、
初期時では、前記第１トランジスタの閾値電圧と前記第２トランジスタの閾値電圧との和より小さい値を有する前記第１の電位を前記供給線に供給し、
前記初期時後の駆動時では、高位側の前記電圧論理信号を出力する際には、前記第１トランジスタの閾値電圧と前記第２トランジスタの閾値電圧との和より大きい値を有する前記第２の電位を供給するようにしたことを特徴とするレベルシフタの駆動方法。 - 請求項３に記載のレベルシフタの駆動方法において、
前記初期時後の駆動時にて、
低位側の前記電圧論理信号を出力する際には、前記第１の電位を供給するようにし、
高位側の前記電圧論理信号を出力する際には、前記第２の電位を供給するようにしたことを特徴とするレベルシフタの駆動方法。 - 複数のデータ線、複数の走査線、及び、前記各データ線と前記各走査線との交差に対応して各々電気光学物質を備えた複数の画素を有する電気光学パネルと、
前記データ線にデータ信号を供給するデータ線駆動回路及び前記走査線に走査信号を供給する走査線駆動回路とを備えた電気光学装置において、
前記データ線駆動回路または前記走査線駆動回路の少なくとも何れか一方は、低振幅の電圧論理信号を所望の高振幅の電圧論理信号に変換するレベルシフタを有し、
前記レベルシフタは、
一端にて低振幅の電圧論理信号を入力する第１の容量と、
前記第１の容量の他端に、第１の電圧をオフセットする第１のオフセット回路と、
一端にて前記低振幅の電圧論理信号を入力する第２の容量と、
前記第２の容量の他端に、第２の電圧をオフセットする第２のオフセット回路と、
高振幅の電圧論理信号における電源電圧の供給線に接続され、前記第１の電圧に基づいて、前記低振幅の電圧論理信号と反転した第1の信号を生成する第１トランジスタと、
前記高振幅の電圧論理信号における前記電源電圧の供給線に接続され、前記第２の電圧に基づいて、前記低振幅の電圧論理信号と反転した第２の信号を生成する第２トランジスタと、
前記第１トランジスタと前記第２トランジスタとが直列に接続され、その接続点から前記第１の信号及び前記第２の信号に基づいた前記高振幅の電圧論理信号を出力する出力端と、
前記供給線に第１の電位と前記第１の電位よりも高電位の第２の電位を供給する電圧設定回路とを備え、
前記電圧設定回路は、
初期時にて、前記第１トランジスタの閾値電圧と前記第２トランジスタの閾値電圧との和より小さい値を有する前記第１の電位を供給し、
前記初期時後の駆動時にて、高位側の前記電圧論理信号を出力する際には、前記第１トランジスタの閾値電圧と前記第２トランジスタの閾値電圧との和より大きい値を有する前記第２の電位を供給することを特徴とする電気光学装置。 - 請求項５に記載の電気光学装置において、
前記電圧設定回路は、前記初期時後の駆動時にて、
低位側の前記電圧論理信号を出力する際には、前記第１の電位を供給し、
高位側の前記電圧論理信号を出力する際には、前記第２の電位を供給することを特徴とする電気光学装置。 - 複数のデータ線、複数の走査線、及び、前記各データ線と前記各走査線との交差に対応して各々電気光学物質を備えた複数の画素を有する電気光学パネルと、
前記データ線にデータ信号を供給するデータ線駆動回路及び前記走査線に走査信号を供給する走査線駆動回路とを備えた電気光学装置の駆動方法において、
前記データ線駆動回路または前記走査線駆動回路の少なくとも何れか一方は、低振幅の電圧論理信号を所望の高振幅の電圧論理信号に変換するレベルシフタを有し、
前記レベルシフタは、一端にて低振幅の電圧論理信号を入力する第１の容量と、
前記第１の容量の他端に、第１の電圧をオフセットする第１のオフセット回路と、
一端にて前記低振幅の電圧論理信号を入力する第２の容量と、
前記第２の容量の他端に、第２の電圧をオフセットする第２のオフセット回路と、
高振幅の電圧論理信号における電源電圧の供給線に接続され、前記第１の電圧に基づいて、前記低振幅の電圧論理信号と反転した第1の信号を生成する第１トランジスタと、
前記高振幅の電圧論理信号における前記電源電圧の供給線に接続され、前記第２の電圧に基づいて、前記低振幅の電圧論理信号と反転した第２の信号を生成する第２トランジスタと、
前記第１トランジスタと前記第２トランジスタとが直列に接続され、その接続点から前記第１の信号及び前記第２の信号に基づいた前記高振幅の電圧論理信号を出力する出力端と、
前記供給線に第１の電位と前記第１の電位よりも高電位の第２の電位を供給する電圧設定回路とを備え、
前記初期時後の駆動時では、高位側の前記電圧論理信号を出力する際には、前記第１トランジスタの閾値電圧と前記第２トランジスタの閾値電圧との和より大きい値を有する前記第２の電位を供給するようにしたことを特徴とする電気光学装置の駆動方法。 - 請求項７に記載の電気光学装置の駆動方法において、
前記初期時後の駆動時にて、
低位側の前記電圧論理信号を出力する際には、前記第１の電位を供給するようにし、
高位側の前記電圧論理信号を出力する際には、前記第２の電位を供給するようにしたことを特徴とする電気光学装置の駆動方法。 - 請求項５または６に記載の電気光学装置を実装してなることを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005012399A JP4665525B2 (ja) | 2005-01-20 | 2005-01-20 | レベルシフタ、レベルシフタの駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005012399A JP4665525B2 (ja) | 2005-01-20 | 2005-01-20 | レベルシフタ、レベルシフタの駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006203503A JP2006203503A (ja) | 2006-08-03 |
| JP4665525B2 true JP4665525B2 (ja) | 2011-04-06 |
Family
ID=36961114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005012399A Expired - Fee Related JP4665525B2 (ja) | 2005-01-20 | 2005-01-20 | レベルシフタ、レベルシフタの駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4665525B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101265218B1 (ko) | 2006-08-28 | 2013-05-24 | 삼성전자주식회사 | 시스템 초기 전압 공급시 또는 슬립모드시 고정된 값을갖는 입/출력 장치 |
| US7737755B2 (en) | 2007-06-21 | 2010-06-15 | Infineon Technologies Ag | Level shifting |
| ITTO20120074A1 (it) | 2012-01-30 | 2013-07-31 | St Microelectronics Srl | Circuito elettronico traslatore di livello ad accoppiamento capacitivo e di tipo asincrono |
| CN105096870B (zh) * | 2015-08-10 | 2017-09-29 | 京东方科技集团股份有限公司 | 电平偏移电路及其驱动方法、像素驱动电路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003110419A (ja) * | 2001-06-26 | 2003-04-11 | Seiko Epson Corp | レベルシフタ及びそれを用いた電気光学装置 |
| JP2004096702A (ja) * | 2002-02-20 | 2004-03-25 | Mitsubishi Electric Corp | 駆動回路 |
| WO2004059843A1 (ja) * | 2002-12-25 | 2004-07-15 | Semiconductor Energy Laboratory Co., Ltd. | 補正回路を備えたデジタル回路及びそれを有する電子機器 |
| JP2004205957A (ja) * | 2002-12-26 | 2004-07-22 | Hitachi Displays Ltd | 表示装置 |
-
2005
- 2005-01-20 JP JP2005012399A patent/JP4665525B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003110419A (ja) * | 2001-06-26 | 2003-04-11 | Seiko Epson Corp | レベルシフタ及びそれを用いた電気光学装置 |
| JP2004096702A (ja) * | 2002-02-20 | 2004-03-25 | Mitsubishi Electric Corp | 駆動回路 |
| WO2004059843A1 (ja) * | 2002-12-25 | 2004-07-15 | Semiconductor Energy Laboratory Co., Ltd. | 補正回路を備えたデジタル回路及びそれを有する電子機器 |
| JP2004205957A (ja) * | 2002-12-26 | 2004-07-22 | Hitachi Displays Ltd | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006203503A (ja) | 2006-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10643563B2 (en) | Display device | |
| JP4548133B2 (ja) | 双方向シフトレジスタ | |
| US20200160805A1 (en) | Goa circuit | |
| US8248338B2 (en) | Method of driving liquid crystal display device, liquid crystal display device, and portable electronic apparatus | |
| JP4985020B2 (ja) | 液晶装置、その駆動方法および電子機器 | |
| US9905311B2 (en) | Shift register circuit, drive circuit, and display device | |
| JP5538765B2 (ja) | 液晶表示装置 | |
| US8384643B2 (en) | Drive circuit and display device | |
| JP2011085680A (ja) | 液晶表示装置、走査線駆動回路および電子機器 | |
| US11605360B2 (en) | Circuit and method for preventing screen flickering, drive circuit for display panel, and display apparatus | |
| JP2012088736A (ja) | 表示装置 | |
| US8587577B2 (en) | Signal transmission lines for image display device and method for wiring the same | |
| JP4665525B2 (ja) | レベルシフタ、レベルシフタの駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 | |
| JP2009181612A (ja) | シフトレジスタ回路及び液晶表示装置 | |
| US20080106316A1 (en) | Clock generator, data driver, clock generating method for liquid crystal display device | |
| WO2014141687A1 (ja) | レベルシフト回路、電気光学装置、及び電子機器 | |
| JP2002372957A (ja) | ライン駆動回路、電気光学装置及び表示装置 | |
| WO2013161184A1 (ja) | レベル変換回路、及びそれを用いた液晶表示装置 | |
| US10013943B2 (en) | Gate driving circuit and display module | |
| JP2011013420A (ja) | 電気光学装置、その駆動方法および電子機器 | |
| JP2009223173A (ja) | 電気光学装置、駆動回路および電子機器 | |
| JP4254427B2 (ja) | 電気光学装置及び電子機器 | |
| JP4822041B2 (ja) | 電気光学装置の製造方法 | |
| JP2011027887A (ja) | 電気光学装置、電子機器および電気光学装置の制御方法 | |
| JP2009223174A (ja) | 電気光学装置、駆動回路および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070404 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071005 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100921 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100928 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101214 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101227 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |