JPH04301919A - スイッチ回路 - Google Patents
スイッチ回路Info
- Publication number
- JPH04301919A JPH04301919A JP3066126A JP6612691A JPH04301919A JP H04301919 A JPH04301919 A JP H04301919A JP 3066126 A JP3066126 A JP 3066126A JP 6612691 A JP6612691 A JP 6612691A JP H04301919 A JPH04301919 A JP H04301919A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- drain
- low
- switch circuit
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015556 catabolic process Effects 0.000 claims abstract description 18
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 230000005540 biological transmission Effects 0.000 claims description 10
- 238000003384 imaging method Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229920001296 polysiloxane Polymers 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 239000000523 sample Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000012285 ultrasound imaging Methods 0.000 description 1
Landscapes
- Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、高耐圧スイッチ回路に
関し、更に詳しくは超音波撮像装置のプローブの駆動／
受信のマルチプレクサ回路に使用される高耐圧スイッチ
回路に関する。
関し、更に詳しくは超音波撮像装置のプローブの駆動／
受信のマルチプレクサ回路に使用される高耐圧スイッチ
回路に関する。
【０００２】
【従来の技術】超音波撮像装置のプローブの駆動（送信
）及び受信のためのマルチプレクサ回路に、高耐圧のス
イッチングＩＣが使用される。図５にこの部分の回路を
示す。図において、ＳＷ１〜ＳＷｎがＭＯＳＦＥＴで構
成されたスイッチ素子であり、Ｐ１〜Ｐｎが圧電素子で
ある。この構成で、Ｓ側より送信信号が与えられ、スイ
ッチ素子ＳＷ１からＳＷｎが選択的にオンされ、スイッ
チ素子がオンされた部分の圧電素子より超音波信号が出
力（送信）される。被験体より反射された超音波信号は
圧電素子により電気信号に変換され、スイッチ素子を通
過してＳ側に伝えられる。そして、スイッチ素子が順次
オンされることで、この送信／受信が順次各圧電素子で
行なわれる。
）及び受信のためのマルチプレクサ回路に、高耐圧のス
イッチングＩＣが使用される。図５にこの部分の回路を
示す。図において、ＳＷ１〜ＳＷｎがＭＯＳＦＥＴで構
成されたスイッチ素子であり、Ｐ１〜Ｐｎが圧電素子で
ある。この構成で、Ｓ側より送信信号が与えられ、スイ
ッチ素子ＳＷ１からＳＷｎが選択的にオンされ、スイッ
チ素子がオンされた部分の圧電素子より超音波信号が出
力（送信）される。被験体より反射された超音波信号は
圧電素子により電気信号に変換され、スイッチ素子を通
過してＳ側に伝えられる。そして、スイッチ素子が順次
オンされることで、この送信／受信が順次各圧電素子で
行なわれる。
【０００３】
【発明が解決しようとする課題】以上の場合、各スイッ
チはそれぞれ図６に示すような直列接続された高耐圧Ｍ
ＯＳＦＥＴ（Ｑ１，Ｑ２）で構成されている。
チはそれぞれ図６に示すような直列接続された高耐圧Ｍ
ＯＳＦＥＴ（Ｑ１，Ｑ２）で構成されている。
【０００４】この種の高耐圧ＭＯＳＦＥＴの構造を図７
に示す。この構成では、ｐ層を構成するシリコン基板１
上に一部が垂直に延ばされたｎ領域のドレイン領域が配
置されている。ソースはｎ領域３，４及びｐ領域５，６
に接続されている。また、ドレイン領域２とｐ領域５，
６の間にｎ型不純物濃度が比較的低い低濃度ドレイン層
９が配置されている。そして、低濃度ドレイン層９並び
にｎ層３，４及びｐ層５，６の一部を覆うようにＳｉＯ
２ 層８が形成され、その上にゲート電極７が配置され
ている。
に示す。この構成では、ｐ層を構成するシリコン基板１
上に一部が垂直に延ばされたｎ領域のドレイン領域が配
置されている。ソースはｎ領域３，４及びｐ領域５，６
に接続されている。また、ドレイン領域２とｐ領域５，
６の間にｎ型不純物濃度が比較的低い低濃度ドレイン層
９が配置されている。そして、低濃度ドレイン層９並び
にｎ層３，４及びｐ層５，６の一部を覆うようにＳｉＯ
２ 層８が形成され、その上にゲート電極７が配置され
ている。
【０００５】このＭＯＳＦＥＴでは、ドレイン−ソース
間の耐圧を高めるために、低濃度ドレイン層９を有する
ことを特徴としている。従って、スイッチングの際のオ
ン抵抗は低濃度ドレイン層９が有するドレイン抵抗Ｒｄ
が支配的である。
間の耐圧を高めるために、低濃度ドレイン層９を有する
ことを特徴としている。従って、スイッチングの際のオ
ン抵抗は低濃度ドレイン層９が有するドレイン抵抗Ｒｄ
が支配的である。
【０００６】このようなため、オン抵抗を下げるには、
素子自体を大きくする必要がある。また、図６に示すよ
うに素子を直列接続しているために、オン抵抗は２倍に
なっていた。
素子自体を大きくする必要がある。また、図６に示すよ
うに素子を直列接続しているために、オン抵抗は２倍に
なっていた。
【０００７】本発明はこのような点に着目してなされた
ものであり、その目的は、スイッチング素子としてのオ
ン抵抗を増大させることなく、素子寸法を小さくするこ
とが可能なＭＯＳＦＥＴを使用したスイッチ回路を提供
することにある。
ものであり、その目的は、スイッチング素子としてのオ
ン抵抗を増大させることなく、素子寸法を小さくするこ
とが可能なＭＯＳＦＥＴを使用したスイッチ回路を提供
することにある。
【０００８】
【課題を解決するための手段】上記課題を解決する本発
明は、２個のＭＯＳＦＥＴを直列接続して超音波撮像装
置の送信及び受信信号のスイッチングを行うスイッチ回
路において、シリコン基板の表面に形成され、一部が垂
直方向に延長形成されたｎ型不純物濃度が低いドレイン
領域を有する第一のＭＯＳＦＥＴと、第一のＭＯＳＦＥ
Ｔと比較してソースドレイン間耐圧が非常に低い第二の
ＭＯＳＦＥＴとから構成されたことを特徴とするスイッ
チ回路。
明は、２個のＭＯＳＦＥＴを直列接続して超音波撮像装
置の送信及び受信信号のスイッチングを行うスイッチ回
路において、シリコン基板の表面に形成され、一部が垂
直方向に延長形成されたｎ型不純物濃度が低いドレイン
領域を有する第一のＭＯＳＦＥＴと、第一のＭＯＳＦＥ
Ｔと比較してソースドレイン間耐圧が非常に低い第二の
ＭＯＳＦＥＴとから構成されたことを特徴とするスイッ
チ回路。
【０００９】また、２個のＭＯＳＦＥＴを直列接続して
超音波撮像装置の送信及び受信信号のスイッチングを行
うスイッチ回路において、素子の水平方向に延長形成さ
れたｎ型不純物濃度が低いドレイン領域を有する第一の
ＭＯＳＦＥＴと、素子の水平方向に延長形成されたｎ型
不純物濃度が低く、第一のＭＯＳＦＥＴより小さいドレ
イン領域を有し、ソースドレイン間耐圧が非常に低い第
二のＭＯＳＦＥＴとから構成されたことを特徴とするも
のである。
超音波撮像装置の送信及び受信信号のスイッチングを行
うスイッチ回路において、素子の水平方向に延長形成さ
れたｎ型不純物濃度が低いドレイン領域を有する第一の
ＭＯＳＦＥＴと、素子の水平方向に延長形成されたｎ型
不純物濃度が低く、第一のＭＯＳＦＥＴより小さいドレ
イン領域を有し、ソースドレイン間耐圧が非常に低い第
二のＭＯＳＦＥＴとから構成されたことを特徴とするも
のである。
【００１０】
【作用】本発明において、スイッチ回路がオフ状態にあ
る場合、高電圧の送信信号に対しては高耐圧の第一のＭ
ＯＳＦＥＴが電位差を担い、低電圧の受信信号に対して
は低耐圧の第二のＭＯＳＦＥＴが電位差を担う。
る場合、高電圧の送信信号に対しては高耐圧の第一のＭ
ＯＳＦＥＴが電位差を担い、低電圧の受信信号に対して
は低耐圧の第二のＭＯＳＦＥＴが電位差を担う。
【００１１】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
に説明する。
【００１２】図１は本発明の一実施例の構成を示す構成
図であり、図１（ａ）は２個のＭＯＳＦＥＴを直列接続
する際の第一のＭＯＳＦＥＴを示しており、図１（ｂ）
は２個のＭＯＳＦＥＴを直列接続する際の第二のＭＯＳ
ＦＥＴを示している。
図であり、図１（ａ）は２個のＭＯＳＦＥＴを直列接続
する際の第一のＭＯＳＦＥＴを示しており、図１（ｂ）
は２個のＭＯＳＦＥＴを直列接続する際の第二のＭＯＳ
ＦＥＴを示している。
【００１３】図１（ａ）に示す第一の素子は、図７に示
したものと同じ型の縦型ドレイン２及び低濃度ドレイン
層９を有する高耐圧ＭＯＳＦＥＴ（ＤＭＯＳＦＥＴ）で
ある。図１（ｂ）に示した素子は、通常のＭＯＳＦＥＴ
である。すなわち、ｐ層を構成するシリコン基板１上に
ｎ領域１０が配置されている。ソースはｎ領域１２及び
ｐ領域１５に接続されている。また、ｎ領域１４がとｐ
領域１５の間にｎ型不純物濃度が比較的低い低濃度ドレ
イン層１１が配置されている。そして、ｎ層１２，１３
及びｐ層１５の一部を覆うようにＳｉＯ２ 層１４が形
成され、その上にゲート電極１５が配置されている。
したものと同じ型の縦型ドレイン２及び低濃度ドレイン
層９を有する高耐圧ＭＯＳＦＥＴ（ＤＭＯＳＦＥＴ）で
ある。図１（ｂ）に示した素子は、通常のＭＯＳＦＥＴ
である。すなわち、ｐ層を構成するシリコン基板１上に
ｎ領域１０が配置されている。ソースはｎ領域１２及び
ｐ領域１５に接続されている。また、ｎ領域１４がとｐ
領域１５の間にｎ型不純物濃度が比較的低い低濃度ドレ
イン層１１が配置されている。そして、ｎ層１２，１３
及びｐ層１５の一部を覆うようにＳｉＯ２ 層１４が形
成され、その上にゲート電極１５が配置されている。
【００１４】この構成では、第一の素子Ｑ１のソース−
ドレイン耐圧が高く、第二の素子Ｑ２のソース−ドレイ
ン耐圧が低くなっている。すなわち、両素子の耐圧は非
常に異なったものである。
ドレイン耐圧が高く、第二の素子Ｑ２のソース−ドレイ
ン耐圧が低くなっている。すなわち、両素子の耐圧は非
常に異なったものである。
【００１５】この場合、両素子の耐圧は、例えば以下の
様になっている。 素子 ソース−ドレイン間耐圧 ドレイン−基板間
耐圧Ｑ１ ２００Ｖ
２００ＶＱ２
１０Ｖ ２００Ｖこの場合
、図５ですでに説明したような回路において、超音波撮
像装置のプローブの駆動／受信に使用するものとする。 端子Ｓより圧電素子駆動用の送信信号が与えられる。こ
の送信信号は、例えば１５０Ｖｐｐの高電圧である。こ
の高電圧の送信信号は選択されたスイッチＳＷｘ （ｘ
＝ １ 〜ｎ ）を通って圧電素子Ｐｘを駆動す
る。これにより圧電素子は超音波信号を発生し、被験体
で反射して所定時間後に再び圧電素子に入射する。圧電
素子では、この反射波により電気信号（受信信号）が発
生する。この受信信号は、例えば１Ｖｐｐ程度のパルス
である。
様になっている。 素子 ソース−ドレイン間耐圧 ドレイン−基板間
耐圧Ｑ１ ２００Ｖ
２００ＶＱ２
１０Ｖ ２００Ｖこの場合
、図５ですでに説明したような回路において、超音波撮
像装置のプローブの駆動／受信に使用するものとする。 端子Ｓより圧電素子駆動用の送信信号が与えられる。こ
の送信信号は、例えば１５０Ｖｐｐの高電圧である。こ
の高電圧の送信信号は選択されたスイッチＳＷｘ （ｘ
＝ １ 〜ｎ ）を通って圧電素子Ｐｘを駆動す
る。これにより圧電素子は超音波信号を発生し、被験体
で反射して所定時間後に再び圧電素子に入射する。圧電
素子では、この反射波により電気信号（受信信号）が発
生する。この受信信号は、例えば１Ｖｐｐ程度のパルス
である。
【００１６】ここで、各スイッチ素子の選択状態（オン
／オフ）別に場合分けして各部の動作を説明する。
／オフ）別に場合分けして各部の動作を説明する。
【００１７】＜選択された（オン状態にされた）チャネ
ルのスイッチ＞オン抵抗による電圧降下を無視すれば、
Ｑ１，Ｑ２のソース−ドレイン間電圧はすべて入力電圧
に等しいが、Ｑ１，Ｑ２のドレイン基板耐圧は高い。
ルのスイッチ＞オン抵抗による電圧降下を無視すれば、
Ｑ１，Ｑ２のソース−ドレイン間電圧はすべて入力電圧
に等しいが、Ｑ１，Ｑ２のドレイン基板耐圧は高い。
【００１８】＜非選択（オフ状態にされた）チャネルの
スイッチ＞送信信号の高電圧パルスに対しては、Ｙ端子
からみてＳ端子が正の電圧であるので、Ｑ１がこの電位
差を担う。尚、Ｑ１には既に説明したように、高耐圧Ｍ
ＯＳＦＥＴを採用している。
スイッチ＞送信信号の高電圧パルスに対しては、Ｙ端子
からみてＳ端子が正の電圧であるので、Ｑ１がこの電位
差を担う。尚、Ｑ１には既に説明したように、高耐圧Ｍ
ＯＳＦＥＴを採用している。
【００１９】受信信号に対しては、Ｓ端子からみてＹ端
子が正の電位になり、Ｑ２がこの電位差を担う。この受
信信号は、送信信号の１／１００ 程度の低電圧である
ので、Ｑ２のソース−ドレイン間耐圧（Ｑ１の耐圧より
低い）で十分である。
子が正の電位になり、Ｑ２がこの電位差を担う。この受
信信号は、送信信号の１／１００ 程度の低電圧である
ので、Ｑ２のソース−ドレイン間耐圧（Ｑ１の耐圧より
低い）で十分である。
【００２０】以上のように構成すると、以下のような効
果が得られる。 １．高耐圧ＭＯＳＦＥＴのオン抵抗はドレイン抵抗が支
配的である。従って、ソース−ドレイン耐圧が低くて良
いＱ２に関しては、高比抵抗層が不要になる。従って、
Ｑ１，Ｑ２を同一面積で構成した場合、Ｑ２のオン抵抗
は非常に小さくなる。これにより、Ｑ２の抵抗はＱ１と
比較して無視できる値になり、Ｑ１とＱ２との直列接続
からなるスイッチ回路のオン抵抗が従来の半分になる。 ２．オン抵抗を従来と同じ値になるように設定した場合
、Ｑ２の素子寸法を小さくできる。従って、集積度が向
上し、製造コストが低減できる。
果が得られる。 １．高耐圧ＭＯＳＦＥＴのオン抵抗はドレイン抵抗が支
配的である。従って、ソース−ドレイン耐圧が低くて良
いＱ２に関しては、高比抵抗層が不要になる。従って、
Ｑ１，Ｑ２を同一面積で構成した場合、Ｑ２のオン抵抗
は非常に小さくなる。これにより、Ｑ２の抵抗はＱ１と
比較して無視できる値になり、Ｑ１とＱ２との直列接続
からなるスイッチ回路のオン抵抗が従来の半分になる。 ２．オン抵抗を従来と同じ値になるように設定した場合
、Ｑ２の素子寸法を小さくできる。従って、集積度が向
上し、製造コストが低減できる。
【００２１】図３は他の構成例を示す構成図である。高
耐圧の第一スイッチ素子として、横型のＭＯＳＦＥＴを
使用することも可能である。この場合、第一のスイッチ
素子Ｑ１と第二のスイッチ素子Ｑ２とで、低濃度ドレイ
ン層の長さＬを変えて耐圧を変えたものを用いれば良い
。
耐圧の第一スイッチ素子として、横型のＭＯＳＦＥＴを
使用することも可能である。この場合、第一のスイッチ
素子Ｑ１と第二のスイッチ素子Ｑ２とで、低濃度ドレイ
ン層の長さＬを変えて耐圧を変えたものを用いれば良い
。
【００２２】また、受信信号が負の振幅を有するもので
ある場合、図４に示すように負の電圧に接続れたＱ３を
負電源としてＱ１及びＱ２のソースに接続することで動
作を確保できる。
ある場合、図４に示すように負の電圧に接続れたＱ３を
負電源としてＱ１及びＱ２のソースに接続することで動
作を確保できる。
【００２３】
【発明の効果】以上詳細に説明したように、本発明によ
れば、スイッチング素子としてのオン抵抗を増大させる
ことなく、素子寸法を小さくすることが可能なＭＯＳＦ
ＥＴを使用したスイッチ回路を実現できる。
れば、スイッチング素子としてのオン抵抗を増大させる
ことなく、素子寸法を小さくすることが可能なＭＯＳＦ
ＥＴを使用したスイッチ回路を実現できる。
【図１】本発明の一実施例のスイッチ回路を構成するス
イッチ素子としてのＭＯＳＦＥＴの構成を示す構成図で
ある。
イッチ素子としてのＭＯＳＦＥＴの構成を示す構成図で
ある。
【図２】本発明の一実施例の動作を示す説明図である。
【図３】本発明の一実施例にかかる装置の他の構成例を
示す説明図である。
示す説明図である。
【図４】本発明の一実施例にかかる装置の他の構成例を
示す説明図である。
示す説明図である。
【図５】スイッチ回路の動作環境を示す説明図である。
【図６】スイッチ素子の接続状態を示す説明図である。
【図７】スイッチ回路を構成するスイッチ素子の一例を
示す構成図である。
示す構成図である。
１ Ｓｉ基板
２ ドレイン領域
３ ｎ層
４ ｎ層
５ ｐ層
６ ｐ層
７ ゲート電極
８ 酸化物
９ 低濃度ドレイン層
１０ ｎ層
１１ 低濃度ドレイン層
１２ ｎ層
１３ ｎ層
１４ 酸化物
１５ ゲート電極
Ｑ１ 第一のＭＯＳＦＥＴ
Ｑ２ 第二のＭＯＳＦＥＴ
Claims (2)
- 【請求項１】 ２個のＭＯＳＦＥＴを直列接続して超
音波撮像装置の送信及び受信信号のスイッチングを行う
スイッチ回路において、シリコン基板の表面に形成され
、一部が垂直方向に延長形成されたｎ型不純物濃度が低
いドレイン領域を有する第一のＭＯＳＦＥＴと、第一の
ＭＯＳＦＥＴと比較してソースドレイン間耐圧が非常に
低い第二のＭＯＳＦＥＴとから構成されたことを特徴と
するスイッチ回路。 - 【請求項２】 ２個のＭＯＳＦＥＴを直列接続して超
音波撮像装置の送信及び受信信号のスイッチングを行う
スイッチ回路において、素子の水平方向に延長形成され
たｎ型不純物濃度が低いドレイン領域を有する第一のＭ
ＯＳＦＥＴと、素子の水平方向に延長形成されたｎ型不
純物濃度が低く、第一のＭＯＳＦＥＴより小さいドレイ
ン領域を有し、ソースドレイン間耐圧が非常に低い第二
のＭＯＳＦＥＴとから構成されたことを特徴とするスイ
ッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3066126A JPH04301919A (ja) | 1991-03-29 | 1991-03-29 | スイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3066126A JPH04301919A (ja) | 1991-03-29 | 1991-03-29 | スイッチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04301919A true JPH04301919A (ja) | 1992-10-26 |
Family
ID=13306869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3066126A Pending JPH04301919A (ja) | 1991-03-29 | 1991-03-29 | スイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04301919A (ja) |
-
1991
- 1991-03-29 JP JP3066126A patent/JPH04301919A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4390790A (en) | Solid state optically coupled electrical power switch | |
| US20120108963A1 (en) | Semiconductor Device and Ultrasonic Diagnostic Apparatus Using the Same | |
| US7169679B2 (en) | Varactor with improved tuning range | |
| US6441432B1 (en) | High voltage lateral semiconductor device | |
| US6323539B1 (en) | High voltage integrated circuit, high voltage junction terminating structure, and high voltage MIS transistor | |
| EP0722629A1 (en) | Field effect transistor with switchable body to source connection | |
| US8729953B2 (en) | Method and system for reduction of off-current in field effect transistors | |
| JPH0846144A (ja) | 集積回路チップ | |
| CN100411304C (zh) | 用于超声转换器阵列的高电压开关的方法和装置 | |
| JP2004363997A (ja) | スイッチ回路およびそれを用いた信号処理装置および超音波診断装置 | |
| JPS59191973A (ja) | 単一ゲ−ト線インタ−レ−ス固体撮像素子 | |
| JP2006325044A (ja) | スイッチ回路及びそれを用いた信号処理装置 | |
| US7485916B2 (en) | Dynamic control of capacitance elements in field effect structures | |
| USRE35836E (en) | Solid state optically coupled electrical power switch | |
| JPH04301919A (ja) | スイッチ回路 | |
| US10312913B2 (en) | Level shifter | |
| JPH05241201A (ja) | 垂直駆動回路 | |
| JP4857610B2 (ja) | 高圧アナログ・スイッチｉｃおよびそれを使った超音波診断装置 | |
| CN114743971A (zh) | 可重新配置的互补金属氧化物半导体装置及方法 | |
| JP4326638B2 (ja) | 半導体双方向スイッチ用信号伝送回路 | |
| JP2004228317A (ja) | 半導体記憶装置 | |
| JPH0846145A (ja) | 半導体回路装置 | |
| JP3427558B2 (ja) | 電圧セレクタ回路を備えた半導体集積回路装置 | |
| JP2000252467A (ja) | 高耐圧横型半導体装置 | |
| KR100419100B1 (ko) | 반도체 장치 |