JPS59191973A - 単一ゲ−ト線インタ−レ−ス固体撮像素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の分野］ コノ発明はカラー固体撮像装置、特にＭＯ８ＩＦＫＴ型
の固体撮像装置に関する。

Ｅ従来技術］ この発明が属するものと同形式の一般的な撮像装置の先
行技術の例が工ＩＩ］１Ｇ　　’［’ｒａｎＳａＱ−ｔ
ｉｏｎ　　０２１　　Ｅｌｅｃｔｒｏｎ　　Ｄｅｖｉｃ
ｅｓＶＯｌ、ＥＤ−２９，ｙｏ、４．Ａｐｒｉｌ　　１
９８２に青木氏らによって「２／３インチ形式ＭＯＳシ
ングルチップカラー撮像装置」という標題で掲載されて
いる。この論文で述べられている撮像装置は、本願では
第１図、第２図に示されるが、行列マトリックスに配置
された多数の画素がら成るアレイ１００を含んでいる。

センサアレイ１００は垂直ゲート線の役目をする第１電
極［２１，２２２３，２４，・・・とそれと直角に交差
する水平ゲート線の役目を果す第２電極線３０，３１゜
３２．３６．　　・・・を含んでいる。これらの電極線
のすべては電気的には互いに絶縁されている。

各々の画素１０は光ダイオードとそれと並列に接続され
たコンデンサ１６から成る光センサー素子と、’Ｆｌｌ
ｌｉ’ｌ”素子１１で実現されるスイッチング素子を含
んでいる。Ｆ、１ｉ１ｉＴ素子１１のゲート１５は対応
する第１′ＷＬ極線（第２図の左上部では画素１゜に対
して電極線２１）に接続され、ＦＥＴ素子１１のドレイ
ンは対応する第２電極線（第２図の左上部では画素１０
に対して電極線３０）に接続されている。ＦＥＴ素子１
１のソースは光ダイオード１２のカソードに結合されて
いる。カラーフィルタが光ダイオード１２の各々の上に
与えられる。

フィルタはカラー像を作るために適当なパターンで配置
される。第２図の例ではｒＷＪはそれぞれの光ダイオー
ドの上に白フィルタがあることを示し、ｒ、Ｙ、Ｊは黄
フィルタ、「Ｇ」は緑フィルタ、ｒｏｙＪはシアンフィ
ルタがあることを示している。この分野の通常の技術者
にはよく知られていることであるが、他のフィルタのパ
ターンも同様に使われる。

第２電極線（以下水平線ともいう。）６０゜３１．３２
，３３・・・は一つの色情報を運ぶ出力信号と結びつい
ている。特に、第２図では、Ｈｗθ）ｅＨＧω）ｔ　Ｈ
ｙ　ｅ　（ｊＬ　ＨＯｙ（、＋Ｌはｊ番目の白、緑、黄
、シアン出力信号をそれぞれ示している。この配置を達
成するために電極に３０，３１゜３２．３３・・・の各
々は対応する列の関連する色のすべての画素のＦＥＴ素
子のドレインに接続されている。例えば、電１１ｉ３１
は緑フィルタをもっている光ダイオード１２と結合して
いるすべてのＦＦ１ｉＴ素子１１のドレインに接続され
ている。

第１電極線（以下垂直線ともいう。）２１，２２゜２３
．２４．　　・・・は各々の列のすべての画素のＦＥＴ
素子１１のゲート１５に接続されている。

読ａｔＬ期間のアレイの動作の間、光ダイオード１２の
導電度はそこに注がれる光の強度に応じて変化する。従
って、読出し周期の終りにおけるコンデンサ１３の電荷
は読出し期間中に光ダイオード１２に注がれる光の平均
強度によって決定される。画素１０の各々から発生した
色情報信号を読出すために第１電極線２１，２２，２３
．２４・・・が定められた順序に従って活性化、すなわ
ち、正電位に上げられる。第１電極線２１，２２゜２３
．２４・・・の活性化は垂直方向にセンサアレイを順に
スキャンするので、第１電極線は垂直線とよばれる。

第４Ａ図、第４Ｂ図は第２図の回路を集積回路で実現し
たーセグメントを示している。第２電極線３０．３１は
第１電極線２１．２２と交差しているが、絶縁されてい
る。光センサー領域は第１電極線と第２電極線、例えば
電極線２１，２２゜３０．３１の交差点の間で規定され
る方形の開口部に形成される。ソース拡散領域１９（一
点鎖線で示されている）が開口部の各々の方へ広がって
サブストレート４１中に形成される。ダイオード接合形
成層（図示せず）は光ダイオードを形成する各々のソー
ス拡散領域の部分の上に与えられる。

ソース領域１９の各々の他の部分は第２電極線のそれぞ
れの下に広がる。例えば、第４Ａ図の中心に示される電
極線２１，２２，３０，３１を境界とする開口部内に一
部位置するソース拡散領域１９の一部は第２１！極線３
０の下に広がっている。ソース拡散領域１９は対応する
第１電極線のわきの近くで下の位置にまで広がっている
。例えば、第４Ａ図の中心のソース領域１９は電極線２
１の下のわきまで広がっている。ソースコンタクト領域
１７はこのようにして形成される。ドレイン領域１８（
二点鎖線で示されている）はドレインコンタクト領域１
６で水平線のそれぞれと電気的に接触されているもので
あるが、これもまた対応する第２電極線の下に広がって
いる。ドレイン領域１８は第１１！極線と重なることは
なく対応するソース領域１９と第１電極線をはさんで反
対側にほぼ第１電極線の巾だけ離れて位置する。ソース
領域１９とドレイン領域１８とが接近している。第２電
極線と第１電極線の交差点では第１電極線２１゜２２９
４；［い酸化層によってのみサブストレートと分離され
ている。この方式ではゲート領域１５はドレイン領域１
８とソース領域１９との間に形成される。ドレイン領域
とソース領域とが第１電極線の近くに存在しない第１電
極線と第２電極線の交差点（例えば２１と６１の交差点
）に対しては、垂直線の電圧がデバイスの動作をじゃま
しないように垂直線をサブストレートの表面から分離す
るために厚い絶縁層４０が与えられる。この配置は第４
Ｂ図の断面図に示されており、そこでは第１電極線２１
はフィールド酸化層４０によってサブストレート４１の
表面から分離されている。

一方、電極線２２はソース領域１９とドレイン領域１．
８０間の薄い酸化層のみによってサブストレート４１の
表面から分離されている。

画素１０からの色情報信号読出しと利用回路（ディスプ
レイ装置、録画装置等）へこれらの信号を伝達するため
に使われる回路が第１図に表わされている。垂直線２１
，２２，２３．２４・・・を活性化するために垂直シフ
トレジスタ１０６が与えられている。垂直シフトレジス
タはインタフェース回路１０４に用いられる正電位ＶＳ
（ｏ）、　　・・。

Ｖ　５（ｉ）、　　・・・Ｖ　Ｓ　（ｎ−１）　、　Ｖ
　５（ｎ）を出力線上に連続的かつ繰り返し的にセット
する。インターフェース［１８１０４は二つのインター
レースされたフレームがスキャンされる信号ＦＡ（フィ
ールドＡ）と信号ＦＥ（フィールドＢ）指示信号を受け
る。インターフェース回路１０４の出力はバッファされ
、クロック信号＄　ｖ　Ｅ　ｔφｖ３の助けでバッファ
回路１０５によってセンサアレイ１００の垂直線２１，
２２，２３，２４．　　・・・に印加される。電極１ｓ
３０．３１等のセンサアレイ’Ｈｗ（ｊＬ”ＧＯ）等か
らの出力はアレイ出力スイッチング回路１０２に加えら
れ、水平シフトレジスタ１０１によって与えられる出力
に従って利用回路へ向けて母線１０７に伝達される。

第２図に示されるセンサアレイで完全な画素を形成する
のに必要な色情報を与えるためには、瞬接する４つの画
素、すなわち隣接しあう白、黄、緑、シアン感応画素か
らなる１区画に含まれる色情報信号を読出し、４つの水
平、！３（Ｈ，、θ）、ＨＧ（ｊ）とＨｙｅθ）、Ｈａ
ｙθ））上に色信号を読出させることが必要である。

色情報を読出すために各ラインスキャン、すなわち’Ｖ
Ｓ（ｏ）の各々、に対し、垂直線２１，２２゜２３．２
４．　　・・・のうち２つを活性化する必要がある。更
に、インターレースのために垂直線対をフレーム毎に変
える必要がある。例えば、フレームＡに対し、電極線２
１．２２が同時に活性化され、続いて電極線２３．２４
が同時に活性化される。引続いて起こるフレームＢに対
し、電極線２２．２３が同時に活性化され、続いて電極
線２４と次の電極線（図示せず）が同時に活性化される
。

これは第２図の左側に信号ＶＡ（ｉ）（垂直線、フレー
ムＡ、ｉ番目のラインスキャン）、ｖＡ（ｉ十１）、・
・・、ＶＢ（１）、ＶＢ　（１＋１）として示されてい
る。インターレーススキャンに対し、活性化シーケンス
は・・・ＶＡ（ｏ）、　　・・・ｔ　ＶＡ　（ｔ）＊ｖ
Ａ　（１＋ｌ）ｔ　００′ｔ　Ｖ’Ｂ（０）ｐ　””ｅ
ｖＢ（１）　、　ｖ　Ｂ　（１＋１）　ｗ　・・・とな
る。ここで二つの垂直線がＶ　Ａ（ｏ）の各々に対し活
性化される。

回路１０４とバッファ回路１０５の一例が第６図に示さ
れており、そこには−っのインターレ−ス部６０と一つ
のバッファ部６５が示されている。

もちろん、インターレース回路１０４とバッファ回路１
０５はこのようなものが複数から成る。しかし各々は同
じであるから、一つのものだけがここでは描かれている
。垂直シフトレジスタ１０６からの出力信号ＶＳ（ｔ）
はインターレース部３０の４つのＦＥＴ素子９１−９４
のドレインに印加されている。信号ＦＡ（フレームＡ）
はデバイス９１゜９２のゲートに印加され、信号ＦＢは
デバイス９３゜９４のゲートに印加されている。デバイ
ス９２゜９６の導電チャネルは並列に接続されている。

この理由はインターレーススキャンのために垂直線対は
オーバーラツプして活性化される必要があるからである
。デバイス９１．９４と対のデバイス９２、ｉのソース
はバッファ部３５の対応するドライバデバイス９５のゲ
ートに接続されている。

デバイス９５のドレインはクロック信号φｖ３の供給源
に共通に接続されている。ブートストラップコンデンサ
９８はデバイス９５のドレインとゲートの間に接続され
ている。クロック゛信号巾Ｖ。

はデバイス９９を通して垂直線を放電させるように印加
される。

これより明らかなように、上述の従来技術ではセンサア
レイのスキャンの間二つの第１電極線を同時に活性化す
る必要があるという欠点をもっている。二つの電極線が
常に同時に活性化されねばならないためバッファ回路に
は高い駆動能力が要求される。また、比較的複雑な−ｒ
ンターレースバツ７ア回路が必要である。

［発明の目的］ 従って、この発明の主たる目的は上述した従来技術の欠
点を取除くことであり、特に、センサアレイのスキャン
に対し一度に一本の第１電極線だけを活性化するだけで
よいソリッドステートカラー撮像装置を与えることであ
り、また、簡単で物理的に小さな垂直インターレースと
バッファ回路で済む撮像装置を与えることである。

［発明の開示］ この発明の主なる目的＆ネ他の目的と同様に、互いに直
交する２つの電極線群から成る格子状に配列された電極
をもつ固体撮影装置を提供することによって達成される
。光センサー素子と信号スイッチング素子が前述のよう
に形成された格子状に配列された電極の各々の開口部に
対して与えられる。この発明の重要な特色によれば、ス
イッチング素子は第１、第２の２つ半導体スイッチから
成り各々が光センサー素子と第２電極線に導電チャンネ
ルにより並列に接続される。第１、第２の半導体スイッ
チの制御信号はそれらが存在するマトリックス開口部を
形成する第１電極線に属する二つの電極線に結合される
。第２電極線への接続は列方向で交互になされる。好ま
しくは半導体スイッチはＭＯ３ＦＥＴ素子で実現される
。第１、第２の半導体スイッチは分離した素子で実現さ
れ得る。又、等測的にはそれらは一つの導電チャネルと
いずれかのゲートの活性化に応じて導電チャネルが開く
ように配置された二つのゲートとをもつ一つの素子で実
現され得る。

撮像装置を半導体の構造という点からみると、この発明
は半導体基体、この基体上にほぼ平行に配列された一組
の第２電極線およびこの電極線にほぼ直交し、かつはぼ
平行に配列された一組の第１電極線（これら第１電極線
と第２電極線とは互いに絶縁されている。）、半導体基
体上の２本の第１電極線と２本の第２電極線で囲まれた
開口部分に設けられたソース拡散領域並びに半導体基体
上に設けられたドレイン拡散領域を有する固体撮像装置
により実現される。各々のソース拡散領域は開口部の光
センサー領域から、対応する第２電極線の下方に拡がり
、その開口部を形成する２つの第１電極線に隣接する位
置まで拡がっている。

ドレイン拡散領域は上記の第２電極線の下に設けられ、
上記のソース拡散領域のある側とは第１電極線を中心に
して反対の側の開口部を形成する２つの第１電極線の端
部に陽接し、かつ第２電極線の下にある位置まで拡がる
。これらによりゲート部分はソース拡散領域とドレイン
拡散領域の間に形成される。ドレイン拡散領域は電気的
に対応する第２％極線に結合される。

ソース拡散領域は、列方向にある画素からとなりの画素
に、開口部の列方向にこれを規定する２つの第２電極線
のうちの交互的に選択される１つの電極線の下を経て広
がっており、ドレイン拡散領域も、前記の２つの第２電
極線のうちの交互的に選択される１つの電極線の下に形
成される。ダイオード接合層のような光センサ一層はソ
ース拡散領域の上に形成される。カラーフィルターは各
々の光センサ一層の上に設けられる。

第６図はこの発明に従って構成されたセンサアレイ１０
０の一部を示す概略図である。第２図について述べられ
た先行技術の場合と同様、この発明のアレイは複数の水
平線６１，６２，６３，６４・・・と複数の垂直線５１
，５２．５：１５．５４・・・を含み、これらの番号は
先行技術におけるスキャニングラインの類似番号のセン
サに対する関係と同じである。画素７０の光センス部は
先行技術と同様光ダイオード１２とコンデンサ１３を含
んでいる。

色情報信号スイッチングに対し、スイッチング素子７１
は２つの並列接続されたｒＥＴ７３−Ｌ７６−２から成
っている。デバイス７３−１．７．３−２の導電チャネ
Ａ／（ソースコンタクト７４とドレインコンタクト７２
の間）は光ダイオード１２のカソードおよび対応する水
平線（第５図の左上の画素に対しては電極線６１）の間
に接続される。

２つのスイッチング素子のドレインが共通接続されて１
つになった先端は列方向で交互にその列の画素の左端と
右端を決定する水平線のいずれか一方に接続される。デ
バイス７６−１のゲートはセルの上端を形成する垂直線
に結合され、デバイス７６−２のゲートはセルの下端を
形成する垂直線に接続される。カラーフィルタは先行技
術で使われるのと同じパターンで光ダイオードに対して
与えられる。

第７　Ａ、　７　Ｂ図には第５図の概略図で表わされる
センサアレイの画素の物理的構造が示されてＩ、ｚる。

先行技術の配置と同様、アレイは水平線の役目をはだす
第２電極線６１，６２．　　・・・と垂直線の役目をは
だす第１電極線５１，５２．　　・・・を含んでおり、
方形開口部が上記の水平線と垂直線の対によって規定さ
ｉる。この発明によれば、ソース拡散領域７５（一点鎖
線）は、水平線の１つの下部にまで広かり、例えば第７
Ａ図の中心に示されるソース拡散７５は水平線６１の下
に広がっている。水平線６１の下ではソース拡散領域７
５は隣接しあう２つの垂直１１５１．５２のエツジの真
下の位置にまで達している。ドレイン拡散（二点鎖線）
は水平線の下に形成されるが、それはソース拡散領域が
ない水平線の下である。各々のドレイン拡散領域７６は
２つの隣り合う垂直線（第７Ａ図の中心布に示されるド
レイン拡散領域７６に対しては電極Ｍ５１．５２）の端
にまで広がっている。ゲート７３−Ｌ７３−２は各ドレ
イン拡散領域７６０両端に形成される。各ドレイン拡散
領域７６はコンタクト領域７２において水平線に接続さ
れる。

この構造ではセンサアレイのスキャン動作中、一度に１
つの垂直線のみを活性化する必要がある。

第５図を参考にすると、電極線５２が活性化されると白
、黄、緑、シアンの４つの画素のゲートが活性化される
。ここで関係するバッファ回路に必要な駆動能力は第２
図の先行技術より明らかに減少される。インターレース
スキャンを実行するために垂直線はＶ’Ａ（ｏ）−・・
＋　ＭＡ（ｉＬ　ＶＡ　　（ｉ＋１）　ｌ　　”　”　
”ｌ　ｖＢ（ｏ）”　’　”ＶＥ　　（ｉ−１）　ＩＶ
ｎ（ｌｔ　　・・・、のように簡単なシーケンスで活性
化される。ここではｙ　Ａ　（ｏ）等の各々に対して１
つの垂直線が活性化される。垂直線を対で活性化する必
要がなく、フレームＡとフレームＢの間で垂直線の対を
変える必要もないためにインターレース回路の構造は非
常に簡単になる。

第６図には好適なインターレースとバッファ回路の一部
の例が示されている。インターレース回路部８１は２個
のＦＥＴ素子８３，８４のみでできており、そのゲート
は１つの垂直シフトレジスタ出力線Ｖ　Ｓ　（ｉ）に接
続され、そのドレインはＦＡ。

ＦＢ倍信号それぞれ受けている。素子８３．８４゜のヅ
ース出力はセンサアレイの対応する垂直線に直接に印加
される。デバイス８５，８６はクロック信号ψｖ２によ
って垂直線電位ＶＡ　（ｉ）、　ＶＢ　（ｉ）をそれぞ
れ放電するために使われる。以上のように本発明のセン
サーアレイではクロック信号中ｖ３の必要性はなくなり
、これがこの発明のもう１つの利点である。

【図面の簡単な説明】

第１図はこの発明が属するのと同じ一般的形式のカラー
撮像装置のブロック図である。 第２図は第１図のカラー撮像装置で使われる先行技術の
センサアレイの概略図である。 第６図は先行技術の撮像装置で用いられるインターレー
ス回路とバッファ回路の一部の概略図である。 第４　Ａ＋　４　Ｂ図はそれぞれ先行技術のセンサアレ
イの物理的構造を表わす平面図を断面図である。 第５図はこの発明のセンサアレイの概略図である。 第６図はこの発明のセンサアレイで用いられるインター
レース回路とバッファ回路の一部の概略図である。 第７Ａ、７Ｅ図はそれぞれこの発明のセンサアレイの物
理的構造を表わす平面図と断面図である。 １０・・画　素　　　　　１１・・ＦＩＣＴ素子１２・
・光ダイオード　　１６・・コンデンサー１５・・ゲー
）　　　　　　　１６・・ドレインコンタクト１７・・
ソースコンタクト　１８・・ドレイン拡散領域１９・・
ソース拡散領域 ２１．２２，２３．２４・・垂直線の役目をはたす第１
電極線 ３０．３１，３２，３３・・水平線の役目をはたす第２
電極線 ４０・・フィールド酸化層 ４１・・サブストレート ５１．５２，５３，５４・・垂直線または第１電極線６
１．６２，６５．６４・・水平線または第２電極線７０
・・画　素 ７１・・スイッチング素子 ７２・・ドレインコンタクト ７３−１．７３−２・・ＩＦＩＣＴ素子７４・・ソース
コンタクト ７５・・ソース拡散領域 ７６・・ドレイン拡散領域 ８０・・サブストレート ８１・・インターレース部 ８２・・バッファ部 １００・・センサアレイ １０１・・水平シフトレジスタ １０２・・アレイ出力スイッチング回路１０６・・垂直
シフトレジスタ １０４・・インターレース回路 １０５・・バッファ回路 第　　４Ａ　図 ）１ｗ（ｉ））Ｉｔ、（ｉ） 第　　６　　図

Claims (1)

1. 【特許請求の範囲】 １、格子状に配列された電極線並びに電極線で囲まれた
   中に配列された二つ以上の光センサ一手段および二つ以
   上のスイッチング手段から成り、これらのスイッチング
   手段が一つの光センサ一手段に対して二つずつ組になっ
   て設けられ、該光センサ一手段と電極線の一つ（電極線
   ■）とを選択的に結合し、且つ上記の二つのスイッチン
   グ手段の各々は他の二つの電極線（電極線■、■）に別
   々に結合して、この電極線より制御入力を受けることを
   特徴とする固体撮像素子。 ２、二つのスイッチング手段を交互に活性化させるよう
   に予め決定された順序で上記スイッチング手段を活性化
   させる手段を特徴とする特許請求の範囲第１項に記載の
   固体撮像素子。 ６、格子状に配列された電＠線が二つの電極線群から成
   り、電極線■と電極線■、■とが別々の電極線群に属す
   る特許請求の範囲第１項に記載の固体撮像素子。 ４、格子状に配列された電極線がほぼ平行に並んだ電極
   線群とほぼ平行に並んだもう一つの電極線群カラナリ、
   二つの電極線群は互いにほぼ直角に交叉し、電極線のは
   二つの電極線群のうちの一方（第一電極線群）に属する
   ものの中の−っであり、電極線■、■はもう一方の電極
   線群（第二電極線群）に属するものの中の互いに隣接し
   あう二つの電極線であるような特許請求の範囲第１項に
   記載の固体撮像素子。 ５、スイッチング手段が電界効果トランジスターから成
   るような特許請求の範囲第１項に記載の固体撮像素子。 ６、第二電極線群に属する電極線の各々を予め決定され
   た順序で同時に一つだけ活性化させる手段を特徴とする
   特許請求の範囲第４項に記載の固体撮像素子。 Ｚ第二電極線群に属する電極線のうちの偶数番のみ又は
   奇数番のみの活性化を交互に行わせるような手段を活性
   化手段が有する特許請求の範囲第６項に記載の固体撮像
   素子。