CN107046626A - 摄像装置 - Google Patents

摄像装置 Download PDF

Info

Publication number
CN107046626A
CN107046626A CN201710068534.1A CN201710068534A CN107046626A CN 107046626 A CN107046626 A CN 107046626A CN 201710068534 A CN201710068534 A CN 201710068534A CN 107046626 A CN107046626 A CN 107046626A
Authority
CN
China
Prior art keywords
pixel
camera device
switch
input node
conductive pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710068534.1A
Other languages
English (en)
Other versions
CN107046626B (zh
Inventor
坪井宏政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN107046626A publication Critical patent/CN107046626A/zh
Application granted granted Critical
Publication of CN107046626B publication Critical patent/CN107046626B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/585—Control of the dynamic range involving two or more exposures acquired simultaneously with pixels having different sensitivities within the sensor, e.g. fast or slow pixels or pixels having different sizes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明提供一种摄像装置。该摄像装置包括像素单元和缓冲器。在像素单元中，以矩阵方式布置有像素，其中，各像素包括光电转换单元、传输晶体管和放大晶体管。在像素单元中，第一像素行和第二像素行布置在列方向上。第一像素行的第一像素包括改变在第一像素中包括的放大晶体管的输入节点处的电容值的第一开关。第二像素行的第二像素包括改变在第二像素中包括的放大晶体管的输入节点处的电容值的第二开关。缓冲器驱动第一开关和第二开关。缓冲器输出节点电连接到第一开关输入节点和第二开关输入节点，以被第一开关输入节点和第二开关输入节点所共用。

Description

摄像装置
技术领域
本公开涉及一种摄像装置。
背景技术
已知如下结构，将电容器连接到放大晶体管的输入节点以增大从像素输出的信号的动态范围。
日本特开2000-165754号公报公开了如下结构，在各像素行中设置有驱动线，通过该驱动线将驱动脉冲供给到用于改变设置在像素中的浮置扩散区(floating diffusion)的电容的开关。
发明内容
根据本公开的一个方面，一种摄像装置包括：像素单元，在像素单元中，以矩阵方式布置有多个像素，所述多个像素中的各像素包括光电转换单元、对光电转换单元中累积的电荷进行传输的传输晶体管、以及在输入节点处接收由传输晶体管传输的电荷的放大晶体管，其中，在像素单元中，各包括在行方向上布置的多个像素的至少两个像素行布置在与行方向不同的列方向上，并且所述至少两个像素行包括第一像素行和第二像素行，其中第一像素行的第一像素包括，改变在第一像素中包括的放大晶体管的输入节点处的电容值的第一开关，并且其中，第二像素行的第二像素包括，改变在第二像素中包括的放大晶体管的输入节点处的电容值的第二开关；以及缓冲器，其驱动第一开关和第二开关，其中，缓冲器的输出节点电连接到第一开关的输入节点和第二开关的输入节点，以被第一开关的输入节点和第二开关的输入节点所共用。
根据下面参照附图对实施例的描述，本公开的另外的特征将变得清楚。
附图说明
图1是摄像装置的框图。
图2是摄像装置的等效电路图。
图3是缓冲器的等效电路图。
图4是示意性平面图。
图5是示意性横截面图。
图6是摄像装置的等效电路图。
图7是示意性平面图。
图8是示意性平面图。
图9是摄像装置的等效电路图。
图10是示意性平面图。
图11是摄像装置的等效电路图。
图12是示意性平面图。
图13是示意性平面图。
图14是示意性横截面图。
图15是示意性平面图。
图16是示意性平面图。
具体实施方式
第一实施例
将参照图1至图5描述可应用的摄像装置的第一实施例。在图中由相同的附图标记表示的元件或部分是相同的元件或区域。
图1是根据第一实施例的摄像装置101的框图。摄像装置101包括像素单元102和外围电路部107。外围电路部107包括驱动脉冲生成单元103、垂直扫描电路104、信号处理单元105和输出单元106。
在像素单元102中，各个将光转换为电信号并输出通过转换获得的电信号的多个像素100以矩阵方式布置。各包括在第一方向(布置像素单元102中的行的像素100的行方向)上布置的多个像素的至少两个像素行，布置在与第一方向不同的第二方向(布置像素单元102中的列的像素100的列方向)上。
驱动脉冲生成单元103生成驱动脉冲。垂直扫描电路104从驱动脉冲生成单元103接收控制脉冲，并且向各像素供给驱动脉冲。驱动脉冲生成单元103和垂直扫描电路104构成控制驱动脉冲的供给的控制单元。
信号处理单元105接收从像素单元102并行输出的信号。然后，信号处理单元105将从多个像素列并行输出的信号串行化，以将它们发送到输出单元106。此外，信号处理单元105可以包括进行信号的放大、模数(AD)转换等的列电路。
图2示出摄像装置的等效电路图的示例。在本实施例中，信号电荷的极性被称为第一导电类型。在本实施例中，作为示例，尽管第一导电类型和作为与第一导电类型相反的导电类型的第二导电类型分别被描述为N型和P型，但是第一导电类型和第二导电类型不限于此，并且可以分别是P型和N型。虽然后缀A和B用于在部件之间进行区分，但是在没有后缀的情况下描述具有相同功能的部件。如果必须描述两个部件以使它们彼此区分，则用后缀来描述它们。
首先，将描述各像素的结构。像素100包括多个光电转换单元(光电转换单元201A、光电转换单元201B)。在光电转换单元201A和201B中，通过光电转换产生电荷对。作为光电转换单元201A和201B，例如，使用光电二极管。
传输晶体管202A将在光电转换单元201A中产生的电子传输到浮置扩散区(以下称为FD)203。传输晶体管202B将在光电转换单元201B中产生的电子传输到FD 203。
FD 203由光电转换单元201A和光电转换单元201B共享。然后，FD 203保持经由传输晶体管202A和传输晶体管202B从光电转换单元201A和光电转换单元201B传输的电子。
其栅电极电连接到FD 203的放大晶体管205对基于经由传输晶体管202A和传输晶体管202B传输到FD 203的电子的信号进行放大，并输出该信号。更具体地，传输到FD 203的电子被转换为基于电子的量的电压，并且，基于电压的电信号经由放大晶体管205输出到像素100的外部。放大晶体管205与未示出的电流源一起构成源极跟随器电路。
复位晶体管204将放大晶体管205的输入节点处的电压复位到特定电位。选择晶体管220控制从放大晶体管205到信号线209的输出。选择晶体管220的漏极连接到放大晶体管205的源极，并且，选择晶体管220的源极连接到信号线209。
作为根据本实施例的结构的替代方案，选择晶体管220可以被配设在放大晶体管205的漏极与供给电源电压所通过的电源线之间。在任何情况下，选择晶体管220控制放大晶体管205与信号线209之间的电连续性。
电容器208构成处于连接状态的放大晶体管205的输入节点的一部分，并且在断开状态下与输入节点断开。这使得放大晶体管205的输入节点处的电容值能够改变。在该示例中，电容器208的连接状态和断开状态之间的切换由开关207控制。
电容器208和开关207的部分可以各自用作彼此的一部分。例如，电容器208可以由开关207的栅极绝缘膜的电容构成。此外，如果开关207是金属氧化物半导体(MOS)晶体管，则电容器208可以由PN(正-负)结电容和由构成源极的N型半导体区域构成的寄生电容构成。请注意，电容器208和开关207的部分各自不必须用作彼此的一部分，并且可以由单独的构件构成。
当驱动脉冲被供给到开关207的输入节点以在连通(ON)状态(连接状态)和关断(OFF)状态(断开状态)之间切换时，放大晶体管205的输入节点处的电容值在两个或更多个值之间切换。例如，当电容器208处于断开状态时，放大晶体管205的输入节点处的电容值变为第一值。然后，当电容器208处于连接状态时，放大晶体管205的输入节点处的电容值变为大于第一值的第二值。请注意，所有开关207可以同时在连通状态和关断状态之间切换。
在电容器208处于连接状态的情况下，与断开状态相比，可以减小放大晶体管205的输入节点处的电荷-电压转换效率。
因此，如果传输到放大晶体管205的输入节点的信号电荷是恒定的，则在放大晶体管205的输入节点处信号电荷被转换后的电压的电压振幅的幅值(magnitude)小于在电容值不增加的情况下的电压振幅的幅值。因此，即使输入基于高照度级的信号，FD 203也不太可能变成饱和。
相反，在电容器208处于断开状态以使放大晶体管205的输入节点处的电容值小于连接状态下的电容值的情况下，放大晶体管205的输入节点处的电荷-电压转换效率与连接状态相比，被增加。
因此，如果传输的信号电荷是恒定的，则在放大晶体管205的输入节点处信号电荷被转换后的电压的电压振幅的幅值大，由此在发生振幅与电压振幅具有相同的幅值的噪声的情况下增加了信噪比。使用开关207和电容器208的切换使得动态范围能够改变。
开关207和电容器208不必须设置在所有像素中。在两个像素行中的各个中，至少一个像素100只需要包括开关207和电容器208。
如图2所示，放大晶体管205和复位晶体管204由一个像素行的一个像素100的光电转换单元201A和光电转换单元201B共享。具有这种结构的像素100可以输出用于摄像的信号和用于除了摄像之外的目的的信号。用于除了摄像之外的目的的信号的示例包括，用于使用相位差检测方法的焦点检测的信号、用于距离测量的信号、以及通过对不同波长区域中的光进行光电转换而获得的信号。
当从像素100获得用于摄像的信号时，在光电转换单元201A和光电转换单元201B中产生的信号电荷被传输到FD 203。然后，基于在两个光电转换单元201A和201B中产生的电荷的信号，作为像素100的信号经由信号线209输出到信号处理单元105。
当获得用于焦点检测的信号时，可以使用基于在光电转换单元201A或光电转换单元201B中产生的信号电荷的信号，作为像素100的信号。在两个光电转换单元201A和201B中的一个的电荷被传输到FD 203之后，FD 203被复位，并且另一个光电转换单元的电荷被传输到FD 203，由此使得能够获得这两个光电转换单元的信号。
可选地，在一个光电转换单元的电荷被传输并且基于该电荷的信号被读出之后，另一个光电转换单元的电荷与保持在FD 203中的这个光电转换单元的电荷一起被传输，由此使得能够获得这两个光电转换单元的信号。在获得这两个光电转换单元的信号之后，可以通过减去这个光电转换单元的先前输出的信号来获得另一个光电转换单元的信号。
输出用于焦点检测的信号和用于摄像的信号的方法不限于上述方法。例如，将光电转换单元201A和光电转换单元201B的信号输出到外部并然后组合的方法是可能的。
尽管这里描述了设置两个光电转换单元201和两个传输晶体管202的结构，但是只需要配设一个或更多个光电转换单元和一个或更多个传输晶体管。
接下来，作为本实施例的示例，将描述在第二方向上布置的至少两个像素行。
两个像素行中的一个像素行(以下称为第一像素行)的像素100包括开关207A(第一开关)和电容器208A(第一电容器)。另一像素行(以下称为第二像素行)的像素100包括开关207B(第二开关)和电容器208B(第二电容器)。
开关207A可以只改变设置在第一像素行的像素100中的放大晶体管205的输入节点处的电容值。开关207B可以只改变设置在第二像素行的像素100中的放大晶体管的输入节点处的电容值。
尽管图2示出第一像素行和第二像素行彼此相邻布置的结构，但是它们不必须彼此相邻。
接下来，将描述摄像装置的结构。摄像装置101包括像素单元102和外围电路部107。如上所述，在像素单元102中，包括在第一方向上布置的多个像素的多个像素行，布置在第二方向上。图2示出四个像素行作为示例。
在外围电路部107中，设置垂直扫描电路104和多个缓冲器210(缓冲器210A、缓冲器210B)。垂直扫描电路104连接到多个缓冲器210。然后，各个缓冲器210经由驱动线206电连接到开关207并驱动各个开关。各缓冲器210是对电信号进行波形整形处理、放大或阻抗转换的电路。从垂直扫描电路104输出的信号经受任何上述处理，并且处理后的信号被供给到各开关。
缓冲器210A分别经由驱动线206A和驱动线206B向第一像素行的像素100的开关207A和第二像素行的像素100的开关207B供给驱动脉冲。也就是说，一个缓冲器210A的输出节点电连接到开关207A的输入节点和开关207B的输入节点，以被开关207A和207B的输入节点所共用。
缓冲器210B向与第一像素行和第二像素行不同的多个像素行(第三像素行，第四像素行)的像素中包括的、与开关207A和开关207B对应的多个开关供给驱动脉冲。
在本实施例中，尽管一个缓冲器电连接到两个像素行的开关207(开关207A，开关207B)，以被这些开关207所共用，但是一个缓冲器可以电连接到多于两个的像素行的开关207，以被这些开关207所共用。
接下来，图3示出各缓冲器210的等效电路图的示例。缓冲器210包括p沟道MOS(PMOS)晶体管211和n沟道MOS(NMOS)晶体管212。
作为与PMOS晶体管211和NMOS晶体管212的栅极等效的节点的输入节点213连接到图2所示的垂直扫描电路104，并接收来自垂直扫描电路104的驱动脉冲。电源电压V1被供给到PMOS晶体管211的源极，并且，PMOS晶体管211的漏极是等效于缓冲器210的输出节点214的节点。输出节点214连接到图2所示的驱动线206。例如，电源电压V1为5V。然后，驱动线206连接到第一开关和第二开关的输入节点，以被控制节点所共用。
参考电压V2被供给到NMOS晶体管212的源极，并且NMOS晶体管212的漏极是等效于缓冲器210的输出节点214的节点。参考电压V2的电位低于电源电压V1的电位。例如，参考电压V2处于接地电位，或者是与电源电压V1的符号相反的电压。例如，参考电压V2为-1.2V。
当供给使图2所示的开关207处于ON状态(连接状态)的驱动脉冲时，垂直扫描电路104将电位等于或低于参考电压V2的电位的脉冲供给到缓冲器210的输入节点213。这使PMOS晶体管211和NMOS晶体管212分别处于ON状态和OFF状态，由此电源电压V1被供给到输出节点214。然后，电源电压V1从输出节点214经由驱动线206供给到开关207，以使开关207处于ON状态。
当供给使开关207处于OFF状态(断开状态)的驱动脉冲时，垂直扫描电路104将电位等于或高于电源电压V1的电位的脉冲供给到缓冲器210的输入节点213。这使PMOS晶体管211和NMOS晶体管212分别处于OFF状态和ON状态，由此参考电压V2被供给到输出节点214。然后，参考电压V2从输出节点214经由驱动线206供给到开关207，以使开关207处于OFF状态。
这里，缓冲器210对从垂直扫描电路104输出的驱动脉冲的波形进行整形，并且使得由于线路的寄生电容和/或寄生电阻而导致的弱脉冲返回到其原始状态。虽然以反相器为例，但也可以使用源极跟随器电路、电压跟随器电路等。
接下来，图4和图5分别是根据本实施例的摄像装置的示意性平面图和示意性横截面图。这里，例如，像素单元包括四行两列像素。
首先，将描述第一像素行的像素100。构成各像素中包括的光电转换单元201A、光电转换单元201B、FD 203和传输晶体管202的半导体区域设置在第一有源区域320中。构成复位晶体管204、放大晶体管205、选择晶体管220、开关207和电容器208的半导体区域设置在第二有源区域321中。
然后，通过一个微透镜223的光进入光电转换单元201A和光电转换单元201B，该微透镜223可以是直径小于毫米(mm)且小至10微米(μm)的小透镜。虽然给出了在平面中观看时仅在微透镜223的下方设置多个光电转换单元(光电转换单元201A和201B)的示例，但是除了多个光电转换单元之外，一个像素的外边缘的至少一部分可以设置在微透镜223的下方。尽管未示出，但是滤色器被布置在微透镜223的下方。
尽管将给出作为分隔有源区域的构件，设置电介质隔离部300的示例，但是可以设置PN结隔离部来代替电介质隔离部300或者作为电介质隔离部300的补充。
在第一有源区域320A中，设置N型半导体区域301A、N型半导体区域301B和N型半导体区域303。N型半导体区域301A构成光电转换单元201A的一部分。N型半导体区域301B构成光电转换单元201B的一部分。N型半导体区303构成FD 203。
当在平面图中观看时，传输晶体管202A的栅电极302A和传输晶体管202B的栅电极302B设置在第一有源区域320A的上方。然后，N型半导体区域301A、栅电极302A和N型半导体区域303构成传输晶体管202A。N型半导体区域301B、栅电极302B和N型半导体区域303构成传输晶体管202B。
在第二有源区域321A中，设置N型半导体区域311、N型半导体区域310、N型半导体区域309和N型半导体区域312。然后，当在平面图中观看时，栅电极326、栅电极305、栅电极304和电极307A设置在第二有源区域321A的上方。电极307A的一部分设置在电介质隔离部300上。例如，各电极307由多晶硅制成。
N型半导体区域311、栅电极326和N型半导体区域310构成选择晶体管220。N型半导体区域310、栅电极305和N型半导体区域309构成放大晶体管205。N型半导体区域309、栅电极304和N型半导体区域312构成复位晶体管204。然后，电极307A被包括在开关207A中，并且构成开关207A的输入节点。
N型半导体区域303、N型半导体区域312和栅电极305电连接并且构成放大晶体管205的输入节点。
接下来，将描述第二像素行的像素100与第一像素行的像素100不同的方面。电极307B设置在第二像素行的像素100的第四有源区域321B的上方，并且，电极307B被包括在开关207B中并且构成开关207B的输入节点。
接下来，将描述各缓冲器210。在有源区域322A中，设置N型半导体区域324和N型半导体区域333。在第三有源区域323A中，设置P型半导体区域325和P型半导体区域327。然后，栅电极328设置在有源区域322A和第三有源区域323A的上方。
N型半导体区域324、N型半导体区域333和栅电极328构成NMOS晶体管212。P型半导体区域325、P型半导体区域327和栅电极328构成PMOS晶体管211。这些晶体管用作构成缓冲器210的反相器。向N型半导体区域324供给接地电位，并且，向P型半导体区域325供给电源电压。然后，构成驱动线206的导电图案306电连接到N型半导体区域333和P型半导体区域327。
图2中所示的驱动线206包括设置在第一方向上的第一导电图案306A和从第一导电图案306A分支并设置在第二方向上的第二导电图案306B。驱动线206还包括从第二导电图案306B分支并设置在第一方向上的第三导电图案306C。
在本实施例中，第一导电图案306A连接到缓冲器210A的输出节点和构成开关207A的电极307A。
在设置有构成缓冲器210A的晶体管的第三有源区域323A与设置在最靠近缓冲器210A的位置处的像素100之间，第二导电图案306B从第一导电图案306A分支并设置在第二方向上。
在第三有源区域323A与设置在最靠近缓冲器210A的位置处的像素100之间，第三导电图案306C从第二导电图案306B分支并且连接到构成开关207B的电极307B。
然后，第二导电图案306B将第一导电图案306A电连接到第三导电图案306C。
在相邻像素行当中，在第一像素行的像素100的N型半导体区域301与第二像素行的像素100的N型半导体区域301之间，设置第一导电图案306A和第三导电图案306C。
接下来，图5是沿图4的线V-V截取的示意性横截面图。将描述通过使开关207处于连通状态而电连接到输入节点的电容器208的结构的示例。
在图5中，N型半导体区域312和电介质隔离部300设置成彼此相邻且其间插入有电极307。N型半导体区域312经由接触插塞331和线334电连接到FD 203。电极307经由接触插塞329电连接到第一导电图案306A。
在图5的示例中，在电极307下方的半导体区域中形成表面沟道MOS电容器，表面沟道MOS电容器是由于经由绝缘膜330施加的电场而通过在电极307下方的有源区域的表面上设置的P型半导体区域313的反转获得的电荷累积区域。经由第一导电图案306A施加到电极307的驱动脉冲在P型半导体区域313的反转状态和非反转状态之间切换。这使得能够在电容器208与FD 203的电连接状态和电容器208与FD 203的电断开状态之间切换。在电极307下方的有源区域的表面上，可以设置N型半导体区域，由此提供埋置沟道MOS电容器。
在本实施例中，尽管在平面图中观看时电极307被设置成其一部分与电介质隔离部300交叠，但是电极307不必与电介质隔离部300交叠。
此外，在平面图中观看时在电极307和电介质隔离部300之间可以设置N型半导体区域或P型半导体区域。
如果设置P型半导体区域，则N型半导体区域312和P型半导体区域设置成彼此相邻且其间插入有电极307。
如果设置N型半导体区域，则N型半导体区域312和N型半导体区域设置成彼此相邻且其间插入有电极307。N型半导体区域、电极307和N型半导体区域312构成晶体管。
在本实施例中，如图2所示，一个缓冲器210A驱动连接到其各自不同像素行的放大晶体管的输入节点的开关207A和开关207B。与针对布置了包括开关207的像素的多个像素行中的各个设置缓冲器的情况相比，这种结构使得能够减少缓冲器的数量，由此使得能够减小外围电路部107的面积。
在本实施例中，虽然描述了多个像素100中的一个像素包括一个放大晶体管205的结构，但是可以应用例如多个像素共享一个放大晶体管205的任何结构。
第二实施例
图6至图8是示出根据第二实施例的摄像装置的特征的等效电路图和示意性平面图。具有与图1至图5中所示的功能相同的功能的部件由相同的附图标记表示，并且省略其详细描述。
图6是根据第二实施例的摄像装置的等效电路图。该实施例与第一实施例的不同之处在于驱动线206分支的位置。
图7是根据本实施例的摄像装置101的示意性平面图。各像素的结构与图4所示的结构相同。在本实施例中，在包括在相同像素行中并且彼此相邻布置的两个像素的第一有源区域之间，第二导电图案306B从第一导电图案306A分支。
在图7中，在同一像素行的两个相邻像素中，一个像素的第一有源区域320A和第二有源区域321A以及另一个像素的第一有源区域320B依次顺序地布置在第一方向上。
在本实施例中，在一个像素的第二有源区域321A与另一个像素的第一有源区域320B之间，第二导电图案306B从第一导电图案306A分支并且设置在第二方向上。然后，在一个像素的第二有源区域321A与另一个像素的第一有源区域320B之间，第三导电图案306C从第二导电图案306B分支并且设置在第一方向上。
此外，在本实施例中，第一导电图案306A连接到缓冲器210A的输出节点和构成开关207A的电极307A。第三导电图案306C将第二导电图案306B电连接到构成开关207B的电极307B。
除了第一实施例的效果之外，与本实施例中的结构类似的结构还具有使得能够减少从外围电路部107到像素单元102朝向开关207延伸的驱动线的数量的效果，由此使得能够减少外围电路部107的尺寸。
第一变型例
图8示出第二实施例的变型例。图8在如下事实方面与图7的不同，第一像素行和第二像素行彼此相邻布置，并且第一像素行的各像素和第二像素行的各像素布置成具有镜像对称。
相比于图7的结构，这种结构使得构成相邻像素行的像素的相应开关207的电极307能够彼此靠近地设置。也就是说，可以缩短第二导电图案306B的长度。因此，像素单元102中的线的密度减小，由此使得能够增加各像素的开口面积，并且，除了第二实施例的效果之外还具有使得各光电转换单元201的灵敏度能够增加的效果。
在该变型例中，尽管第二导电图案306B连接到电极307B，但是第三导电图案306C可以如图7所示设置，并且从第二导电图案306B分支的第三导电图案306C可以连接到电极307B。
该变型例适用于其他实施例。
第三实施例
图9和图10是示出根据第三实施例的摄像装置的特征的等效电路图和示意性平面图。具有与图1至图5中所示的功能相同的功能的部件由相同的附图标记表示，并且省略其详细描述。
图9是根据第三实施例的摄像装置的等效电路图。本实施例在缓冲器210的数量方面与第一实施例不同。在本实施例中，配设一个缓冲器210，以被所有像素行的像素的开关207所共用。
图10是根据本实施例的摄像装置的示意性平面图。在本实施例中，摄像装置包括设置在第一方向上的第一导电图案306A和从第一导电图案306A分支并设置在第二方向上的第二导电图案306B。摄像装置还包括从第二导电图案306B分支并设置在第一方向上的多个导电图案，并且多个导电图案包括第三导电图案306C。
可以配设一个缓冲器210，以被所有像素行的像素100的开关207(电极307)所共用。
也就是说，所有第一导电图案306A、第二导电图案306B和包括第三导电图案306C的多个导电图案可以电连接到一个缓冲器210。
在设置有构成一个缓冲器210A的晶体管的第三有源区域323A与布置在像素单元102中的像素100当中的设置在最靠近这个缓冲器210A的位置处的像素100之间，第二导电图案306B从第一导电图案306A分支并且设置在第二方向上。
类似地，在设置有构成一个缓冲器210的晶体管的第三有源区域323A与布置在像素单元102中的像素100当中的设置在最靠近这个缓冲器210的位置处的像素100之间，包括第三导电图案306C的多个导电图案中的各个从第二导电图案306B分支并且设置在第一方向上。
然后，在相邻像素行当中，在第一像素行的像素100的N型半导体区域301与第二像素行的像素100的N型半导体区域301之间，设置第一导电图案306A和包括第三导电图案306C的多个导电图案中的各个。
在本实施例中，如图9所示，一个缓冲器210被设置成为布置包括开关207的像素的所有像素行所共用。
与针对布置了包括开关207的像素的多个像素行中的各个设置缓冲器210的情况相比，这种结构使得能够减少缓冲器210的数量，由此使得能够减小外围电路部107的面积。
第四实施例
图11至图16是示出根据第四实施例的摄像装置的特征的等效电路图、示意性平面图和示意性横截面图。具有与图1至图5中所示的功能相同的功能的部件由相同的附图标记表示，并且省略其详细描述。
图11是根据第四实施例的摄像装置的等效电路图。在本实施例以及第三实施例中，配设一个缓冲器210以被所有像素行的像素100的开关207所共用，并且，该缓冲器210供给驱动所有像素行的像素100的开关207的驱动脉冲。该实施例与第三实施例的不同之处在于驱动线206分支的位置。
图12是根据本实施例的摄像装置101的示意性平面图。各像素的结构与图4所示的结构相同。在本实施例中，在包括在同一像素行中并且彼此相邻布置的两个像素的第一有源区域320之间，第二导电图案306B从第一导电图案306A分支。
在本实施例以及第三实施例中，配设一个缓冲器210，以被所有像素行的像素的开关207(电极307)所共用。也就是说，所有第一导电图案306A、第二导电图案306B和包括第三导电图案306C的多个导电图案可以电连接到一个缓冲器210。
此外，在图12中，在同一像素行的两个相邻像素中，一个像素的第一有源区域320A和第二有源区域321A以及另一个像素的第一有源区域320B依次顺序地布置在第一方向上。
然后，在图12中，在一个像素的第二有源区域321A与另一个像素的第一有源区域320B之间，第二导电图案306B从第一导电图案306A分支。类似地，在本实施例中，在一个像素的第二有源区域321A与另一个像素的第一有源区域320B之间，包括第三导电图案306C的多个导电图案从第二导电图案306B分支。
因此，本实施例与第三实施例的不同之处在于第二导电图案306B从第一导电图案306A分支的位置。本实施例与第三实施例的不同之处还在于包括第三导电图案306C的多个导电图案从第二导电图案306B分支的位置。
除了第三实施例的效果之外，与本实施例中的结构类似的结构还具有使得能够减少当在平面图中观看时在与外围电路部107交叠的部分中设置的驱动线的数量的效果，由此使得能够减少外围电路部107的尺寸。第一变型例
图13和图14均示出第四实施例的变型例。图13在如下事实方面与图12不同，在第二方向上彼此相邻的相邻像素行的两个像素共享构成相应开关207的电极307。此时，如图8所示，相邻像素行的像素可以具有镜像对称。
在图13中，电极307设置在区域340中设置的电介质隔离部300上。电极307在其间插入有电介质隔离部300的彼此相邻设置的第二有源区域321A和第四有源区域321B的上方延伸出。然后，缓冲器210的输出节点电连接到一个电极307。
接下来，图14是沿图13的线XIV-XIV截取的示意性横截面图。在该变型例中，当在平面图中观看时设置在第二有源区域321A中的N型半导体区312A(第一半导体区域)和设置在第四有源区域321B中的N型半导体区312B(第二半导体区域)彼此相邻设置且其间插入有电极307。此时，当在平面图中观看时，电极307可以与N型半导体区域312A和N型半导体区域312B的部分交叠。
在电介质隔离部300与N型半导体区域312A之间设置P型半导体区域313A，并且在电介质隔离部300与N型半导体区域312B之间设置P型半导体区域313B。
因此，经由第一导电图案306A施加到电极307的驱动脉冲在P型半导体区域313A和P型半导体区域313B的反转状态与非反转状态之间切换。在反转的情况下，形成表面沟道MOS电容器，表面沟道MOS电容器是通过在电极307下方的有源区域的表面上设置的P型半导体区313的反转获得的电荷累积区域。
由P型半导体区域313A形成的表面沟道MOS电容器是连接到相邻像素行的第一像素行的像素100的输入节点的电容器208A。由P型半导体区域313B形成的表面沟道MOS电容器是连接到第二像素行的像素100的输入节点的电容器208B。在电容器208A与电容器208B之间设置电介质隔离部300，并且电容器208A和电容器208B被电隔离以不彼此电连接。
在P型半导体区域313A和P型半导体区域313B的表面部分上，可以设置N型半导体区域，由此提供埋置沟道MOS电容器。
在这样的结构中，由于电极307为相邻像素行的像素所共用，因此可以配设共用的第一导电图案306A。也就是说，可以去除第二导电图案306B和第三导电图案306C。因此，像素单元102中的线的密度减小，由此使得能够增加各像素的开口面积，并且，除了第四实施例的效果之外还具有使得能够灵敏度增加的效果。
该变型例适用于其他实施例。
第二变型例
图15示出第四实施例的变型例。图15在如下事实方面与图12不同，相邻像素行的像素共享构成相应FD 203的N型半导体区域303并且还共享输入节点。
在这样的结构中，对于多个像素只需要设置一个放大晶体管205、一个复位晶体管204和一个开关207。也就是说，可以减少第二有源区域321的数量。因此，可以增加各像素的开口面积，由此使得能够增加灵敏度。
该变型例适用于其他实施例。
第三变型例
图16示出第四实施例的变型例。该变型例在如下事实方面与其他变型例不同，在各像素行的像素当中，仅具有绿色的滤色器的像素包括电容器208和开关207。
在图16中，具有绿色的滤色器的像素100G位于第一行第一列、第二行第二列、第三行第一列、以及第四行第二列。其他像素具有红色的滤色器或蓝色的滤色器，并且不包括电容器208和开关207。
这是因为具有绿色的滤色器的像素的灵敏度高于具有红色的滤色器的像素和具有蓝色的滤色器的像素的灵敏度，因此更容易产生电荷，并且在信号线209之后的部分的电压更可能变得饱和。因此，仅在具有绿色的滤色器的像素100G中设置开关207。
然后，导电图案306被具有绿色的滤色器的多个像素100G共享。
除了第四实施例的效果之外，与该变型例的结构类似的结构还具有减小具有红色的滤色器的像素和具有蓝色的滤色器的像素中的线的密度的效果。因此，具有红色的滤色器的像素和具有蓝色的滤色器的像素的开口面积可以被增加得更多，由此增加这些像素的灵敏度。
该变型例适用于其他实施例。
虽然参照实施例描述了本公开，但是，应该理解，本发明不限于公开的实施例。下述权利要求的范围应当被赋予最宽的解释，以便涵盖所有这种变型以及等同的结构和功能。

Claims (20)

1.一种摄像装置，所述摄像装置包括：
像素单元，在像素单元中，以矩阵方式布置有多个像素，所述多个像素中的各像素包括光电转换单元、对光电转换单元中累积的电荷进行传输的传输晶体管、以及在输入节点处接收由传输晶体管传输的电荷的放大晶体管，
其中，在像素单元中，各包括在行方向上布置的多个像素的至少两个像素行，布置在与行方向不同的列方向上，并且所述至少两个像素行包括第一像素行和第二像素行，
其中，第一像素行的第一像素包括，改变在第一像素中包括的放大晶体管的输入节点处的电容值的第一开关，并且
其中，第二像素行的第二像素包括，改变在第二像素中包括的放大晶体管的输入节点处的电容值的第二开关；以及
缓冲器，其驱动第一开关和第二开关，
其中，缓冲器的输出节点电连接到第一开关的输入节点和第二开关的输入节点，以被第一开关的输入节点和第二开关的输入节点所共用。
2.根据权利要求1所述的摄像装置，其中，在像素单元中，与第一像素行和第二像素行不同的多个像素行布置在列方向上，该摄像装置还包括与所述缓冲器不同的其他缓冲器，并且，所述其他缓冲器驱动，改变在与第一像素行和第二像素行不同的所述多个像素行的像素中包括的放大晶体管的输入节点处的电容值的多个开关，并且
其中，所述其他缓冲器的输出节点电连接到所述多个开关中的至少一些开关的输入节点，以被所述多个开关中的至少一些开关的输入节点所共用。
3.根据权利要求1所述的摄像装置，
其中，在像素单元中，与第一像素行和第二像素行不同的多个像素行布置在列方向上，
其中，与第一像素行和第二像素行不同的所述多个像素行的多个像素中的各像素包括，改变放大晶体管的输入节点处的电容值的开关，并且，所述缓冲器驱动所有像素行的像素的所有开关，并且
其中，所述缓冲器的输出节点还电连接到所述多个像素的所有开关的输入节点，以被所述多个像素的所有开关的输入节点所共用。
4.根据权利要求1所述的摄像装置，所述摄像装置还包括：
第一导电图案，其将所述缓冲器的输出节点电连接到第一开关的输入节点，并且设置在行方向上；以及
第二导电图案，其从第一导电图案分支并且设置在列方向上。
5.根据权利要求4所述的摄像装置，所述摄像装置还包括与第一导电图案不同且设置在行方向上的第三导电图案，
其中，第二导电图案将第一导电图案电连接到第三导电图案，并且
其中，第三导电图案连接到第二开关。
6.根据权利要求4所述的摄像装置，所述摄像装置还包括多个像素，其中，像素包括：
第一有源区域，在第一有源区域中设置有构成光电转换单元的一部分并累积光电转换单元中产生的电荷的半导体区域，并且
第二有源区域，在第二有源区域上方设置有构成第一开关的输入节点的电极。
7.根据权利要求6所述的摄像装置，其中，在设置有构成所述缓冲器的晶体管的第三有源区域与布置在像素单元中的像素当中的、被设置在最靠近所述缓冲器的位置处的像素之间，第二导电图案从第一导电图案分支。
8.根据权利要求6所述的摄像装置，其中，在包括在同一像素行中且彼此相邻布置的多个像素中的两个像素中的各个的第一有源区域之间，第二导电图案从第一导电图案分支。
9.根据权利要求8所述的摄像装置，
其中，在所述两个像素当中，一个像素的第一有源区域和第二有源区域以及另一个像素的第一有源区域依次顺序地布置在行方向上，并且，
其中，在所述一个像素的第二有源区域与所述另一个像素的第一有源区域之间，第二导电图案从第一导电图案分支。
10.根据权利要求8所述的摄像装置，所述摄像装置还包括：
电容器，其被设置为使得能够根据供给到电极的信号，改变与放大晶体管的输入节点的电连接状态，
其中，构成放大晶体管的输入节点的一部分的半导体区域设置在第二有源区域中，并且
其中，作为第二有源区域的一部分且位于电极下方的部分构成电容器的至少一部分。
11.根据权利要求10所述的摄像装置，其中，电容器具有表面沟道金属氧化物半导体电容器或埋置沟道金属氧化物半导体电容器。
12.根据权利要求10所述的摄像装置，
其中，第二有源区域由电介质隔离部隔开，并且
其中，当在平面图中观看时，构成放大晶体管的输入节点的一部分的半导体区域、和电介质隔离部，被设置为彼此相邻并且在该半导体区域与该电介质隔离部之间插入有电极。
13.根据权利要求11所述的摄像装置，
其中，第二有源区域由电介质隔离部隔开，并且
其中，当在平面图中观看时，构成放大晶体管的输入节点的一部分的半导体区域、和电介质隔离部，被设置为彼此相邻并且在该半导体区域与该电介质隔离部之间插入有电极。
14.根据权利要求1所述的摄像装置，其中，所述多个像素各包括一个微透镜和多个光电转换单元，所述多个光电转换单元基于通过所述一个微透镜的光而产生电荷。
15.根据权利要求1所述的摄像装置，所述摄像装置还包括：
控制单元，其被构造为进行控制，使得在所述多个像素中包括的多个开关中的所有开关同时处于连通状态或关断状态。
16.一种摄像装置，所述摄像装置包括：
像素单元，在像素单元中，以矩阵方式布置有多个像素，所述多个像素中的各像素包括光电转换单元、对光电转换单元中累积的电荷进行传输的传输晶体管、以及在输入节点处接收由传输晶体管传输的电荷的放大晶体管，
其中，在像素单元中，各包括在行方向上布置的多个像素的两个像素行彼此相邻地布置在与行方向不同的列方向上，
其中，彼此相邻布置的所述两个像素行中的各像素行的像素包括，改变在各像素行的像素中包括的放大晶体管的输入节点处的电容值的开关，
其中，开关包括设置在电介质隔离部上的电极，
其中，电极在彼此相邻设置的两个有源区域的上方延伸出，且在所述两个有源区域之间插入有电介质隔离部，
其中，在所述两个有源区域中的一个中设置，构成在彼此相邻布置的两个像素行中的第一像素行的第一像素中包括的放大晶体管的输入节点的第一半导体区域，
其中，在所述两个有源区域中的另一个中设置，构成在彼此相邻布置的两个像素行中的第二像素行的第二像素中包括的放大晶体管的输入节点的第二半导体区域，并且
其中，当在平面图中观看时，第一半导体区域和第二半导体区域彼此相邻设置，且在第一半导体区域与第二半导体区域之间插入有电极。
17.根据权利要求16所述的摄像装置，其中，当在平面图中观看时，电极与第一半导体区域和第二半导体区域的一部分交叠。
18.根据权利要求17所述的摄像装置，其中，在电介质隔离部、与第一半导体区域和第二半导体区域之间，设置有与第一半导体区域和第二半导体区域相反的导电类型的半导体区域。
19.根据权利要求16所述的摄像装置，所述摄像装置还包括：
第一电容器，其被设置为使得能够根据供给到电极的信号，改变与第一像素的放大晶体管的输入节点的电连接状态；以及
第二电容器，其被设置为使得能够根据供给到电极的信号，改变与第二像素的放大晶体管的输入节点的电连接状态，
其中，第一电容器与第二电容器没有彼此电连接，并且各具有表面沟道金属氧化物半导体电容器。
20.根据权利要求16所述的摄像装置，
其中，第一像素行和第二像素行彼此相邻地布置，并且
其中，第一像素和第二像素以具有镜像对称的形式布置。
CN201710068534.1A 2016-02-09 2017-02-08 摄像装置 Active CN107046626B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-023059 2016-02-09
JP2016023059A JP6727830B2 (ja) 2016-02-09 2016-02-09 撮像装置

Publications (2)

Publication Number Publication Date
CN107046626A true CN107046626A (zh) 2017-08-15
CN107046626B CN107046626B (zh) 2020-11-17

Family

ID=59498076

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710068534.1A Active CN107046626B (zh) 2016-02-09 2017-02-08 摄像装置

Country Status (3)

Country Link
US (1) US10063801B2 (zh)
JP (1) JP6727830B2 (zh)
CN (1) CN107046626B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7356214B2 (ja) * 2018-09-04 2023-10-04 キヤノン株式会社 撮像装置、その製造方法及びカメラ
US11871135B2 (en) * 2022-02-03 2024-01-09 Omnivision Technologies, Inc. Circuit and method for image artifact reduction in high-density, high-pixel-count, image sensor with phase detection autofocus

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0390205A2 (en) * 1989-03-31 1990-10-03 Sony Corporation Output circuit having high charge to voltage conversion gain
US20020031017A1 (en) * 2000-09-12 2002-03-14 Naotaka Yumoto Nonvolatile semiconductor memory device and test method with memory-assisted roll call
CN1820295A (zh) * 2003-05-07 2006-08-16 东芝松下显示技术有限公司 El显示装置及其驱动方法
US20060208188A1 (en) * 2004-09-24 2006-09-21 Kabushiki Kaisha Toshiba Infrared sensor and method of driving thereof
JP2007027601A (ja) * 2005-07-21 2007-02-01 Nikon Corp 撮像装置
CN101127187A (zh) * 2006-08-17 2008-02-20 索尼株式会社 显示设备和电子器件
CN101841635A (zh) * 2009-03-18 2010-09-22 索尼公司 固体成像设备、其驱动方法和电子装置
CN102202188A (zh) * 2010-03-23 2011-09-28 株式会社东芝 固体摄像装置
US20120200752A1 (en) * 2009-11-12 2012-08-09 Panasonic Corporation Solid-state image pickup device
CN102891970A (zh) * 2011-07-21 2013-01-23 佳能株式会社 能够改变摄像装置的操作条件的摄像设备及其控制方法
US20130099093A1 (en) * 2011-10-20 2013-04-25 Canon Kabushiki Kaisha Detection apparatus and detection system
CN104038710A (zh) * 2013-03-08 2014-09-10 佳能株式会社 光电转换装置和成像系统
WO2015141333A1 (ja) * 2014-03-17 2015-09-24 オリンパス株式会社 撮像装置
US20160027824A1 (en) * 2014-07-24 2016-01-28 Canon Kabushiki Kaisha Imaging device
CN105304660A (zh) * 2014-07-24 2016-02-03 佳能株式会社 成像装置及其驱动方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933190A (en) * 1995-04-18 1999-08-03 Imec Vzw Pixel structure, image sensor using such pixel structure and corresponding peripheral circuitry
JP3592106B2 (ja) * 1998-11-27 2004-11-24 キヤノン株式会社 固体撮像装置およびカメラ
JP4317115B2 (ja) * 2004-04-12 2009-08-19 国立大学法人東北大学 固体撮像装置、光センサおよび固体撮像装置の動作方法
JP2006314025A (ja) * 2005-05-09 2006-11-16 Sony Corp 撮像装置と撮像装置用の電源供給方法
EP2942813B1 (en) * 2006-08-09 2020-09-30 Tohoku University Optical sensor and solid-state imaging device
JP5016941B2 (ja) * 2007-02-08 2012-09-05 株式会社東芝 固体撮像装置
JP4858294B2 (ja) * 2007-05-09 2012-01-18 ソニー株式会社 撮像装置、撮像回路および画像処理回路
JP2008305983A (ja) * 2007-06-07 2008-12-18 Nikon Corp 固体撮像素子
JP5228961B2 (ja) * 2009-02-06 2013-07-03 日本テキサス・インスツルメンツ株式会社 増幅回路及び撮像装置
JP2010278904A (ja) * 2009-05-29 2010-12-09 Panasonic Corp 固体撮像装置、カメラおよび固体撮像装置の駆動方法
JP5467846B2 (ja) * 2009-11-20 2014-04-09 富士フイルム株式会社 放射線検出素子
KR101077408B1 (ko) * 2010-02-05 2011-10-26 서강대학교산학협력단 Ｃｍｏｓ 이미지 센서
JP6039165B2 (ja) * 2011-08-11 2016-12-07 キヤノン株式会社 撮像素子及び撮像装置
JP5967944B2 (ja) * 2012-01-18 2016-08-10 キヤノン株式会社 固体撮像装置およびカメラ
JP2014112580A (ja) * 2012-12-05 2014-06-19 Sony Corp 固体撮像素子および駆動方法
JP6236635B2 (ja) * 2012-11-27 2017-11-29 パナソニックＩｐマネジメント株式会社 固体撮像装置およびその駆動方法
JP6230329B2 (ja) * 2013-08-19 2017-11-15 キヤノン株式会社 撮像装置
JP6391302B2 (ja) * 2014-05-23 2018-09-19 キヤノン株式会社 撮像装置、および、撮像システム
JP6459025B2 (ja) * 2014-07-07 2019-01-30 パナソニックＩｐマネジメント株式会社 固体撮像装置
WO2016042893A1 (ja) * 2014-09-17 2016-03-24 ソニー株式会社 撮像装置、撮像素子および撮像装置の制御方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0390205A2 (en) * 1989-03-31 1990-10-03 Sony Corporation Output circuit having high charge to voltage conversion gain
US20020031017A1 (en) * 2000-09-12 2002-03-14 Naotaka Yumoto Nonvolatile semiconductor memory device and test method with memory-assisted roll call
CN1820295A (zh) * 2003-05-07 2006-08-16 东芝松下显示技术有限公司 El显示装置及其驱动方法
US20060208188A1 (en) * 2004-09-24 2006-09-21 Kabushiki Kaisha Toshiba Infrared sensor and method of driving thereof
JP2007027601A (ja) * 2005-07-21 2007-02-01 Nikon Corp 撮像装置
CN101127187A (zh) * 2006-08-17 2008-02-20 索尼株式会社 显示设备和电子器件
CN101841635A (zh) * 2009-03-18 2010-09-22 索尼公司 固体成像设备、其驱动方法和电子装置
US20120200752A1 (en) * 2009-11-12 2012-08-09 Panasonic Corporation Solid-state image pickup device
CN102202188A (zh) * 2010-03-23 2011-09-28 株式会社东芝 固体摄像装置
CN102891970A (zh) * 2011-07-21 2013-01-23 佳能株式会社 能够改变摄像装置的操作条件的摄像设备及其控制方法
US20130099093A1 (en) * 2011-10-20 2013-04-25 Canon Kabushiki Kaisha Detection apparatus and detection system
CN104038710A (zh) * 2013-03-08 2014-09-10 佳能株式会社 光电转换装置和成像系统
WO2015141333A1 (ja) * 2014-03-17 2015-09-24 オリンパス株式会社 撮像装置
US20160027824A1 (en) * 2014-07-24 2016-01-28 Canon Kabushiki Kaisha Imaging device
CN105304660A (zh) * 2014-07-24 2016-02-03 佳能株式会社 成像装置及其驱动方法

Also Published As

Publication number Publication date
CN107046626B (zh) 2020-11-17
JP2017143157A (ja) 2017-08-17
US10063801B2 (en) 2018-08-28
US20170230600A1 (en) 2017-08-10
JP6727830B2 (ja) 2020-07-22

Similar Documents

Publication Publication Date Title
US9848151B2 (en) Solid state imaging device including photodetecting section
CN104813653B (zh) 固体摄像装置及其驱动方法
CN108878462A (zh) 摄像装置及照相机系统
CN103219345B (zh) 图像拾取装置和图像拾取系统
CN102316279B (zh) 固体摄像元件
CN105304660B (zh) 成像装置及其驱动方法
US9197832B2 (en) Solid-state image pickup apparatus and drive method therefor
CN106851136A (zh) 摄像设备和摄像系统
US8436288B2 (en) Image sensors with photo-current mode and solar cell operation
KR890011120A (ko) 고체촬상소자
CN108780801A (zh) 半导体装置、固体摄像元件、摄像装置和电子设备
CN102576717A (zh) 固态图像拾取装置
CN106254797B (zh) 摄像装置
CN107046626A (zh) 摄像装置
CN103545327A (zh) 固态拍摄装置以及方法
US5016108A (en) Solid-state imaging device having series-connected pairs of switching MOS transistors for transferring signal electric charges therethrough
CN100499150C (zh) 固体摄像装置
JP4268321B2 (ja) 固体撮像素子用駆動回路およびそれを備えた固体撮像素子
JPWO2020170658A1 (ja) 撮像装置
CN107492558B (zh) 一种超高速快门半导体影像传感器
US20240019300A1 (en) Pixels in a light sensor
JP6255527B1 (ja) 固体撮像装置
KR100731065B1 (ko) 씨모스 이미지 센서
CN115767294A (zh) 摄像元件及摄像装置
KR20040093901A (ko) 다기능을 갖는 리셋트랜지스터가 내장된 씨모스 이미지센서의 단위화소

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant