CN108780801A - 半导体装置、固体摄像元件、摄像装置和电子设备 - Google Patents

半导体装置、固体摄像元件、摄像装置和电子设备 Download PDF

Info

Publication number
CN108780801A
CN108780801A CN201780018376.7A CN201780018376A CN108780801A CN 108780801 A CN108780801 A CN 108780801A CN 201780018376 A CN201780018376 A CN 201780018376A CN 108780801 A CN108780801 A CN 108780801A
Authority
CN
China
Prior art keywords
solid
base plate
installation base
imaging apparatus
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780018376.7A
Other languages
English (en)
Other versions
CN108780801B (zh
Inventor
桝田佳明
石田実
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to CN202310509183.9A priority Critical patent/CN116759431A/zh
Publication of CN108780801A publication Critical patent/CN108780801A/zh
Application granted granted Critical
Publication of CN108780801B publication Critical patent/CN108780801B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明涉及能够减少对材料的制约和对装置构造的制约的半导体装置、固体摄像元件、摄像装置和电子设备。根据本发明，CSP成像器和安装基板通过除焊料球以外的连接部连接在一起。利用这种构造，减少了在传统技术中往往会因为受限于使用了焊料球进行连接的构造而出现的对材料的制约和对装置构造的制约。本发明可以适用于摄像装置。

Description

半导体装置、固体摄像元件、摄像装置和电子设备
技术领域
本发明涉及半导体装置、固体摄像元件、摄像装置和电子设备，并且具体地，涉及能够减少对材料的制约和对装置构造的制约的半导体装置、固体摄像元件、摄像装置和电子设备。
背景技术
例如通过已经设计出来的其中层叠有多个半导体基板的构造，已经进一步使得诸如CMOS(互补金属氧化物半导体：complementary metal oxide semiconductor)图像传感器等固体摄像装置的尺寸变得小型化(例如，参见专利文献1)。
引用列表
专利文献
专利文献1：日本专利申请特开第2014-72294号
发明内容
本发明要解决的技术问题
要想使固体摄像装置的尺寸进一步小型化，则用于提取输出信号的端子部相对于该装置的平面尺寸而言所占的面积就增大了，并且尺寸的小型化难以实现。
本发明是鉴于上述这种情形而提出的，并且本发明旨在使得装置尺寸能够进一步小型化。
解决技术问题的技术方案
本发明的一个方面的摄像装置包括：固体摄像元件，其用于拍摄图像；和安装基板，所述固体摄像元件安装在所述安装基板上。这里，所述固体摄像元件可以通过连接部安装在所述安装基板上，所述连接部具有未使用焊料球的构造。
所述连接部可以是导电焊盘，并且所述导电焊盘可以设置于所述固体摄像元件的将要与所述安装基板接合的接合面和所述安装基板的将要与所述固体摄像元件接合的接合面中的一者或者两者上。
在所述导电焊盘设置于所述固体摄像元件的将要与所述安装基板接合的接合面和所述安装基板的将要与所述固体摄像元件接合的接合面中的一者或者两者上的状态下，所述导电焊盘可以被加热且熔化，然后可以被冷却，由此将所述固体摄像元件和所述安装基板接合在一起。
所述导电焊盘可以是这样的：在所述导电焊盘中，以多层的形式形成有Sn、Ag、Au、Sb、Cu和Pb中的任一者的单一材料膜；或者在所述导电焊盘中，使用了Sn、Ag、Au、Sb、Cu和Pb中的至少两者的合金。
所述导电焊盘可以是通过溅射(sputtering)法、气相沉积(vapor deposition)法或者镀敷(plating)法形成的。
所述导电焊盘可以依赖于所述接合表面的接合面积将从所述固体摄像元件和所述安装基板产生的热量散热。
所述连接部可以是金属凸块结合部，而且，所述金属凸块可以设置于所述固体摄像元件的将要与所述安装基板接合的接合面和所述安装基板的将要与所述固体摄像元件接合的接合面中的一者或者两者上。
在所述金属凸块设置于所述固体摄像元件的将要与所述安装基板接合的接合面和所述安装基板的将要与所述固体摄像元件接合的接合面中的一者或者两者上的状态下，所述金属凸块可以被压接，由此将所述固体摄像元件和所述安装基板接合在一起。
所述金属凸块可以是Au、Al、Cu和Ag中的任一者的单一金属材料，或者可以是Au、Al、Cu和Ag中的至少两者的合金。
所述连接部可以是导电树脂结合部，并且所述导电树脂可以设置于所述固体摄像元件的将要与所述安装基板接合的接合面和所述安装基板的将要与所述固体摄像元件接合的接合面中的一者或者两者上。
在所述导电树脂设置于所述固体摄像元件的将要与所述安装基板接合的接合面和所述安装基板的将要与所述固体摄像元件接合的接合面中的一者或者两者上的状态下，所述导电树脂可以被压接，由此将使所述固体摄像元件和所述安装基板接合在一起。
所述导电树脂可以是负责导电的金属和负责固定的树脂的混合物。
所述负责导电的金属可以是Ag，并且所述负责固定的树脂可以是环氧树脂。
所述连接部可以是各向异性导电构件结合部，并且所述各向异性导电构件可以设置于所述固体摄像元件的将要与所述安装基板接合的接合面和所述安装基板的将要与所述固体摄像元件接合的接合面中的一者或者两者上。
在所述各向异性导电构件设置于所述固体摄像元件的将要与所述安装基板接合的接合面和所述安装基板的将要与所述固体摄像元件接合的接合面中的一者或者两者上的状态下，所述各向异性导电构件可以被压接，由此将所述固体摄像元件和所述安装基板接合在一起。
所述各向异性导电构件可以是各向异性导电膜或各向异性导电膏。
所述各向异性导电构件可以包括负责导电的导电颗粒和负责固定的粘合剂的混合物。
所述导电颗粒可以是包括Ni单质和镀金Ni的金属核，或者可以是包括苯乙烯、丙烯酸和钛氧化物的镀金树脂核，而且，所述粘合剂可以是合成橡胶、热可逆性树脂、或者包含环氧树脂的热硬化性树脂。
所述连接部可以是键合引线结合部。
所述键合引线结合部中的键合引线材料可以是Au、Al、Cu和Ag中的任一者的单一金属材料，或者可以是Au、Al、Cu或Ag的合金。
所述安装基板的一部分可以是透明基板，而且，在所述固体摄像元件的光接收表面与所述透明基板接触的状态下，所述固体摄像元件能够通过包括有所述键合引线结合部的所述连接部安装在所述安装基板上。
所述安装基板的面对着光接收方向的表面和所述固体摄像元件的光接收表面可以是平坦的，并且所述固体摄像元件能够通过包括有所述键合引线结合部的所述连接部安装在所述安装基板上。
所述固体摄像元件可以是CSP成像器。
本发明的一个方面的固体摄像元件是通过连接部安装在安装基板上的固体摄像元件，所述连接部具有未使用焊料球的构造。
本发明的一个方面的半导体装置是通过连接部安装在安装基板上的半导体装置，所述连接部具有未使用焊料球的构造。
根据本发明的一个方面的电子设备包括：固体摄像元件，其用于拍摄图像；和安装基板，所述固体摄像元件安装在所述安装基板上。这里，所述固体摄像元件通过连接部安装在所述安装基板上，所述连接部具有未使用焊料球的构造。
根据本发明的一个方面，通过固体摄像元件来拍摄图像，所述固体摄像元件被安装在安装基板上，并且所述固体摄像元件通过具有未使用焊料球的构造的连接部安装在所述安装基板上。
本发明的效果
根据本发明的一个方面，能够减少对摄像装置的构造中的材料的制约和对装置构造的制约。
附图说明
图1是示出采用本发明的固体摄像装置的示意性结构的图。
图2是示出本发明固体摄像装置的系统构造示例的框图。
图3是示出像素的电路布置构造示例的图。
图4是示出输入电路单元和输出电路单元的构造示例的图。
图5是示出本发明固体摄像装置中的电路布置的第一电路布置构造示例的图。
图6是示出沿着图5的线A-A’截取的剖面结构的图。
图7是示出本发明固体摄像装置中的电路布置的第二电路布置构造示例的图。
图8是示出沿图7的线B-B’截取的剖面结构的图。
图9是示出作为比较例1的固体摄像装置的最终形状中的剖面的图。
图10是示出作为比较例2的固体摄像装置的最终形状中的剖面的图。
图11是示出作为比较例3的固体摄像装置的最终形状中的剖面的图。
图12是示出本发明固体摄像装置中的电路布置的第三电路布置构造示例的图。
图13是示出本发明固体摄像装置中的电路布置的第四电路布置构造示例的图。
图14是示出沿着图13的线C-C’截取的剖面结构的图。
图15是示出本发明固体摄像装置中的电路布置的第五电路布置构造示例的图。
图16是示出本发明固体摄像装置中的电路布置的第六电路布置构造示例的图。
图17是示出本发明固体摄像装置中的电路布置的第七电路布置构造示例的图。
图18是示出本发明固体摄像装置中的电路布置的第八电路布置构造示例的图。
图19是示出本发明固体摄像装置中的电路布置的第九电路布置构造示例的图。
图20是示出本发明固体摄像装置中的电路布置的第十电路布置构造示例的图。
图21是示出沿着图20的线D-D’截取的剖面结构的图。
图22是示出本发明固体摄像装置中的电路布置的第十一电路布置构造示例的图。
图23是示出在固体摄像装置1的外周附近的放大剖面图。
图24是用于说明具有双接触(twin contact)结构的固体摄像装置的制造方法的图。
图25是用于说明具有双接触结构的固体摄像装置的制造方法的图。
图26是用于说明具有双接触结构的固体摄像装置的制造方法的图。
图27是用于说明具有双接触结构的固体摄像装置的制造方法的图。
图28是用于说明具有双接触结构的固体摄像装置的制造方法的图。
图29是用于说明具有双接触结构的固体摄像装置的制造方法的图。
图30是用于说明具有双接触结构的固体摄像装置的制造方法的图。
图31是用于说明具有双接触结构的固体摄像装置的制造方法的图。
图32是用于说明具有双接触结构的固体摄像装置的制造方法的图。
图33是用于说明具有双接触结构的固体摄像装置的制造方法的图。
图34是用于说明具有双接触结构的固体摄像装置的制造方法的图。
图35是用于说明具有双接触结构的固体摄像装置的制造方法的图。
图36是用于说明具有双接触结构的固体摄像装置的制造方法的图。
图37是用于说明具有双接触结构的固体摄像装置的制造方法的图。
图38是用于说明具有双接触结构的固体摄像装置的制造方法的图。
图39是用于说明具有Cu-Cu直接接合结构的图5中的固体摄像装置的制造方法的图。
图40是用于说明具有Cu-Cu直接接合结构的图5中的固体摄像装置的制造方法的图。
图41是用于说明具有Cu-Cu直接接合结构的图5中的固体摄像装置的制造方法的图。
图42是用于说明具有Cu-Cu直接接合结构的图5中的固体摄像装置的制造方法的图。
图43是用于说明具有Cu-Cu直接接合结构的图5中的固体摄像装置的制造方法的图。
图44是用于说明固体摄像装置的进一步变形例1的图。
图45是用于说明固体摄像装置的进一步变形例2的图。
图46是用于说明固体摄像装置的进一步变形例3的图。
图47是用于说明固体摄像装置的进一步变形例4的图。
图48是用于说明固体摄像装置的进一步变形例5的图。
图49是用于说明固体摄像装置的进一步变形例5的图。
图50是用于说明固体摄像装置的进一步变形例6的图。
图51是用于说明图50中的导电焊盘的制造方法的图。
图52是用于说明固体摄像装置的进一步变形例7的图。
图53是用于说明固体摄像装置的进一步变形例8的图。
图54是用于说明固体摄像装置的进一步变形例8的图。
图55是用于说明固体摄像装置的进一步变形例9的图。
图56是用于说明固体摄像装置的进一步变形例10的图。
图57是示出作为应用了本发明的电子设备的摄像装置的构造示例的框图。
图58适用于说明图1中的固体摄像装置的使用例的图。
具体实施方式
下面，将参照附图详细地说明本发明的优选实施例。注意，在本说明书和附图中，具有基本相同的功能构造的构成要素由相同的附图标记来表示，并且省略重复的说明。
另外，将按照如下顺序做出说明。
1.固体摄像装置的概略结构
2.固体摄像装置的系统构造
3.像素的电路布置构造示例
4.输入电路和输出电路的构造示例
5.固体摄像装置的电路布置构造示例
6.固体摄像装置的剖面结构
7.在使用了另一种上下配线连接结构的情况下固体摄像装置的电路布置
8.与其他的固体摄像装置的比较例
9.固体摄像装置的其他电路布置构造示例
10.固体摄像装置的详细结构
11.制造方法
12.进一步变形例
13.电子设备的应用例
14.图像传感器的使用例
<1.固体摄像装置的概略结构>
图1示出了作为采用本发明的半导体装置的固体摄像装置的概略结构。
图1所示的固体摄像装置1将沿该图中的箭头方向入射到该固体摄像装置上的光或电磁波转换成电气信号。在下文中，在本发明中，为方便起见，作为示例将会说明用于将作为要被转换成电气信号的对象的光转换成电气信号的装置。
固体摄像装置1包括：其中层叠有第一结构体11和第二结构体12的层叠结构体13；外部端子14；以及在第一结构体11的上侧形成的保护基板18。注意，在下文中，为方便起见，在图1中，该装置的有光入射的入射表面侧设定为上侧，并且该装置的与入射表面相对着的另一表面侧设定为下侧，而且，第一结构体11称为上结构体11，且第二结构体12称为下结构体12。
如稍后所示，固体摄像装置1是通过如下方式而被形成的：把用于构成上结构体11的一部分的半导体基板(晶片)、用于构成下结构体12的一部分的半导体基板(晶片)、和保护基板18以晶片状态相互贴合，并且然后将它们划分成多个固体摄像装置1的固体片(solid piece)。
被划分成固体片之前的上结构体11是这样的半导体基板(晶片)：其形成有用于将入射光转换成电气信号的像素。例如，所述像素包括：用于光电转换的光电二极管(PD：photodiode)；以及用于控制光电转换操作和经过光电转换而得到的电气信号的读出操作的多个像素晶体管。被划分成固体片之后的固体摄像装置1中所包括的上结构体11可以称为上芯片、图像传感器基板或者图像传感器芯片。
例如，较佳地，固体摄像装置1中所包括的像素晶体管是MOS晶体管。
在上结构体11的上表面上例如形成有红色(R)、绿色(G)或者蓝色(B)的颜色滤光片(color filter)15和片上透镜(on-chip lens)16。在片上透镜16的上侧布置有保护基板18，以保护固体摄像装置1的结构体，尤其是保护片上透镜16和颜色滤光片15。例如，保护基板18是透明玻璃基板。如果保护基板18的硬度大于片上透镜16的硬度，则对片上透镜16的保护作用得以增强。
被划分成固体片之前的下结构体12是这样的半导体基板(晶片)：其包括半导体电路，该半导体电路包括晶体管和配线。被划分成固体片之后的固体摄像装置1中所包括的下结构体12可以称为下芯片、信号处理基板或者信号处理芯片。在下结构体12上形成有多个外部端子14，以便与该固体摄像装置外部的配线(未图示)电气连接。例如，外部端子14是焊料球。
固体摄像装置1具有如下的无空腔结构：在该无空腔结构中，保护基板18经由布置于片上透镜16上的玻璃密封树脂17而被固定在上结构体11的上侧或者片上透镜16的上侧。因为玻璃密封树脂17的硬度低于保护基板18的硬度，所以相较于没有设置密封树脂的情况，玻璃密封树脂17能够起到缓解从固体摄像装置1的外部施加到保护基板18上的应力向该装置内部的传递的作用。
注意，固体摄像装置1可以具有有空腔结构，其是一种与无空腔结构不同的结构，在该有空腔结构中，在上结构体11的上表面上形成有柱状或壁状构造，并且保护基板18固定于该柱状或壁状构造、由此以在片上透镜16上方留有空隙的方式被支撑着。
<2.固体摄像装置的系统构造>
图2是示出固体摄像装置1的系统构造示例的框图。
图2的固体摄像装置1包括如下的像素阵列单元24：在该像素阵列单元中，在行方向和列方向上布置有多个像素31，各像素均具有光电转换单元(PD)。
像素阵列单元24包括：用于逐行地驱动像素31的行驱动信号线32；以及用于读出从被逐行地驱动的多个像素31产生的作为光电转换结果的信号的垂直信号线(列读出线)33。如图2所示，排列在行方向上的多个像素31连接于一条行驱动信号线32。排列在列方向上的多个像素31连接于一条垂直信号线33。
另外，固体摄像装置1包括行驱动单元22和列信号处理单元25。
例如，行驱动单元22包括：决定用于像素驱动的行的位置的行地址控制单元(换句话说，行解码器单元)；以及产生用于驱动像素31的信号的行驱动电路单元。
例如，列信号处理单元25包括与垂直信号线33连接的、且与各个像素31一起形成源极跟随器电路的负载电路单元。此外，列信号处理单元25可以包括放大器电路单元，其用于放大经由垂直信号线33从像素31读出的信号。另外，列信号处理单元25还可以包括噪声处理单元，其用于降低来自从像素31读出的作为光电转换结果的信号的系统噪声水平。
列信号处理单元25包括模数转换器(ADC：analog-to-digital converter)，其用于将从像素31读出的信号或者经过噪声处理的模拟信号转换成数字信号。所述ADC包括比较器单元和计数器单元，所述比较器单元用于把作为转换对象的模拟信号与作为要跟模拟信号比较的比较对象的参考扫描信号(reference sweep signal)进行比较，所述计数器单元用于测量直到比较器单元中的比较结果发生反转的时间。另外，列信号处理单元25还可以包括水平扫描电路单元，其用于执行读出列的扫描控制。
另外，固体摄像装置1包括时序控制单元23。基于输入到该固体摄像装置的时序控制信号或基准时钟信号，该时序控制单元23向行驱动单元22和列信号处理单元25提供用于控制时序的信号。在下文中，在本发明中，行驱动单元22、列信号处理单元25和时序控制单元23中的全部或一部分可以简称为像素外围电路单元、外围电路单元或者控制电路单元。
另外，固体摄像装置1还包括图像信号处理单元26。图像信号处理单元26是对作为光电转换结果而获得的数据(换句话说，作为固体摄像装置1中的摄像操作结果而获得的数据)进行各种信号处理的电路。例如，图像信号处理单元26包括图像信号处理电路单元和数据保持单元。另外，图像信号处理单元26还可以包括处理器单元。
在图像信号处理单元26中执行的信号处理的一个示例是色调曲线(tone curve)校正处理：在受到AD转换的摄像数据是通过拍摄黑暗物体而获得的数据的情况下，该色调曲线校正处理给予更多灰度；并且在摄像数据是通过拍摄明亮物体而获得的数据的情况下，该色调曲线校正处理减少灰度。在这种情况下，较佳的是，关于摄像数据的灰度在哪一种色调曲线的基础上进行校正，在图像信号处理单元26的数据保持单元中提前存储有色调曲线的特征数据。
另外，固体摄像装置1还包括输入单元21A。例如，输入单元21A将基准时钟信号、诸如垂直同步信号和水平同步信号等时序控制信号、将要存储于图像信号处理单元26的数据保持单元中的特征数据等等从该固体摄像装置外部输入至固体摄像装置1。输入单元21A包括：作为用于向固体摄像装置1输入数据的外部端子14的输入端子41；和用于将输入至输入端子41的信号输入到固体摄像装置1中的输入电路单元42。
另外，输入单元21A还包括输入振幅改变单元43，其把由输入电路单元42输入的信号的振幅改变为易于在固体摄像装置1内部使用的振幅。
另外，输入单元21A还包括输入数据转换电路单元44，其用于改变输入数据的数据串的排列。例如，输入数据转换电路单元44是串行-并行(serial-to-parallel)转换电路，其用于接收作为输入数据的串行信号并且将该信号转换为并行信号。
注意，可以省略输入振幅改变单元43和输入数据转换电路单元44。
在固体摄像装置1连接到诸如闪存、SRAM和DRAM等外部存储器装置的情况下，输入单元21A还可以包括用于从这些外部存储器装置接收数据的存储器接口电路。
另外，固体摄像装置1还包括输出单元21B。输出单元21B把通过固体摄像装置1拍摄到的摄像数据和通过图像信号处理单元26进行过信号处理的摄像数据从固体摄像装置1向该装置外部输出。输出单元21B包括输出端子48和输出电路单元47，输出端子48是用于从固体摄像装置1向该装置外部输出数据的外部端子14，输出电路单元47是用于从固体摄像装置1内部向该装置外部输出数据的电路，输出电路单元47也是用于驱动与输出端子48连接的、且位于固体摄像装置1外部的外部配线的电路。
另外，输出单元21B还包括输出振幅改变单元46，其用于将在固体摄像装置1内部使用的信号的振幅改变成连接于固体摄像装置1外部的外部装置易于使用的振幅。
另外，输出单元21B还包括输出数据转换电路单元45，其用于改变输出数据的数据串的排列。例如，输出数据转换电路单元45是并行-串行(parallel-to-serial)转换电路，其用于将在固体摄像装置1内部使用的并行信号转换成串行信号。
可以省略输出数据转换电路单元45和输出振幅改变单元46。
在固体摄像装置1连接到诸如闪存、SRAM和DRAM等外部存储器装置的情况下，输出单元21B还可以包括用于将数据输出到这些外部存储器装置的存储器接口电路。
注意，在本发明中，为方便起见，包括输入单元21A和输出单元21B中的两者或者至少一者的电路块可以称为输入/输出单元21。另外，包括输入电路单元42和输出电路单元47中的两者或者至少一者的电路单元可以称为输入/输出电路单元49。
<3.像素的电路布置构造示例>
图3示出了根据本发明的固体摄像装置1的像素31的电路布置构造示例。
像素31包括：作为光电转换元件的光电二极管51；传输晶体管52；浮动扩散部(FD)53；复位晶体管54；放大晶体管55；和选择晶体管56。
光电二极管51产生和积累与所接收的光量对应的电荷(信号电荷)。光电二极管51的阳极端子接地，阴极端子经由传输晶体管52连接到FD 53。
传输晶体管52在通过传输信号TR接通时，读出由光电二极管51产生的电荷，并且向FD 53传输该电荷。
FD 53保持从光电二极管51读出的电荷。复位晶体管54在通过复位信号RST接通时，通过将FD 53中积累的电荷排出至漏极(恒电压源Vdd)来复位FD 53的电位。
放大晶体管55输出与FD 53的电位对应的像素信号。换句话说，放大晶体管55与负载MOS(未图示)一起构成源极跟随器电路，以作为经由垂直信号线33连接的恒电流源，而且，表示与FD 53中积累的电荷相应的电平的像素信号从放大晶体管55经由选择晶体管56和垂直信号线33输出至列信号处理单元25。
选择晶体管56在通过选择信号SEL选择像素31时被接通，并且把像素31的像素信号经由垂直信号线33向列信号处理单元25输出。用于传送传输信号TR、选择信号SEL和复位信号RST的各条信号线相应于图2的行驱动信号线32。
尽管像素31能够按照上文所述来构造而成，但其不限于这种构造，并且能够采用其他构造。
<4.输入电路单元和输出电路单元的构造示例>
图4示出了根据本发明的固体摄像装置1的包括包含于输入单元21A中的输入电路单元42和包含于输出单元21B中的输出电路单元47的电路布置构造示例。
注意，针对于一个外部端子14，输入/输出电路单元49可以包括输入电路单元42或者输出电路单元47任一方，或者可以包括其中并行地设有输入电路单元42和输出电路单元47双方的双向输入/输出电路。
输入电路单元42是具有如下特征的电路。
(1)输入电路单元42是这样的电路：在该电路中，在从固体摄像装置1的输入端子41输入到输入电路单元42的数据和从输入电路单元42输出到固体摄像装置1的内部电路的数据之间逻辑是相同的或者逻辑是仅被反转的，换句话说，其是不改变信号串中的数据排列的电路，再换句话说，其是不改变信号串中的逻辑“1”和“0”或者“高(Hi)”和“低(Low)”被切换时的位置的电路。
(2)输入单元电路42是这样的电路：其用于将输入到固体摄像装置1的输入端子41的信号的电压振幅转换成适合由布置于输入电路单元42的后续阶段处的电路(换句话说，在固体摄像装置1中更靠内部的电路)接收的电压振幅。这样的电路可以将输入到该电路中的数据在电压振幅减小的方向上转换。
(2)’可替代地，输入电路单元42是这样的电路：其用于将输入到输入电路单元42的信号(例如，LVDS的小振幅差动信号)转换成适合由布置于输入电路单元42的后续阶段处的电路(换句话说，在固体摄像装置1中更靠内部的电路)接收的格式或电压振幅(例如，单端全摆幅数字信号(single-end full swing digital signal))、并且输出该转换后的信号。这样的电路能够将输入到该电路中的数据在电压振幅增大的方向上转换。
(3)另外，在向输入电路单元42输入过大噪声的情况下，可以包含保护电路，并且该保护电路用于阻止噪声并且不会将噪声向布置于输入电路单元42的后续阶段处的电路(换句话说，固体摄像装置1中更靠内部的电路)传播。
输出电路单元47是具有如下特征的电路。
(1)输出电路单元47是这样的电路：在该电路中，在从固体摄像装置1的内部电路输入到输出电路单元47的数据和从输出电路单元47经由固体摄像装置1的输出端子48输出到固体摄像装置1外部的数据之间逻辑是相同的或者逻辑是仅被反转的，换句话说，其是不改变信号串中的数据排列的电路，再换句话说，其是不改变信号串中的逻辑“1”和“0”或者“高(Hi)”和“低(Low)”被切换时的位置的电路。
(2)输出单元电路47是这样的电路：其用于增大固体摄像装置1的输出端子48和与固体摄像装置1连接的外部元件之间的信号线的驱动电流能力。可替代地，输出单元电路47是用于增大该信号线的电压振幅的电路。这样的电路可以将输入到该电路的数据在电压振幅增大的方向上转换。
(2)’可替代地，输出单元电路47是这样的电路：其用于将从固体摄像装置1的内部电路输入到输出单元电路47的信号(例如，单端全摆幅数字信号)转换成适合由连接于输出端子48的外部元件接收的格式或电压振幅(例如，LVDS的小振幅差动信号)、并且输出该转换信号。这样的电路可以将输入到该电路的数据在电压振幅减小的方向上转换。
如图4所示，含有输入电路单元42和输出电路单元47中的至少一者的输入/输出电路单元49包括一个或多个晶体管。在本发明中，为方便起见，输入/输出电路单元49中所包括的晶体管可以称为输入/输出晶体管。输入/输出电路单元49可以包括反相器电路、或缓冲器电路等，或者还可以包括用于控制输入操作或输出操作的使能电路。
输入电路单元42或者输出电路单元47也能够通过适当地设定在该电路中使用的电源电压，来兼用作输入信号或者输出信号的振幅改变单元。例如，当固体摄像装置1的像素外围电路单元的一部分和图像信号处理单元26中的信号的振幅是V2、并且从固体摄像装置1外部向输入端子41输入的信号的振幅或者从输出端子48向固体摄像装置1外部输出的信号的振幅是大于V2的V1的情况下，在输入电路单元42和输出电路单元47的如图4所示的电路中，例如，通过将位于固体摄像装置1的内部电路侧的反相器的电源电压设定成V2、并且将位于固体摄像装置1的外侧方向处的反相器的电源电压设定成V1，输入电路单元42能够从外部接收振幅V1的信号，且将该振幅减小至V2，以将该信号输入至固体摄像装置1的内部电路，而且，输出电路单元47能够从固体摄像装置1的内部电路接收振幅V2的信号，且将该振幅增大至V1，以将该信号向外部输出。注意，在图4所示的电压V1和V2被设定为相同的电压时，该构造不具有改变信号振幅的功能。
注意，包括上述说明在内，在本发明中，晶体管电路中的基准电压(在图4的电路的情况下，接地电压)和作为供应至该电路的电源电压且不同于上述基准电压的电压(在图4的电路的情况下，例如，V1)之间的电压差可以简称为电源电压。
<5.固体摄像装置的电路布置构造示例>
下面，将针对根据本发明的固体摄像装置1的电路布置做出说明，换句话说，将针对怎样划分图2所示的固体摄像装置1的各个区块并将其安装到上结构体11和下结构体12中做出说明。
图5是示出固体摄像装置1中的电路布置的第一电路布置构造示例的图。
在第一电路布置构造示例中，像素阵列单元24被布置在上结构体11中。
在固体摄像装置1所包括的像素外围电路单元中，行驱动单元22的一部分布置于上结构体11中，并且行驱动单元22的一部分布置于下结构单元12中。例如，在行驱动单元22之中，行驱动电路单元布置于上结构体11中，并且行解码器单元布置于下结构体12中。
布置于上结构体11中的行驱动单元22被布置在像素阵列单元24的在行方向上的外侧，并且布置于下结构体12中的行驱动单元22的至少一部分被布置在上结构体11中所包括的行驱动单元22的下侧。
在像素外围电路单元1所包括的像素外围电路单元中，列信号处理单元25的一部分布置于上结构体11中，并且列信号处理单元25的一部分布置于下结构体12中。例如，在列信号处理单元25之中，负载电路单元、放大器电路单元、噪声处理单元和ADC的比较器单元布置于上结构体11中，并且ADC的计数器单元布置于下结构体12中。
布置于上结构体11中的列信号处理单元25被布置在像素阵列单元24的在列方向上的外侧，并且布置于下结构体12中的列信号处理单元25的至少一部分被布置在上结构体11中所包括的列信号处理单元25的下侧。
在布置于上结构体11中的行驱动单元22的外侧并且在布置于下结构体12中的行驱动单元22的外侧，布置有用于将这两个行驱动单元22的配线连接在一起的配线连接单元29。
此外，在布置于上结构体11中的列信号处理单元25的外侧并且在布置于下结构体12中的列信号处理单元25外的外侧，布置有用于将这两个列信号处理单元25的配线连接在一起的配线单元29。在这些配线连接单元29中使用了在下文中参照图6说明的配线连接结构。
在布置于下结构体12中的行驱动单元22和列信号处理单元25的内侧，布置有图像信号处理单元26。
在下结构体12中，输入/输出电路单元49被布置在位于上结构体11的像素阵列单元24的下侧的区域中。
输入/输出电路单元49是包括输入电路单元42和输出电路单元47中的两者或至少一者的电路单元。在输入/输出电路单元49包括输入电路单元42和输出电路单元47中的两者的情况下，多个输入/输出电路单元49被划分给外部端子14中的各者并且被布置在下结构体12中。在输入/输出电路单元49仅包括输入电路单元42的情况下，多个输入电路单元42被划分给外部端子14(输入端子41)中的各者并且被布置在下结构体12中。在输入/输出电路单元49仅包括输出电路单元47的情况下，多个输出电路单元47被划分给外部端子(输出端子48)中的各者并且被布置在下结构体12中。图像信号处理单元26被布置成围绕在多个经过划分而成的输入/输出电路单元49中的每一者周围。换句话说，输入/输出电路单元49被布置在布置有图像信号处理单元26的区域中。
注意，在下结构体12中，输入/输出电路单元49能够被布置在位于上结构体11的行驱动单元22的下侧或者列信号处理单元25的下侧的区域中。
换句话说，输入/输出电路单元49可以被布置在形成有外部端子14的下结构体12侧、并且位于上结构体11的像素阵列单元24的区域下方，或者可以被布置在上结构体11的像素外围电路单元(图6的像素外围电路区域313之中的形成在上结构体11中的电路单元)下方的任意区域中。
注意，包括稍后所述的其他构造示例，在根据本发明的固体摄像装置1中，在布置有输入端子41和输入电路单元42或者输出电路单元47和输出端子48的区域中，可替代这些电路单元和端子的是，可布置有电源端子和接地端子。
在布置于下结构体12中的各晶体管电路之中，构成输入电路单元42和输出电路单元47的晶体管电路的电源电压可以大于构成图像信号处理单元26的晶体管电路的电源电压。
例如，构成输入电路单元42和输出电路单元47的晶体管电路的电源电压可以是1.8V到3.3V，并且构成图像信号处理单元26的晶体管电路的电源电压可以是1.2V到1.5V。因为前者(构成输入电路单元42和输出电路单元47的晶体管电路)的电源电压和后者(构成图像信号处理单元26的晶体管电路)的电源电压彼此不同，所以较佳地，用于使输入电路单元42和输出电路单元47中的被施加有电源电压的阱区域与布置于输入电路单元42和输出电路单元47周围的图像信号处理单元26中的被施加有电源电压的阱区域分离地布置着的距离(即，所谓的阱分离区域的宽度)大于图像信号处理单元26中的被施加有电源电压的多个阱区域之间所设定的距离。
另外，输入电路单元42和输出电路单元47中所包括的元件隔离区域的深度可以大于图像信号处理单元26中所包括的元件隔离区域的深度。另外，输入电路单元42和输出电路单元47中所包括的晶体管的栅极长度较佳地大于图像信号处理单元26中所包括的晶体管的栅极长度。
在固体摄像装置1所包括的像素外围电路单元之中，构成布置于上结构体11中的像素外围电路单元的一部分(例如，列信号处理单元25中所包括的负载电路单元、放大器电路单元、噪声处理单元和ADC的比较器单元中的任一者)的晶体管电路的电源电压可以大于构成布置于下结构体12中的像素外围电路单元的一部分(例如，列信号处理单元25中所包括的ADC的计数器单元)的晶体管电路的电源电压。作为示例，前者(布置于上结构体11中的像素外围电路单元，例如列信号处理单元25中所包括的负载电路单元、放大器电路单元、噪声处理单元或者ADC的比较器单元的任一者)的晶体管电路的电源电压可以是1.8V到3.3V，并且后者(布置于下结构体12中的像素外围电路单元，例如ADC的计数器单元)的晶体管电路的电源电压是1.2V到1.5V。后者的晶体管电路的电源电压可以与构成布置于下结构体12中的图像信号处理单元26的晶体管电路的电源电压相同。因为前者的晶体管电路的电源电压大于后者的晶体管电路的电源电压，所以前者的晶体管电路中的被施加有电源电压的多个阱区域之间所设定的距离较佳地大于后者的晶体管电路中的被施加有电源电压的多个阱区域之间所设定的距离。另外，前者的晶体管电路中所包括的元件隔离区域的深度较佳地大于后者的晶体管电路中所包括的元件隔离区域的深度。另外，前者的晶体管电路中所包括的晶体管的栅极长度较佳地大于后者的晶体管电路中所包括的晶体管的栅极长度。
另外，构成布置于上结构体11中的像素31的像素晶体管电路的电源电压可以与构成布置于上结构体11中的像素外围电路单元(例如，列信号处理单元25中所包括的负载电路单元、放大器电路单元、噪声处理单元或者ADC的比较器单元中的任一者)的晶体管电路的电源电压相同。
构成布置于上结构体11中的像素31的像素晶体管电路的电源电压可以大于构成布置于下结构体12中的像素外围电路单元(例如，ADC的计数器单元)或者图像信号处理单元26的晶体管电路的电源电压。因此，在采用具有掘入半导体基板中的结构的元件隔离区域作为元件隔离区域的情况下，位于布置于上结构体11中的像素晶体管周围的元件隔离区域的一部分的深度可以大于位于布置于下结构体12中的像素外围电路单元或者图像信号处理单元26的晶体管周围的元件隔离区域的深度。替代地，作为围绕像素晶体管周围的元件隔离区域，不是使用掘入挖掘半导体基板中的元件隔离区域，而是可以部分地使用用于以围绕像素晶体管周围的方式形成具有与像素晶体管的扩散层区域的导电类型相反的导电类型的杂质区域的元件隔离区域。
另外，布置于上结构体11中的像素晶体管的栅极长度可以大于布置于下结构体12中的像素外围电路单元或图像信号处理单元26的晶体管的栅极长度。在另一方面，为了抑制由于元件隔离区域的深化而增加了可能性的在元件隔离区域附近的噪声电荷的产生，在布置于上结构体11中的像素晶体管周围所设置的元件隔离区域的深度可以小于在构成布置于上结构体11中的像素周围电路单元的晶体管周围所设置的元件隔离区域的深度。替代地，作为在像素晶体管周围的元件隔离区域，不是使用掘入半导体基板中的元件隔离区域，而是部分地使用用于以围绕像素晶体管周围的方式形成具有与像素晶体管的扩散层区域的导电类型相反的导电类型的杂质区域的元件隔离区域。
<6.固体摄像装置的剖面结构>
下面，将参照图6进一步说明根据本实施例的固体摄像装置1的剖面结构和电路布置。
图6是示出沿着图5的线A-A’截取的固体摄像装置1的剖面结构的图。注意，为方便起见，图6的一部分是如下文所述通过改变本发明的另一构造示例中的剖面结构来示出的。
在含有固体摄像装置1中所包括的上结构体11和上结构体11的上方部分的部分中，布置有如下的像素阵列单元24：其中，多个像素31排列成阵列，各像素31均包括片上透镜16、颜色滤光片15、像素晶体管和光电二级管51。在像素阵列单元24的区域(像素阵列区域)中也布置有像素晶体管区域301。像素晶体管区域301是形成有传输晶体管52、放大晶体管55和复位晶体管54中的至少一者的区域。
多个外部端子14被布置在位于下结构体12中所包括的半导体基板81的下表面上且处于上结构体11中所包括的像素阵列单元24下方的区域中。
注意，在图6的说明中，“位于下结构体12中所包括的半导体基板81的下表面上且处于上结构体11中所包括的像素阵列单元24下方的区域”称为第一特定区域，并且“位于下结构体12中所包括的半导体基板81的上表面上且处于上结构体11中所包括的像素阵列单元24下方的区域”称为第二特定区域。
布置于第一特定区域中的多个外部端子14中的至少一部分是用于从外部向固体摄像装置1输入信号的信号输入端子14A或者用于从固体摄像装置1向外部输出信号的信号输出端子14B。换句话说，信号输出端子14A和信号输出端子14B是外部端子14之中的除电源端子和接地端子之外的外部端子14。在本发明中，信号输入端子14A或信号输出端子14B被称为信号输入/输出端子14C。
在处于第一特定区域中、且位于信号输入/输出端子14C附近的区域内，布置有贯穿半导体基板81的贯穿通路(through-via)88。注意，在本发明中，贯穿半导体基板81的通路孔和在通路孔内部形成的通路配线可以集体简称为贯穿通路88。
较佳地，贯穿通路孔具有通过从半导体基板81的下表面掘入至导电焊盘322(在下文中称为通路焊盘322)而形成的结构，导电焊盘322是布置在半导体基板81的上表面上方的多层配线层82的一部分并且成为通路孔的端部(底部)。
布置在第一特定区域中的信号输入/输出端子14C电气连接到也布置在第一特定区域中的贯穿通路88(更具体地，电气连接到形成于贯穿通路孔中的通路配线)。
在处于第二特定区域中、且位于信号输入/输出端子14C和上述贯穿通路附近的区域中，布置有包括输入电路单元42或者输出电路单元47的输入/输出电路单元49。
布置于第一特定区域中的信号输入/输出端子14C经由贯穿通路88和通路焊盘322、或者多层配线层82的一部分电气连接到输入/输出电路单元49。
布置有输入/输出电路单元49的区域被称为输入/输出电路区域311。在下结构体12中所包括的半导体基板81的上表面上，相邻于输入/输出电路区域311形成有信号处理电路区域312。信号处理电路区域312是形成有参照图2说明的图像信号处理单元26的区域。
布置有像素外围电路单元的区域被称为像素外围电路区域313，所述像素外围电路单元包括参照图2说明的行驱动单元22和列信号处理单元25的全部或一部分。在上结构体11中所包括的半导体基板101的下表面和下结构体12中所包括的半导体基板81的上表面中，在像素阵列单元24的外侧区域中布置有像素外围电路区域313。
信号输入/输出端子14C可以布置在位于布置于下结构体12中的输入/输出电路区域311的下侧的区域中，或者能够布置在位于信号处理电路区域312的下侧的区域中。替代地，信号输入/输出端子14C能够布置在布置于下结构体12中的诸如行驱动单元22或列信号处理单元25等像素外围电路单元的下侧。
在本发明中，用于将上结构体11的多层配线层102中所包括的配线和下结构体12的多层配线层82中所包括的配线连接在一起的配线连接结构可以称为上下配线连接结构，并且布置有该结构的区域称为上下配线连接区域314。
上下配线连接结构包括：从上结构体11的上表面穿过半导体基板101而贯穿至多层配线层102的第一贯通电极(硅贯通电极)109、从上结构体11的上表面穿过半导体基板101和多层配线层102而贯穿至下结构体12的多层配线层82的第二贯通电极(芯片贯通电极)105、以及用于将这两种贯通电极(through silicon via,TSV)连接在一起的贯通电极连接配线106。在本发明中，这种上下配线连接结构可以称为双接触结构。
在像素外围电路区域313外侧布置有上下配线连接区域314。
在本实施例中，在上结构体11和下结构体12两者中均形成有像素外围电路区域313，但是像素外围电路区域313可以仅形成在下结构体11和下结构体12中的一者中。
另外，在本实施例中，上下配线连接区域314布置在位于像素阵列单元24外侧和像素外围电路区域313外侧的区域中，但是上下配线连接区域314能够布置在位于像素阵列单元24外侧和像素外围电路区域313内侧的区域中。
此外，在本实施例中，作为将上结构体11的多层配线层102和下结构体12的多层配线层82电气连接在一起的结构，采用了双接触结构(twin contact structure)，该双接触结构使用硅贯通电极109和芯片贯通电极105这两种贯通电极进行连接。
例如，作为将上结构体11的多层配线层102和下结构体12的多层配线层82连接在一起的结构，可以采用共接触结构(share contact structure)，在该共接触结构中，上结构体11的配线层103和下结构体12的配线层83各自共同地连接到一个贯通电极。
<7.在使用了另一种上下配线连接结构的情况下固体摄像装置的电路布置>
将参照图7和图8来说明在使用了另一上下配线连接结构的情况下，固体摄像装置1的电路布置和剖面结构。
图8是在使用与图6所示的上下配线连接结构不同的结构的情况下的、沿着图7的线B-B’截取的固体摄像装置1的剖面结构的图。注意，为方便起见，图8的一部分以稍后所述的通过改变本发明的另一构造示例中的剖面结构的方式来示出。
在图8的像素外围电路区域313中，上结构体11的多层配线层102的一部分配线布置在多层配线102的最下面，即，布置在上结构体11和下结构体12之间的接合表面上。另外，下结构体12的多层配线层82的一部分配线布置在多层配线层82的最上面，即，布置在上结构体11和下结构体12的接合表面上。然后，多层配线层102的一部分配线和多层配线层82的一部分配线布置在接合表面的大致同一位置处，并且配线相互电气连接。作为配线电气连接的形式，可以是两条配线直接地相互接触的形式，或者可以是在两条配线之间形成有绝缘膜和高阻抗膜、且所形成的膜的一部分电气导通的形式。替代地，可以使用在两条配线之间形成有绝缘膜或高阻抗膜、且两条配线通过电容耦合来转播电气信号的形式。
在本发明中，作为上结构体11的多层配线层102的配线中的一部分配线和下结构体12的多层配线层82的配线中的一部分配线形成在接合表面上的大致同一位置处并且两条配线被电气连接在一起的结构的总称，该结构可以称为上下配线直接连接结构或者简称为配线直接连接结构。
作为大致同一位置的特定示例，例如，在从上侧向下侧观察固体摄像装置1的平面图中的情况下，可以使用被电气连接在一起的两条配线至少部分地相互重叠的位置。例如，在使用铜(Cu)作为被连接在一起的两条配线的材料时，连接结构可以称为Cu-Cu直接接合结构或者简称为Cu-Cu接合结构。
在使用上下配线直接连接结构的情况下，连接结构能够布置在像素阵列单元24的外侧。替代地，连接结构能够布置在上结构体11中所包括的像素外围电路区域313的内部和下结构体12中所包括的像素外围电路区域313的内部。更具体地，在构成上下配线直接连接结构的配线之中，被布置在接合表面的上结构体11侧的配线能够布置在上结构体11中的像素外围电路区域313所包括的电路的下侧。另外，在构成上下配线直接连接结构的配线之中，布置在接合表面的下结构体12侧的配线能够布置在下结构体12中的像素外围电路区域313所包括的电路的上侧。替代地，通过将布置在像素阵列单元24(像素晶体管区域301)中的配线用为上结构体11的配线，通过布置在像素阵列单元24中的配线和下结构体12的配线而实现的上下配线直接连接结构能够布置在像素阵列单元24(像素晶体管区域30)的下方。
<第二电路布置构造示例>
图7是示出固体摄像装置1的第二电路布置构造示例的图。
在第二电路布置构造示例中，上下配线直接连接结构用作上下配线连接结构。
如图7所示，第二电路布置构造示例中的像素阵列单元24的布置类似于图5所示的第一电路布置构造示例。换句话说，像素阵列单元24布置在上结构体11中。
另外，如图7所示，第二电路布置构造示例中的固体摄像装置1的行驱动单元22和列信号处理单元25的布置也类似于图5所示的第一电路布置构造示例的布置。
另一方面，第二电路布置构造示例中的上下配线连接部的布置不同于图5所示的第一电路布置构造示例的布置。
通过使用上下配线直接连接结构，布置在上结构体11中的行驱动单元22的配线和布置在下结构体12中的行驱动单元22的配线之间的连接形成在布置于上结构体11中的行驱动单元22和布置在下结构体12中的行驱动单元22彼此重叠的区域中。
通过使用上下配线直接连接结构，布置在上结构体11中的列信号处理单元25的配线和布置在下结构体12中的列信号处理单元25的配线之间的连接形成在布置于上结构体11中的列信号处理单元25和布置在下结构体12中的列信号处理单元25彼此重叠的区域中。
在图5所示的第一电路布置构造示例中，用于连接行驱动单元22的配线的上下配线连接结构和用于连接列信号处理单元25的配线的连接的上下配线连接结构分别布置在行驱动单元22外部和列信号处理单元25外部的配线连接单元29中。另一方面，在图7所示的第二电路布置构造示例中，用于连接行驱动单元22的配线的上下配线连接结构和用于连接列信号处理单元25的配线的上下配线连接结构分别形成在行驱动单元22的区域内和列信号处理单元25的区域内。因此，在第二电路布置构造示例中说明的固体摄像装置1中，在上结构体11和下结构体12中省略配线连接单元29，并且能够实现具有比第一电路布置构造示例中说明的固体摄像装置1更小的外部尺寸的装置。
<8.与其他固体摄像装置的比较例>
<比较例1>
将相较于另一固体摄像装置的结构来说明固体摄像装置1的结构特征。
图9是示出在日本专利申请特开第2014-72294号(在下文中称为比较结构公开文献1)中公开的作为比较例1的固体摄像装置的最终形状中的剖面。
图9的固体摄像装置600具有第一部分623和第二部分643层叠的结构，第一部分623包括第一配线部622并且第一元件部621包括第一半导体层611，第二部分643包括第二配线部642和包含第二半导体层631的第二元件部641。在第一部分623的后表面侧布置有包括颜色滤光片651、片上透镜652等的光学构件653。
在构成控制单元的晶体管Tr 3和Tr 4外部并且在布置有构成信号处理单元的二极管Tr 5和Tr 8的区域外部，固体摄像装置600具有经由导电构件662将第一配线661和第二配线663连接在一起的结构，并且外部端子664布置在这种连接结构外部。注意，没有布置有输入/输出电路的区域的说明。
另一方面，本发明具有如下结构：(1)外部端子14、(2)形成有连接到外部端子14的输入电路单元42或者输出单路单元47的半导体区域、(3)形成有用于执行摄像的光电二极管51和像素晶体管的半导体区域、(4)颜色滤光片15和片上透镜16和(5)保护基板18层叠在大致同一区域中，由此能够使外部尺寸小于图9的固体摄像装置600。
图9的固体摄像装置600在其最终形状中的片上透镜652的上侧不包括用于保护片上透镜652的保护基板。然后，在比较结构公开文献1中，作为制造图9的固体摄像装置600的方法而描述的是，接合第一部分623和第二部分643，形成颜色滤光片651和片上透镜652，并且随后反转基板，并且进而形成用于暴露电极单元的开口以及外部端子664。在形成外部端子664时，需要通过施加大于或等于特定值的应力将外部端子664压接到金属配线上。在未包括有片上透镜652上的保护基板的固体摄像装置600中，如果外部端子664通过上述制造方法形成，则在压接外部端子664时，片上透镜652被按压到制造装置上，并且会刮擦片上透镜652。
另外，在图9的固体摄像装置600中，外部端子664形成在像素阵列单元的外部区域中而不直接形成在片上透镜652的下方。在这种情况下，在压接外部端子664时，施加到片上透镜652的力变为通过在斜方向上分散为压接外部端子664而施加的力所获得的力。
如果为了实现具有小的外部尺寸的固体摄像装置而在像素区域下方(即，直接形成在片上透镜652的下方)直接形成在外部端子664的情况下，片上透镜652存在于为压接外部端子664而施加的力的方向的延伸线上，使得施加到片上透镜652的力变得更大，并且片上透镜上的刮擦的发生会变得更加严重。
另外，在比较结构公开文献1中也公开了在形成外部端子664之后形成滤色镜651和片上透镜652的制造方法。
然而，在该制造方法的情况下，在由外部端子664形成的多个突起包括于固体摄像装置的表面上，在颜色滤光片651和片上透镜652形成时，借助诸如真空抽吸法的常规方法可能难以将固体摄像装置固定到制造装置上。
在另一方面，图1的固体摄像装置1包括片上透镜16上的保护基板18。因此，能够在不将片上透镜16按压到外部端子14的制造装置上的情况下形成外部端子14。固体摄像装置1具有如下结构：(1)外部端子14、(2)形成有连接于外部端子14的输入电路单元42或输出电路单元47的半导体区域、(3)形成有用于执行摄像的光电二级管51和像素晶体管的半导体区域、(4)颜色滤光片15和片上透镜16和(5)保护基板18层叠在大致同一区域中，并且外部尺寸能够小于图9的固体摄像装置600。
<比较例2>
图10是示出在日本专利申请特开第2010-50149号(比较结构公开文献2)中公开的作为比较例2的固体摄像装置的最终形状的剖面的图。
图10的固体摄像装置700被划分成形成有光电二极管(未图示)、颜色滤光片151、片上透镜712等的摄像区域722和在摄像区域722周围形成的外围区域723。
在外围区域723中布置有用于驱动脉冲和信号输入/输出的第一焊盘724。接合配线725连接到第一焊盘724。然后，在摄像区域722中布置有第二焊盘726，以用于给出参考电位Vss。在第二焊盘726上布置有外部端子(焊料球)727。
如上所述，固体摄像装置700在像素阵列的下侧包括外部端子727。
固体摄像装置1具有如下结构：(1)外部端子14、(2)形成有连接于外部端子14的输入电路单元42或输出电路单元47的半导体区域、(3)形成有用于进行摄像的光电二级管51和像素晶体管的半导体区域、(4)颜色滤光片15和片上透镜16和(5)保护基板18层叠在大致同一区域中，由此，外部尺寸能够小于图10的固体摄像装置700。
图10的固体摄像装置700是未包括诸如固体摄像元件1的上结构体11和下结构体12的层叠结构的固体半导体装置，换句话说，图10的固体摄像装置700是包括包含有晶体管电路的仅一层半导体基板。
在图10公开的固体摄像装置700中，在其最终形状中的摄像区域722中，在像素阵列的下侧形成有穿过支撑基板731的穿孔732和外部端子727。
然而，在图10中形成的外部端子727是用于参考电位Vss(接地电位)的端子。在参考电位Vss被提供到固体摄像装置的内部时，参考电位Vss的端子不需要包括晶体管电路的输入电路。因此，在图10公开的固体摄像装置700中，参考电势Vss的外部端子737能够布置在摄像区域722的下侧。
另一方面，在摄像区域722中并排地布置有均包括光电二极管和像素晶体管的像素。因此，在包括包含有晶体管电路的仅一层半导体基板741的结构情况下，在包括像素的半导体基板741中，难以在像素区域内一起形成输入电路。因此，在图10公开的包含仅一层半导体基板的固体摄像装置700中，能够在像素区域的下侧布置不需要输入/输出电路的电源端子，但是不能布置需要输入电路或者输出电路的外部端子，换句话说，不能布置用于信号输入或者信号输出的外部端子。
另外，类似于在图9中示出的固体摄像装置600，图10的固体摄像装置700不包括片上透镜712上的保护基板。因此，问题在于，在压接外部端子时刮擦片上透镜712。
在另一方面，固体摄像装置1具有层叠有多个包含晶体管电路的半导体基板的结构。因此，在像素区域的下侧能够布置需要输入电路或者输出电路的外部端子14，即，用于信号输入或者信号输出的信号输入/输出端子14C。另外，固体摄像装置1包括片上透镜16上的保护基板18。因此，能够形成外部端子14，而不将片上透镜16按压在外部端子14的制造装置上。因此，固体摄像装置1具有如下结构：(1)外部端子14、(2)形成有连接于外部端子14的输入电路单元42或输出电路单元47的半导体区域、(3)形成有用于进行摄像的光电二级管51和像素晶体管的半导体区域、(4)颜色滤光片15和片上透镜16和(5)保护基板18层叠在大致同一区域中，并且外部尺寸能够小于图10的固体摄像装置700。
<比较例3>
图11是示出在日本专利申请特开第2011-9645号(比较结构公开文献3)中公开的作为比较例3的固体摄像装置的最终形状的剖面的图。
图11的固体摄像装置800包括摄像元件812，该摄像元件812在半导体基板811的第一主表面(上表面)上包含有光电二极管和晶体管。在摄像元件812的上侧，形成有多层配线813、颜色滤光片814、外罩815和片上透镜816。另外，固体摄像装置800包括片上透镜816的上侧的保护基板817。
在包含有摄像元件812、颜色滤光片814和片上透镜816的摄像像素单元822的外部布置有包括贯穿半导体基板811的硅贯通电极831、连接到外部的外部端子(焊料球)832等的外围电路单元823。
类似于比较例2的固体摄像装置700，图11的固体摄像装置800是未包括层叠有上结构体和下结构体的层叠结构的固态半导体装置，换句话说，图11的固体摄像装置800是包括包含有晶体管电路的仅一层半导体基板的固态半导体装置。因此，在像素区域的下侧不能布置需要输入电路或输出电路的外部端子，换句话说，不能布置用于信号输出或者信号输入的外部输入端子。
在另一方面，固体摄像装置1具有层叠有包含晶体管电路的多个半导体基板的结构。因此，在像素区域的下侧能够布置需要输入电路或者输出电路的外部端子14，即，用于信号输入或者信号输出的外部端子14。因此，固体摄像装置1具有如下结构：(1)外部端子14、(2)形成有连接于外部端子14的输入电路单元42或输出电路单元47的半导体区域、(3)形成有用于进行摄像的光电二级管51和像素晶体管的半导体区域、(4)颜色滤光片15和片上透镜16和(5)保护基板18层叠在大致同一区域中，并且外部尺寸能够小于图11的固体摄像装置800。
另外，在硅贯通电极831仅形成在装置的外围部分(外围电路单元823)中的情况下，类似地，像图11的固体摄像装置800那样，电源端子和接地端子仅布置在期间的外围部分。在这种情况下，需要布置大量的电源端子和接地端子，以应对IR下降和配线延迟。在另一方面，在固体摄像装置1中，因为多个贯穿通路88能够布置在下结构体12的位于上下基板连接区域314内侧的任意区域中，所以一部分贯穿通路88能够用于电源端子和接地端子。换句话说，电源端子和接地端子也能够布置在任意区域中。因此，相较于电源端子和接地端子仅布置在外围部分中的情况，能够减少电源端子和接地端子的数量。因此，能够减小整个固体摄像装置1的电路面积。
<图1的固体摄像装置和比较例之间的不同>
固体摄像装置1具有如下结构：(1)外部端子14、(2)形成有连接于外部端子14的输入电路单元42或输出电路单元47的半导体区域、(3)形成有用于进行摄像的光电二级管51和像素晶体管的半导体区域、(4)颜色滤光片15和片上透镜16和(5)保护基板18层叠在大致同一区域中，由此能够使外部尺寸变得更小。
在固体摄像装置具有比较例1和比较实例2给出的不具有保护基板的半导体层叠结构的情况下，片上透镜会被刮擦。换句话说，通过采用在大致同一区域中层叠上述(1)到(4)的结构，存在获得具有与本发明的外部尺寸相当的外部尺寸的固体摄像装置的抑制因素。即，“通过在大致同一区域中层叠上述(1)到(4)来实现紧凑型固体摄像装置”的功能和效果是不能通过具有比较例1和比较实例2给出的没有保护基板的半导体层叠结构的固体摄像装置而获得的功能和效果。
在固态半导体装置包括比较例3给出的包含晶体管电路的仅一层半导体基板的情况下，通过采用在大致同一区域中层叠上述(1)到(5)的结构，不能获得具有与本发明的外部尺寸相当的外部尺寸的固体摄像装置。换句话说，存在抑制因素。即，“通过在大致同一区域中层叠上述(1)到(5)来实现紧凑型固体摄像装置”的功能和效果是不能通过包括比较例3给出的包含晶体管电路的仅一层半导体基板的固体摄像装置而获得的功能和效果。
如上所述，在本发明中，“通过采用在大致同一区域中层叠上述(1)到(5)的结构来实现具有比不包括该结构的固体摄像装置更小的外部尺寸的固体摄像装置”是仅通过比较实例1和比较实例2所述的“具有没有保护基板的半导体层叠结构的固体摄像装置”的构造不能获得的功能和效果，并且也是仅通过对比示例3所述的“仅包括包含晶体管电路的一层半导体基板的固体摄像装置”不能获得的功能和效果。
<9.固体摄像装置的其他电路布置构造示例>
<第三电路布置构造示例>
图12是示出第三电路布置构造示例的图，第三电路布置构造示例是固体摄像装置1的另一电路布置构造示例并且是第一电路布置构造示例的变形。
在图5所示的第一电路布置构造示例中，分别为外部端子14中的每一者布置有输入/输出电路单元49。进而，图像信号处理单元围绕输入/输出电路单元49的每一者的外围。
在另一方面，在图12所示的第三电路布置构造示例中，针对多个外部端子14中的每一者共同布置有输入/输出电路单元49。在输入/输出电路单元49中的一者的区域内，例如，某一外部端子14的输入/输出电路单元49和另一外部端子14的输入/输出电路单元49被布置成相互接触，并且图像信号处理单元26未布置在这些输入/输出电路单元49之间。相较于交替地彼此相邻布置的分别具有不同的电源电压的输入/输出电路单元49和图像信号处理单元26的第一电路布置构造示例，在具有相同的电源电压的输入/输出电路单元49被共同布置成输入/输出电路单元区域的一个区块的第三电路布置构造示例中，分别布置有具有不同电源电压的阱区域的区域的数量下降，由此，即使固体摄像装置1的外部尺寸彼此相同，也存在能够使更多的电路安装到例如下结构体12中的图像信号处理单元26的可能性。
另外，在图12所示的第三电路布置构造示例中，一部分输入/输出电路单元49能够布置在包括在上结构体11中的像素外围电路单元的下侧(例如，包括上结构体11中的行驱动单元22的下侧)或者布置有包括在下结构体12中的图像信号处理单元26的区域外部，而不是布置在包括在上结构体11中的像素阵列单元24的下侧。因此，即使固体摄像装置1的外部尺寸彼此相同，也存在能够使甚至更多的电路能够安装到例如下结构体12中的图像信号处理单元26的可能性。
<第四电路布置构造示例>
图13是示出第四电路布置构造示例的图，第四电路布置构造示例是固体摄像装置1的另一电路布置构造示例并且是第一和第三电路布置构造示例的变形。
图14是示出固体摄像装置1的沿着图13中的线C-C’截取的剖面结构的图。注意，为方便起见，图14的一部分以改变成本发明的下述的另一构造示例中的剖面结构的方式示出。
在图13和图14所示的第四电路布置构造示例中，所有的输入/输出电路单元49(即，输入电路单元42和输出电路单元47)布置在布置有包括在下结构体12中的图像信号处理单元26的区域的外围部分中。布置有输入/输出电路单元49的区域可以位于包括在上结构体11中的行驱动单元22和列信号处理单元25(像素外围电路区域313)的外侧，或者可以位于包括在上结构体11中的像素阵列单元24的外围部分下侧。
注意，例如，在列信号处理单元25的整个行方向上没有任何不连续的情况下，不需要布置布置有输入/输出电路单元49的区域，并且可以存在着在列信号处理单元25和图像信号处理单元26之间未布置有输入/输出电路单元49的区域。
另外，在行驱动单元22的整个列方向上没有任何不连续的情况下，不需要布置布置有输入/输出电路单元49的区域，并且可以存在着在行驱动单元22和图像信号处理单元26之间未布置有输入/输出电路单元49的区域。
第四电路布置构造示例与第三电路布置构造示例相比，减少了分别布置有具有不同的电源电压的阱区域的区域数量，由此，即使固体摄像装置1的外部尺寸彼此相同，也存在能够使更多的电路能够安装至例如下结构体12中的图像信号处理单元26的可能性。
<第五电路布置构造示例>
图15是示出第五电路布置构造示例的图，第五电路布置构造示例是固体摄像装置1的另一电路布置构造示例并且是第一、第三和第四电路布置构造示例的变形。
在图13所示的第四电路布置构造示例中存在着在列信号处理单元25和图像信号处理单元26之间和在行驱动单元22和图像信号处理单元26之间未布置有输入/输出电路单元49的区域。
在另一方面，在图15所示的第五电路布置构造示例中，输入/输出电路单元49布置在沿列信号处理单元25的整个行驱动单元22的整个行方向而延伸的行中，并且此外，布置在沿行驱动单元22的整个列方向而延伸的行中。因此，存在输入/输出电路单元49的面积能够增大的可能性。
另外，在第五电路布置构造示例中，即使固体摄像装置1的外部尺寸等于第一和第三电路布置构造示例的外部尺寸，也存在更多的电路能够安装到例如下结构体12中的图像信号处理单元26的可能性。
<第六电路布置构造示例>
图16是示出第六电路布置构造示例的图，第六电路布置构造示例是固体摄像装置1的另一电路布置构造示例并且是第一和第三电路布置构造示例的变形。
在第一和第三电路布置构造示例中，输入/输出电路单元49布置在下结构体12的区域中的位于上结构体11的像素阵列单元24的下侧的区域中，并且图像信号处理单元26布置在输入/输出电路单元49周围。
在图16的第六电路布置构造示例中布置有下结构体12的图像信号处理单元26，其具有包用虚线划分的多个(在图16中，三个)电路块的构造。进而，在第六电路布置构造示例中，输入/输出电路单元49布置在包括在图像信号处理单元26中的电路块的区块边界上的或者与行驱动单元22的边界上的部分中。
在图像信号处理单元26布置成被划分为多个电路块的情况下，通向包括在每个电路块中的电路的地线和电源线有时布置在区块边界部分中。因此，存在如下情况：电路被布置成使得区块边界部分中的电路之间的距离大于电路块内的电路之间的距离。通过将输入/输出电路单元49布置在上述的电路密度相对小的电路块的边界部分中，相较于输入/输出电路单元49布置在电路块内部的情况下，存在能够有助于电路的布局设计并且能够布置输入/输出电路单元49而不降低电路集成度的可能性。因此，通过使用第六电路布置构造示例，即使固体摄像装置1的外部尺寸彼此相同，也存在更多的电路能够安装到例如下结构体12中的图像信号处理单元26的可能性。
<第七电路布置构造示例>
图17是示出第七电路布置构造示例的图，第七电路布置构造示例是固体摄像装置1的另一电路布置构造示例并且是第五电路布置构造示例的变形。
在图17的第七电路布置构造示例中，布置在下结构体12中的行驱动单元22的面积大于布置在上结构体11中的行驱动单元22的面积。另外，相较于布置在上结构体11中的行驱动单元22，布置在下结构体12中的行驱动单元22被布置为沿装置内部延伸。
类似地，布置在下结构体12中的列信号处理单元25的面积大于布置在上结构体11中的列信号处理单元25的面积。另外，相较于布置在上结构体11中的列信号处理单元25，布置在下结构体12中的列信号处理单元25被布置成朝向该固体摄像装置内部延伸。
因此，在第七电路布置构造示例中，相较于图15所示的第五电路布置构造示例，即使固体摄像装置1的像素阵列单元24的尺寸彼此相等，也存在能够减小固体摄像装置1的外部尺寸的可能性。
注意，在第七电路布置构造示例中给出的行驱动单元22和列信号处理单元25的布置示例也可以适用于本发明的其他的构造示例。
<第八电路布置构造示例>
图18是示出第八电路布置构造示例的图，第八电路布置构造示例是固体摄像装置1的另一电路布置构造示例并且是第七电路布置构造示例的变形。
在图17所示的第七电路布置构造示例中，行驱动单元22也布置在上结构体11中，尽管面积小于布置在下结构体12中的行驱动单元22的面积。类似地，列信号处理单元25也布置在上结构体11中，尽管面积小于布置在下结构体12中的列信号处理单元25的面积。
另一方面，在图18的第八电路布置构造示例中，行驱动单元22和列信号处理单元25仅布置在下结构体12中。从行驱动单元22输出到像素阵列单元24的信号经由配线连接单元29从布置在下结构体12中的行驱动单元22传输到布置在上结构体11中的像素阵列单元24，配线连接单元29包括图8所示的像素外围电路区域313的上下配线连接结构。类似地，从像素阵列单元24输入到列信号处理单元25的信号经由连接单元29从布置在上结构体11中的像素阵列单元24传输到布置在下结构体12中的列信号处理单元25，配线连接单元29包括图8所示的像素外围电路区域313的上下配线连接结构。因此，在第八电路布置构造示例中，相较于图17所示的第七电路布置构造示例，即使固体摄像装置1的像素阵列单元24的尺寸彼此相等，也存在能够减小固体摄像装置1的外部尺寸的可能性
注意，在第八电路布置构造示例中给出的行驱动单元22和列信号单元25的布置示例也可以适用于本发明的其他构造示例。
<第九电路布置构造示例>
图19是示出第九电路布置构造示例的图，第九电路布置构造示例是固体摄像装置1的另一电路布置构造示例并且是第五电路布置构造示例的变形。
在图19所述的电路布置构造示例中，行驱动单元22和列信号处理单元25均布置在上结构体11中。然后，在下结构体12中，在位于布置在上结构体11中的行驱动单元22和列信号处理单元25的下侧的区域中，相较于图15所示的第五电路布置构造示例，图像信号处理单元26被布置为在外围方向上延伸。另外，输入/输出电路单元49能够布置在位于行驱动单元22和列信号处理单元25的下侧的区域中，行驱动单元22和列信号处理单元25布置在上结构体11中。因此，相较于图15所示的第五电路布置构造示例，在第9电路布置构造示例中，即使固体摄像装置1的像素阵列单元24的尺寸彼此相等，也存在能够增加图像信号处理单元26的面积并且能够将更多的电路安装到图像信号处理单元26的可能性。
注意，在第九电路布置构造示例中给出的行驱动单元22和列信号处理单元25的布置示例也能够适用于本发明的其他构造示例。
<第十电路布置构造示例>
图20是示出第十电路布置构造示例的图，第十电路布置构造示例是固体摄像装置1的另一电路布置构造示例并且是第二电路布置构造示例的变形。
图21是示出固体摄像装置1的沿着图20的D-D’截取的剖面结构的图。注意，为方便起见，图21的一部分以改变为本发明的下述的另一构造示例的剖面结构的方式示出。
在图20和21所示的第十电路布置示例中，类似于图7和图8所示的第二电路布置构造示例，上下配线直接连接结构能够布置在包括上结构体11中的外围电路区域313内部以及包括在下结构体12中的像素外围电路区域313内部。
另外，在图20和21所示的第十电路布置构造示例中，所有的输入/输出电路单元49(换句话说，输入电路单元42和输出电路单元47)布置在布置有下结构体12的图像信号处理单元26的区域外部。布置有输入/输出电路单元49的区域可以位于包括在上结构体11中的行驱动单元22和列信号处理单元25的下侧，或者可以位于包括在上结构体11中的像素阵列单元24的下侧。
注意，例如，在列信号处理单元25的整个行方向上没有任何不连续的情况下，不需要布置布置有输入/输出电路单元49的区域，而且，在列信号处理单元25和图像信号处理单元26之间可以存在未布置有输入/输出电路单元49的区域。
另外，在行驱动单元22的整个列方向上没有任何不连续的情况下，不需要布置输入/输出电路单元49的区域，并且在行驱动单元22和图像信号处理单元26之间可以存在未布置有输入/输出电路单元49的区域。通过第十电路布置构造示例，即使固体摄像装置1的外部尺寸与图7所示的第二电路布置构造示例的外部尺寸相同，也存在更多的电路能够安装到例如下结构体12中的图像信号处理单元26的可能性。
注意，第十电路布置构造示例中给出的布置示例也可以适用于本发明的另一构造示例。
<第十一电路布置构造示例>
图22是示出第十一电路布置构造示例的图，第十一电路布置构造示例是固体摄像装置1的另一电路布置构造示例并且是第十电路布置构造示例的变形。
在图20所示的第十电路布置构造示例中，在上结构体11和下结构体12中均布置有行驱动单元22的一部分和列信号处理单元25的一部分。进而，在下结构体12中，输入/输出电路单元49布置在如下区域中：该区域位于布置在上结构体11中的行驱动单元22的下侧和布置在期间的下结构体12中的行驱动单元22的内侧。类似地，在下结构体12中，输入/输出电路单元49布置在如下区域中：该区域位于布置在上结构体11中的列信号处理单元25的下侧和布置在装置的下结构体12中的列信号处理单元25的内侧。
在图22所示的第十一电路布置构造示例中，在上结构体11和下结构体12中均布置有行驱动单元22的一部分和列信号处理单元25的一部分。进而，在下结构体12中，输入/输出电路单元49布置在如下区域中：该区域位于布置在上结构体11中的行驱动单元22的下侧和布置在装置的下结构体12中的行驱动单元22的外侧。类似地，在下结构体12中，输入/输出电路单元49布置在如下区域中：该区域位于布置在上结构体11中的列信号处理单元25的下侧和布置在期间的下结构体12中的列信号处理单元25的外侧。
因此，相较于图20所示的第十电路布置构造示例，存在如下可能性：例如，在下结构体12中，能够简化布置在下结构体12中的图像信号处理单元26和行驱动单元22之间的信号线和图像信号处理单元26和列信号处理单元25之间的信号线的布置，或者能够以高密度来布置这些信号线。
注意，在第十一电路布置示例中给出的电路的布置示例也能够适用于本发明的其他构造示例。
<10.固体摄像装置的详细结构>
下面，将参照图23说明固体摄像装置1的详细结构。图23是示出具有双接触结构的固体摄像装置1的外围附近的放大剖视图。
例如，在下结构体12中，在包含硅(Si)的半导体基板81的上侧(上结构体11侧)形成有多层配线层82。多层配线层82形成图6所示的输入/输出电路区域311、信号处理电路区域312(未在图23中示出)、像素外围电路区域313等。
多层配线层82包括包括最靠近上结构体11的最上层配线层83a、中间配线层83b、最靠近半导体基板81的最下层配线层83c等的多个配线层83和在配线层83之间形成的中间绝缘膜84。
例如，通过使用铜(Cu)、铝(Al)、钨(W)等形成多个配线层83，并且例如，中间结缘膜84包括硅氧化物膜、硅氧化物膜等。对于多个配线层83和中间绝缘膜84中的每一者，所有层可以包括相同的材料，或者可以根据层而使用两种以上的材料。
在半导体基板81的预定位置处形成有贯穿半导体基板81的硅贯穿通路85，并且连接导体87经由绝缘膜86嵌合在硅贯穿通路85的内壁中，由此，形成有贯穿通路(硅贯穿孔(TSV))88。例如，绝缘膜86可以包括SiO2膜、SiN膜等。在本实施例中，贯穿通路88具有配线层83侧的平面面积小于外部端子14侧的平面面积的倒锥形形状，但是相反，贯穿通路88可以具有外部端子14侧的平面面积较小的正锥形，或者可以具有外部端子14侧和配线层83侧的面积基本彼此相等的非锥形形状。
贯穿通路88的连接导体87连接到在半导体基板81的下表面侧形成的再配线90，并且再配线90连接到外部端子14。例如，连接导体87和再配线90可以包含铜(Cu)、钨(W)、钛(Ti)、钽(Ta)、钛钨合金(TiW)、多晶硅等。
另外，在半导体基板81的下表面侧形成有焊接掩膜(阻焊剂)91以覆盖除了形成有外部端子14的区域之外的再配线90和绝缘膜86。
在另一方面，例如，在上结构体11中，在包括硅(Si)的半导体基板101的下侧(下结构体12侧)形成有多层配线层102。多层配线层102形成图3所示的像素31的电路。
多层配线层102包括包含有最靠近半导体基板101的最上层配线层103a、中间配线层103b、最靠近下结构体12的最下层配线层103c等的多层配线层103，和在配线层103之间形成的中间绝缘膜104。
作为用作多个配线层103和中间绝缘膜104的材料，可以使用与上述的配线层83和中间绝缘膜84的材料类型相同的材料。另外，类似于上述的配线层83和中间绝缘膜84，可以通过使用一种材料或者两种以上材料来形成多个配线层103和中间绝缘膜104。
注意，在图23的示例中，上结构体11的多层配线层102包括五层配线层103，并且下结构体12的多层配线层82包括四层配线层83；然而，配线层的总数量不限于此，并且多层配线层可以形成有任意数量的层。
在半导体基板101中，为每个像素31形成有由PN结形成的光电二极管51。
另外，尽管省略了详细描述，诸如传输晶体管52和放大晶体管55的多个像素晶体管、FD 53等也形成在多层配线层102和半导体基板101中。
在未形成有颜色滤光片15和片上透镜16的半导体基板101的预定位置处形成有连接到上结构体11的预定配线层103的硅贯通电极109和连接到下结构体12的预定配线层83的芯片贯通电极105。
芯片贯通电极105和硅贯通电极109通过形成在半导体基板101的上表面上的连接配线106连接在一起。另外，在半导体基板101与硅贯通电极109和芯片贯通电极105中的每一者之间形成有绝缘膜107。
在半导体基板101的光电二极管51和颜色滤光片15之间形成有平坦化膜108，并且在片上透镜16和玻璃密封树脂17之间也形成有平坦化膜110。
如上所述，图1所示的固体摄像装置1的层叠结构体13具有下结构体12的多层配线层82和上结构体11的多层配线层102被粘合在一起的层叠结构。在图23中，下结构体12的多层配线层82和上结构体11的多层配线层102之间的粘合表面由单点点划线表示。
另外，在固体摄像装置1的层叠结构体13中，上结构体11的配线层103和下结构体12的配线层83通过硅贯通电极109和芯片贯通电极105中的两个贯通电极连接在一起，并且下结构体12的配线层83和外部端子(后表面电极)14通过贯穿通路88和再配线90连接在一起。因此，通过上结构体11的像素31产生的像素信号传输到下结构体12，在下结构体12中进行信号处理，并且从外部端子输出到装置外部。
<11.制造方法>
<双接触结构情况下的制造方法>
下面，将参照图24到28来说明具有双接触结构的固体摄像装置1的制造方法。
首先，分别制造均处于晶片状态的下结构体12和上结构体11。
作为下结构体12，在硅基板(硅晶片)81的每个芯片部分所处的区域中形成有输入/输出电路单元49和作为行驱动单元22或者列信号处理单元25的一部分的多层配线层82。此处的半导体基板81处于变薄前的状态，并且例如具有大约600μm的厚度。
在另一方面，作为上结构体11，在硅基板(硅晶片)101的芯片部分所处的区域中形成有每个像素31的光电晶体管51和像素晶体管的源极/漏极区域。另外，在半导体基板101的一个表面上形成有构成行驱动信号线32、垂直信号线33等的多层配线102。此处的半导体基板101也处于变薄前的状态，并且例如具有大约600μm的厚度。
然后，如图24所示，在均处于制造晶片状态的下结构体12的多层配线层82侧和上结构体11的多层配线层102侧彼此相对地粘合在一起之后，如图25所示，使上结构体11的半导体基板101变薄。对于粘合，例如，存在等离子体接合和粘合剂接合，但在本实施例中，粘合被设定为通过等离子体接合进行。在等离子体接合的情况下，诸如等离子体TEOS膜、等离子体SiN膜、SiON膜(阻挡膜)或SiC膜的膜形成在上结构体11和下结构体12的接合表面中的每一者上，并且使接合表面进行等离子体处理并且相互叠置，并且然后进行退火处理，以将两个结构体接合在一起。
在上结构体11的半导体基板101变薄之后，如图26所示，通过使用镶嵌法等，在作为上下配线连接区域314的区域中形成硅贯通电极109和芯片贯通电极105和用于连接电极的连接配线106。
下面，如图27所示，颜色滤光片15和片上透镜16通过平坦化膜108形成在每个像素31的光电二极管51上方。
然后，如图28所示，在上结构体11和下结构体12被粘合在一起的层叠结构体13的包括有片上透镜16的整个表面上，通过平坦化膜110涂覆有玻璃密封树脂17，并且如图29所示，玻璃保护基板18通过无空腔结构连接到玻璃密封树脂17。
下面，如图30所示，在反转整个层叠结构体13之后，使下结构体12的半导体基板81变薄，以具有延伸为不影响装置特性的厚度(例如，大约30μm到100μm)。
下面，如图31所示，在光致抗蚀剂221被图案化以打开在变薄后的半导体基板81上布置有贯穿通路88(未图示)的位置之后，通过干蚀刻除去半导体基板81和半导体基板81下方的中间绝缘膜84的一部分，并且形成开口222。
下面，如图32所示，例如，绝缘膜(隔离膜)86通过等离子体CVD法形成在包括开口222的半导体基板81的整个上表面上。如上所述，例如，绝缘膜86可以是SiO2膜、SiN膜等。
下面，如图33所示，通过回刻法除去开口222的下表面上的绝缘膜86，并且暴露最靠近于半导体基板81的配线层83c。
下面，如图34所示，通过使用溅射法形成阻挡金属膜(未图示)和Cu籽晶层231。阻挡金属膜是用于防止图35所示的连接导体87(Cu)的扩散的膜，并且Cu籽晶层231用为用于通过电解镀敷法嵌合连接导体87的电极。钽(Ta)、钛(Ti)、钨(W)、锆(Zr)、其氮化物膜、其碳化膜等可以用作阻挡金属膜的材料。在本实施例中，用钛作为阻挡金属膜。
下面，如图35所示，在Cu籽晶层231上的所需区域上形成抗蚀剂图案241之后，通过电解镀敷法来电镀作为连接导体87的铜(Cu)。因此，形成贯穿通路88，并且在半导体基板81的上侧形成再配线90。
下面，如图36所示，在除去抗蚀剂图案241后，通过湿蚀刻除去阻挡金属膜(未图示)和抗蚀剂图案241下方的Cu籽晶层231。
下面，如图37所示，在形成焊接掩膜91并且保护再配线90之后，仅在安装外部端子14的区域中除去焊接掩膜91，从而形成焊接掩膜开口242。
然后，如图38所示，外部端子14通过焊料球安装法等形成在焊接掩膜开口242中。
如上所述，根据本发明的制造方法，首先，将形成有用于进行光电转换的光电二极管51、像素晶体管电路等的上结构体11(第一半导体基板)和通过使从像素31向固体摄像装置1外部输出像素信号的输入/输出电路单元49位于像素阵列单元24下方的方式形成的下结构体12(第二半导体基板)粘合在一起，使得配线层彼此相对。然后，形成穿过下结构体12的贯穿通路88，并且形成经由输入/输出电路单元49和贯穿通路88电气连接到固体摄像装置1的外部的外部端子14。因此，能够制造图5所示的固体摄像装置1。
根据本发明的制造方法，因为通过使用玻璃保护基板18作为支撑基板来形成贯穿通路88，所以贯穿通路88具有从外部端子14侧掘入至配线层83(电路)侧的形状。
<Cu-Cu直接接合结构的情况下的制造方法>
下面，将参照图39到43来说明在下结构体12和上结构体11通过Cu-Cu直接接合结构连接在一起的情况下制造固体摄像装置1的方法。
首先，类似于采用双接触结构作为上下配线连接结构的情况下的制造方法，分别制造均处于晶片状态的下结构体12和上结构体11。
然而，如图39所示，不同于双接触结构的方面在于，在像素阵列单元24的更外侧的上下配线连接区域314中，在上结构体11中，在最靠近下结构体12的比最下层配线层103c更远的下结构体12侧上形成有用于直接连接下结构体12的配线层83x的配线层103x。
类似地，在上下配线连接区域314中，也在下结构体12中，在最靠近上结构体11的比最上层配线层83a更远的上结构体11侧上形成有用于直接连接上结构体11的配线层103x的配线层83x。
然后，如图40所示，在下结构体12的多层配线层82侧和上结构体11的多层配线层102彼此相对地粘合在一起之后，上结构体体11的半导体基板101变薄。通过这种粘合，下结构体12的配线层83x和上结构体11的配线层103x通过金属接合(Cu-Cu接合)连接在一起。
下面，如图41所示，颜色滤光片15和片上透镜16经由平坦化膜108形成在每个像素31的光电二极管51上方。
然后，如图42所示，玻璃密封树脂17通过平坦化膜110涂覆到包含有片上透镜16的被粘合在一起的下结构体12和上结构体11的整个表面，并且玻璃保护基板18以无空腔结构连接到玻璃密封树脂17。
注意，在该示例中，在下结构体12中，分别从作为输入/输出电路单元49、行驱动单元22或者列信号处理单元25的一部分的配线层83a到83c形成用于直接连接到上结构体11的配线层103的配线层83x，并且在上结构体11中，分别从作为像素晶体管的驱动配线等的配线层103a到103c形成用于直接连接到下结构体12的配线层83的配线层103x；然而，当然，下结构体12的最上层配线层83a和上结构体11的最下层配线层103c能够通过金属接合(Cu-Cu接合)连接在一起。
在采用双接触结构体作为上下配线连接结构的情况下，图42所示的步骤之后的步骤类似于参照图30到38给出的步骤。获得图43所示的状态作为最终状态。
<12.进一步变形例>
<进一步变形例1>
下面，将参照图44来说明固体摄像装置1的进一步变形例。
图44的A是根据进一步变形例1的固体摄像装置1的外围附近的剖视图，图44的B是根据进一步变形例1的固体摄像装置1的外部端子14侧的平面图。
在进一步变形例1中，如图44的A所示，外部端子14形成在贯穿通路88的正上方，以在平面位置处与贯穿通路88的位置重叠。因此，如图44的B所示，因为在固体摄像装置1的后表面侧不需要用于形成再配线90的区域，所以能够解决用于形成输入/输出单元21的区域的不足。
<进一步变形例2>
将参照图45来说明固体摄像装置1的进一步变形例。
图45是根据进一步变形例2的固体摄像装置1的剖视图。
在进一步变形例2中，例如，为了在固体摄像装置1被划分成固体片之前的状态下(换句话说，多个固体摄像装置1安装在晶片上的状态下)通过使用常规探针型半导体装置测量设备来测量固体摄像装置1的操作，固体摄像装置1包括用于与测量探针接触的导电焊盘411。
如图45所示，在像素阵列单元24外部的区域中(例如，在形成有行驱动单元22、列驱动处理单元25等的像素外围电路区域313的上侧)形成有用于探针测量的导电焊盘411。导电焊盘411通过硅贯通电极412连接到上结构体11的预定配线层103。
较佳地，在保护基板18布置在固体摄像装置1的表面上之前形成用于探针测量的导电焊盘411。因此，在保护基板18被固定之前，在多个固体摄像装置1形成在晶片上的状态下能够测量固体摄像装置1的操作。
通过包括在上结构体11中的多层配线层102的一部分能够形成用于探针测量的导电焊盘411。
另外，用于探针测量的导电焊盘411能够形成在用于获得参考电平信号(即，包括在固体摄像装置1中的黑电平信号)的区域的上侧，该区域通常称为光学黑像素区域或者简称为光学黑区域(未图示)。
通过在固定固体摄像装置1的保护基板18之前在固体摄像装置1上形成用于探针测量的导电焊盘411，在多个固体摄像装置1在保护基板被固定之前形成在晶片上的状态下，能够通过使用探针型半导体装置测量设备来测量固体摄像装置1的操作。
<进一步变形例3>
下面，将参照图46来说明固体摄像装置1的进一步变形例。
图46是根据进一步变形例3的固体摄像装置1的剖视图。
例如，为了在固体摄像装置1被划分成固体片之前的状态下(换句话说，在多个固体摄像装置1安装在晶片上的状态下)通过使用常规探针型半导体装置测量设备来测量固体摄像装置1的操作，根据进一步变形例3的固体摄像装置1也包括用于与测量探针接触的导电焊盘421。
如图46所示，用于探针测量的导电焊盘421形成在固体摄像装置1之间的分割线(刻划线)上。
较佳地，用于探针测量的导电焊盘421在保护基板18布置在固体摄像装置1的表面上之前形成。因此，在多个固体摄像装置1在保护基板被固定之前形成在晶片上的状态下能够测量固体摄像装置1的操作。
用于探针测量的导电焊盘421能够通过包括在上结构体11中的多层配线层102的一部分形成，能够通过包括在下结构体12中的多层配线层82的一部分形成，或者能够通过与在上下配线连接结构中使用的导电层的一部分相同的层形成。然后，用于探针测量的导电焊盘421能够经由包括在上结构体11中的多层配线层102的一部分连接到固体摄像装置1的内部，或者能够经由包括在下结构体12中的多层配线层82的一部分连接到固体摄像装置1的内部。
通过在固定固体摄像装置1的保护基板18之前在固体摄像装置1上形成用于探针测量的导电焊盘421，在多个固体摄像装置1在保护基板18被固定之前形成在晶片上的状态下，能够通过使用探针型半导体装置测量设备来测量固体摄像装置1的操作。
<进一步变形例4>
下面，将参照图47来说明固体摄像装置1的进一步变形例。
图47是根据进一步变形例4的固体摄像装置1的剖视图。
为了在多个固体摄像装置1安装在晶片上的状态下测量固体摄像装置1的操作，根据进一步变形例4的固体摄像装置1也包括用于与测量探针接触的导电焊盘422。
如图47所示，在多个固体摄像装置1形成在晶片上的状态下，用于探针测量的导电焊盘422形成在下结构体12的下侧。例如，通过包括在下结构体12中的再配线90能够形成用于探针测量的导电焊盘422。
在保护基板18在多个固体摄像装置1形成晶片上的状态下被布置在固体摄像装置1的表面上之后，通过上下翻转晶片而使保护基板18布置在下侧并且使用于探针测量的导电焊盘422布置在上侧，能够测量固体摄像装置1的操作。在这种情况下，能够通过使用用于使光从固体摄像装置1的下侧进入的装置来测量固体摄像装置1的操作。
<进一步变形例5三层层叠结构体的示例>
在上述实施例的每一者中，固体摄像装置1的层叠结构体13包括两层(下结构体12和上结构体11)，但是，层叠结构体13可以包括三层以上的层。
将参照图48和49来说明层叠结构体13通过在下结构体12和上结构体11之间设置第三结构体511而包括三层的示例。
图48示出了像素阵列单元24具有像素共用结构的构造。
在像素共用结构中，每个像素31包括光电二极管(PD)51和传输晶体管52，但是多个像素共用FD 53、放大晶体管55、复位晶体管54和选择晶体管56。
图48示出了四个像素(行方向上的两个像素和列方向上的两个像素(2×2))共用FD 53、放大晶体管55、复位晶体管54和选择晶体管56以作为共用单元520的结构。
在行方向上延伸的传输晶体管驱动线521一个接一个地连接到四个传输晶体管52的栅极电极中的每一者。连接到四个传输晶体管52的各个栅极电极并且在行方向上延伸的四个传输晶体管驱动信号线521彼此并行地布置在列方向上。
FD 53经由配线(未图示)连接到连接到放大晶体管55的栅极电极和复位晶体管54的扩散层。沿行方向延伸的一条复位晶体管驱动信号线522连接到复位晶体管54的栅极电极。
在行方向上延伸的一条选择晶体管驱动信号线523连接到选择晶体管56的栅极电极。可以省略选择晶体管56。
在图2所示的固体摄像装置1的系统构造示例中，针对每个像素，多个像素31连接于在列方向上延伸的垂直信号线33。然后，多个垂直信号线33中的每一者连接到在其之后布置的列信号处理单元25，并且在列信号处理单元25中进行噪声处理和AD转换处理。
在另一方面，在下结构体12和上结构体11之间的第三结构体511中，具有图48所示的三层层叠结构体13的固体摄像装置1包括区域信号处理单元531。
区域信号处理单元531包括包含有噪声处理单元和ADC的读出信号处理单元532和用于保持AD转换后的数字数据的数据保持单元533。
例如，在共用单元520的像素31中的每一者在AD转换后输出以16位表达的数据的情况下，数据保持单元533包括用于保持这些数据的诸如64位锁存器和移位寄存器的数据保持装置。
另外，区域信号处理单元531包括用于将在数据保持单元533中保持的数据输出到区域信号处理单元531外部的输出信号配线537。例如，输出信号配线可以是用于并行地输出在数据保持单元533中保持的64位数据的64位信号线、用于一次输出用于一个像素的保持在输出保持单元533中的四个像素的数据，或者作为一个像素的数据的一半的8位信号线和作为两个像素的数据的32位信号线。替代地，输出信号配线可以是用于一次一位地读出保持在数据保持单元533中的数据的1位信号线。
在图48所示的固体摄像装置1中，上结构体11的一个共用单元520连接到第三结构体511的一个区域信号处理单元531。换句话说，共用单元520和区域信号处理单元531一一对应。因此，如图48所示，第三结构体511包括区域信号处理单元阵列534，其中，多个区域信号处理单元531排列在行方向和列方向上。
另外，第三结构体511包括行地址控制单元535，其用于读出包括在分别排列在行方向和列方向上的多个区域信号处理单元531的每一者中的数据保持单元533的数据。类似于常规半导体存储装置，行地址控制单元535确定行方向上的读出位置。
布置在区域信号处理单元阵列534的行方向上的区域信号处理单元531连接到从行地址控制单元535在行方向上延伸的控制信号线，并且通过行地址控制单元535的控制来控制区域信号处理单元531的操作。
布置在区域信号处理单元阵列534的列方向上的区域信号处理单元531连接到在列方向上延伸的列读出信号线537，并且列读出信号线连接到在区域信号处理单元阵列534之后布置的列读出单元536。
对于保持在区域信号处理单元阵列534的每个区域信号处理单元531的数据保持单元533中的数据，布置在行方向上的所有区域信号处理单元531的数据保持单元533的数据可以同时读出到列读出单元536，或者仅特定区域信号处理单元531的数据能够被列信号读出单元536特定地读出。
用于向第三结构体511外部输出从区域信号处理单元531读出的数据的配线连接到列读出单元536。
下结构体12连接到来自第三结构体511的列读出单元536的配线，并且包括用于接收从列信号读出单元536输出的数据的读出单元541。
另外，下结构体12包括用于从第三结构体511接收的数据的图像信号处理的图像信号处理单元26。
另外，下结构体12包括输入/输出单元21，其用于经由图像信号处理单元26输出从第三结构体511接收的数据，或者在不经过图像信号处理单元26的情况下输出数据。输入/输出单元21不仅可以包括输出电路单元47也可以包括输入电路单元42，例如，输入电路单元42用于从固体摄像装置1外部向该装置输入在像素阵列单元24中使用的时序信号和在像素信号处理单元26中使用的特征数据。
如图49的B所示，在上结构体11中形成的每个共用单元520连接到在共用单元520的正下方布置的第三结构体511的区域信号处理单元531。例如，通过图8所示的Cu-Cu直接接合结构能够连接上结构体11和第三结构体511之间的配线连接。
另外，如图49的B所示，在第三结构体511中形成的区域信号处理单元阵列534的外侧的列读出单元536连接到下结构体12的读出单元541，读出单元541直接布置在列读出单元536的下方。例如，通过图8所示的Cu-Cu直接接合结构或者图6所示的双接触结构能够连接第三结构体511和下结构体12之间的配线连接。
相应地，如图49的A所示，在上结构体11中形成的每个共用单元520的像素信号被输出到第三结构体511的相应的区域信号处理单元531。保持在区域信号处理单元531的数据保持单元533中的数据从读出单元536输出，并且被提供到下结构体12的读出单元541。然后，数据在图像信号处理单元26中进行各种类型的信号处理(例如，色调曲线校正处理)，并且从输入/输出单元21输出到装置外部。
注意，在具有三层层叠结构体13的固体摄像装置1中，形成在下结构体12中的输入/输出单元21能够布置在第三结构体511的行地址控制单元535的下侧。
另外，在具有三层层叠结构体13的固体摄像装置1中，形成在下结构体12中的输入/输出单元21能够布置在第三结构体511的区域信号处理单元531的下侧。
另外，在具有三层层叠结构体13的固体摄像装置1中，形成在下结构体12中的输入/输出单元21能够布置在上结构体11的像素阵列单元24的下侧。
<进一步变形例6>
在上文中，已经描述了将焊料球用作用于与安装基板连接的外部端子14的示例；然而，外部端子的结构可以不是焊料球。因此，在下文中，将描述外部端子14的结构不是焊料球的示例。
图50示出了固体摄像装置1中的安装基板和芯片尺寸封装(CSP)摄像器(图像传感器)之间的接合部分的侧剖视图的构造示例，其使用导电焊盘来代替图1所示的包括在固体摄像装置1中的包含焊料球的外部端子14。
在图50中，在固体摄像装置1的CSP成像器1021上，导电焊盘1022-1到1022-4设置在朝向安装基板1023的部分处。导电焊盘1022-1到1022-4形成在再配线90的表面上，以代替图23和38所示的外部端子14。另外，在安装基板1023上，导电焊盘1022-11到1022-14布置在朝向CSP成像器1021的部分处。
然后，导电焊盘1022-1到1022-4以相互接触的状态接合到分别相对的导电焊盘1022-11到1022-14，由此，CSP成像器1021和安装基板1023被接合在一起。
注意，在下文中，在不需要区分导电焊盘1022-1到1022-4和1022-11到1022-14的情况下，其简称为导电焊盘1022，并且对于其他构造也类似地称为导电焊盘1022。
CSP成像器1021是包括诸如互补金属氧化物半导体(CMOS)图像传感器的固体摄像元件，并且包括保护基板18、玻璃密封树脂17和层叠体13。保护基板18通过防止玻璃密封树脂17上的污垢和由相对于光接收方向的突起产生的妨碍来保护表面。
在与玻璃密封树脂17接触的层叠结构体13的表面部分上设置有颜色滤光片15和片上透镜16。颜色滤光片15从由基于像素(例如，拜耳阵列)的片上透镜16聚集的光中提取具有与R、G、B中的每种颜色相应的波长的光，并且将提取的光传输到层叠结构体13。形成有诸如光电二极管的光电转换元件的上结构体11和形成有晶体管、配线等的下结构体12层叠在层叠结构体13中。
在朝向光的入射方向的表面是前表面时，导电焊盘1022-1到1022-4设置在CSP成像器1021的后表面部分上。
在安装基板1023上，导电焊盘1022-11到1022-14设置在朝向前表面侧的CSP成像器1021的导电焊盘1022-1到1022-4的部分上，前表面侧是图中的上方部分。
导电焊盘1022包括层叠在多个层上的Sn、Ag、Au、Sb、Cu、Pb等的单一材料膜，或者包括使用Sn、Ag、Au、Sb、Cu、Pb等中的至少两种的合金材料。
在导电焊盘1022-1到1022-4和导电焊盘1022-11到1022-14以彼此相对的状态相互接触的状态下，加热CSP成像器1021和安装基板1023，并且导电焊盘1022-1到1022-4和导电焊盘1022-11到1022-14熔化并且导致粘合，并且然后冷却，由此，CSP成像器1021和安装基板1023被焊接在一起。
通过这种构造，能够在不使用焊料球的条件下形成固体摄像装置1。
另外，导电焊盘1022-1到1022-4和导电焊盘1022-11到1022-14的接触表面(接合表面)可以分散分别相应于接触面(接合面)的面积的热量，并且防止接合表面的侧滑，并且提高剪切强度。
注意，在图50的示例中，已经描述了在CSP成像器1021的后表面部分上和安装基板1023的前表面部分上的彼此相对的位置处分别设置有导电焊盘1022的示例；然而，导电焊盘1022能够设置在CSP成像器1021和安装基板1023中的仅一者上。
<形成导电焊盘的方法>
存在两种形成导电焊盘1022的方法。第一形成方法是如下方法：首先通过溅射法、气相沉积法和镀敷法形成作为导电焊盘1022的层，形成抗蚀剂图案以留下导电焊盘1022-1到1022-4或者1022-11到1022-14的部分，通过蚀刻形成导电焊盘1022-1到1022-4或者1022-11到1022-14，并且剥离抗蚀剂图案。
另外，第二形成方法是如下方法：在形成导电焊盘1022的层1022A之前形成抗蚀剂图案，通过溅射法或气相沉积法形成导电焊盘1022的层1022A，并且剥离抗蚀剂图案，从而形成导电焊盘1022-1到1022-4或者1022-11到1022-14。
首先，将参照图51的左边部分来说明导电焊盘1022-1到1022-4的第一形成方法的细节。注意，将在图51中描述导电焊盘1022-1到1022-4形成有作为上表面的CSP成像器1021的后表面的示例；然而，在类似地方法中，导电焊盘1022-1到1022-4可以形成在安装基板1023的前表面上。
换句话说，在第一步骤中，如图51的左上部分所示，在CSP成像器1021的层叠结构体13的后表面上，通过溅射法、气相沉积法、镀敷法等形成有包含构成导电焊盘1022的材料的层1022A。
在第二步骤中，如图51的左边中部所示，在包含构成导电焊盘1022的材料的层1022A上形成有抗蚀剂图案1101-1至1101-4，从而留下分别相应于导电焊盘1022-1到1022-4的部分。
在第三步骤中，如图51的左下部分所示，通过蚀刻，在未形成抗蚀剂图案1101-1至1101-4的区域中除去包含构成导电焊盘1022-1到1022-4的材料的层1022A，由此形成构成导电焊盘1022-1到1022-4。此后，能够通过镀敷法等进一步实现导电焊盘1022-1至1022-4的增厚。
下面，将参照图51的右边部分来说明导电焊盘1022-1到1022-4的第二形成方法的细节。
换句话说，在第一步骤中，如图51的右上部分所示，抗蚀剂图案1111形成在除了在CSP成像器1021的层叠结构体13的后表面上形成有导电焊盘1022-1到1022-4的位置1012-1到1012-4之外的区域中。
在第二步骤中，如图51的右边中间部分所示，通过溅射法、气相沉积法、镀敷法等形成包含构成导电焊盘1022的材料的层1022A。此时，包括构成导电焊盘1022的层1022A形成在位置1012-1到1012-4和抗蚀图案1111上。
在第三步骤中，如图51的右下部分所示，剥离抗蚀剂图案1111，由此形成导电焊盘1022-1到1022-4。此后，能够通过镀敷法等进一步实现导电焊盘1022-1到1022-4的增厚。
通过上述构造，在CSP成像器1021的后表面部分上形成导电焊盘1022-1到1022-4。另外，在类似的方法中，在安装基板1023上形成导电焊盘1022-11到1022-14。
通过这种结构，能够在不使用焊料球的情况下接合CSP成像器1021和安装基板1023。
因此，能够减少对于摄像装置的构造中的材料的制约和对于装置构造的制约。
<进一步变形例7>
在上文中，已经说明了如下示例：加热彼此相对的状态下的CSP成像器1021的导电焊盘1022-1到1022-4和在安装基板1023上形成的导电焊盘1022-11到1022-14，从而熔化两种导电焊盘并且将CSP成像器1021和安装基板1023焊接在一起。
然而，能够在金属凸块夹在CSP成像器1021和安装基板1023彼此相对的位置处的状态下进行压接。
图52示出了通过在金属凸块1151-1到1151-4夹在导电焊盘1141-1到1141-4和导电焊盘1141-11到1141-14彼此相对的位置处的状态下进行压接而形成的固体摄像装置1的构造示例。
导电焊盘1141-1到1141-4和导电焊盘1141-11到1141-14均可以具有使用来自诸如Au、Al、Cu、Ag、W、Ti、Ni、Co、Sn、Sb和Pb的金属材料的单一材料的结构或使用多种材料的层叠结构或使用多种材料的合金结构。另外，导电焊盘1141-1到1141-4和导电焊盘1141-11到1141-14均可以是不包括Pb和Sn的金属材料(换句话说，不是作为焊料的金属材料)或者可以是包括Pb和Sn的低熔点合金材料(换句话说，焊接材料)。
导电焊盘1141-1到1141-4可以形成在再配线90的表面上，以代替图23和图28所示的外部端子14。替代地，再配线90本身能够用作导电焊盘1141-1到1141-4。
注意，在下文中，在不需要区分导电焊盘1141-1到1141-4和1141-11到1141-14的情况下，其简称为导电焊盘1141，并且对于其他构造也简称为导电焊盘1141。
因为金属凸块1151-1到1151-4包括Au、Al、Cu、Ag等中的任一者的单一金属材料，或者使用Au、Al、Cu、Ag等中的至少两种的合金材料。
在图52中，金属凸块1151-1到1151-4设置在导电焊盘1141-1到1141-4和导电焊盘1141-11到1141-14彼此相对的位置处，并且进而，在该图的垂直方向上施加有用于通过压合进行接合的压力，由此，CSP成像器1021安装在安装基板1023上。
在压接时，金属凸块1151-1到1151-4被粘合到导电焊盘1141-1到1141-4上，并且然后以朝向导电焊盘1141-11到1141-14的状态压接金属凸块1151-1到1151-4，从而进行接合。相反，在金属凸块1151-1到1151-4被粘合到导电焊盘1141-11至1141-14的状态下，以朝向导电焊盘1141-1到1141-4的状态压接金属凸块1151-1到1151-4，从而进行接合。
通过这种构造，CSP成像器1021和安装基板1023能够在不使用焊料球的情况下接合在一起。
因此，能够减少对于摄像装置的构造中的材料的制约和对于装置构造的制约。
<进一步变形例8>
在进一步变形例7中，已经说明了固体摄像装置1的构造，其中，在金属凸块1151-1到1151-4夹在CSP成像器1021和安装基板1023彼此相对的位置的状态下进行压接。
然而，可以使用导电树脂进行接合，以替代金属凸块1151。
图53示出了通过在导电树脂1171-1到1171-4位于导电焊盘1141-1到1141-4和导电焊盘1141-11到1141-14彼此相对的位置的状态下进行压接而形成的固体摄像装置1的构造示例。
换句话说，导电树脂1171-1到1171-4设置在导电焊盘1141-1到1141-4和导电焊盘1141-11到1141-14彼此相对的位置，并且进而，在该图的垂直方向上施加有用于压接的压力，从而使CSP成像器1021安装在安装基板1023上。
另外，导电树脂1171-1到1171-4是包括负责导电的金属和负责固定的树脂(例如，Ag和环氧树脂等)的混合物的膏状材料。
在压接时，如图53所示，能够在被膏印刷至导电焊盘1141-11到1141-14的状态在并且在朝向导电焊盘1141-1到1141-4的状态下压接导电树脂1171-1到1171-4。
另外，如图54所示，导电树脂1171-1到1171-4能够以被膏印刷至导电焊盘1141-1到1141-4的状态并且以朝向导电焊盘1141-11到1141-14的状态来压接。注意，在图54中，相较于图53中的情况，该布置被上下反转。
通过这种构造，CSP成像器1021和安装基板1023能够在不使用焊料球的情况下粘合在一起。
因此，能够减少对于摄像装置的构造中的材料的制约和对于装置构造的制约。
<进一步变形例9>
在进一步变形例8中，已经说明了固体摄像装置1的构造，其中，压接在导电树脂1171-1到1171-4夹在CSP成像器1021和安装基板1023彼此相对的位置处的状态下进行。
然而，各向异性导电构件能够填充在CSP成像器1021和安装基板1023之间，并且为接合而被压接。
图55示出了通过在CSP成像器1021的导电焊盘1141-1到1141-4和安装基板1023的导电焊盘1141-11到1141-14彼此相对的整个空间中填充各向异性导电构件1181并且进行压接来接合固体摄像装置1的构造示例。
换句话说，在CSP成像器1021的导电焊盘1141-1到1141-4和安装基板1023的导电焊盘1141-11到1141-14彼此相对的整个空间中填充有各向异性导电构件1181，并且进而，在图中的垂直方向上施加有用于接合的压力，从而使CSP成像器1021安装在安装基板1023上。
注意，在压接时，压接能够通过以如下方式进行：在各向异性导电构件1181放置在安装基板1023的上表面的前表面上的状态下，从上方放置CSP成像器1021，并且各向异性导电构件1181夹在CSP成像器1021和安装基板1023之间的空间中。
另外，相反，通过上下反转，压接能够以如下方式进行：在各向异性导电构件781放置在CSP成像器1021的后表面上的状态下，使其上表面朝下地从上方放置安装基板1023，并且各向异性导电构件781夹在CSP成像器1021和安装基板1023之间的空间中。
另外，各向异性导电构件1181包括各向异性导电膜或各向异性导电膏。
另外，各向异性导电构件1181包括负责导电的导电颗粒和负责固定的粘合剂的混合材料。此处，例如，导电颗粒是金属核(Ni单质、镀金Ni)或者镀金树脂核(苯乙烯、丙烯酸、钛氧化物等)。另外，例如，粘合剂是合成橡胶、热可逆性树脂、热硬化性树脂(环氧树脂)等
如图55所示，在CSP成像器1021的导电焊盘1141-1到1141-4和安装基板1023的导电焊盘1141-11到1141-14彼此相对的整个空间中填充有各向异性导电构件1181的状态下，通过在图中的垂直方向上施加的压力来压接各向异性导电构件1181。
因此，在导电焊盘1141-1到1141-4和导电焊盘1141-11到1141-14彼此相对的区域中，因为施加有大于外围压力的压力并且呈现导电性，所以形成电气连接。此外，在除导电焊盘1141-1到1141-4和导电焊盘1141-11到1141-14彼此相对的区域之外的区域中，因为施加有低于外围压力的压力并且呈现绝缘性，所以形成电绝缘。
因此，仅在导电焊盘1141-1到1141-4和导电焊盘1141-11到1141-14彼此相对的连接部中形成有电气连接。
另外，通过这种构造，CSP成像器1021和安装基板1023能够在不使用焊料球的情况下接合在一起。
因此，能够减少对于摄像装置的构造中的材料的制约和对于装置构造的制约。
注意，在使用各向异性导电构件1181的情况下，向布置在导电焊盘1141-1到1141-4和导电焊盘1141-11到1141-14之间的各向异性导电构件1181施加压力，使得各向异性导电构件118呈现导电性。因此，导电焊盘1141-1到1141-4优选地从CSP成像器1021表面突出并且具有较大的突出量，以便向各向异性导电构件1181施加压力。因此，对于导电焊盘1141-1到1141-4来说，相较于将图23和图38所示的再配线90用作导电焊盘1141-1到1141-4中的每一者的结构，导电焊盘1141-11到1141-14均形成在再配线90的表面上的结构更加优选。
<进一步变形例10>
此外，已经说明了固体摄像装置1的构造，其中，CSP成像器1021和安装基板1023在CSP成像器1021和安装基板1023彼此相对的状态下接合在一起。
然而，CSP成像器1021和安装基板1023能够在CSP成像器1021和安装基板1023不彼此相对的情况下接合在一起。
图56示出了固体摄像装置1的构造示例，其中，CSP成像器1021和安装基板1023在CSP成像器1021的导电焊盘1141-1到1141-4和安装基板1023的导电焊盘1141-11到1141-14不彼此相对的状态下接合在一起。
换句话说，在图56的上部，包括玻璃等的具有高透明度的透明基板1211配合到安装基板1023的一部分中，并且粘合CSP成像器1021，使得保护基板18与透明基板1211接触。
此外，凸块1191-1到1191-4分别设置在CSP成像器1021的导电焊盘1141-1到1141-4上，并且安装基板1023的凸块1191-11到1191-14分别设置在导电焊盘1141-11到1141-14上。
另外，凸块1191-1和凸块1191-11通过键合引线1212-1连接在一起，凸块1191-2和凸块1191-12通过键合引线1212-2连接在一起，凸块1191-3和凸块1191-13通过键合引线1212-3连接在一起，并且凸块1191-4和凸块1191-14通过键合引线1212-4连接在一起。
键合引线1212和凸块1191的材料是诸如Au、Al、Cu和Ag的单一金属材料，或者是Au、Al、Cu、Ag等中的至少两种的合金材料。
通过该构造，在导电焊盘1141-1到1141-4和导电焊盘1141-11到1141-14不彼此相对的状态下形成电气连接。
注意，如图56的下部所示，设置CSP成像器1021，使得保护基板18和安装基板1023的上表面彼此重合，通过具有这种结构来代替安装基板1023的透明基板1211，能够使安装基板1023和CSP成像器1021小型化为扁平模块。此时，在安装基板1023和CSP成像器1021的厚度不相互重合的情况下，间隔物1221能够嵌入到作为图56的下部所示的缝隙的空间中。
通过这种构造，CSP成像器1021和安装基板1023能够在不使用焊料球的情况下接合在一起。
因此，能够减小对于摄像装置的构造中的材料的制约和对于装置构造的制约。
在上文中，已经描述了通过使用导电焊盘1141将CSP成像器1021和安装基板1023连接在一起的示例；然而，甚至在通过使用导电焊盘1141将除CSP成像器1021之外的半导体装置和安装装置23接合在一起的构造中也能够获得类似的效果。
<13.电子设备的应用例>
本发明不限于应用于固体摄像装置。换句话说，本发明能够应用于将固体摄像装置用于图像拍摄单元(光电转换单元)的所有电子设备，例如，诸如数字静态相机或者摄像机的摄像装置、具有摄像功能的移动终端装置和使用用于图像读出单元的固体摄像装置的复印设备。固体摄像装置可以是形成为单芯片的形式或者具有摄像功能的模块形式，其中，摄像单元和信号处理单元或者光学系统被封装在一起。
图57是示出作为应用了本发明的电子设备的摄像装置的构造示例的框图。
图57的摄像装置2000包括：光学单元2001，其包括透镜组等；固体摄像装置2002，其中采用了图1的固体摄像装置1的构造；和作为相机信号处理电路的数字信号处理器(DSP)电路2003。另外，摄像装置2000也包括帧存储器2004、显示单元2005、记录单元2006、操作单元2007和电源单元2008。DSP电路2003、帧存储器2004、显示单元2005、记录单元2006、操作单元2007和电源单元2008经由总线2009相互连接。
光学单元2001从被摄体获取入射光(摄像光)并且在固体摄像装置2002的摄像表面上形成图像。固体摄像装置2002将通过光学单元2001在摄像表面上形成的入射光的光量转换成用于每个像素的电气信号，并且将电气信号输出为像素信号。能够使用通过如下方式进行小型化的固体摄像装置作为固体摄像装置2002：为了测量图1的固体摄像装置的操作，用于与测量探针接触的导电焊盘未设置在外围部分(即，层叠结构体13)上，然而，相反，输入/输出电路单元49布置在上结构体11的像素阵列单元24的区域下方的区域中或者在上结构体11的像素外围电路区域313下方的区域中。
例如，显示单元2005包括诸如液晶面板或有机电致发光(EL)面板的面板型显示装置，并且显示通过固体摄像装置2002拍摄的移动图像或静止图像。记录单元2006将由固体摄像装置2002拍摄的移动图像或静止图像记录在诸如硬盘或者半导体存储器的记录介质上。
操作单元2007在使用者的操作下针对摄像装置2000中包括的各种功能发出操作指令。电源单元2008将作为DSP电路2003、帧存储器2004、显示单元2005、记录单元2006和操作单元2007的操作电源的各种电源适当地提供给这些供电目标。
如上所述，通过将根据上述实施例的固体摄像装置1用作固体摄像装置2002能够减小半导体封装的封装尺寸。相应地，在诸如摄像机或者数字静态相机的摄像装置2000中，或者进一步地，在用于诸如蜂窝电话的移动装置的相机模块中，该装置能被小型化。
<14.图像传感器的使用例>
图58是示出使用CSP成像器1021的相机装置的使用例的图。
例如，如下所述，相机模块可以用于感测诸如可见光、红外光、紫外光或者X射线的光的各种情况。
拍摄鉴赏用图像的设备，例如数码相机和具有相机功能的移动电话等；
交通用的设备，例如：为了诸如自动停车等安全驾驶的目的和识别驾驶员状态的目的，用于拍摄汽车的前方、后方、周围、内部等的车载传感器；用于监控行驶车辆和道路的监控相机；以及用于测量车辆间的距离的测距传感器等；
用于电视、冰箱和空调等家用电器的设备，其拍摄用户的手势并且根据该手势来操作这些电器；
医疗保健用的设备，例如内窥镜和通过接收红外光来进行血管造影的设备等；
安保用的设备，例如用于防止犯罪的监视相机和用于人物认证的相机等；
美容用的设备，例如用于拍摄皮肤的测肤装置和用于拍摄头皮的显微镜等；
运动用的设备，例如运动用途中的运动相机和可穿戴相机等；以及
农业用的设备，例如用于监测田地和农作物的相机等。
注意，本发明也可以具有如下方案：
<1>一种摄像装置，其包括：
固体摄像元件，其用于拍摄图像；和
安装基板，所述固体摄像元件安装在所述安装基板上，
其中，所述固体摄像元件通过连接部安装在所述安装基板上，所述连接部具有未使用焊料球的构造。
<2>根据前述<1>所述的摄像装置，其中，
所述连接部是导电焊盘，并且
所述导电焊盘设置于所述固体摄像元件的将要与所述安装基板接合的接合面和所述安装基板的将要与所述固体摄像元件接合的接合面中的一者或者两者上。
<3>根据前述<1>或<2>所述的摄像装置，其中，
在所述导电焊盘设置于所述固体摄像元件的将要与所述安装基板接合的接合面和所述安装基板的将要与所述固体摄像元件接合的接合面中的一者或者两者上的状态下，所述导电焊盘被加热且熔化，然后被冷却，由此将所述固体摄像元件和所述安装基板接合在一起。
<4>根据前述<3>所述的摄像装置，其中，
所述导电焊盘是这样的：
在所述导电焊盘中，以多层的形式形成有Sn、Ag、Au、Sb、Cu
和Pb中的任一者的单一材料膜，或者
在所述导电焊盘中，使用了Sn、Ag、Au、Sb、Cu和Pb中的至
少两者的合金。
<5>根据前述<4>所述的摄像装置，其中，
所述导电焊盘是通过溅射法、气相沉积法或者镀敷法形成的。
<6>根据前述<4>所述的摄像装置，其中，
所述导电焊盘依赖于所述接合表面的接合面积将从所述固体摄像元件和所述安装基板产生的热量散热。
<7>根据前述<1>到<6>中任一项所述的摄像装置，其中，
所述连接部是金属凸块的结合部，并且
所述金属凸块设置于所述固体摄像元件的将要与所述安装基板接合的接合面和所述安装基板的将要与所述固体摄像元件接合的接合面中的一者或者两者上。
<8>根据前述<7>所述的摄像装置，其中，
在所述金属凸块设置于所述固体摄像元件的将要与所述安装基板接合的接合面和所述安装基板的将要与所述固体摄像元件接合的接合面中的一者或者两者上的状态下，所述金属凸块被压接，由此将所述固体摄像元件和所述安装基板接合在一起。
<9>根据前述<7>所述的摄像装置，其中，
所述金属凸块是Au、Al、Cu和Ag中的任一者的单一金属材料，或者是Au、Al、Cu和Ag中的至少两者的合金。
<10>根据前述<1>到<9>中任一项所述的摄像装置，其中，
所述连接部是导电树脂的结合部，并且
所述导电树脂设置于所述固体摄像元件的将要与所述安装基板接合的接合面和所述安装基板的将要与所述固体摄像元件接合的接合面中的一者或者两者上。
<11>根据前述<10>所述的摄像装置，其中，
在所述导电树脂设置于所述固体摄像元件的将要与所述安装基板接合的接合面和所述安装基板的将要与所述固体摄像元件接合的接合面中的一者或者两者上的状态下，所述导电树脂被压接，由此将使所述固体摄像元件和所述安装基板接合在一起。
<12>根据前述<11>所述的摄像装置，其中，
所述导电树脂是负责导电的金属和负责固定的树脂的混合物。
<13>根据前述<12>所述的摄像装置，其中，
所述负责导电的金属是Ag，并且所述负责固定的树脂是环氧树脂。
<14>根据前述<1>到<13>中任一项所述的摄像装置，其中，
所述连接部是各向异性导电构件的结合部，并且
所述各向异性导电构件设置于所述固体摄像元件的将要与所述安装基板接合的接合面和所述安装基板的将要与所述固体摄像元件接合的接合面中的一者或者两者上。
<15>根据前述<14>所述的摄像装置，其中，
在所述各向异性导电构件设置于所述固体摄像元件的将要与所述安装基板接合的接合面和所述安装基板的将要与所述固体摄像元件接合的接合面中的一者或者两者上的状态下，所述各向异性导电构件被压接，由此将所述固体摄像元件和所述安装基板接合在一起。
<16>根据前述<14>所述的摄像装置，其中，
所述各向异性导电构件是各向异性导电膜或各向异性导电膏。
<17>根据前述<14>所述的摄像装置，其中，
所述各向异性导电构件包括负责导电的导电颗粒和负责固定的粘合剂的混合物。
<18>根据前述<17>所述的摄像装置，其中，
所述导电颗粒是包括Ni单质和镀金Ni的金属核，或者是包括苯乙烯、丙烯酸和钛氧化物的镀金树脂核，并且
所述粘合剂是合成橡胶、热可逆性树脂、或者包含环氧树脂的热硬化性树脂。
<19>根据前述<1>到<18>中任一项所述的摄像装置，其中，
所述连接部是键合引线结合部。
<20>根据前述<19>所述的摄像装置，其中，
所述键合引线结合部中的键合引线材料是Au、Al、Cu或Ag中的任一者的单一金属材料，或者是Au、Al、Cu或Ag的合金。
<21>根据前述<19>所述的摄像装置，其中，
所述安装基板的一部分是透明基板，并且
在所述固体摄像元件的光接收表面与所述透明基板接触的状态下，所述固体摄像元件通过由所述键合引线结合部构成的所述连接部安装在所述安装基板上。
<22>根据前述<19>所述的摄像装置，其中，
所述安装基板的面对着光接收方向的表面和所述固体摄像元件的光接收表面是平坦化的，并且
所述固体摄像元件通过由所述键合引线结合部构成的所述连接部安装在所述安装基板上。
<23>根据前述<1>到<22>中任一项所述的摄像装置，其中，
所述固体摄像元件是CSP成像器。
<24>一种固体摄像元件，其通过具有未使用焊料球的构造的连接部安装在安装基板上。
<25>一种半导体装置，其通过具有未使用焊料球的构造的连接部安装在安装基板上。
<26>一种电子设备，其包括：
固体摄像元件，其用于拍摄图像；和
安装基板，所述固体摄像元件安装在所述安装基板上，
其中，所述固体摄像元件通过具有未使用焊料球的构造的连接部安装在所述安装基板上。
附图标记说明
1 固体摄像装置
11 第一结构体(上结构体)
12 下结构(下结构体)
13 层叠结构体
14 外部端子(信号输入/输出端子)
15 颜色滤光片
16 片上透镜
17 玻璃密封树脂
18 保护基板
21 输入/输出单元
22 行驱动单元
24 像素阵列单元
25 列信号处理单元
26 图像信号处理单元
31 像素
41 输入端子
42 输入电路单元
47 输出电路单元
48 输出端子
49 输入/输出电路单元
51 光电二极管
81 半导体基板
88 贯通电极通路
90 再配线
101 半导体基板
105 芯片贯通电极
106 连接配线
109 硅贯通电极
311 输入/输出电路区域
312 信号处理电路区域
313 像素外围电路区域
314 上下基板连接区域
321 I/O电路
511 第三结构体
351 存储基板
352 存储电路
400 摄像装置
402 固体摄像装置
531 区域信号处理单元
533 数据保持单元
1021 CSP成像器
1022,1022-1至1022-4,1022-11至1022-14,1023 安装基板
1141,1141-1至1141-4,1141-11至1141-14 导电焊盘
1151 金属凸块
1171 导电树脂
1181 各向异性导电构件
1191,1191-1至1191-4,1191-11至1191-14 金属凸块
1231 透明基板
1232,1232-1至1232-4,1232-11至1232-14 键合引线

Claims (26)

1.一种摄像装置，包括：
固体摄像元件，其用于拍摄图像；和
安装基板，所述固体摄像元件安装在所述安装基板上，
其中，所述固体摄像元件通过连接部安装在所述安装基板上，所述连接部具有未使用焊料球的构造。
2.根据权利要求1所述的摄像装置，其中，
所述连接部是导电焊盘，并且
所述导电焊盘设置于所述固体摄像元件的将要与所述安装基板接合的接合面和所述安装基板的将要与所述固体摄像元件接合的接合面中的一者或者两者上。
3.根据权利要求1所述的摄像装置，其中，
在所述导电焊盘设置于所述固体摄像元件的将要与所述安装基板接合的接合面和所述安装基板的将要与所述固体摄像元件接合的接合面中的一者或者两者上的状态下，所述导电焊盘被加热且熔化，然后被冷却，由此将所述固体摄像元件和所述安装基板接合在一起。
4.根据权利要求3所述的摄像装置，其中，
所述导电焊盘是这样的：
在所述导电焊盘中，以多层的形式形成有Sn、Ag、Au、Sb、Cu和Pb中的任一者的单一材料膜，或者
在所述导电焊盘中，使用了Sn、Ag、Au、Sb、Cu和Pb中的至少两者的合金。
5.根据权利要求4所述的摄像装置，其中，
所述导电焊盘是通过溅射法、气相沉积法或者镀敷法形成的。
6.根据权利要求4所述的摄像装置，其中，
所述导电焊盘依赖于所述接合表面的接合面积将从所述固体摄像元件和所述安装基板产生的热量散热。
7.根据权利要求1所述的摄像装置，其中，
所述连接部是金属凸块结合部，并且
所述金属凸块设置于所述固体摄像元件的将要与所述安装基板接合的接合面和所述安装基板的将要与所述固体摄像元件接合的接合面中的一者或者两者上。
8.根据权利要求7所述的摄像装置，其中，
在所述金属凸块设置于所述固体摄像元件的将要与所述安装基板接合的接合面和所述安装基板的将要与所述固体摄像元件接合的接合面中的一者或者两者上的状态下，所述金属凸块被压接，由此将所述固体摄像元件和所述安装基板接合在一起。
9.根据权利要求7所述的摄像装置，其中，
所述金属凸块是Au、Al、Cu和Ag中的任一者的单一金属材料，或者是Au、Al、Cu和Ag中的至少两者的合金。
10.根据权利要求1所述的摄像装置，其中，
所述连接部是导电树脂结合部，并且
所述导电树脂设置于所述固体摄像元件的将要与所述安装基板接合的接合面和所述安装基板的将要与所述固体摄像元件接合的接合面中的一者或者两者上。
11.根据权利要求10所述的摄像装置，其中，
在所述导电树脂设置于所述固体摄像元件的将要与所述安装基板接合的接合面和所述安装基板的将要与所述固体摄像元件接合的接合面中的一者或者两者上的状态下，所述导电树脂被压接，由此将使所述固体摄像元件和所述安装基板接合在一起。
12.根据权利要求11所述的摄像装置，其中，
所述导电树脂是负责导电的金属和负责固定的树脂的混合物。
13.根据权利要求12所述的摄像装置，其中，
所述负责导电的金属是Ag，并且所述负责固定的树脂是环氧树脂。
14.根据权利要求1所述的摄像装置，其中，
所述连接部是各向异性导电构件结合部，并且
所述各向异性导电构件设置于所述固体摄像元件的将要与所述安装基板接合的接合面和所述安装基板的将要与所述固体摄像元件接合的接合面中的一者或者两者上。
15.根据权利要求14所述的摄像装置，其中，
在所述各向异性导电构件设置于所述固体摄像元件的将要与所述安装基板接合的接合面和所述安装基板的将要与所述固体摄像元件接合的接合面中的一者或者两者上的状态下，所述各向异性导电构件被压接，由此将所述固体摄像元件和所述安装基板接合在一起。
16.根据权利要求14所述的摄像装置，其中，
所述各向异性导电构件是各向异性导电膜或者各向异性导电膏。
17.根据权利要求14所述的摄像装置，其中，
所述各向异性导电构件包括负责导电的导电颗粒和负责固定的粘合剂的混合物。
18.根据权利要求17所述的摄像装置，其中，
所述导电颗粒是包括Ni单质和镀金Ni的金属核，或者是包括苯乙烯、丙烯酸和钛氧化物的镀金树脂核，并且
所述粘合剂是合成橡胶、热可逆性树脂、或者包含环氧树脂的热硬化性树脂。
19.根据权利要求1所述的摄像装置，其中，
所述连接部是键合引线结合部。
20.根据权利要求19所述的摄像装置，其中，
所述键合引线结合部中的键合引线材料是Au、Al、Cu和Ag中的任一者的单一金属材料，或者是Au、Al、Cu或Ag的合金。
21.根据权利要求19所述的摄像装置，其中，
所述安装基板的一部分是透明基板，并且
在所述固体摄像元件的光接收表面与所述透明基板接触的状态下，所述固体摄像元件通过由所述键合引线结合部构成的所述连接部安装在所述安装基板上。
22.根据权利要求19所述的摄像装置，其中，
所述安装基板的面对着光接收方向的表面和所述固体摄像元件的光接收表面是平坦化的，并且
所述固体摄像元件通过由所述键合引线结合部构成的所述连接部安装在所述安装基板上。
23.根据权利要求1所述的摄像装置，其中，
所述固体摄像元件是CSP成像器。
24.一种固体摄像元件，其通过连接部安装在安装基板上，所述连接部具有未使用焊料球的构造。
25.一种半导体装置，其通过连接部安装在安装基板上，所述连接部具有未使用焊料球的构造。
26.一种电子设备，包括：
固体摄像元件，其用于拍摄图像；和
安装基板，所述固体摄像元件安装在所述安装基板上，
其中，所述固体摄像元件通过连接部安装在所述安装基板上，所述连接部具有未使用焊料球的构造。
CN201780018376.7A 2016-03-25 2017-03-13 半导体装置、固体摄像元件、摄像装置和电子设备 Active CN108780801B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310509183.9A CN116759431A (zh) 2016-03-25 2017-03-13 封装和电子设备

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016061634A JP2017175047A (ja) 2016-03-25 2016-03-25 半導体装置、固体撮像素子、撮像装置、および電子機器
JP2016-061634 2016-03-25
PCT/JP2017/009874 WO2017163953A1 (ja) 2016-03-25 2017-03-13 半導体装置、固体撮像素子、撮像装置、および電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310509183.9A Division CN116759431A (zh) 2016-03-25 2017-03-13 封装和电子设备

Publications (2)

Publication Number Publication Date
CN108780801A true CN108780801A (zh) 2018-11-09
CN108780801B CN108780801B (zh) 2023-05-12

Family

ID=59900172

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201780018376.7A Active CN108780801B (zh) 2016-03-25 2017-03-13 半导体装置、固体摄像元件、摄像装置和电子设备
CN202310509183.9A Pending CN116759431A (zh) 2016-03-25 2017-03-13 封装和电子设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202310509183.9A Pending CN116759431A (zh) 2016-03-25 2017-03-13 封装和电子设备

Country Status (6)

Country Link
US (3) US10680026B2 (zh)
EP (2) EP3435415B1 (zh)
JP (1) JP2017175047A (zh)
CN (2) CN108780801B (zh)
DE (1) DE112017001552T5 (zh)
WO (1) WO2017163953A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017175047A (ja) 2016-03-25 2017-09-28 ソニー株式会社 半導体装置、固体撮像素子、撮像装置、および電子機器
JP2017183388A (ja) 2016-03-29 2017-10-05 ソニー株式会社 固体撮像装置
US10861829B2 (en) * 2017-12-26 2020-12-08 Illumina, Inc. Sensor system
JP2020036216A (ja) * 2018-08-30 2020-03-05 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び固体撮像装置の製造方法
CN111900969B (zh) * 2019-05-05 2023-12-19 中国电力科学研究院有限公司 一种SiC-MOSFET的驱动电路
WO2021131840A1 (ja) * 2019-12-24 2021-07-01 ソニーセミコンダクタソリューションズ株式会社 半導体素子
WO2021199443A1 (ja) * 2020-04-03 2021-10-07 オリンパス株式会社 撮像素子、内視鏡、内視鏡システムおよび検査方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207461A (ja) * 2002-12-25 2004-07-22 Olympus Corp 固体撮像装置及びその製造方法
US20050230804A1 (en) * 2004-03-24 2005-10-20 Kazumasa Tanida Manufacturing method for semiconductor device, semiconductor device and semiconductor chip
CN101546739A (zh) * 2008-03-28 2009-09-30 宏齐科技股份有限公司 不通过打线即达成电性连接的芯片封装结构及其制作方法
WO2012165691A1 (ko) * 2011-06-03 2012-12-06 (주)에이직뱅크 입체 이미지 센서 패키지 및 그 제조방법
CN102842281A (zh) * 2011-06-22 2012-12-26 索尼公司 像素电路、显示装置、电子设备、和驱动像素电路的方法
CN105355639A (zh) * 2010-08-31 2016-02-24 索尼公司 固体摄像元件及其制造方法、固体摄像装置和摄像装置

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0289026B1 (en) * 1987-05-01 1994-12-28 Canon Kabushiki Kaisha External circuit connecting method and packaging structure
DE68926448T2 (de) * 1988-10-14 1996-12-12 Matsushita Electric Ind Co Ltd Bildsensor und verfahren zu dessen herstellung
JPH06181303A (ja) * 1992-12-11 1994-06-28 Fujitsu Ltd 半導体装置およびその製造方法
JP3607160B2 (ja) * 2000-04-07 2005-01-05 三菱電機株式会社 撮像装置
JP4113722B2 (ja) * 2001-04-18 2008-07-09 松下電器産業株式会社 半導体モジュールとその製造方法
JP2004063751A (ja) * 2002-07-29 2004-02-26 Fuji Photo Film Co Ltd 固体撮像素子およびその製造方法
JP2004095269A (ja) * 2002-08-30 2004-03-25 Idemitsu Kosan Co Ltd 異方導電粒子及び異方導電性接着剤
KR100539082B1 (ko) 2003-10-01 2006-01-10 주식회사 네패스 반도체 촬상소자의 패키지 구조 및 그 제조방법
JP2005123506A (ja) * 2003-10-20 2005-05-12 Canon Inc 半導体装置
JP2005347398A (ja) * 2004-06-01 2005-12-15 Fuji Photo Film Co Ltd 固体撮像装置用実装基板及びカメラモジュール及び携帯電話機
US7276393B2 (en) * 2004-08-26 2007-10-02 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
TWM264651U (en) * 2004-10-21 2005-05-11 Chipmos Technologies Inc Package structure of image sensor device
WO2006098390A1 (en) * 2005-03-15 2006-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device having the same
JP4950465B2 (ja) * 2005-09-21 2012-06-13 パナソニック株式会社 半導体装置とその製造方法
JP2007142058A (ja) 2005-11-17 2007-06-07 Matsushita Electric Ind Co Ltd 半導体撮像素子およびその製造方法並びに半導体撮像装置とその製造方法
KR100794660B1 (ko) * 2006-07-14 2008-01-14 삼성전자주식회사 이미지 센서 패키지 및 그 제조 방법
US7825517B2 (en) * 2007-07-16 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for packaging semiconductor dies having through-silicon vias
JP2009049290A (ja) * 2007-08-22 2009-03-05 Fujifilm Corp 撮像装置及びその製造方法
JP4799594B2 (ja) * 2008-08-19 2011-10-26 株式会社東芝 固体撮像装置およびその製造方法
US7947601B2 (en) * 2009-03-24 2011-05-24 Micron Technology, Inc. Semiconductor devices and methods for forming patterned radiation blocking on a semiconductor device
WO2010114687A1 (en) * 2009-03-30 2010-10-07 Megica Corporation Integrated circuit chip using top post-passivation technology and bottom structure technology
JP2011009645A (ja) 2009-06-29 2011-01-13 Toshiba Corp 半導体装置及びその製造方法
KR101047482B1 (ko) * 2009-09-14 2011-07-08 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 카메라모듈
WO2011041421A1 (en) * 2009-09-29 2011-04-07 Research Triangle Institute, International Quantum dot-fullerene junction based photodetectors
KR20130143067A (ko) * 2010-11-03 2013-12-30 쓰리엠 이노베이티브 프로퍼티즈 컴파니 가요성 led 디바이스 및 제조 방법
JP2011077555A (ja) * 2011-01-05 2011-04-14 Sony Corp 半導体イメージセンサ・モジュールおよび半導体イメージセンサ・モジュールの製造方法
US9148957B2 (en) * 2011-03-04 2015-09-29 Sharp Kabushiki Kaisha Electronic circuit substrate, display device, and wiring substrate
US8476115B2 (en) * 2011-05-03 2013-07-02 Stats Chippac, Ltd. Semiconductor device and method of mounting cover to semiconductor die and interposer with adhesive material
US9153490B2 (en) * 2011-07-19 2015-10-06 Sony Corporation Solid-state imaging device, manufacturing method of solid-state imaging device, manufacturing method of semiconductor device, semiconductor device, and electronic device
US20130168791A1 (en) * 2012-01-04 2013-07-04 Vage Oganesian Quantum Efficiency Back Side Illuminated CMOS Image Sensor And Package, And Method Of Making Same
US8981511B2 (en) * 2012-02-29 2015-03-17 Semiconductor Components Industries, Llc Multi-chip package for imaging systems
KR101401988B1 (ko) * 2012-09-07 2014-05-30 주식회사 동부하이텍 반도체 패키지 및 반도체 패키지 형성 방법
JP2014072294A (ja) 2012-09-28 2014-04-21 Canon Inc 光電変換装置および半導体装置の製造方法
WO2014115766A1 (ja) * 2013-01-22 2014-07-31 京セラ株式会社 電子素子搭載用パッケージ、電子装置および撮像モジュール
CN104051490B (zh) * 2013-03-12 2017-09-12 奥普蒂兹公司 无封盖传感器模块及其制造方法
US9379072B2 (en) * 2013-11-27 2016-06-28 Xintec Inc. Chip package and method for forming the same
CN103996684B (zh) * 2014-05-20 2017-06-20 格科微电子（上海）有限公司 图像传感器结构及其封装方法
US9548329B2 (en) * 2014-07-02 2017-01-17 Taiwan Semiconductor Manufacturing Company Ltd. Backside illuminated image sensor and method of manufacturing the same
CN105261623A (zh) * 2014-07-16 2016-01-20 中芯国际集成电路制造(上海)有限公司 芯片、其制备方法、及包括其的图像传感器
JP6051399B2 (ja) * 2014-07-17 2016-12-27 関根　弘一 固体撮像装置及びその製造方法
US9583472B2 (en) * 2015-03-03 2017-02-28 Apple Inc. Fan out system in package and method for forming the same
US10128123B2 (en) * 2015-05-22 2018-11-13 Imec Vzw Substrate structure with array of micrometer scale copper pillar based structures and method for manufacturing same
US10014340B2 (en) * 2015-12-28 2018-07-03 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked SPAD image sensor
JP2017175047A (ja) 2016-03-25 2017-09-28 ソニー株式会社 半導体装置、固体撮像素子、撮像装置、および電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207461A (ja) * 2002-12-25 2004-07-22 Olympus Corp 固体撮像装置及びその製造方法
US20050230804A1 (en) * 2004-03-24 2005-10-20 Kazumasa Tanida Manufacturing method for semiconductor device, semiconductor device and semiconductor chip
CN101546739A (zh) * 2008-03-28 2009-09-30 宏齐科技股份有限公司 不通过打线即达成电性连接的芯片封装结构及其制作方法
CN105355639A (zh) * 2010-08-31 2016-02-24 索尼公司 固体摄像元件及其制造方法、固体摄像装置和摄像装置
WO2012165691A1 (ko) * 2011-06-03 2012-12-06 (주)에이직뱅크 입체 이미지 센서 패키지 및 그 제조방법
CN102842281A (zh) * 2011-06-22 2012-12-26 索尼公司 像素电路、显示装置、电子设备、和驱动像素电路的方法

Also Published As

Publication number Publication date
US20210313375A1 (en) 2021-10-07
US20200251519A1 (en) 2020-08-06
EP3435415A4 (en) 2019-03-20
US11031429B2 (en) 2021-06-08
CN116759431A (zh) 2023-09-15
WO2017163953A1 (ja) 2017-09-28
US20190096948A1 (en) 2019-03-28
EP3910675A1 (en) 2021-11-17
DE112017001552T5 (de) 2018-12-20
US10680026B2 (en) 2020-06-09
CN108780801B (zh) 2023-05-12
JP2017175047A (ja) 2017-09-28
EP3435415B1 (en) 2021-06-23
EP3435415A1 (en) 2019-01-30
US11923395B2 (en) 2024-03-05

Similar Documents

Publication Publication Date Title
CN108780801A (zh) 半导体装置、固体摄像元件、摄像装置和电子设备
US11532651B2 (en) Image pickup device and electronic apparatus
JP7124896B2 (ja) 固体撮像装置およびその製造方法、並びに電子機器
JP5482025B2 (ja) 固体撮像装置とその製造方法、及び電子機器
WO2017169755A1 (ja) 固体撮像装置
WO2015016140A1 (ja) 撮像素子、電子機器、および撮像素子の製造方法
WO2019171787A1 (ja) 撮像素子および撮像素子の製造方法
CN108701705A (zh) 固态成像元件及其制造方法和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant