CN103545327A - 固态拍摄装置以及方法 - Google Patents
固态拍摄装置以及方法 Download PDFInfo
- Publication number
- CN103545327A CN103545327A CN201310084204.3A CN201310084204A CN103545327A CN 103545327 A CN103545327 A CN 103545327A CN 201310084204 A CN201310084204 A CN 201310084204A CN 103545327 A CN103545327 A CN 103545327A
- Authority
- CN
- China
- Prior art keywords
- peripheral circuit
- interarea
- wiring layer
- solid
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 238000003384 imaging method Methods 0.000 title abstract description 4
- 239000004065 semiconductor Substances 0.000 claims abstract description 106
- 230000002093 peripheral effect Effects 0.000 claims abstract description 65
- 238000004088 simulation Methods 0.000 claims 3
- 238000009413 insulation Methods 0.000 claims 2
- 239000010410 layer Substances 0.000 description 132
- 238000003466 welding Methods 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 9
- 239000000758 substrate Substances 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 5
- 230000005611 electricity Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000007767 bonding agent Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
本发明提供向像素部的周边电路供给稳定的电源的固态拍摄装置以及方法。固态拍摄装置（10）包括：具有像素区域以及周边电路区域的半导体层（20）；设置于像素区域的多个光电二极管（21）；设置于周边电路区域的半导体层（20）的第1主面的电源线（44）；设置于周边电路区域的半导体层（20）的第2主面的布线层（46）；和设置于周边电路区域、贯通半导体层（20）的多个贯通电极（41）。多个贯通电极（41）的一部分将电源线（44）与布线层（46）电连接。
Description
技术领域
本发明的实施方式涉及固态拍摄装置以及方法。
背景技术
CCD图像传感器和/或CMOS图像传感器等固态拍摄装置以数字照相机、摄像机或者监视照相机等多种用途来使用。就固态拍摄装置而言，伴随着像素尺寸的缩小化，一部分使用优先确保向光电二极管入射的入射光量的背面照射型结构。
在向固态拍摄装置内的模拟电路以及逻辑电路供给电源的情况下，例如从设置于半导体基板的背面的电源焊盘经由贯通半导体基板的贯通电极，向设置于半导体基板的表面的电源线供给电源，进而，从该电源线向模拟电路以及逻辑电路供给电源。因此，在电源焊盘被配置在芯片端的情况下，在芯片中央部距离电源的供给源的距离变远，电压下降变大。因此，向模拟电路以及逻辑电路供给稳定的电源是很困难的。
发明内容
本发明要解决的课题是提供能够向像素部的周边电路供给稳定的电源的固态拍摄装置以及方法。
实施方式涉及的固态拍摄装置，其特征在于，包括：半导体层，其具有设置有多个光电二极管的像素区域和提供用于对从像素产生的信号进行处理的周边电路的周边电路区域；电源线，为了向所述周边电路供给电源，该电源线设置于所述周边电路区域的所述半导体层的第1主面；第1布线层，为了向所述电源线供给所述电源，该第1布线层设置于所述周边电路区域的所述半导体层的第2主面；和多个第1贯通电极，其设置于所述周边电路区域，贯通所述第1主面与所述第2主面之间的所述半导体层；所述第1贯通电极的至少一部分将所述电源线与所述第1布线层之间电连接。
另一实施方式的方法，是向固态拍摄装置的周边电路供给电源的方法，该固态拍摄装置包括半导体层，该半导体层具有：设置有多个光电二极管的像素区域，和设有用于对从所述像素产生的信号进行处理的所述周边电路的周边电路区域；该方法的特征在于，包括如下步骤：从所述半导体层的第1主面向所述周边电路供给电源；从所述半导体层的第2主面经由设置于所述周边电路区域的多个贯通电极，向所述半导体层的所述第1主面供给电源；和在所述半导体层的所述第2主面，从所述周边电路区域的外侧向所述周边电路区域供给所述电源。
进而，另一实施方式的固态拍摄装置，其特征在于，包括：半导体层，其具有设置有多个光电二极管的像素区域和设有用于对从所述像素产生的信号进行处理的周边电路的周边电路区域；第1以及第2信号线，其设置于所述周边电路区域的所述半导体层的第1主面，供给信号处理；第2布线层，其设置于所述周边电路区域的所述半导体层的第2电极；和第3以及第4の贯通电极，其设置于所述周边电路区域，贯通所述第1主面与所述第2主面之间的所述半导体层；所述第3贯通电极与所述第1信号线电连接，所述第4贯通电极将所述第2信号线与所述第2布线层电连接。
根据上述构成的固态拍摄装置以及方法，能够向像素部的周边电路供给稳定的电源。
附图说明
图1是第1实施方式涉及的固态拍摄装置的布局图。
图2是固态拍摄装置的沿图1的A-A′线的剖视图。
图3是固态拍摄装置的沿图1的B-B′线的剖视图。
图4是电源用的多个贯通电极的布局图。
图5是固态拍摄装置的沿图4的C-C′线的剖视图。
图6是对形成于模拟电路区域的半导体元件进行说明的固态拍摄装置的剖视图。
图7是第2实施方式涉及的贯通电极以及背面侧布线的布局图。
图8是固态拍摄装置的沿图7的D-D′线的剖视图。
图9是固态拍摄装置的沿图7的E-E′线的剖视图。
图10是使用本实施方式的固态拍摄装置的数字照相机的框图。
具体实施方式
下面，关于实施方式，参照附图进行说明。但是，附图是示意性的或概念性的，各附图的尺寸以及比例等并不限于必需与现实情况相同。下面所示的几个实施方式，例示了用于将本发明的技术思想具体化的装置以及方法，本发明的技术思想不由构成零件的形状、结构、配置等来特定。此外，在下面的说明中，对于具有同样的功能以及结构的要件，标注同样的附图标记，仅在必要的情况下进行重复说明。
（第1实施方式）
本实施方式中，作为固态拍摄装置，举出具有背面照射型（BSI：backside illumination）结构的CMOS图像传感器为例进行说明。
图1是第1实施方式涉及的固态拍摄装置10的布局图。固态拍摄装置10包括：配置有像素阵列的像素区域11；配置有对像素阵列进行驱动的模拟电路的模拟电路区域13；配置有对固态拍摄装置10的动作进行控制的逻辑电路的逻辑电路区域14；以及在固态拍摄装置10与外部电路的连接中使用的焊盘部15（15-1、15-2）。
在像素区域11配置有具有多个像素12的像素阵列。像素区域11例如配置在固态拍摄装置10的中央。模拟电路区域13例如配置为包围像素区域11的3边。逻辑电路区域14例如配置得在Ｘ方向上与像素区域11相邻接。像素区域11、模拟电路区域13以及逻辑电路区域14的布局以及尺寸能够任意地设计。
焊盘部15-1、15-2配置在固态拍摄装置10的Y方向两端。焊盘部15-1、15-2分别具有多个焊盘16。在焊盘16上连接有接合线（未图示），固态拍摄装置10经由焊盘16以及接合线与外部电路连接。此外，焊盘部15-1、15-2被设置于形成有半导体元件的半导体层的背面。配置焊盘部的位置能够任意地设计。例如，既可以在固态拍摄装置10的X方向两端配置焊盘部，也可以在固态拍摄装置10的4边（固态拍摄装置10的X方向两端以及Y方向两端）配置焊盘部。
图2是固态拍摄装置10的沿图1的Ａ-Ａ′线的剖视图。图3是固态拍摄装置10的沿图1的B-B′线的剖视图。
形成有半导体元件的N型半导体层20具有第1主面（表面）20a以及第2主面（背面）20b。作为半导体层20，可使用例如由硅（Si）构成的外延层。在半导体层20的像素区域11设有多个像素12。在图2以及图3中，提取3个像素进行表示。
各像素12由光电二极管21、屏蔽层22、23、滤色器27以及微透镜28等构成。光电二极管21具有进行光电转换的N型半导体区域21a和蓄积光电转换后的电荷的N型半导体区域21b。N型半导体区域21b的杂质浓度形成得比N型半导体区域21a的杂质浓度高。在N型半导体区域21b上设有用于防止暗电流的屏蔽层22。在N型半导体区域21a之下设有屏蔽层23。屏蔽层22、23分别由P型半导体区域构成。
在半导体层20的第1主面20a侧设有P型半导体区域24。在P型半导体区域24形成有构成像素12的浮置扩散层以及MOSFET（未图示）。在该MOSFET中含有将蓄积于光电二极管21的电荷向浮置扩散层传输的传输晶体管。
在半导体层20的第2主面20b上，隔着由例如硅氧化物构成的层间绝缘膜25，设有由例如硅氮化物构成的平坦化膜26。在平坦化膜26上与光电二极管21相对应地设有滤色器27以及微透镜28。
在半导体层20内设有将多个光电二极管21电分离的元件分离区域29。元件分离区域29由P型半导体区域构成。在半导体层20的第1主面20a上设有布线结构体32。布线结构体32具有隔着层间绝缘膜31地形成的多平层（レベル）的布线层30。在布线结构体32上设有用于增强半导体层20的强度的支撑基板33。作为支撑基板33可使用硅基板和/或绝缘性基板等。支撑基板33通过粘接剂粘接于布线结构体32。
接下来，关于焊盘部15-1、15-2的结构进行说明。焊盘部15-1、15-2中包括从外部电路接受电源的电源焊盘、以及与外部电路之间进行信号的交换的焊盘等。如图3所示，焊盘部15-1所含的导电性的焊盘16，隔着层间绝缘膜25而设置于半导体层20的第2主面20b的下方。焊盘16经由贯通半导体层20的贯通电极34，电连接于布线结构体32所含的布线层。
具体而言，在半导体层20内设有贯通半导体层20的贯通电极34。贯通电极34周围由绝缘膜35覆盖。贯通电极34的一端经由通孔插头36电连接于布线结构体32所含的布线层。贯通电极34的另一端经由通孔插头37电连接于焊盘16。焊盘部15-2的结构也与焊盘部15-1相同。通过这样构成焊盘部15-1、15-2，能够将在与外部电路的连接中使用的接合线连接于半导体层20的第2主面20b侧。
（模拟电路区域13的构成）
接下来，关于模拟电路区域13的构成进行说明。如图2所示，在半导体层20的模拟电路区域13设有P型半导体区域40。在P型半导体区域40设有多个半导体元件（包括MOSFET）。而且，在本实施方式中，在半导体层20的模拟电路区域13中的没有形成半导体元件的区域中，设有贯通半导体层20的多个贯通电极41。贯通电极41周围由绝缘膜42覆盖。设置于模拟电路区域13的多个贯通电极41用于模拟电路用的电源AVSS。
图4是电源用的多个贯通电极的布局图。图4的布局图是朝向半导体层20观察图2所示的LV平层的情况下布局。图5是固态拍摄装置10的沿图4的C-C′线的剖视图。如图4所示，在模拟电路区域13设有多个贯通电极41。
贯通电极41的一端经由通孔插头43电连接于用于供给模拟电路用的电源AVSS的电源布线层44。电源布线层44包含于布线结构体32中。贯通电极41的另一端经由通孔插头45电连接于布线层46。布线层46以具有与模拟电路区域13大致相同的尺寸的方式形成为平面状。
图4中，将模拟电路用的电源AVSS所使用的焊盘标记为16-1、16-2，将分别连接于焊盘16-1、16-2的贯通电极标记为34-1、34-2。焊盘16-1、16-2分别经由布线层47-1、47-2电连接于布线层46。布线层47-1、47-2由与布线层46同一平层的布线层构成。
配置于模拟电路区域13的所有贯通电极41中的预定数量的贯通电极41连接于布线层46。即，并不是配置于模拟电路区域13的所有贯通电极41都连接于布线层46，而是所有贯通电极41中的仅一部分连接于布线层46。图4中，例如、配置于模拟电路区域13的所有贯通电极41中仅由斜线表示的贯通电极41连接于布线层46。另外，配置于模拟电路区域13的所有的贯通电极41电连接于布线结构体32所含的电源布线层44。由此，能够使用布线层46以及一部分贯通电极41将向焊盘16-1、16-2供给的电源AVSS稳定地向模拟电路区域13整体供给。
能够一边考虑电源AVSS的变动和/或电压下降大的区域、一边任意选择连接于布线层46的预定数量的贯通电极41。能够通过形成于层间绝缘膜25内的通孔插头45，对是否将贯通电极41连接于布线层46的选择进行控制。即，在将贯通电极41连接于布线层46的情况下，只要形成通孔插头45即可，在不将贯通电极41连接于布线层46的情况下，不形成通孔插头45。另一方面，所有的贯通电极41经由通孔插头43电连接于对应的电源布线层44。多个电源布线层44相互电连接。
此外，图2中，提取形成于模拟电路区域13的贯通电极41而表示，但是在模拟电路区域13中的没有贯通电极41的部分，形成有半导体元件。图6是对形成于模拟电路区域13的半导体元件进行说明的固态拍摄装置10的剖视图。在模拟电路区域13的P型半导体区域40，设有多个P型半导体区域48以及多个N型半导体区域49。在P型半导体区域48形成有N沟道MOSFET（未图示），在N型半导体区域49形成有P沟道MOSFET（未图示）。
另外，在图2以及图3中，图示了用于供给模拟电路用的一种电源AVSS的贯通电极以及布线层的构成。实际上，作为模拟电路用准备了2种以上电源，所以在该情况下，对每种电源形成贯通电极41以及布线层46。
（逻辑电路区域14的构成）
接下来，关于逻辑电路区域14的构成进行说明。如图2所示，在半导体层20的逻辑电路区域14设有N型半导体区域50，并以包围该N型半导体区域50周围的方式设置有P型半导体区域51，该P型半导体区域51形成为从第1主面20a到达第2主面20b。
在N型半导体区域50设有多个半导体元件（包括MOSFET）。而且，在本实施方式中，在半导体层20的逻辑电路区域14中的没有形成半导体元件的部分，设有贯通半导体层20的多个贯通电极52。贯通电极52周围由绝缘膜53覆盖。设置于逻辑电路区域14的多个贯通电极52用于逻辑电路用的电源DVSS。如图4所示，在逻辑电路区域14设有多个贯通电极52。
贯通电极52的一端经由通孔插头54电连接于用于供给逻辑电路用的电源DVSS的电源布线层55。电源布线层55包含于布线结构体32。贯通电极52的另一端经由通孔插头56电连接于布线层57。布线层57以具有与逻辑电路区域14大致相同的尺寸的方式形成为平面状。
图4中，将逻辑电路用的电源DVSS所使用的焊盘标记为16-3、16-4，将分别连接于焊盘16-3、16-4的贯通电极标记为34-3、34-4。焊盘16-3、16-4分别经由布线层47-3、47-4电连接于布线层57。布线层47-3、47-4由与布线层57同一平层的布线层构成。
配置于逻辑电路区域14的所有的贯通电极52中的预定数量的贯通电极52，连接于布线层57。即，并不是配置于逻辑电路区域14的所有的贯通电极52都连接于布线层57，而是所有的贯通电极52中仅一部分连接于布线层57。在图4中，例如、配置于逻辑电路区域14的所有的贯通电极52中仅由斜线表示的贯通电极52连接于布线层57。另外，配置于逻辑电路区域14的所有的贯通电极52电连接于布线结构体32所含的电源布线层55。由此，能够使用布线层57以及一部分贯通电极52将向焊盘16-3、16-4供给的电源DVSS稳定地向逻辑电路区域14整体供给。
能够一边考虑电源DVSS的变动和/或电压下降大的区域、一边任意选择连接于布线层57的预定数量的贯通电极52。能够通过形成于层间绝缘膜25内的通孔插头56，对是否将贯通电极52连接于布线层57的选择进行控制。即，在将贯通电极52连接于布线层57的情况下，只要形成通孔插头56即可，在不将贯通电极52连接于布线层57的情况下，不形成通孔插头56。另一方面，所有的贯通电极52经由通孔插头54电连接于对应的电源布线层55。多个电源布线层55相互电连接。
此外，图2中，提取形成于逻辑电路区域14的贯通电极52而表示，但在逻辑电路区域14中的没有形成贯通电极52的部分，形成有半导体元件。如图6所示，在逻辑电路区域14的N型半导体区域50，设有多个N型半导体区域58以及多个P型半导体区域59。在N型半导体区域58形成有P沟道MOSFET（未图示），在P型半导体区域59形成有N沟道MOSFET（未图示）。
另外，在图2以及图3中，图示了用于供给逻辑电路用的一种电源DVSS的贯通电极以及布线层的构成。实际上，作为逻辑电路用准备了2种以上的电源，所以在该情况下，对每种电源形成贯通电极52以及布线层57。
（效果）
如以上详述在第1实施方式中，背面照射型的固态拍摄装置10包括半导体层20，该半导体层具有像素区域11以及周边电路区域（模拟电路区域13以及／或者逻辑电路区域14）。在半导体层20的第1主面（表面）20a设有包括电源布线层44的布线结构体32，在半导体层20的第2主面（背面）20b设有以覆盖周边电路区域的方式形成为平面状的布线层46。另外，在周边电路区域的半导体层20设有多个贯通电极41。而且，由多个贯通电极41的一部分构成的第1组将电源布线层44与布线层46电连接。
因此，根据第1实施方式，能够用贯通电极以及背面侧布线（布线层46）将在电源焊盘接受的电源向周边电路区域的任意部位供给。其结果，能够向周边电路区域供给稳定的电源。即，能够在从电源焊盘离开一段距离的部位降低电源的电压下降，另外，能够抑制电源在周边电路区域局部变动。
另外，即使在制造了固态拍摄装置10后需要局部进行电源加强的情况下，通过仅变更通孔插头以及背面侧布线，就能够调整任意部位的电源。
另外，没连接于布线层46的贯通电极41连接于电源布线层44，所以能够将没连接于布线层46的贯通电极41作为电源布线层44用的电容元件或电感元件使用。而且，通过对仅连接于电源布线层44的贯通电极41的数量进行控制，能够对电源布线层44的电容或电感进行控制。能够通过是否形成通孔插头43，来控制连接于电源布线层44的贯通电极41的数量。关于逻辑电路区域14，也能够与模拟电路区域13同样地对电源布线层55的电容或电感进行控制。此外，贯通电极也能够用于对电源布线层以外的布线附加电容或电感。
（第2实施方式）
也能够用贯通电极以及背面侧布线将表面侧布线所含且相互分离地配置的2条信号线连接。第2实施方式用贯通电极以及背面侧布线将表面侧布线（布线结构体32）所含的第1以及第2信号线连接。
图7是第2实施方式涉及的贯通电极以及背面侧布线的布局图。图8是固态拍摄装置10的沿图7的D-D′线的剖视图。本实施方式中，设为将图8所示的信号线60、70电连接。信号线60、70包含于模拟电路区域13的布线结构体32。
在半导体层20的模拟电路区域13，设有贯通半导体层20的贯通电极61、71。贯通电极61、71分别配置在信号线60、70的下方。贯通电极61、71的周围分别由绝缘膜62、72覆盖。贯通电极61、71的一端分别经由通孔插头63、73电连接于信号线60、70。贯通电极61、71的另一端分别经由通孔插头64、74电连接于布线层65。
布线层65具有将贯通电极61与71之间连接的长度以及宽度。信号用的布线层65由与电源用的布线层46同一平层的布线层形成。信号用的布线层65被电源用的布线层46包围，与电源用的布线层46电分离。由此，能够用贯通电极61、71以及背面侧布线（布线层65）将模拟电路区域13的信号线60、70电连接。
接下来，关于逻辑电路区域14的结构进行说明。图9是固态拍摄装置10的沿图7的E-E′线的剖视图。本实施方式中，设为将图9所示的信号线80、90电连接。信号线80、90包含于逻辑电路区域14的布线结构体32。
在半导体层20的逻辑电路区域14，设有贯通半导体层20的贯通电极81、91。贯通电极81、91分别配置在信号线80、90的下方。贯通电极81、91的周围分别由绝缘膜82、92覆盖。贯通电极81、91的一端分别经由通孔插头83、93电连接于信号线80、90。贯通电极81、91的另一端分别经由通孔插头84、94电连接于布线层85。
布线层85具有将贯通电极81与81之间连接的长度以及宽度。信号用的布线层85由与电源用的布线层57同一平层的布线层形成。信号用的布线层85被电源用的布线层57包围，与电源用的布线层57电分离。由此，能够用贯通电极81、91以及背面侧布线（布线层85）将逻辑电路区域14的信号线80、90电连接。
如以上详述，根据第2实施方式，能够用背面侧布线以及贯通电极，除了将电源线电连接以外，还将相互分离地配置的第1以及第2信号线电连接。另外，通过使用背面侧布线，布线结构体32内的布线不会增加。由此，能够防止布线结构体32内的布线混杂，所以能够降低布线间的电容等。
（应用例）
在上述第1以及第2实施方式中说明的固态拍摄装置10能够应用于数字照相机和/或带相机的移动电话机等各种带相机的电子设备。图10是使用了本实施方式的固态拍摄装置10的数字照相机100的框图。
数字照相机100包括透镜单元101、固态拍摄装置（图像传感器）10、信号处理部102、存储部103、显示部104、以及控制部105。
透镜单元101包括多个拍摄透镜，对于入射的光以机械或电子方式对光学特性（例如、焦距）进行控制。通过了透镜单元101的光在图像传感器10上成像。从图像传感器10输出的电信号由信号处理部102进行信号处理。信号处理部102由DSP（Digital Signal Processor：数字信号处理器）等构成。从信号处理部102输出的输出信号S向显示部104输出，或经由存储部103而向显示部104输出。由此，将拍摄中的图像、或拍摄到的图像显示于显示部104。控制部105对数字照相机100整体的动作进行控制，并且对透镜单元101、图像传感器10以及信号处理部102的动作定时进行控制。
对本发明的几个实施方式进行了说明，但是这些实施方式是作为例子而提出的，无意于限定发明的范围。这些新实施方式能够以其他各种各样的方式实施，能够在不脱离发明主旨的范围内进行各种省略、置换和变更。这些实施方式和它们的变形包含于发明的范围和主旨，并且包含于权利要求所记载的发明和其等同范围。
Claims (20)
1.一种固态拍摄装置，其特征在于，包括：
半导体层，其具有设置有多个光电二极管的像素区域和提供用于对从像素产生的信号进行处理的周边电路的周边电路区域；
电源线，为了向所述周边电路供给电源，该电源线设置于所述周边电路区域的所述半导体层的第1主面；
第1布线层，为了向所述电源线供给所述电源，该第1布线层设置于所述周边电路区域的所述半导体层的第2主面；和
多个第1贯通电极，其设置于所述周边电路区域，贯通所述第1主面与所述第2主面之间的所述半导体层；
所述第1贯通电极的至少一部分将所述电源线与所述第1布线层之间电连接。
2.根据权利要求1所述的固态拍摄装置，其特征在于：
所述第1贯通电极以预定间隔配置于所述周边电路区域。
3.根据权利要求2所述的固态拍摄装置，其特征在于：
所述第1贯通电极的至少1个在所述第1主面上电连接于所述电源线，在所述第2主面上从所述第1布线层电绝缘。
4.根据权利要求3所述的固态拍摄装置，其特征在于：
所述第1贯通电极在所述第1主面上电连接于所述电源线，在所述第2主面上从构成电容或电感的所述第1布线层电绝缘。
5.根据权利要求1所述的固态拍摄装置，其特征在于：
将所述电源线与所述第1布线层之间电连接的所述第1贯通电极被配置成向所述周边电路供给的所述电源的电位在所述周边区域整体为一定。
6.根据权利要求1所述的固态拍摄装置，其特征在于：
所述第1布线层以至少覆盖所述周边电路区域的方式形成为平面形状。
7.根据权利要求1所述的固态拍摄装置，其特征在于：
所述周边电路区域包括设置有模拟电路的模拟电路区域和设置有逻辑电路的逻辑电路区域，
将所述电源线与所述第1布线层之间电连接的所述第1贯通电极设置于所述模拟电路区域和所述逻辑电路区域双方。
8.根据权利要求1所述的固态拍摄装置，其特征在于：
进一步包括设置于所述第2主面以及所述周边电路区域的外侧的电源焊盘，
所述电源焊盘从外侧接受所述电源，向所述第1布线层供给所述接受的电源。
9.根据权利要求1所述的固态拍摄装置，其特征在于，进一步包括：
第1以及第2信号线，其设置于所述周边电路区域的所述半导体层的所述第1主面，供给处理信号；
第2布线层，其设置于所述周边电路区域的所述半导体层的所述第2主面；和
第3以及第4贯通电极，其设置于所述周边电路区域，贯通所述第1主面与所述第2主面之间的所述半导体层；
所述第3贯通电极将所述第1信号线与所述2布线层电连接，所述第4贯通电极将所述第2信号线与所述第2布线层电连接。
10.根据权利要求1所述的固态拍摄装置，其特征在于：
所述第2主面为所述光电二极管的光照射侧。
11.一种向固态拍摄装置的周边电路供给电源的方法，该固态拍摄装置包括半导体层，该半导体层具有：设置有多个光电二极管的像素区域，和设有用于对从所述像素产生的信号进行处理的所述周边电路的周边电路区域；该方法的特征在于，包括如下步骤：
从所述半导体层的第1主面向所述周边电路供给电源；
从所述半导体层的第2主面经由设置于所述周边电路区域的多个贯通电极，向所述半导体层的所述第1主面供给电源；和
在所述半导体层的所述第2主面，从所述周边电路区域的外侧向所述周边电路区域供给所述电源。
12.根据权利要求11所述的方法，其特征在于，进一步包括如下步骤：
在所述半导体层的所述第2主面，经由设置于所述周边电路区域的外侧的贯通电极，从所述周边电路区域外向所述周边电路供给电源。
13.根据权利要求11所述的方法，其特征在于：
所述电源以向所述周边电路供给的所述电源的电位在所述周边区域上为一定的方式供给。
14.根据权利要求11所述的方法，其特征在于：
所述周边电路区域包括设置有模拟电路的模拟的电路区域和设置有逻辑电路的逻辑电路区域，
所述电源以向所述模拟电路供给的所述电源的电位在所述模拟电路区域上为一定的方式供给。
15.根据权利要求11所述的方法，其特征在于：
所述周边电路区域包括设置有模拟电路的模拟的电路区域和设置有逻辑电路的逻辑电路区域，
所述电源以向所述逻辑电路供给的所述电源的电位在所述逻辑电路区域上为一定的方式供给。
16.一种固态拍摄装置，其特征在于，包括：
半导体层，其具有设置有多个光电二极管的像素区域和设有用于对从所述像素产生的信号进行处理的周边电路的周边电路区域；
第1以及第2信号线，其设置于所述周边电路区域的所述半导体层的第1主面，供给信号处理；
第2布线层，其设置于所述周边电路区域的所述半导体层的第2电极；和
第3以及第4贯通电极，其设置于所述周边电路区域，贯通所述第1主面与所述第2主面之间的所述半导体层；
所述第3贯通电极与所述第1信号线电连接，所述第4贯通电极将所述第2信号线与所述第2布线层电连接。
17.根据权利要求16所述的固态拍摄装置，其特征在于：
所述第1信号线与所述第2信号线形成于同一平层。
18.根据权利要求16所述的固态拍摄装置，其特征在于：
所述周边电路区域包括设置有模拟电路的模拟电路区域和设置有逻辑电路的逻辑电路区域，
所述第2布线层形成于所述模拟的电路区域。
19.根据权利要求16所述的固态拍摄装置，其特征在于：
所述周边电路区域包括设置有模拟电路的模拟电路区域和设置有逻辑电路的逻辑电路区域，
所述第2布线层形成于所述逻辑电路区域。
20.根据权利要求19所述的固态拍摄装置，其特征在于：
所述第2布线层形成于所述模拟电路区域。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012156708A JP2014022402A (ja) | 2012-07-12 | 2012-07-12 | 固体撮像装置 |
| JP156708/2012 | 2012-07-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103545327A true CN103545327A (zh) | 2014-01-29 |
Family
ID=49913488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310084204.3A Pending CN103545327A (zh) | 2012-07-12 | 2013-03-15 | 固态拍摄装置以及方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8803598B2 (zh) |
| JP (1) | JP2014022402A (zh) |
| CN (1) | CN103545327A (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9024369B2 (en) | 2012-12-18 | 2015-05-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal shield structure and methods for BSI image sensors |
| FR3030113A1 (fr) | 2014-12-15 | 2016-06-17 | St Microelectronics Crolles 2 Sas | Capteur d'image eclaire et connecte par sa face arriere |
| JP6704677B2 (ja) * | 2015-03-31 | 2020-06-03 | キヤノン株式会社 | 固体撮像装置 |
| EP3285480A4 (en) | 2015-04-17 | 2019-01-02 | Olympus Corporation | Imaging device |
| US9570494B1 (en) | 2015-09-29 | 2017-02-14 | Semiconductor Components Industries, Llc | Method for forming a semiconductor image sensor device |
| KR102412617B1 (ko) | 2017-05-10 | 2022-06-23 | 삼성전자주식회사 | 이미지 센서 |
| JP7402606B2 (ja) * | 2018-10-31 | 2023-12-21 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置及び電子機器 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100120189A1 (en) * | 2008-11-11 | 2010-05-13 | Ki-Jun Yun | Method for manufacturing image sensor |
| CN101866897A (zh) * | 2009-04-16 | 2010-10-20 | 株式会社东芝 | 具有贯通电极的固体摄像器件 |
| CN102404514A (zh) * | 2010-09-15 | 2012-04-04 | 索尼公司 | 固体摄像器件和电子装置 |
| CN102446933A (zh) * | 2010-10-12 | 2012-05-09 | 索尼公司 | 固体摄像装置及其制造方法和电子设备 |
| JP2012094720A (ja) * | 2010-10-27 | 2012-05-17 | Sony Corp | 固体撮像装置、半導体装置、固体撮像装置の製造方法、半導体装置の製造方法、及び電子機器 |
| CN102569312A (zh) * | 2010-12-08 | 2012-07-11 | 株式会社东芝 | 背面照射型固体拍摄装置及其制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8350379B2 (en) | 2008-09-09 | 2013-01-08 | Lsi Corporation | Package with power and ground through via |
| JP5347999B2 (ja) * | 2009-03-12 | 2013-11-20 | ソニー株式会社 | 固体撮像素子及びその製造方法、撮像装置 |
| JP2010287859A (ja) | 2009-06-15 | 2010-12-24 | Elpida Memory Inc | 貫通電極を有する半導体チップ及びそれを用いた半導体装置 |
| US8264067B2 (en) | 2009-10-09 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through silicon via (TSV) wire bond architecture |
| JP5696513B2 (ja) * | 2011-02-08 | 2015-04-08 | ソニー株式会社 | 固体撮像装置とその製造方法、及び電子機器 |
-
2012
- 2012-07-12 JP JP2012156708A patent/JP2014022402A/ja active Pending
-
2013
- 2013-02-21 US US13/773,318 patent/US8803598B2/en not_active Expired - Fee Related
- 2013-03-15 CN CN201310084204.3A patent/CN103545327A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100120189A1 (en) * | 2008-11-11 | 2010-05-13 | Ki-Jun Yun | Method for manufacturing image sensor |
| CN101866897A (zh) * | 2009-04-16 | 2010-10-20 | 株式会社东芝 | 具有贯通电极的固体摄像器件 |
| CN102404514A (zh) * | 2010-09-15 | 2012-04-04 | 索尼公司 | 固体摄像器件和电子装置 |
| CN102446933A (zh) * | 2010-10-12 | 2012-05-09 | 索尼公司 | 固体摄像装置及其制造方法和电子设备 |
| JP2012094720A (ja) * | 2010-10-27 | 2012-05-17 | Sony Corp | 固体撮像装置、半導体装置、固体撮像装置の製造方法、半導体装置の製造方法、及び電子機器 |
| CN102569312A (zh) * | 2010-12-08 | 2012-07-11 | 株式会社东芝 | 背面照射型固体拍摄装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8803598B2 (en) | 2014-08-12 |
| US20140015600A1 (en) | 2014-01-16 |
| JP2014022402A (ja) | 2014-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11094725B2 (en) | Solid-state imaging device, method of manufacturing the same, and electronic apparatus | |
| US10403670B2 (en) | Semiconductor device and method of manufacturing the same, and electronic apparatus | |
| US9214488B2 (en) | Solid state imaging device | |
| US9006807B2 (en) | Solid-state image sensing device and camera | |
| CN107425025B (zh) | 固态成像装置和电子设备 | |
| CN108604592B (zh) | 半导体装置、半导体装置的制造方法、固态成像装置以及电子设备 | |
| CN103545327A (zh) | 固态拍摄装置以及方法 | |
| US8792035B2 (en) | Solid-state imaging device and manufacturing method thereof, driving method of solid-state imaging device, and electronic equipment | |
| US8593553B2 (en) | Solid-state imaging device and electronic apparatus | |
| TW201904043A (zh) | 固態成像裝置 | |
| TW201126707A (en) | Semiconductor device and method of manufacturing the same, and electronic apparatus | |
| TW201119017A (en) | Solid-state imaging device, manufacturing method of the same, and electronic apparatus | |
| US8853705B2 (en) | Image sensor including guard ring and noise blocking area to block noise and method of manufacturing the same | |
| TW201246520A (en) | Semiconductor device, manufacturing method thereof, and electronic apparatus | |
| TW202006961A (zh) | 固態成像裝置，用於製造固態成像裝置的方法和電子設備 | |
| JP2024015381A (ja) | 撮像装置 | |
| WO2020137188A1 (ja) | 撮像装置 | |
| JPWO2020170658A1 (ja) | 撮像装置 | |
| JP2014053431A (ja) | 固体撮像装置の製造方法 | |
| WO2023084989A1 (ja) | 光検出装置及び電子機器 | |
| TW202306141A (zh) | 光檢測裝置及電子機器 | |
| KR20090056458A (ko) | 씨모스 이미지 센서 및 이를 구비한 전자 기기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140129 |
|
| WD01 | Invention patent application deemed withdrawn after publication |