TW201904043A - 固態成像裝置 - Google Patents

固態成像裝置 Download PDF

Info

Publication number
TW201904043A
TW201904043A TW107107310A TW107107310A TW201904043A TW 201904043 A TW201904043 A TW 201904043A TW 107107310 A TW107107310 A TW 107107310A TW 107107310 A TW107107310 A TW 107107310A TW 201904043 A TW201904043 A TW 201904043A
Authority
TW
Taiwan
Prior art keywords
pixel
imaging device
photoelectric conversion
connection portion
conversion region
Prior art date
Application number
TW107107310A
Other languages
English (en)
Other versions
TWI773736B (zh
Inventor
伊藤智美
山本敦彦
正垣敦
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW201904043A publication Critical patent/TW201904043A/zh
Application granted granted Critical
Publication of TWI773736B publication Critical patent/TWI773736B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H01L2224/06517—Bonding areas having different functions including bonding areas providing primarily mechanical bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0951—Function
    • H01L2224/09515—Bonding areas having different functions
    • H01L2224/09517—Bonding areas having different functions including bonding areas providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明揭示一種成像裝置，其包含一第一晶片。該第一晶片包含第一像素及第二像素，其等包含將入射光轉換成電荷之各自第一光電轉換區域及第二光電轉換區域。該第一晶片包含一第一連接區域，其用於將該第一晶片接合至一第二晶片且包含在一平面圖中與該第一光電轉換區域重疊之一第一連接部分及在該平面圖中與該第二光電轉換區域重疊之一第二連接部分。該第一光電區域接收一第一波長之入射光，且該第二光電轉換區域接收大於該第一波長之一第二波長之入射光。該第一連接部分與該第一光電轉換區域之一面積重疊，該面積大於與該第二連接部分重疊之該第二光電轉換區域之一面積。

Description

固態成像裝置
本發明係關於一種固態成像裝置，且特定言之，本發明係關於一種用於藉由電接合複數個半導體晶片之各自電極來組態之固態成像裝置之技術。
過去，在其中由半導體構件組態之半導體裝置經接合以製造一3D積體電路、一固態成像裝置或其類似者的一情況中，使用用於直接接合設置於半導體裝置之間之一接合面上之Cu電極之一方法且將經接合之Cu電極用作佈線。作為依此一方法製造之一例示性固態成像裝置，專利文獻1揭示一種固態成像裝置，其中一第一半導體基板及一第二半導體基板經由配置於各自表面上之Cu電極接合，且第一基板之背面在接合期間向上配置且一微透鏡設置於第一基板之最上背面處。專利文獻1中之技術認為可大幅改良固態成像裝置之效能。順便提一下，在其中相對於半導體基板之接合面之Cu電極之一覆蓋率在根據專利文獻1之固態成像裝置中係較低的一情況中，接合面之平坦度會劣化且半導體基板之間之一黏著性會不足。 另一方面，例如，專利文獻2中提出一種半導體裝置，其用於藉由將Cu製虛設電極配置於一第一佈線層(作為一半導體構件)與一第二佈線層(作為另一半導體構件)之間之一接合面上來經由該等虛設電極接合該第一佈線層及該第二佈線層。專利文獻2中之技術認為可在第一佈線層與第二佈線層之間之接合面上增大其中執行金屬接合之一面積，藉此提高第一佈線層與第二佈線層之間之一接合強度。 [引文列表] [專利文獻] [PTL 1] JP 2006-191081A [PTL 2] JP 2012-256736A
[技術問題] 然而，即使專利文獻2中所提出之虛設電極配置於設置於專利文獻1中所揭示之固態成像裝置中之半導體基板之間之接合面上，但若虛設電極配置不規則，則像素之間之接合電容會不同，且虛設電極會被拍攝於一輸出影像上。 因此，針對此一情形製造本發明且本發明旨在提供一種能夠防止(或替代地，減少)光學特性劣化且提高影像品質之固態成像裝置。 [問題之解決方案] 根據本發明之一實施例，一種成像裝置包括一第一晶片，其包含：第一像素及第二像素，其等包含將入射光轉換成電荷之各自第一光電轉換區域及第二光電轉換區域，其中該第一像素及該第二像素基於該電荷來輸出像素信號；及一第一連接區域，其用於將該第一晶片接合至一第二晶片且包含在一平面圖中與該第一光電轉換區域重疊之一第一連接部分及在該平面圖中與該第二光電轉換區域重疊之一第二連接部分。該第一光電區域接收一第一波長之入射光，且該第二光電轉換區域接收大於該第一波長之一第二波長之入射光。在該平面圖中，該第一連接部分與該第一光電轉換區域之一面積重疊，該面積大於與該第二連接部分重疊之該第二光電轉換區域之一面積。 此外，一種作為本發明之另一實例之成像裝置包括一第一晶片，其包含：第一像素及第二像素，其等包含將入射光轉換成電荷之各自第一光電轉換區域及第二光電轉換區域，其中該第一像素及該第二像素基於該電荷來輸出像素信號；及一第一連接區域，其用於將該第一晶片接合至一第二晶片且包含在一平面圖中與該第一光電轉換區域重疊之複數個第一連接部分及在該平面圖中與該第二光電轉換區域重疊之複數個第二連接部分。該第一光電轉換區域接收一第一波長之入射光且該第二光電轉換區域接收大於該第一波長之一第二波長之入射光，且該複數個第一連接部分之一數目大於該複數個第二連接部分之一數目。 此外，一種作為本發明之另一實例之成像裝置包括一第一晶片，其包含：第一像素及第二像素，其等包含將入射光轉換成電荷之各自第一光電轉換區域及第二光電轉換區域且基於該電荷來輸出像素信號；及一第一連接區域，其用於接合至一第二晶片且包含在一平面圖中與該第一光電轉換區域及該第二光電轉換區域重疊之一第一連接部分。該第一光電轉換區域轉換一第一波長之入射光且該第二光電轉換區域轉換大於該第一波長之一第二波長之入射光。該第一連接部分與該第一光電轉換區域之至少一部分及該第二光電轉換區域之至少一部分重疊。 此外，一種作為本發明之另一實例之成像裝置包括一第一晶片，其包含：第一像素及第二像素，其等包含將入射光轉換成電荷之各自第一光電轉換區域及第二光電轉換區域，其中該第一像素及該第二像素基於該電荷來輸出像素信號；及一第一連接區域，其用於將該第一晶片接合至一第二晶片且包含在一平面圖中與該第一光電轉換區域重疊之一第一連接部分及在該平面圖中與該第二光電轉換區域重疊之一第二連接部分。該第一光電區域及該第二光電轉換區域接收一第一波長之入射光，且在該平面圖中，該第一連接部分與該第一光電轉換區域之一面積重疊，該面積相同於與該第二連接部分重疊之該第二光電轉換區域之一面積。 [本發明之有利效應] 根據本發明之一實施例，可提供一種能夠防止(或替代地，減少)光學特性劣化且提高影像品質之固態成像裝置。另外，本發明之效應不限於為上述效應，而是可獲得本發明中所描述之任何效應。
相關申請案之交叉參考 本申請案主張2017年4月12日申請之日本優先專利申請案JP 2017-078701之權利，該案之全文以引用的方式併入本文中。 下文將參考圖式來描述用於實施本發明之較佳實施例。另外，下文將描述之實施例係本發明之例示性代表實施例且不限制本發明之範疇。 應注意，將依以下順序進行描述。 1. 固態成像裝置之例示性組態 2. 固態成像裝置之例示性層疊結構 3. 根據第一實施例之固態成像裝置 4. 根據第二實施例之固態成像裝置 5. 根據第三實施例之固態成像裝置 6. 根據第四實施例之固態成像裝置 7. 根據第五實施例之固態成像裝置 8. 根據第六實施例之固態成像裝置 9. 根據第七實施例之固態成像裝置 10. 根據第八實施例之固態成像裝置 11. 根據第九實施例之固態成像裝置 12. 根據第十實施例之固態成像裝置 13. 根據第十一實施例之固態成像裝置 14. 根據第十二實施例之固態成像裝置 15. 根據第十三實施例之固態成像裝置 16. 根據第十四實施例之固態成像裝置 17. 根據第十五實施例之電子裝置 ＜1. 固態成像裝置之例示性組態＞ 圖1係繪示根據本發明之一實施例之一固態成像裝置之一例示性組態的一方塊圖。 如圖1中所繪示，一固態成像裝置1經組態為(例如)一互補金屬氧化物半導體(CMOS)影像感測器。固態成像裝置1包含：一像素區域(像素陣列) 3，其中複數個像素2在一半導體基板(諸如Si基板)(圖中未繪示)上規律配置成一2D陣列形狀；及周邊電路單元。 一像素2包含一光電轉換單元(諸如光二極體)及複數個像素電晶體(MOS電晶體)。像素電晶體可由包含(例如)轉移電晶體、重設電晶體及放大電晶體之三個電晶體組態。像素電晶體可由另外包含選擇電晶體之四個電晶體組態。另外，一單位像素之一等效電路類似於一熟知技術中之電路且將省略其詳細描述。 此外，一像素2可經組態為一單位像素或可位於一像素共用結構中。像素共用結構係其中複數個光二極體共用一浮動擴散區(FD)及除轉移電晶體之外之電晶體之一結構。即，組態複數個單位像素之光二極體及轉移電晶體在像素共用中共用其他像素電晶體之各者。 周邊電路單元包含一垂直驅動電路4、行信號處理電路5、一水平驅動電路6、一輸出電路7及一控制電路8。 垂直驅動電路4由(例如)一移位暫存器組態。垂直驅動電路4選擇一像素驅動佈線且將用於驅動像素之一脈衝供應至選定像素驅動佈線，藉此以列為單位驅動像素。即，垂直驅動電路4沿垂直方向以列為單位循序選擇及掃描像素陣列3中之像素2。接著，垂直驅動電路4經由垂直信號線9將一像素信號供應給行信號處理電路5，該像素信號基於取決於各像素2中之光電轉換單元中所接收之光量所產生之一信號電荷。 例如，每行像素2配置一行信號處理電路5。行信號處理電路5對自每行像素之一列像素2輸出之一信號執行諸如雜訊消除之一信號處理。明確而言，行信號處理電路5執行諸如相關雙重取樣(CDS)、信號放大及類比/數位(AD)轉換之信號處理以消除像素2特有之一固定型樣雜訊。一水平選擇開關(圖中未繪示)設置於連接至一水平信號線10之一行信號處理電路5之一輸出級處。 水平驅動電路6由(例如)一移位暫存器組態。水平驅動電路6循序輸出水平掃描脈衝，且接著選擇及引起行信號處理電路5將像素信號自各自行信號處理電路5輸出至水平信號線10。 輸出電路7對自行信號處理電路5之各者經由水平信號線10循序供應之信號執行一信號處理且輸出信號。輸出電路7可僅執行緩衝或可(例如)進行黑色位準調整，進行行變動校正，執行各種數位信號處理，等等。 控制電路8接收用於指示一操作模式及其類似者之一輸入時脈及資料且輸出諸如固態成像裝置1之內部資訊之資料。此外，控制電路8基於一垂直同步信號、一水平同步信號及一主時脈來產生一時脈信號或一控制信號(其係垂直驅動電路4、行信號處理電路5、水平驅動電路6及其類似者之操作之一參考)。接著，控制電路8將信號輸入至垂直驅動電路4、行信號處理電路5、水平驅動電路6及其類似者中。 I/O端子12與外部交換信號。 ＜2. 固態成像裝置之例示性層疊結構＞ 圖2A至圖2C係繪示根據本發明之實施例之固態成像裝置之例示性層疊結構的示意圖。將參考圖2A至圖2C來描述根據本發明之實施例之固態成像裝置之例示性層疊結構。 作為一第一實例，圖2A中所繪示之一固態成像裝置1a由一第一半導體基板21及一第二半導體基板22組態。第一半導體基板21安裝有一像素陣列23及一控制電路24。第二半導體基板22安裝有包含信號處理電路之邏輯電路25。接著，第一半導體基板21及第二半導體基板22彼此電連接以藉此將固態成像裝置1a組態為一半導體晶片。 作為一第二實例，圖2B中所繪示之一固態成像裝置1b由第一半導體基板21及第二半導體基板22組態。第一半導體基板21安裝有像素陣列23。第二半導體基板22安裝有控制電路24及包含信號處理電路之邏輯電路25。接著，第一半導體基板21及第二半導體基板22彼此電連接以藉此將固態成像裝置1b組態為一半導體晶片。 作為一第三實例，圖2C中所繪示之一固態成像裝置1c由第一半導體基板21及第二半導體基板22組態。第一半導體基板21安裝有像素陣列23及用於控制像素陣列23之一控制電路24-1。第二半導體基板22安裝有用於控制邏輯電路25之一控制電路24-2及包含信號處理電路之邏輯電路25。接著，第一半導體基板21及第二半導體基板22彼此電連接以藉此將固態成像裝置1c組態為一半導體晶片。 儘管圖中未繪示，但兩個或兩個以上半導體晶片部分可經黏著以取決於一CMOS影像感測器之一組態而組態CMOS影像感測器。例如，除第一半導體晶片部分及第二半導體晶片部分之外，亦新增包含一記憶體裝置陣列之一半導體晶片部分、包含其他電路裝置之一半導體晶片部分及其類似者以黏著三個或三個以上半導體晶片部分以藉此將一CMOS影像感測器組態為一晶片。 ＜3. 根據第一實施例之固態成像裝置＞ [固態成像裝置之例示性組態] 將參考圖3A至圖3C來描述根據本發明之一第一實施例之一固態成像裝置(影像感測器)之部分之一例示性組態。圖3A係繪示根據本實施例之設置於固態成像裝置中之一第一半導體晶片(上晶片)之垂直信號線的一平面配置圖。圖3B係設置於第一半導體晶片中之一像素陣列中之各像素之一電路組態圖，及圖3C係繪示第一半導體晶片之佈線的一部分放大圖。另外，根據本實施例之固態成像裝置係能夠使一物件成像且獲得拍攝影像之數位資料之一固態成像裝置，諸如互補金屬氧化物半導體(CMOS)影像感測器或電荷耦合裝置(CCD)影像感測器。 如圖3A中所繪示，一第一半導體晶片31包含一像素陣列區域32、一Cu-Cu電極接合區域(CC接合區域) 34及作為垂直信號線之輸出線(VSL) 35及36。輸出線(VSL) 35及36各劃分於第一半導體晶片31之中心處以藉此被劃分成上輸出線(VSL) 35及下輸出線(VSL) 36。 像素陣列區域32係其中具有諸如光二極體之光電轉換裝置之像素組態配置成一陣列(矩陣)形狀之一像素區域。像素陣列區域32由一控制單元(圖中未繪示)控制，在各像素處接收一物件之光，光電轉換入射光以藉此累積電荷，且依一預定(或替代地，所要)時序將累積於各像素中之電荷輸出為一像素信號。 如圖3B中所繪示，配置於像素陣列區域32中之像素38各由一光二極體(PD)、一轉移開關(TRG)、一浮動擴散區(FD)、一MOS放大器(Amp)、一選擇開關(SEL)及一重設開關(RST)組態。接著，像素38連接至一電源供應電壓(VDD)。 圖3C繪示圖3A之一區域A3中之佈線。首先，如圖3C中所繪示，具有圖3B之組態之像素38依據如(例如)像素1至像素5之行連續配置於像素陣列區域32中。 接著，如圖3B及圖3C中所繪示，像素陣列區域32每行具有(例如)四個輸出線(VSL)(四個系統)。圖3C中之像素1至像素5之電路藉由四個列連接至輸出線VSL1至VSL4之四個系統。即，像素1至5之電路以四個像素為單位每隔四列連接至相同系統之輸出線VSL1至VSL4。在圖3C中，像素4連接至第一輸出線(VSL1)，像素3連接至第二輸出線(VSL2)，像素2連接至第三輸出線(VSL3)，且像素1及像素5連接至第四輸出線(VSL4)。 [固態成像裝置之例示性層疊] 將參考圖4A至圖4C及圖5A至圖5C來描述根據本實施例之固態成像裝置之部分之一例示性層疊。圖4A係繪示根據本實施例之固態成像裝置中之電路區塊之一平面配置的一配置圖，圖4B係繪示半導體裝置之上晶片的一配置圖，及圖4C係半導體裝置之下晶片之一配置圖。 首先，形成於一典型固態成像裝置上之電晶體之形狀不採用其設計形狀且其尺寸可歸因於一製造變動(特定而言，微影步驟中之一製造變動)而依其偏差分佈。此外，存在以下趨勢：當其中配置形成複數個電晶體之一區域較小時，偏差一般較小，及當其中配置形成複數個電晶體之一區域較大時，偏差較大。再者，當比較用於固態成像裝置中之信號處理電路與一記憶體時，電晶體之各自部分之尺寸偏差因其中規律且重複配置電晶體之記憶體而較小，且電晶體之各自部分之尺寸偏差容易因其中不規律配置具有各種大小之電晶體之信號處理電路而增大。接著，在其中比較一類比信號處理電路與一數位信號處理電路的一情況中，若電晶體不具有其設計形狀，則類比信號處理電路中之電路特性所受之一不利影響比數位信號處理電路中之電路特性所受之不利影響更嚴重。 因此，如圖4A中所繪示，作為根據本實施例之固態成像裝置之一CMOS影像感測器(CIS) 41經組態以接合及層疊複數個晶片，該複數個晶片包含具有一像素陣列44之一第一半導體晶片42及具有至少若干信號處理電路之一第二半導體晶片43。 如圖4A及圖4B中所繪示，第一半導體晶片42主要配置有像素陣列44。如圖4A及圖4C中所繪示，第二半導體晶片43配置於第一半導體晶片42下方。第二半導體晶片43總體配置有一類比數位轉換器(AD轉換器：ADC) 45、在寬度方向上位於AD轉換器45外之邏輯電路46及位於像素陣列44之中心下方之一類比信號處理電路。 如圖4A中所繪示，第一半導體晶片42及第二半導體晶片43經由其中接合晶片之電極墊之Cu-Cu電極接合部件(CC接合部件) 49彼此連接。第一半導體晶片42之輸出線經由導電通路48及CC接合部件49連接至第二半導體晶片43中之AD轉換器45。 即，第二半導體晶片(下晶片) 43包含諸如ADC 45之一類比電路，其經組態以：當像素陣列44之各行被假定為重複單元且對應於該重複單元時或當在其中提供一像素共用結構(其中一個浮動擴散區(FD)由複數個像素共用)之一情況中共用單元之一寬度被假定為重複單元且對應於該重複單元時，AD轉換自呈重複單元之一像素讀取之一信號(為了方便，下文將以重複單元提供之類比電路稱為「行信號處理電路」)。 此外，第二半導體晶片43除包含行信號處理電路之外，亦包含用於信號處理之一數位電路，其呈重複單元、或以重複單元共用之一組態或由整個像素陣列44共用之一組態。 替代地，第二半導體晶片43包含一記憶體，其呈重複單元、或以重複單元共用之一組態或由整個像素陣列44共用之一組態。 接著，第二半導體晶片43配置有行信號處理電路，使得在其中具有相同於像素陣列44之面積之大小之一矩形沿像素陣列44之垂直信號線延伸之一方向均勻劃分成第一區域至第四區域的一情況中，由配置於矩形內之第二區域及第三區域中之行信號處理電路佔用之面積之比例大於由配置於矩形外之第一區域及第四區域中之行信號處理電路佔用之面積之比例。 就上述配置而言，根據本實施例之CMOS影像感測器41使得行信號處理電路密集配置於比一典型技術中之區域窄之一區域中。藉此，提供以下效應：設置於行信號處理電路中之電晶體之形狀比典型技術中之形狀更接近於設計值，因此，行信號處理電路之特性比典型技術中之特徵更接近於設計值。 此外，就上述組態而言，根據本實施例之CMOS影像感測器41可縮小半導體晶片且降低成本。此外，佈線層具有一足夠空間且因此可容易地拉製佈線。再者，提供複數個晶片以藉此最佳化各晶片。例如，可實現具有較少佈線層之一多層組態以防止(或替代地，減輕)歸因於像素晶片中之佈線層之光反射之量子效率降低，且可實現佈線層之一多層組態以最佳化下晶片43中之佈線間耦合及其類似者。 此外，就一背照式固態成像裝置而言，光反射不是由佈線層引起，但可限制佈線步驟或其類似者增加且可藉由防止(或替代地，減少)不必要佈線層增加來實現成本降低。 另外，根據本發明之一實施例之固態成像裝置不限於為上述組態，而是可具有其他組態。 圖5A係繪示根據本實施例之一變體之一固態成像裝置之電路區塊之一平面配置的一配置圖，圖5B係繪示半導體裝置之上晶片的一配置圖，及圖5C係繪示半導體裝置之下晶片的一配置圖。 如圖5A中所繪示，在根據本實施例之一變體之一CMOS影像感測器51中，第一半導體晶片42中之像素陣列44中之全部像素經由導電通路48及CC接合部件52連接至第二半導體晶片43中之AD轉換器45及邏輯電路46。 CC接合部件52配置於像素陣列44之整個區域中以連接至第二半導體晶片43，使得CMOS影像感測器51可減小垂直信號線上之負載且可實現較高速度。 [典型固態成像裝置之截面結構] 圖6A係繪示來自一典型固態成像裝置之一紅色像素之一入射光的一截面圖，圖6B係繪示來自典型固態成像裝置之一綠色像素之一入射光的一截面圖，及圖6C係繪示來自典型固態成像裝置之一藍色像素之一入射光的一截面圖。 如圖6A中所繪示，一典型背照式CMOS固態成像裝置61包含其中將一第一半導體晶片部分62 (其上形成一像素陣列及一控制電路)黏著至一第二半導體晶片部分63 (其上形成邏輯電路)之一層疊半導體晶片。 第一半導體晶片部分62使得由作為光電轉換單元之光二極體PD及複數個像素電晶體組態之像素陣列形成於一矽製第一半導體基板64上。一彩色濾光器66及一晶片上透鏡67進一步形成於像素陣列上。第二半導體晶片部分63使得組態周邊電路之邏輯電路形成於一矽製第二半導體基板65上之各自半導體晶片部分之區域中。 金屬製第一電極墊602形成於第一半導體晶片部分62上以面向與第二半導體晶片部分63之一接合面609。金屬製第二電極墊606形成於第二半導體晶片部分63上以面向與第一半導體晶片部分62之接合面609。接著，面向接合面609之第一電極墊602及第二電極墊606彼此直接接合，因此，第一半導體晶片部分62電連接至第二半導體晶片部分63，使得其等之多層佈線層面向彼此。 圖6A中之彩色濾光器66之左端指示一紅色像素，紅色像素及綠色像素自左端交替配置，且一綠色像素配置於右端處。類似地，圖6B中之彩色濾光器66之左端指示一綠色像素，綠色像素及藍色像素自左端交替配置，且一藍色像素配置於右端處。此外，圖6C中之彩色濾光器66之左端指示一藍色像素，藍色像素及綠色像素自左端交替配置，且一綠色像素配置於右端處。接著，第一電極墊602與第二電極墊606之間之Cu-Cu電極接合部件(CC接合部件)配置於全部紅色像素、綠色像素及藍色像素下方。 入射於因此所組態之固態成像裝置61之一光二極體PD中之光之部分未在光二極體PD中經光電轉換且透射穿過光二極體PD，如圖6A至圖6C中之箭頭所指示。此時，較長波長光之透射光量較大，因此，圖6A中之紅光量最大，圖6B中之綠光量第二大，且圖6C中之藍光量最小。 接著，當CC接合部件配置於光二極體PD下方時，透射光在CC接合部件上反射而再次入射於光二極體PD中。入射於光二極體PD中之光可再次引起其中入射光之像素之敏感度提高，且光可取決於一入射角而再次入射於不同於該像素之一像素中且可引起色彩混合。像素之敏感度提高及其他像素中所引起之色彩混合量在其中入射較長波長光之像素處更為明顯。即，在圖6A至圖6C中，其等在紅色像素中表現最明顯，其等在綠色像素中表現第二明顯，且藍色像素最不敏感。依此方式，隨著像素之間之敏感度或色彩混合量之變動增大，可在自固態成像裝置輸出之一影像中引起影像品質降低。 [固態成像裝置之例示性截面結構] 將參考圖7來描述根據本實施例之一固態成像裝置之一例示性截面結構。圖7繪示根據本實施例之固態成像裝置或背照式CMOS固態成像裝置之第一實施例。背照式CMOS固態成像裝置係其中一光接收單元配置於電路單元之頂部上且具有比面照式CMOS固態成像裝置之敏感度高之一敏感度及比面照式CMOS固態成像裝置之雜訊低之一雜訊的一CMOS固態成像裝置。類似於圖2A之固態成像裝置1a，根據第一實施例之一固態成像裝置71包含其中將一第一半導體晶片部分72 (其上形成像素陣列23及控制電路24)黏著至一第二半導體晶片部分73 (其上形成邏輯電路25)之一層疊半導體晶片。第一半導體晶片部分72黏著至第二半導體晶片部分73，使得下文將描述之其等之多層佈線層面向彼此且其等之連接佈線彼此直接接合。 第一半導體晶片部分72使得一半導體井區710形成於包含薄矽之一第一半導體基板74中。其中複數個像素(其等各由作為光電轉換單元或光電轉換區域之一光二極體PD及複數個像素電晶體Tr1組態)二維成行配置之一像素陣列形成於半導體井區710中。此外，儘管圖中未繪示，但組態控制電路24之複數個MOS電晶體形成於第一半導體基板74上。其中經由一層間絕緣膜704配置根據本實施例之複數個或三個金屬製佈線之一多層佈線層701形成於第一半導體基板74之表面上。舉例而言，佈線採用依雙重鑲嵌法形成之銅(Cu)佈線。一遮光膜經由一絕緣膜78形成於第一半導體基板74之背面上，且一彩色濾光器76及一晶片上透鏡77經由一平坦化膜79形成於有效像素陣列上。 在圖7中，像素電晶體Tr1經繪示成代表性像素電晶體。一對應像素電晶體Tr1及佈線及垂直相鄰佈線經由第一半導體晶片部分72中之多層佈線層701中之導電通路703連接。此外，第四佈線層處之銅(Cu)製第一電極墊(或連接部分) 702形成為面向與第二半導體晶片部分73之一接合面709。第一電極墊702在第三層處經由藍色像素下方之導電通路703連接至一所要金屬製佈線。此外，依相同於第一電極墊702之大小及材料所製之第一虛設墊702d形成於其中未形成第一電極墊702之藍色像素下方之第四佈線層處。 在第二半導體晶片部分73中，組態周邊電路之邏輯電路(圖中未繪示)形成於一矽製第二半導體基板75上之各自半導體晶片部分之區域中。邏輯電路由包含CMOS電晶體之複數個MOS電晶體Tr2組態。其中經由一層間絕緣膜708配置根據本實施例之複數個或三個金屬製佈線之一多層佈線層705形成於第二半導體基板75之表面上。舉例而言，佈線採用依雙重鑲嵌法形成之銅(Cu)佈線。 在圖7中，MOS電晶體Tr2經繪示為邏輯電路中之代表性MOS電晶體。MOS電晶體Tr2及佈線及垂直相鄰佈線經由第二半導體晶片部分73中之多層佈線層705中之導電通路707連接。此外，銅(Cu)製第二電極墊(或連接部分) 706形成於第四佈線層處以面向與第一半導體晶片部分72之接合面709。第二電極墊706在第三層處經由導電通路707連接至一所要金屬製佈線。此外，依相同於第二電極墊706之大小及材料所製之第二虛設墊706d形成於其中未形成第二電極墊706之藍色像素下方之第四佈線層處。 第一半導體晶片部分72經由CC接合部件電連接至第二半導體晶片部分73，其中面向接合面709之第一電極墊702及第二電極墊706經直接接合使得多層佈線層701及705面向彼此。接合部件周圍之層間絕緣膜由(例如)用於防止(或替代地，減輕) Cu佈線之Cu擴散之一Cu擴散障壁絕緣膜及無Cu擴散障壁性質之一絕緣膜之一組合製成。藉由(例如)熱擴散接合來執行Cu連接佈線之間之直接接合。藉由(例如)電漿接合或一黏著劑來接合層間絕緣膜而非連接佈線。 根據本實施例，作為連接部件之CC接合部件(其用於連接設置於配置於第一半導體晶片部分72中之像素陣列及配置於半導體晶片部分73中之行信號處理電路中之垂直信號線)僅配置於彩色濾光器76中之藍色像素下方。另外，在其中組態第一半導體晶片部分72中之像素陣列之一行像素具有複數個垂直信號線的一情況中，作為垂直信號線之連接部件之CC接合部件可配置於包含於像素行中之藍色像素下方。此外，在其中像素陣列係一拜耳(Bayer)圖案的一情況中，配置於不包含一藍色像素之一行像素中之垂直信號線在配置於其相鄰行中之藍色像素下方延伸且CC接合部件可配置於配置於相鄰行中之藍色像素下方。 [固態成像裝置之例示性像素配置] 將參考圖8A至圖8C來描述根據本實施例之固態成像裝置之一例示性像素配置。圖8A係類似於圖3A繪示根據本實施例之固態成像裝置中之垂直信號線的一平面配置圖。圖8B係繪示圖8A之像素陣列中之一區域A8中之CC接合部件之一配置的一示意組態圖。圖8C係類似於圖3C繪示第一半導體晶片之佈線的一部分放大圖。在圖8C中，像素4連接至第一輸出線(VSL1)，像素3連接至第二輸出線(VSL2)，像素2連接至第三輸出線(VSL3)，且像素1連接至第四輸出線(VSL4)。 如圖8B中所繪示，根據本實施例之固態成像裝置71中之一像素陣列81配置成其中配置一個紅色像素82、兩個綠色像素83、84及一個藍色像素85之一正方形形狀，其中綠色像素83、84成對角放置。換言之，綠色像素84及紅色像素82交替配置於一行中且藍色像素85及綠色像素83交替配置於其相鄰行中。接著，將作為虛設墊之CC接合部件(或連接部分) 86或其中將第一電極墊702直接接合至第二電極墊706之CC接合墊87僅配置於藍色像素85下方。 就上述組態而言，與其中CC接合部件配置於全部紅色像素、綠色像素及藍色像素下方之組態相比，根據本實施例之固態成像裝置71可進一步限制透射穿過光二極體PD、在CC接合部件86、87之表面上反射而再次入射於光二極體中之光量以藉此減少像素敏感度提高及色彩混合至其他像素中。 此外，根據本實施例，CC接合部件86、87僅配置於像素陣列81之藍色像素85之中心下方。順便提一下，光可自一像素上方入射於光二極體PD中，可不在光二極體PD中經光電轉換，且甚至可在一藍色像素85中透射。因此，即使在其中光透射穿過藍色像素85的一情況中，為防止(或替代地，減小)其下方配置CC接合部件87 (其中將第一電極墊702直接接合至第二電極墊706)之藍色像素85與其下方未配置CC接合部件87之藍色像素85之間之一敏感度差異，將其中接合第一虛設墊702d及第二虛設墊706d之CC接合部件86配置於其下方未配置CC接合部件87之藍色像素85下方。就此組態而言，除上述效應之外，亦可減小歸因於存在其配置第一電極墊702及第二電極墊706之相同色彩像素及其未配置第一電極墊702及第二電極墊706之相同色彩像素之相同色彩像素之間之一敏感度差異。 [用於製造固態成像裝置之例示性方法] 下文將描述用於製造根據本實施例之固態成像裝置71之一例示性方法。 首先，使半導體井區710形成於(例如)矽製第一半導體基板74中之各自半導體晶片部分之區域處，且使作為各自像素之光電轉換單元之光二極體PD形成於半導體井區710中。舉例而言，可首先形成一裝置隔離區域。形成沿半導體井區710之深度方向延伸之各光二極體PD。使光二極體PD形成於組態像素陣列及光學黑色區域之有效像素陣列中。 此外，使組態各像素之複數個像素電晶體Tr1形成於半導體井區710之表面上。像素電晶體Tr1可由(例如)轉移電晶體、重設電晶體、放大電晶體及選擇電晶體組態。此處，如上文所描述，像素電晶體Tr1經繪示為一代表。各像素電晶體Tr1形成為具有一對源極/汲極區域及經由(例如)一閘極絕緣膜所形成之一閘極電極。 使具有根據本實施例之複數個或三個金屬製層之佈線層701 (其包含導電通路703)經由層間絕緣膜704形成於第一半導體基板74之表面上。可依雙重鑲嵌法形成佈線層701。即，藉由先通路(Via First)來使連接孔及佈線溝槽同時形成於層間絕緣膜704中，形成用於防止(或替代地，減少) Cu擴散之一Cu擴散障壁金屬膜及一Cu晶種膜，且接著依一電鍍法嵌入一Cu材料層。Cu擴散障壁金屬膜可為(例如) Ta、TaN、Ti、TiN、W、WN、Ru、TiZrN或含有此等之一合金膜。接著，藉由化學機械拋光(CMP)法來移除過量Cu材料層，且形成與平坦化導電通路703整合之Cu佈線。其後，形成一Cu擴散障壁絕緣膜(圖中未繪示)。Cu擴散障壁絕緣膜可採用諸如SiN、SiC、SiCN或SiON之一絕緣膜。重複執行步驟以形成三層金屬製佈線層701。 接著，循序形成無Cu擴散障壁性質之一第一絕緣膜、無Cu擴散障壁性質之一第二絕緣膜及一Cu擴散障壁絕緣膜。藉由包含SiO2 膜、SiCOH膜或其類似者來製成第一絕緣膜及第二絕緣膜。此外，Cu擴散障壁絕緣膜可採用諸如SiN、SiC、SiCN或SiON之一上述絕緣膜。Cu擴散障壁絕緣膜、第一絕緣膜及第二絕緣膜對應於層間絕緣膜704。接著，藉由使用微影及蝕刻技術之先通路來圖案化頂部Cu擴散障壁絕緣膜、第二絕緣膜及第一絕緣膜以藉此選擇性地形成通路孔。其後，圖案化第二絕緣膜以選擇性地形成開口。即，圖案化第二絕緣膜以提供對應於待形成之遮光部件71 (開口73除外)之開口78、對應於待形成之第一電極墊702及第一虛設墊702d之開口、及通路孔。 接著，如上文所描述，形成導電通路703及第一電極墊702 (其等連接至佈線)及第一虛設墊702d以依雙重鑲嵌法將Cu材料嵌入開口及通路孔中。藉由使金屬包含於第四層處來製成第一電極墊702及第一虛設墊702d。藉此，藉由包含金屬佈線、第一電極墊702、第一虛設墊702d、層間絕緣膜704及絕緣膜來形成多層佈線層701。 此外，可使一極薄且均勻絕緣膜形成於第一電極墊702及第一虛設墊702d之頂部上。 另一方面，使一半導體井區形成於(例如)矽製第二半導體基板75中之各自半導體晶片部分之區域處。使組態邏輯電路之複數個MOS電晶體Tr2形成於半導體井區中。此處，如上文所描述，MOS電晶體Tr2經繪示為一代表。舉例而言，可首先形成一裝置隔離區域。 使具有根據本實施例之複數個或三個金屬製層之佈線層(其包含導電通路707)經由層間絕緣膜708形成於第二半導體基板75之表面上。可依雙重鑲嵌法形成佈線層705。即，藉由先通路來使連接孔及佈線溝槽同時形成於層間絕緣膜708中，形成用於防止(或替代地，減少) Cu擴散之一Cu擴散障壁金屬膜及一Cu晶種膜，且接著依一電鍍法嵌入一Cu材料層。Cu擴散障壁金屬膜可為(例如) Ta、TaN、Ti、TiN、W、WN、Ru、TiZrN或含有此等之一合金膜。接著，藉由化學機械拋光(CMP)法來移除過量Cu材料層以形成與平坦化導電通路707整合之一Cu佈線。其後，形成一Cu擴散障壁絕緣膜(圖中未繪示)。Cu擴散障壁絕緣膜可採用諸如SiN、SiC、SiCN或SiON之一絕緣膜。重複執行步驟以形成三層金屬製佈線層705。 循序形成無Cu擴散障壁性質之一第一絕緣膜、無Cu擴散障壁性質之一第二絕緣膜及一Cu擴散障壁絕緣膜。藉由包含SiO2 膜、SiCOH膜或其類似者來製成第一絕緣膜及第二絕緣膜。此外，Cu擴散障壁絕緣膜可採用諸如SiN、SiC、SiCN或SiON之一上述絕緣膜。Cu擴散障壁絕緣膜、第一絕緣膜及第二絕緣膜對應於層間絕緣膜708。接著，藉由使用微影及蝕刻技術之先通路來圖案化頂部Cu擴散障壁絕緣膜、第二絕緣膜及第一絕緣膜以藉此選擇性地形成通路孔。其後，圖案化第二絕緣膜以選擇性地形成開口。形成開口以覆蓋較接近於第一半導體晶片部分72之第一電極墊702之開口。可期望依一大小形成開口以覆蓋第一電極墊702之開口且部分重疊於第一電極墊702上以防止(或替代地，減少)歸因於稍後將第一半導體基板74接合至第二半導體基板75時之失準之光洩漏。即，圖案化膜以具有對應於待形成之第一電極墊702之開口及通路孔。 接著，如上文所描述，形成連接至佈線之導電通路707以及第二電極墊706及第二虛設墊706d以依雙重鑲嵌法將Cu材料嵌入開口及通路孔中。藉由使金屬包含於第四層處來製成第二電極墊706及第二虛設墊706d。藉此，藉由包含金屬製佈線、第二電極墊706、第二虛設墊706d、層間絕緣膜708及絕緣膜來形成多層佈線層705。 此外，使一極薄且均勻絕緣膜形成於第二電極墊706及第二虛設墊706d之頂部上。 接著，將第一半導體基板74接合至第二半導體基板75，使得第一半導體基板74及第二半導體基板75之多層佈線層面向彼此且第一電極墊702及第二電極墊706直接接觸及彼此電連接。即，使第一半導體基板74及第二半導體基板75實體接合及彼此電連接。此時，第一電極墊702及第二電極墊706在其等重疊部分處彼此直接接合。即，第一電極墊702及第二電極墊706在一熱處理中經受熱擴散接合。此時，可將熱處理溫度設定為約100°C至約500°C。此外，處理作為層間絕緣膜之絕緣膜之表面以使其等電漿接合。另外，可藉由一黏著劑來接合作為層間絕緣膜之絕緣膜。 依此方式，首先將一絕緣膜夾置於接合面709中且接著加熱絕緣膜以晶體生長作為導體之銅，使得第一電極墊702及第二電極墊706在接合面709周圍彼此耦合及電連接。因此，第一電極墊702及第二電極墊706配置成比分別形成於第一半導體晶片部分72及第二半導體晶片部分73中之邏輯電路及佈線更接近於接合面709。 接著，依CMP法或其類似者自第一半導體基板74之背面研磨、拋光及薄化第一半導體基板74以保留光二極體PD所需之一膜厚度。 接著，使包含對應於光學黑色區域之光二極體PD之一遮光膜經由絕緣膜形成於薄化表面上。此外，使彩色濾光器66及晶片上透鏡77經由平坦化膜79形成於對應於有效像素陣列之光二極體PD上。 接著，將彼此接合之第一半導體基板74及第二半導體基板75分離成半導體晶片以藉此獲得圖7中所繪示之所要固態成像裝置71。 相同於第一電極墊702及第二電極墊706以及第一電極墊702及第一虛設墊702d之層處之佈線之一金屬係一所要材料，其具有高導電性、高遮光性且易於接合。具有此等性質之材料除採用Cu之外，亦可採用諸如Al、W、Ti、Ta、Mo或Ru之一單一材料或一合金。 可期望取決於發射光之第二半導體晶片73之光之一波長來判定根據本實施例之第一電極墊702及第二電極墊706之一膜厚度。舉例而言，可將第一電極墊702及第二電極墊706之厚度設定為約50 nm至約800 nm。 在用於製造根據本實施例之固態成像裝置71之方法中，藉由包含一金屬作為佈線層來製成第一電極墊702及第二電極墊706，因此，接合半導體晶片之厚度可小於典型技術中之厚度，且可使固態成像裝置71變薄。藉此，可在不增大半導體晶片之整體厚度的情況下提供具有較少暗電流及隨機雜訊之固態成像裝置71。 此外，在用於製造根據本實施例之固態成像裝置71之方法中，可同時形成佈線、連接佈線、電極墊及虛設墊，且可因此達成製造步驟減少及材料成本降低，藉此以成本製造具有較少暗電流及隨機雜訊之固態成像裝置。 ＜4. 根據第二實施例之固態成像裝置＞ 將參考圖9來描述根據本發明之一第二實施例之一固態成像裝置。本實施例與第一實施例之不同點在於：一像素陣列具有一兩像素垂直共用結構。 如圖9中所繪示，根據本實施例之固態成像裝置中之一像素陣列91形成其中一浮動擴散區(FD) 92由配置於各行上下方之兩個像素共用之兩像素垂直共用結構。即，如圖9中所繪示，一FD 92由一綠色像素84及一紅色像素82共用，且一FD 92由一藍色像素85及一綠色像素83共用。就上述組態而言，根據本實施例之固態成像裝置可獲得類似於根據第一實施例之固態成像裝置71之效應。 ＜5. 根據第三實施例之固態成像裝置＞ 將參考圖10來描述根據本發明之一第三實施例之一固態成像裝置。本實施例與第一實施例及第二實施例之不同點在於：一像素陣列具有一四像素共用結構。另外，根據本發明之一實施例之一像素陣列之像素共用結構不限於為兩像素垂直共用結構及四像素共用結構，而是亦可為其他共用結構。 如圖10中所繪示，根據本實施例之固態成像裝置中之一像素陣列101形成2列×2行之四像素共用結構，其中一浮動擴散區(FD) 102共用於配置成一正方形形狀之四個像素之中心處。即，如圖10中所繪示，配置成一正方形形狀之一紅色像素82、綠色像素83、84及一藍色像素85共用一個FD 102。就上述組態而言，根據本實施例之固態成像裝置可獲得類似於根據第一實施例之固態成像裝置71之效應。 ＜6. 根據第四實施例之固態成像裝置＞ 將參考圖11來描述根據本發明之一第四實施例之一固態成像裝置。本實施例與第一實施例之不同點在於：一些CC接合部件亦形成於除藍色像素之外之像素下方。 如圖11中所繪示，在根據本實施例之固態成像裝置中之一像素陣列111中，其中將第一電極墊702接合至第二電極墊706之CC接合部件(或連接部分) 112配置於藍色像素85下方，但其等之若干者在綠色像素84下方延伸。另外，不僅限於上述情況，CC接合部件112可在綠色像素83下方延伸。就上述組態而言，根據本實施例之固態成像裝置可獲得類似於根據第一實施例之固態成像裝置71之效應。如圖中所展示，在平面圖中，CC接合部件112不與紅色像素82及綠色像素83重疊。此外，CC接合部件112之一第一部分與像素85重疊，且CC接合部件112之一第二部分與像素84重疊。此處，在平面圖中，第一部分大於第二部分。 ＜7. 根據第五實施例之固態成像裝置＞ 將參考圖12來描述根據本發明之一第五實施例之一固態成像裝置。本實施例與第一實施例之不同點在於：複數個CC接合部件配置於一藍色像素下方。 如圖12中所繪示，在根據本實施例之固態成像裝置中之一像素陣列121中，其中將第一電極墊702接合至第二電極墊706之四個CC接合部件(或連接部分) 122在一藍色像素85下方配置成2列×2行。另外，CC接合部件112之數目不限於為4個，而是亦可為2個或2個以上。 就上述組態而言，根據本實施例之固態成像裝置可獲得類似於根據第一實施例之固態成像裝置71之效應。此外，根據本實施例之固態成像裝置具有比根據第一實施例之固態成像裝置多之配置於一個藍色像素85下方之CC接合部件，因此，比第一實施例中之垂直信號線多之垂直信號線可配置於像素陣列121之一特定區域處。藉此，根據本實施例之固態成像裝置可進一步減小垂直信號線之寄生電容且進一步增加垂直信號線之劃分數目以藉此比根據第一實施例之固態成像裝置71快地操作。 ＜8. 根據第六實施例之固態成像裝置＞ 將參考圖13A及圖13B及圖14A至圖14C來描述根據本發明之一第六實施例之一固態成像裝置。本實施例與第一實施例之不同點在於：設置於一像素中之一佈線配置於一FD上且提供用於將一低電壓給予FD之一遮光結構。圖13A係類似於圖3A繪示根據本實施例之固態成像裝置中之一第一半導體晶片部分131的一平面配置圖。圖13B係類似於圖8A繪示根據本實施例之固態成像裝置中之CC接合區域的圖13A之一區域A13之一部分放大圖。圖14A係繪示來自根據本實施例之固態成像裝置中之一紅色像素之一入射光的一截面圖，圖14B係繪示來自一綠色像素之一入射光的一截面圖，及圖14C係繪示來自一藍色像素之一入射光的一截面圖。 如圖14A中所繪示，根據本實施例之固態成像裝置141包含其中將一第一半導體晶片部分142 (其上形成一像素陣列及一控制電路)黏著至一第二半導體晶片部分143 (其上形成邏輯電路)之一層疊半導體晶片。 第一半導體晶片部分142使得包含作為光電轉換單元之光二極體PD及複數個像素電晶體之像素陣列形成於一矽製第一半導體基板144上。此外，一彩色濾光器146及一晶片上透鏡147形成於像素陣列上。第二半導體晶片部分143使得組態周邊電路之邏輯電路形成於一矽製第二半導體基板(儘管圖中未繪示)上之各自半導體晶片部分之區域中。 如圖14B及圖14C中所繪示，金屬製第一電極墊1412形成於第一半導體晶片部分142上以面向與第二半導體晶片部分143之一接合面1409。金屬製第二半導體墊1416形成於第二半導體晶片部分143上以面向與第一半導體晶片部分142之接合面1409。接著，面向接合面1409之第一電極墊1412及第二電極墊1416彼此直接接合，因此，第一半導體晶片部分142電連接至第二半導體晶片部分143，使得其等之多層佈線層面向彼此。此外，接合於接合面1409上之第一虛設墊(或連接部分) 1402及第二虛設墊(或連接部分) 1406分別形成於第一半導體晶片部分142及第二半導體晶片部分143中。 圖14A中之彩色濾光器146之左端指示一紅色像素，紅色像素及綠色像素自左端交替配置，且一綠色像素配置於右端處。類似地，圖14B中之彩色濾光器146之左端指示一綠色像素，綠色像素及藍色像素自左端交替配置，且一藍色像素配置於右端處。此外，圖14C中之彩色濾光器146之左端指示一藍色像素，藍色像素及綠色像素自左端交替配置，且一綠色像素配置於右端處。 在固態成像裝置141中，第一電極墊1412與第二電極墊1416之間之Cu-Cu電極接合部件(CC接合部件)或第一虛設墊1402與第二虛設墊1406之間之CC接合部件僅配置於藍色像素下方。此外，固態成像裝置141包含各由像素陣列中之兩個相鄰像素共用之FD 1410及FD 1410下方之遮光佈線1411。應注意，FD 1410之佈線不限於由兩個像素共用，且配置可位於其中一個像素包含一FD 1410之一單一像素結構中。 若CC接合部件僅配置於藍色像素下方且CC接合部件未配置於綠色像素及紅色像素下方(如同根據本實施例之固態成像裝置141)，則在配置於像素中之佈線之面積中，藍色像素大於綠色像素及紅色像素。此外，配置於一像素中之佈線形成寄生於一FD 1410之寄生電容，FD 1410與形成於第一半導體基板144上之像素中之FD 1410相關聯。然而，若配置於一藍色像素中之佈線之面積大於配置於一綠色像素及一紅色像素中之佈線之面積，則藍色像素中包含寄生電容之FD電容可大於綠色像素及紅色像素中之FD電容。藉此，當設置於一像素中之光二極體PD中所引起之一特定信號電荷在FD 1410中經受電荷電壓轉換以獲得一輸出電壓時，藍色像素之輸出電壓可不與綠色像素及紅色像素之輸出電壓匹配。 因此，根據本實施例之固態成像裝置141配置在設置於FD 1410上之一像素中之佈線中最接近於FD 1410之佈線層且包含一遮光佈線1411，遮光佈線1411用於將一低電壓給予FD 1410以使藍色像素(歸因於配置CC接合部件，其在設置於像素中之佈線之面積中較大)、綠色像素及紅色像素(其中未配置CC接合部件)中之FD 1410之各寄生電容相等。 就上述組態而言，根據本實施例之固態成像裝置可獲得類似於根據第一實施例之固態成像裝置71之效應。此外，提供遮光結構，因此，固態成像裝置141使得形成為比遮光佈線1411更遠離FD 1410之一佈線不形成與FD 1410相關之寄生電容。藉此，CC接合部件配置於藍色像素下方且CC接合部件不配置於綠色像素及紅色像素下方，因此，即使藍色像素之佈線之面積不同於綠色像素及藍色像素之佈線之面積，但佈線與FD 1410之間不產生寄生電容且可使FD 1410之電容保持恆定。 ＜9. 根據第七實施例之固態成像裝置＞ 將參考圖15A及圖15B來描述根據本發明之一第七實施例之一固態成像裝置。本實施例與第一實施例之不同點在於：CC接合部件配置於一像素陣列之全部藍色像素、綠色像素及紅色像素之中心下方。圖15A係類似於圖3A繪示根據本實施例之固態成像裝置中之一第一半導體晶片部分150的一平面配置圖，及圖15B係繪示圖15A之第一半導體晶片部分150之一區域A15中之一像素陣列151之一配置的一示意組態圖。 如圖15A及圖15B中所繪示，根據本實施例之固態成像裝置使得作為連接部件之CC接合部件(或連接部分) 153配置於像素陣列151之藍色像素、綠色像素及紅色像素之中心下方，CC連接部件153用於連接設置於配置於第一半導體晶片部分150中之像素陣列151中之垂直信號線及配置於第二半導體晶片部分中之行信號處理電路。此外，根據本實施例之固態成像裝置使得依相同於CC接合部件之大小及材料所製之虛設圖案(或連接部分) 152配置於像素陣列151中之其下方未配置CC接合部件之像素下方。 就上述組態而言，根據本實施例之固態成像裝置可藉由一信號處理來校正與其他像素之色彩混合(其由透射穿過一光二極體PD之光在一CC接合部件之表面上反射而再次入射於光二極體PD中的事實引起)，藉此減小相同色彩像素之間之一敏感度差異。 此外，根據本實施例之固態成像裝置可進一步包含一校正單元，其經組態以藉由使用設置於固態成像裝置中之一信號處理電路來將其中引起色彩混合之一像素之輸出校正為不包含色彩混合之輸出。例如，此前已依據入射光量研究發現光入射於像素中時之一像素之輸出與混合至一相鄰像素中之光量之間之一關係，且可藉由使用實際使用期間之關係來校正藉由成像所獲得之各像素之輸出。校正單元經提供使得根據本實施例之固態成像裝置可防止(或替代地，減少)與一相鄰像素之色彩混合出現於自固態成像裝置輸出之一影像上。 ＜10. 根據第八實施例之固態成像裝置＞ 將參考圖16來描述根據本發明之一第八實施例之一固態成像裝置。本實施例與第一實施例之不同點在於：CC接合部件僅配置於一像素陣列之綠色像素之中心下方。 如圖16中所繪示，根據本實施例之固態成像裝置中之一像素陣列161使得作為虛設墊之CC接合部件(或連接部分) 162或作為連接襯墊之CC接合部件(或連接部分) 163僅配置於綠色像素83及84下方。 就上述組態而言，根據本實施例之固態成像裝置可比其中CC接合部件162或CC接合部件163配置於全部像素下方之一情況進一步減少一紅色像素82與一相鄰像素之色彩混合。此外，根據本實施例之固態成像裝置可比其中CC接合部件162或CC接合部件163僅配置於藍色像素85下方的一情況進一步限制在製造固態成像裝置之一晶圓步驟中依一拋光方法平整CC接合部件之表面時之一劣化，諸如歸因於CC接合部件形成於第一半導體晶片部分及第二半導體晶片部分之各自表面上時之整個晶圓中之CC接合部件之一大面積之CC接合部件之肩部脫落。 ＜11. 根據第九實施例之固態成像裝置＞ 將參考圖17及圖18來描述根據本發明之一第九實施例之一固態成像裝置。本實施例與第一實施例之不同點在於：CC接合部件僅配置於一像素陣列之紅色像素之中心下方。 如圖17中所繪示，作為虛設墊之CC接合部件(或連接部分) 172或作為連接墊之CC接合部件(或連接部分) 173僅配置於根據本實施例之固態成像裝置中之一像素陣列171中之紅色像素82下方。 如圖18中所繪示，根據本實施例之固態成像裝置181包含其中將一第一半導體晶片部分182 (其上形成像素陣列171及一控制電路)黏著至一第二半導體晶片部分183 (其上形成邏輯電路)之一層疊半導體晶片。 第一半導體晶片部分182使得由作為光電轉換單元之光二極體PD及複數個像素電晶體組態之像素陣列171形成於一矽製第一半導體基板184上。此外，一彩色濾光器186及一晶片上透鏡187形成於像素陣列171上。第二半導體晶片部分183使得組態周邊電路之邏輯電路形成於一矽製第二半導體基板(儘管圖中未繪示)上之各自半導體晶片部分之區域中。 如圖18中所繪示，金屬製第一電極墊1812形成於第一半導體晶片部分182上以面向與第二半導體晶片部分183之一接合面1809。金屬製第二電極墊1816形成於第二半導體晶片部分183上以面向與第一半導體晶片部分182之接合面1809。接著，面向接合面1809之第一電極墊1812及第二電極墊1816彼此直接接合，因此，第一半導體晶片部分182電連接至第二半導體晶片部分183，使得其等之多層佈線層面向彼此。此外，接合於接合面1809處之第一虛設墊(或連接部分) 1802及第二虛設墊(或連接部分) 1806分別形成於第一半導體晶片部分182及第二半導體晶片部分183上。 圖18中之彩色濾光器186之左端指示一紅色像素，紅色像素及綠色像素自左端交替配置，且一綠色像素配置於右端處。此外，固態成像裝置181使得第一虛設墊1802與第二虛設墊1806之間之CC接合部件172或第一電極墊1812與第二電極墊1816之間之Cu-Cu電極接合部件(CC接合部件) 173僅配置於紅色像素82下方。 就上述組態而言，根據本實施例之固態成像裝置可在反射入射光再次入射於像素中時提高像素之一敏感度。因此，在其中入射光係幾乎垂直的且其反射光再次入射於像素中的一情況中或藉由形成其中防止(或替代地，減少)佈線層中之色彩混合之一結構，根據本實施例之固態成像裝置可藉由將光反射於像素上來提高像素之一敏感度。 ＜12. 根據第十實施例之固態成像裝置＞ 將參考圖19A及圖19B來描述根據本發明之一第十實施例之一固態成像裝置。本實施例與第一實施例之不同點在於：固態成像裝置不包含一彩色濾光器且CC接合部件設置於全部像素下方。圖19A係類似於圖3A繪示根據本實施例之固態成像裝置中之一第一半導體晶片部分190的一平面配置圖。圖19B係類似於圖8B繪示圖19A之一像素陣列191中之一區域A17中之CC接合部件之一配置的一示意組態圖。 如圖19B中所繪示，均無一彩色濾光器之像素192至195配置於根據本實施例之固態成像裝置中之像素陣列191中。此外，作為虛設墊之CC接合部件(或連接部分) 196或作為連接墊之CC接合部件(或連接部分) 197配置於全部像素下方。 根據本實施例之固態成像裝置不包含一彩色濾光器，因此，相對於入射光之反射光量係恆定的且可校正各色彩。另外，即使未提供一彩色濾光器，但各像素之輸出仍會變動，且因此校正各色彩。 ＜13. 根據第十一實施例之固態成像裝置＞ 將參考圖20來描述本發明之一第十一實施例之一固態成像裝置。本實施例與第十實施例之不同點在於：CC接合部件僅設置於像素之間之邊界下方。 舉例而言，如圖20中所繪示，作為虛設墊之CC接合部件(或連接部分) 202或作為連接墊之CC接合部件203配置於四個像素192至195之中心下方，四個像素192至195在根據本實施例之固態成像裝置中之一像素陣列201中配置成一正方形形狀。就上述組態而言，根據本實施例之固態成像裝置可獲得類似於根據第十實施例之固態成像裝置之效應。 ＜14. 根據第十二實施例之固態成像裝置＞ 將參考圖21來描述根據本發明之一第十二實施例之一固態成像裝置。本實施例與第十一實施例之不同點在於：FD配置於CC接合部件上方。 舉例而言，如圖21中所繪示，作為虛設墊或連接墊之CC接合部件(或連接部分) 212配置於四個像素192至195之中心下方，四個像素192至195在根據本實施例之固態成像裝置中之一像素陣列211中配置成一正方形形狀。接著，FD 213配置於CC接合部件212上方。依此方式，根據本實施例之固態成像裝置不包含一彩色濾光器，因此，相對於入射光之反射光量係恆定的且CC接合部件212可配置於具有較少透射光之像素192至195之間之邊界上。就上述組態而言，根據本實施例之固態成像裝置可獲得類似於根據第十實施例之固態成像裝置之效應。 ＜15. 根據第十三實施例之固態成像裝置＞ 將參考圖22來描述根據本發明之一第十三實施例之一固態成像裝置。本實施例與第一實施例之不同點在於：CC接合部件配置於一像素陣列中之全部像素下方且CC接合部件相對於半導體晶片之間之接合面之表面積因像素之色彩而不同。 如圖22中所繪示，CC接合部件(或連接部分) 226至229配置於根據本實施例之固態成像裝置中之一像素陣列221中之全部像素222至225下方。此處，當由具有最長波長之入射光照射配置於像素下方之CC接合部件時，一CC接合部件相對於半導體晶片之間之接合面之表面積係最小的，且表面積隨著入射光之波長變短而增大。即，對於配置於無彩色濾光器之像素222下方之CC接合部件226而言，一CC接合部件之表面積係最小的，且使配置於具有長波長之入射光之紅色像素223下方之CC接合部件227及配置於具有比紅色短之波長之入射光之綠色像素224下方之CC接合部件228之表面積依序增大。接著，配置於由具有最短波長之入射光照射之藍色像素225下方之CC接合部件229之表面積係最大的。換言之，在平面圖中，CC接合部件229與像素225之一重疊面積大於CC接合部件226/224/228與像素222/223/224之一重疊面積。 根據本實施例之固態成像裝置不將具有小面積CC接合部件之像素222至224用作信號線之引線且僅將具有最小光學效應之藍色像素225之CC接合部件229用作連接墊。此外，藍色像素225之垂直偏移CC接合部件229用於無藍色像素225之行。就上述組態而言，根據本實施例之固態成像裝置可獲得類似於根據第一實施例之固態成像裝置71之效應。此外，根據本實施例之固態成像裝置可藉由最大化(或替代地，增加)用於連接信號線之CC接合部件來減小信號線之電阻。此外，根據本實施例之固態成像裝置可藉由亦將CC接合部件配置於除藍色像素225之外之像素下方來調整CC接合部件之面密度，藉此容易地調整CC接合面之平坦度。 ＜16. 根據第十四實施例之固態成像裝置＞ 將參考圖23及圖24來描述根據本發明之一第十四實施例之一固態成像裝置。本實施例與第一實施例之不同點在於：CC接合部件配置於一像素陣列中之全部像素下方且像素之每色彩所配置之CC接合部件之數目係不同的。 如圖23中所繪示，CC接合部件232至235配置於根據本實施例之固態成像裝置中之一像素陣列231中之全部像素222至225下方。此處，配置於由具有最長波長之入射光照射之像素下方之CC接合部件之數目係最小的，且數目隨著入射光具有之波長變長而增加。即，舉例而言，關於CC接合部件之數目，最小數目之4個CC接合部件232配置於無彩色濾光器之一像素222之四個隅角處，最小數目之4個CC接合部件233配置於具有長波長之入射光之一紅色像素223之各自側之中心處，且較大數目之8個CC接合部件234沿具有比紅色短之波長之入射光之一綠色像素224之各自側配置。接著，最大(或所要)數目之9個CC接合部件235在由具有最短波長之入射光照射之一藍色像素225下方配置成3列×3行。另外，CC接合部件之數目不限於為根據本實施例之數目。此外，像素陣列231中之像素223至235依2列×2行形成其中共用配置於像素之中心處之一FD之一四像素共用結構。 如圖24A中所繪示，根據本實施例之固態成像裝置241包含其中將一第一半導體晶片部分242 (其上形成像素陣列231及一控制電路)黏著至一第二半導體晶片部分243 (其上形成邏輯電路)之一層疊半導體晶片。 第一半導體晶片部分242使得由作為光電轉換單元之光二極體PD及複數個像素電晶體組態之像素陣列231形成於一矽製第一半導體基板244上。此外，一彩色濾光器246及一晶片上透鏡247形成於像素陣列231上。第二半導體晶片部分243使得組態周邊電路之邏輯電路形成於一矽製第二半導體基板(儘管圖中未繪示)上之各自半導體晶片部分之區域中。 如圖24A中所繪示，金屬製第一電極墊(或連接部分) 2402形成於第一半導體晶片部分242上以面向與第二半導體晶片部分243之一接合面2409。金屬製第二電極墊(或連接部分) 2406形成於第二半導體晶片部分243上以面向與第一半導體晶片部分242之接合面2409。接著，面向接合面2409之第一電極墊2402及第二電極墊2406彼此直接接合，因此，第一半導體晶片部分242電連接至第二半導體晶片部分243，使得其等之多層佈線層面向彼此。此外，在接合面2409處面向彼此之多層佈線層2401及2405分別形成於第一半導體晶片部分242及第二半導體晶片部分243中。 圖24A中之彩色濾光器246之左端指示無彩色濾光器之一像素222，像素222及藍色像素225自左端交替配置，且一藍色像素225配置於右端處。類似地，圖24B中之彩色濾光器246之左端指示一紅色像素223，紅色像素223及綠色像素224自左端交替配置，且一綠色像素224配置於右端處。 如圖23、圖24A及圖24B中所繪示，入射光最多透射穿過之像素222中之CC接合部件232之數目減小且CC接合部件232僅配置於光最不可能透射穿過之四個隅角處，使得根據本實施例之固態成像裝置可進一步調整歸因於反射或與上述組態之色彩混合之效應。類似地，依據色彩改變CC接合部件之數目以藉此調整反射量或色彩混合量。此外，CC接合部件亦配置於除像素222之外之像素處以調整CC接合部件之面密度，因此，本發明可如同其中改變根據第十三實施例之CC接合部件之大小的一情況般提高CC接合面之平坦自由度。 ＜17. 根據第十五實施例之電子裝置＞ 將參考圖25來描述根據本發明之一第十五實施例之一固態成像裝置。圖25係繪示根據本發明之一實施例之一電子裝置的一圖式。根據本發明之一實施例之固態成像裝置可應用於諸如相機系統之電子裝置，其包含數位相機及視訊相機、具有一成像功能之行動電話及具有一成像功能之其他裝置。 圖25繪示如何將第十五實施例應用於作為根據本發明之一實施例之一例示性電子裝置之一相機。根據本實施例之相機採用能夠拍攝靜態影像或動態影像之一視訊相機。根據本實施例之相機301包含：一固態成像裝置302；一光學系統303，其經組態以將入射光引導至固態成像裝置302之一光接收感測器單元；及一快門裝置304。相機301進一步包含：一驅動電路305，其經組態以驅動固態成像裝置302；及一信號處理電路306，其經組態以處理固態成像裝置302之一輸出信號。 將根據上述實施例之任何固態成像裝置應用於固態成像裝置302。光學系統(光學透鏡) 303使來自一物件之影像光(入射光)之一影像形成於固態成像裝置302之一成像區域上。藉此，在一特定時段內使信號電荷累積於固態成像裝置302中。光學系統303可為由複數個光學透鏡組態之一光學透鏡系統。快門裝置304控制固態成像裝置302之一光照期及一遮光期。驅動電路305供應用於控制固態成像裝置302之轉移操作及快門裝置304之快門操作之驅動信號。回應於自驅動電路305供應之驅動信號(時序信號)而執行固態成像裝置302之信號轉移。信號處理電路306執行各種信號處理。一經信號處理之視訊信號儲存於諸如記憶體之一儲存媒體中或輸出至一監視器。 根據第十六實施例之電子裝置包含根據本發明之一實施例之背照式固態成像裝置302，因此，自一邏輯電路之一MOS電晶體發射之一光熱載子未入射於一像素陣列中以藉此限制暗電流或隨機雜訊。因此，可提供高影像品質之電子裝置。例如，可提供具有提高影像品質之相機及其類似者。 應注意，本發明之實施例不限於為上述實施例，而是可在不背離本發明之範疇的情況下進行各種改變。例如，可採用上述實施例之全部或部分之一組合形式。 此外，本發明可採用以下組態。 (1) 一種固態成像裝置，其包含： 一第一半導體晶片，其藉由層疊一彩色濾光器、一像素陣列、一第一佈線層及數個第一電極墊來形成；及 一第二半導體晶片，其接合至該第一半導體晶片且藉由層疊數個第二電極墊、一第二佈線層及一邏輯電路來形成， 其中該等第一電極墊在該像素陣列下方之該第一半導體晶片與該第二半導體晶片之間之一接合部件處電連接至該等第二電極墊，及 該等第一電極墊及該等第二電極墊配置於由在透射穿過該彩色濾光器之入射光中具有最短波長之一入射光照射之像素下方。 (2) 如(1)之固態成像裝置， 其中該等第一電極墊及該等第二電極墊之至少若干者配置於該像素陣列下方。 (3) 如(1)之固態成像裝置， 其中該等第一電極墊及該等第二電極墊僅配置於該像素陣列之像素之中心下方。 (4) 如(1)之固態成像裝置， 其中數個虛設墊進一步形成於該接合部件處，及 該等第一電極墊及該等第二電極墊或該等虛設墊配置於至少具有最短波長之該入射光透射穿過之像素下方。 (5) 如(1)之固態成像裝置， 其中該等第一電極墊或該等第二電極墊配置於該像素陣列中之一像素下方。 (6) 如(1)之固態成像裝置，其進一步包含設置於該像素陣列之一像素中之一浮動擴散區，且其中一遮光件形成於該浮動擴散區與該等第一電極墊或該等第二電極墊之間。 (7) 如(1)之固態成像裝置， 其中該像素陣列形成一多像素共用結構。 (8) 如(7)之固態成像裝置，其進一步包含： 數個浮動擴散區，其等由該等像素共用； 其中一遮光件形成於該等浮動擴散區與該等第一電極墊或該等第二電極墊之間。 (9) 如(1)之固態成像裝置， 其中由具有最短波長之該入射光照射之該等像素係藍色像素。 (10) 如(1)之固態成像裝置， 其中該等第一電極墊及該等第二電極墊配置於該像素陣列之各像素之中心下方，及 虛設墊配置於該像素陣列中之其下方未配置該等電極墊之像素下方。 (11) 如(10)之固態成像裝置， 其中該等虛設墊具有相同於該等電極墊之大小及材料。 (12) 如(1)之固態成像裝置， 其中該等第一電極墊及該等第二電極墊配置於該像素陣列中之全部像素下方且其相對於該接合部件之一表面積因像素之色彩而不同。 (13) 如(12)之固態成像裝置， 其中配置於由具有最短波長之該入射光照射之該等像素下方之該等第一電極墊及該等第二電極墊具有相對於該接合部件之最大表面積。 (14) 如(1)之固態成像裝置， 其中該等第一電極墊及該等第二電極墊配置於該像素陣列中之全部像素下方，且依據像素之色彩配置不同數目個該等第一電極墊及該等第二電極墊。 (15) 如(14)之固態成像裝置， 其中依據像素之色彩配置之配置於由具有最短波長之該入射光照射之該等像素下方之該等第一電極墊及該等第二電極墊之數目係最大的。 (16) 一種固態成像裝置，其包含： 一第一半導體晶片，其藉由層疊一彩色濾光器、一像素陣列、一第一佈線層及數個第一電極墊來形成；及 一第二半導體晶片，其接合至該第一半導體晶片且藉由層疊數個第二電極墊、一第二佈線層及一邏輯電路來形成， 其中該等第一電極墊在該像素陣列下方之該第一半導體晶片與該第二半導體晶片之間之一接合部件處電連接至該等第二電極墊，及 該等第一電極墊及該等第二電極墊配置於在該像素陣列中具有較多像素之一色彩之像素下方或配置於由在透射穿過該彩色濾光器之入射光中具有最長波長之一入射光照射之像素下方。 (17) 一種固態成像裝置，其包含： 一第一半導體晶片，其藉由層疊一像素陣列、一第一佈線層及數個第一電極墊來形成；及 一第二半導體晶片，其接合至該第一半導體晶片且藉由層疊數個第二電極墊、一第二佈線層及一邏輯電路來形成， 其中該等第一電極墊在該像素陣列下方之該第一半導體晶片與該第二半導體晶片之間之一接合部件處電連接至該等第二電極墊，及 該等第一電極墊及該等第二電極墊配置於該像素陣列中之全部像素下方。 (18) 如(17)之固態成像裝置， 其中該等第一電極墊及該等第二電極墊配置於相鄰像素之間之邊界上。 (19) 如(17)之固態成像裝置， 其中該像素陣列形成一多像素共用結構且進一步包含由該像素陣列中之像素共用之一浮動擴散區，及 該等第一電極墊及該等第二電極墊配置於該浮動擴散區下方。 (20) 一種成像裝置，其包括： 一第一晶片，其包含： 第一像素及第二像素，其等包含將入射光轉換成電荷之各自第一光電轉換區域及第二光電轉換區域，其中該第一像素及該第二像素基於該電荷來輸出像素信號；及 一第一連接區域，其用於將該第一晶片接合至一第二晶片且包含在一平面圖中與該第一光電轉換區域重疊之一第一連接部分及在該平面圖中與該第二光電轉換區域重疊之一第二連接部分； 其中該第一光電區域接收一第一波長之入射光，且該第二光電轉換區域接收大於該第一波長之一第二波長之入射光， 其中在該平面圖中，該第一連接部分與該第一光電轉換區域之一面積重疊，該面積大於與該第二連接部分重疊之該第二光電轉換區域之一面積。 (21) 如(20)之成像裝置，其進一步包括： 該第二晶片，其中該第二晶片接合至該第一晶片且包含： 邏輯，其用於處理來自該第一像素及該第二像素之該等像素信號；及 一第二連接區域，其包含在該平面圖中與該第一光電轉換區域重疊之一第三連接部分及在該平面圖中與該第二光電轉換區域重疊之一第四連接部分， 其中該第一連接部分接合至該第三連接部分，且該第二連接部分接合至該第四連接部分。 (22) 如(21)之成像裝置，其中該第一連接部分、該第二連接部分、該第三連接部分及該第四連接部分係接合墊。 (23) 如(22)之成像裝置，其中該等接合墊包含銅。 (24) 如(22)之成像裝置，其中該第一連接部分及該第二連接部分之一者係一虛設接合墊。 (25) 如(21)之成像裝置，其中該第一連接部分、該第二連接部分、該第三連接部分及該第四連接部分各包含複數個連接部分。 (26) 如(20)之成像裝置，其中該第一光電轉換區域及該第二光電轉換區域共用一浮動擴散區。 (27) 如(26)之成像裝置，其中該第一晶片包含： 一佈線，其介於該第一連接部分與該第一光電轉換區域之間，其中該佈線耦合至一節點，該節點接收一電壓以調整該浮動擴散區之一寄生電容。 (28) 如(20)之成像裝置，其中該第一波長對應於藍光，且該第二波長對應於紅光或綠光。 (29) 如(20)之成像裝置，其中該像素及該第二像素係在該第一晶片之一中心區域處配置成一矩陣之複數個像素之部分，且其中該第一連接部分及該第二連接部分係在該第一晶片之該中心區域處配置成一矩陣之複數個連接部分之部分。 (30) 一種成像裝置，其包括： 一第一晶片，其包含： 第一像素及第二像素，其等包含將入射光轉換成電荷之各自第一光電轉換區域及第二光電轉換區域，其中該第一像素及該第二像素基於該電荷來輸出像素信號；及 一第一連接區域，其用於將該第一晶片接合至一第二晶片且包含在一平面圖中與該第一光電轉換區域重疊之複數個第一連接部分及在該平面圖中與該第二光電轉換區域重疊之複數個第二連接部分； 其中該第一光電轉換區域接收一第一波長之入射光且該第二光電轉換區域接收大於該第一波長之一第二波長之入射光，及 其中該複數個第一連接部分之一數目大於該複數個第二連接部分之一數目。 (31) 如(30)之成像裝置，其進一步包括： 該第二晶片，其中該第二晶片接合至該第一晶片且包含： 邏輯，其用於處理來自該第一像素及該第二像素之該等像素信號；及 一第二連接區域，其包含在該平面圖中與該第一光電轉換區域重疊之複數個第三連接部分及在該平面圖中與該第二光電轉換區域重疊之複數個第四連接部分， 其中該複數個第一連接部分接合至該複數個第三連接部分，且該複數個第二連接部分接合至該複數個第四連接部分。 (32) 如(31)之成像裝置，其中該第一連接部分及該第三連接部分具有不同於該第二連接部分及該第四連接部分之大小。 (33) 如(30)之成像裝置，其中該第一波長對應於藍光，且該第二波長對應於紅光或綠光。 (34) 一種成像裝置，其包括： 一第一晶片，其包含： 第一像素及第二像素，其等包含將入射光轉換成電荷之各自第一光電轉換區域及第二光電轉換區域且基於該電荷來輸出像素信號；及 一第一連接區域，其用於接合至一第二晶片且包含在一平面圖中與該第一光電轉換區域及該第二光電轉換區域重疊之一第一連接部分， 其中該第一光電轉換區域轉換一第一波長之入射光且該第二光電轉換區域轉換大於該第一波長之一第二波長之入射光，及 其中該第一連接部分與該第一光電轉換區域之至少一部分及該第二光電轉換區域之至少一部分重疊。 (35) 如(34)之成像裝置，其進一步包括： 該第二晶片，其中該第二晶片接合至該第一晶片且包含： 邏輯，其用於處理來自該第一像素及該第二像素之該等像素信號；及 一第二連接區域，其包含在該平面圖中與該第一光電轉換區域及該第二光電轉換區域重疊之一第二連接部分， 其中該第一連接部分接合至該第二連接部分。 (36) 如(34)之成像裝置，其中該第一波長對應於藍光，且該第二波長對應於紅光或綠光。 (37) 如(34)之成像裝置，其中該第一連接部分之一第一部分與該第一光電轉換區域重疊，該第一連接部分之一第二部分與該第二光電轉換區域重疊，且該第一連接部分之該第一部分在該平面圖中大於該第一連接部分之該第二部分。 (38) 一種成像裝置，其包括： 一第一晶片，其包含： 第一像素及第二像素，其等包含將入射光轉換成電荷之各自第一光電轉換區域及第二光電轉換區域，其中該第一像素及該第二像素基於該電荷來輸出像素信號；及 一第一連接區域，其用於將該第一晶片接合至一第二晶片且包含在一平面圖中與該第一光電轉換區域重疊之一第一連接部分及在該平面圖中與該第二光電轉換區域重疊之一第二連接部分； 其中該第一光電區域及該第二光電轉換區域接收一第一波長之入射光，及 其中在該平面圖中，該第一連接部分與該第一光電轉換區域之一面積重疊，該面積相同於與該第二連接部分重疊之該第二光電轉換區域之一面積。 (39) 如(38)之成像裝置，其中在該平面圖中，該第一連接部分及該第二連接部分具有相同大小。 (40) 如(38)之成像裝置，其中該第一波長對應於藍光。 (41) 如(38)之成像裝置，其中該第一晶片進一步包括： 第三像素及第四像素，其等包含將入射光轉換成電荷之各自第三光電轉換區域及第四光電轉換區域，其中該第三像素及該第四像素基於該電荷來輸出像素信號； 其中該第三光電區域接收一第二波長之入射光，且該第四光電轉換區域接收一第三波長之入射光，及 其中在該平面圖中，該第一連接部分不與該第三光電轉換區域及該第四光電轉換區域重疊。 (42) 如(41)之成像裝置，該第二波長對應於紅光且該第三波長對應於綠光。
1‧‧‧固態成像裝置
1a‧‧‧固態成像裝置
1b‧‧‧固態成像裝置
1c‧‧‧固態成像裝置
2‧‧‧像素
3‧‧‧像素區域/像素陣列
4‧‧‧垂直驅動電路
5‧‧‧行信號處理電路
6‧‧‧水平驅動電路
7‧‧‧輸出電路
8‧‧‧控制電路
9‧‧‧垂直信號線
10‧‧‧水平信號線
12‧‧‧I/O端子
21‧‧‧第一半導體基板
22‧‧‧第二半導體基板
23‧‧‧像素陣列
24‧‧‧控制電路
24-1‧‧‧控制電路
24-2‧‧‧控制電路
25‧‧‧邏輯電路
31‧‧‧第一半導體晶片
32‧‧‧像素陣列區域
34‧‧‧Cu-Cu電極(CC)接合區域
35‧‧‧上輸出線(VSL)
36‧‧‧下輸出線(VSL)
38‧‧‧像素
41‧‧‧互補金屬氧化物半導體(CMOS)影像感測器(CIS)
42‧‧‧第一半導體晶片
43‧‧‧第二半導體晶片
44‧‧‧像素陣列
45‧‧‧類比數位轉換器(ADC)
46‧‧‧邏輯電路
48‧‧‧導電通路
49‧‧‧CC接合部件
51‧‧‧CMOS影像感測器
52‧‧‧CC接合部件
61‧‧‧固態成像裝置
62‧‧‧第一半導體晶片部分
63‧‧‧第二半導體晶片部分
64‧‧‧第一半導體基板
65‧‧‧第二半導體基板
66‧‧‧彩色濾光器
67‧‧‧晶片上透鏡
71‧‧‧固態成像裝置
72‧‧‧第一半導體晶片部分
73‧‧‧第二半導體晶片部分
74‧‧‧第一半導體基板
75‧‧‧第二半導體基板
76‧‧‧彩色濾光器
77‧‧‧晶片上透鏡
78‧‧‧絕緣膜
79‧‧‧平坦化膜
81‧‧‧像素陣列
82‧‧‧紅色像素
83‧‧‧綠色像素
84‧‧‧綠色像素
85‧‧‧藍色像素
86‧‧‧CC接合部件
87‧‧‧CC接合部件
91‧‧‧像素陣列
92‧‧‧浮動擴散區(FD)
101‧‧‧像素陣列
102‧‧‧FD
111‧‧‧像素陣列
112‧‧‧CC接合部件
121‧‧‧像素陣列
122‧‧‧CC接合部件
131‧‧‧第一半導體晶片部分
141‧‧‧固態成像裝置
142‧‧‧第一半導體晶片部分
143‧‧‧第二半導體晶片部分
144‧‧‧第一半導體基板
146‧‧‧彩色濾光器
147‧‧‧晶片上透鏡
150‧‧‧第一半導體晶片部分
151‧‧‧像素陣列
152‧‧‧虛設圖案
153‧‧‧CC接合部件
161‧‧‧像素陣列
162‧‧‧CC接合部件
163‧‧‧CC接合部件
171‧‧‧像素陣列
172‧‧‧CC接合部件
173‧‧‧CC接合部件
181‧‧‧固態成像裝置
182‧‧‧第一半導體晶片部分
183‧‧‧第二半導體晶片部分
184‧‧‧第一半導體基板
186‧‧‧彩色濾光器
187‧‧‧晶片上透鏡
190‧‧‧第一半導體晶片部分
191‧‧‧像素陣列
192‧‧‧像素
193‧‧‧像素
194‧‧‧像素
195‧‧‧像素
196‧‧‧CC接合部件
197‧‧‧CC接合部件
201‧‧‧像素陣列
202‧‧‧CC接合部件
203‧‧‧CC接合部件
211‧‧‧像素陣列
212‧‧‧CC接合部件
213‧‧‧FD
221‧‧‧像素陣列
222‧‧‧像素
223‧‧‧紅色像素
224‧‧‧綠色像素
225‧‧‧藍色像素
226‧‧‧CC接合部件
227‧‧‧CC接合部件
228‧‧‧CC接合部件
229‧‧‧CC接合部件
231‧‧‧像素陣列
232‧‧‧CC接合部件
233‧‧‧CC接合部件
234‧‧‧CC接合部件
235‧‧‧CC接合部件
241‧‧‧固態成像裝置
242‧‧‧第一半導體晶片部分
243‧‧‧第二半導體晶片部分
244‧‧‧第一半導體基板
246‧‧‧彩色濾光器
247‧‧‧晶片上透鏡
301‧‧‧相機
302‧‧‧固態成像裝置
303‧‧‧光學系統
304‧‧‧快門裝置
305‧‧‧驅動電路
306‧‧‧信號處理電路
602‧‧‧第一電極墊
606‧‧‧第二電極墊
609‧‧‧接合面
701‧‧‧多層佈線層
702‧‧‧第一電極墊
702d‧‧‧第一虛設墊
703‧‧‧導電通路
704‧‧‧層間絕緣膜
705‧‧‧多層佈線層
706‧‧‧第二電極墊
706d‧‧‧第二虛設墊
707‧‧‧導電通路
708‧‧‧層間絕緣膜
709‧‧‧接合面
710‧‧‧半導體井區
1402‧‧‧第一虛設墊
1406‧‧‧第二虛設墊
1409‧‧‧接合面
1410‧‧‧FD
1411‧‧‧遮光佈線
1412‧‧‧第一電極墊
1416‧‧‧第二電極墊
1802‧‧‧第一虛設墊
1806‧‧‧第二虛設墊
1809‧‧‧接合面
1812‧‧‧第一電極墊
1816‧‧‧第二電極墊
2401‧‧‧多層佈線層
2402‧‧‧第一電極墊
2405‧‧‧多層佈線層
2406‧‧‧第二電極墊
2409‧‧‧接合面
A3‧‧‧區域
A8‧‧‧區域
A13‧‧‧區域
A15‧‧‧區域
A17‧‧‧區域
Amp‧‧‧金屬氧化物半導體(MOS)放大器
FD‧‧‧浮動擴散區
PD‧‧‧光二極體
RST‧‧‧重設開關
SEL‧‧‧選擇開關
TRG‧‧‧轉移開關
Tr1‧‧‧像素電晶體
Tr2‧‧‧MOS電晶體
VDD‧‧‧電源供應電壓
VSL1至VSL4‧‧‧輸出線
圖1係繪示根據本發明之一實施例之一固態成像裝置之一例示性組態的一方塊圖。 圖2A至圖2C係繪示根據本發明之實施例之固態成像裝置之層疊結構的示意圖。 圖3A係繪示根據本發明之一第一實施例之一固態成像裝置之垂直信號線的一平面配置圖，圖3B係一像素陣列中之各像素之一電路組態圖，及圖3C係繪示半導體裝置之一上晶片之佈線的一部分放大圖。 圖4A係繪示根據本發明之第一實施例之固態成像裝置之電路區塊之一平面配置的一配置圖，圖4B係繪示半導體裝置之一上晶片的一配置圖，及圖4C係繪示半導體裝置之一下晶片的一配置圖。 圖5A係繪示根據本發明之第一實施例之一變體之固態成像裝置之電路區塊之一平面配置的一配置圖，圖5B係繪示半導體裝置之一上晶片的一配置圖，及圖5C係繪示半導體裝置之一下晶片的一配置圖。 圖6A係繪示來自一典型固態成像裝置之一紅色像素之一入射光的一截面圖，圖6B係繪示來自一綠色像素之一入射光的一截面圖，及圖6C係繪示來自一藍色像素之一入射光的一截面圖。 圖7係繪示根據本發明之第一實施例之固態成像裝置之一截面結構的一示意截面圖。 圖8A係繪示根據本發明之第一實施例之固體成像裝置之垂直信號線的一平面配置圖，圖8B係繪示電極墊之一配置的一示意組態圖，及圖8C係繪示半導體裝置之一上晶片之佈線的一部分放大圖。 圖9係繪示根據一第二實施例之一像素陣列及電極墊的一放大平面圖。 圖10係繪示根據一第三實施例之一像素陣列及電極墊的一放大平面圖。 圖11係繪示根據一第四實施例之一像素陣列及電極墊的一放大平面圖。 圖12係繪示根據一第五實施例之一像素陣列及電極墊的一放大平面圖。 圖13A係繪示根據一第六實施例之一固態成像裝置之垂直信號線的一平面配置圖，及圖13B係繪示半導體裝置之一上晶片之佈線的一部分放大圖。 圖14A係繪示來自根據第六實施例之固態成像裝置之一紅色像素之一入射光的一截面圖，圖14B係繪示來自一綠色像素之一入射光的一截面圖，及圖14C係繪示來自一藍色像素之一入射光的一截面圖。 圖15A係繪示根據一第七實施例之一固態成像裝置之垂直信號線的一平面配置圖，及圖15B係繪示電極墊之一配置的一示意組態圖。 圖16係繪示根據一第八實施例之一固態成像裝置中之電極墊之一配置的一示意組態圖。 圖17係繪示根據一第九實施例之一固態成像裝置中之電極墊之一配置的一示意組態圖。 圖18係繪示根據第九實施例之固態成像裝置之一截面結構的一示意截面圖。 圖19A係繪示根據一第十實施例之一固態成像裝置之垂直信號線的一平面配置圖，及圖19B係繪示電極墊之一配置的一示意組態圖。 圖20係繪示根據一第十一實施例之一固態成像裝置中之電極墊之一配置的一示意組態圖。 圖21係繪示根據一第十二實施例之電極墊之一配置的一示意組態圖。 圖22係繪示根據一第十三實施例之一像素陣列及電極墊的一放大平面圖。 圖23係繪示根據一第十四實施例之一像素陣列及電極墊的一放大平面圖。 圖24A及圖24B係繪示根據第四實施例之固態成像裝置之截面結構的示意截面圖。 圖25係根據一第十五實施例之一電子裝置之一示意組態圖。

Claims (23)

  1. 一種成像裝置，其包括： 一第一晶片，其包含： 第一像素及第二像素，其等包含將入射光轉換成電荷之各自第一光電轉換區域及第二光電轉換區域，其中該第一像素及該第二像素基於該電荷來輸出像素信號；及 一第一連接區域，其用於將該第一晶片接合至一第二晶片且包含在一平面圖中與該第一光電轉換區域重疊之一第一連接部分及在該平面圖中與該第二光電轉換區域重疊之一第二連接部分； 其中該第一光電區域接收一第一波長之入射光，且該第二光電轉換區域接收大於該第一波長之一第二波長之入射光， 其中在該平面圖中，該第一連接部分與該第一光電轉換區域之一面積重疊，該面積大於與該第二連接部分重疊之該第二光電轉換區域之一面積。
  2. 如請求項1之成像裝置，其進一步包括： 該第二晶片，其中該第二晶片接合至該第一晶片且包含： 一邏輯電路，其用於處理來自該第一像素及該第二像素之該等像素信號；及 一第二連接區域，其包含在該平面圖中與該第一光電轉換區域重疊之一第三連接部分及在該平面圖中與該第二光電轉換區域重疊之一第四連接部分， 其中該第一連接部分接合至該第三連接部分，且該第二連接部分接合至該第四連接部分。
  3. 如請求項2之成像裝置，其中該第一連接部分、該第二連接部分、該第三連接部分及該第四連接部分係接合墊。
  4. 如請求項3之成像裝置，其中該等接合墊包含銅。
  5. 如請求項3之成像裝置，其中該第一連接部分及該第二連接部分之一者係一虛設接合墊。
  6. 如請求項2之成像裝置，其中該第一連接部分、該第二連接部分、該第三連接部分及該第四連接部分各包含複數個連接部分。
  7. 如請求項1之成像裝置，其中該第一光電轉換區域及該第二光電轉換區域共用一浮動擴散區。
  8. 如請求項7之成像裝置，其中該第一晶片包含： 一佈線，其位於該第一連接部分與該第一光電轉換區域之間，其中該佈線耦合至一節點，該節點接收一電壓以調整該浮動擴散區之一寄生電容。
  9. 如請求項1之成像裝置，其中該第一波長對應於藍光，且該第二波長對應於紅光或綠光。
  10. 如請求項1之成像裝置，其中該像素及該第二像素係在該第一晶片之一中心區域處配置成一矩陣之複數個像素之部分，且其中該第一連接部分及該第二連接部分係在該第一晶片之該中心區域處配置成一矩陣之複數個連接部分之部分。
  11. 一種成像裝置，其包括： 一第一晶片，其包含： 第一像素及第二像素，其等包含將入射光轉換成電荷之各自第一光電轉換區域及第二光電轉換區域，其中該第一像素及該第二像素基於該電荷來輸出像素信號；及 一第一連接區域，其用於將該第一晶片接合至一第二晶片且包含在一平面圖中與該第一光電轉換區域重疊之複數個第一連接部分及在該平面圖中與該第二光電轉換區域重疊之複數個第二連接部分； 其中該第一光電轉換區域接收一第一波長之入射光且該第二光電轉換區域接收大於該第一波長之一第二波長之入射光，及 其中該複數個第一連接部分之一數目大於該複數個第二連接部分之一數目。
  12. 如請求項11之成像裝置，其進一步包括： 該第二晶片，其中該第二晶片接合至該第一晶片且包含： 一邏輯電路，其用於處理來自該第一像素及該第二像素之該等像素信號；及 一第二連接區域，其包含在該平面圖中與該第一光電轉換區域重疊之複數個第三連接部分及在該平面圖中與該第二光電轉換區域重疊之複數個第四連接部分， 其中該複數個第一連接部分接合至該複數個第三連接部分，且該複數個第二連接部分接合至該複數個第四連接部分。
  13. 如請求項12之成像裝置，其中該等第一連接部分及該等第三連接部分具有不同於該等第二連接部分及該等第四連接部分之大小。
  14. 如請求項11之成像裝置，其中該第一波長對應於藍光，且該第二波長對應於紅光或綠光。
  15. 一種成像裝置，其包括： 一第一晶片，其包含： 第一像素及第二像素，其等包含將入射光轉換成電荷之各自第一光電轉換區域及第二光電轉換區域且基於該電荷來輸出像素信號；及 一第一連接區域，其用於接合至一第二晶片且包含在一平面圖中與該第一光電轉換區域及該第二光電轉換區域重疊之一第一連接部分； 其中該第一光電轉換區域轉換一第一波長之入射光且該第二光電轉換區域轉換大於該第一波長之一第二波長之入射光，及 其中該第一連接部分與該第一光電轉換區域之至少一部分及該第二光電轉換區域之至少一部分重疊。
  16. 如請求項15之成像裝置，其進一步包括： 該第二晶片，其中該第二晶片接合至該第一晶片且包含： 一邏輯電路，其用於處理來自該第一像素及該第二像素之該等像素信號；及 一第二連接區域，其包含在該平面圖中與該第一光電轉換區域及該第二光電轉換區域重疊之一第二連接部分， 其中該第一連接部分接合至該第二連接部分。
  17. 如請求項15之成像裝置，其中該第一波長對應於藍光，且該第二波長對應於紅光或綠光。
  18. 如請求項15之成像裝置，其中該第一連接部分之一第一部分與該第一光電轉換區域重疊，該第一連接部分之一第二部分與該第二光電轉換區域重疊，且該第一連接部分之該第一部分在該平面圖中大於該第一連接部分之該第二部分。
  19. 一種成像裝置，其包括： 一第一晶片，其包含： 第一像素及第二像素，其等包含將入射光轉換成電荷之各自第一光電轉換區域及第二光電轉換區域，其中該第一像素及該第二像素基於該電荷來輸出像素信號；及 一第一連接區域，其用於將該第一晶片接合至一第二晶片且包含在一平面圖中與該第一光電轉換區域重疊之一第一連接部分及在該平面圖中與該第二光電轉換區域重疊之一第二連接部分； 其中該第一光電區域及該第二光電轉換區域接收一第一波長之入射光，及 其中在該平面圖中，該第一連接部分與該第一光電轉換區域之一面積重疊，該面積相同於與該第二連接部分重疊之該第二光電轉換區域之一面積。
  20. 如請求項19之成像裝置，其中在該平面圖中，該第一連接部分及該第二連接部分具有相同大小。
  21. 如請求項19之成像裝置，其中該第一波長對應於藍光。
  22. 如請求項19之成像裝置，其中該第一晶片進一步包括： 第三像素及第四像素，其等包含將入射光轉換成電荷之各自第三光電轉換區域及第四光電轉換區域，其中該第三像素及該第四像素基於該電荷來輸出像素信號； 其中該第三光電區域接收一第二波長之入射光，且該第四光電轉換區域接收一第三波長之入射光，及 其中在該平面圖中，該第一連接部分不與該第三光電轉換區域及該第四光電轉換區域重疊。
  23. 如請求項22之成像裝置，該第二波長對應於紅光且該第三波長對應於綠光。
TW107107310A 2017-04-12 2018-03-05 固態成像裝置 TWI773736B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-078701 2017-04-12
JP2017078701A JP6912922B2 (ja) 2017-04-12 2017-04-12 固体撮像素子

Publications (2)

Publication Number Publication Date
TW201904043A true TW201904043A (zh) 2019-01-16
TWI773736B TWI773736B (zh) 2022-08-11

Family

ID=61274314

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107107310A TWI773736B (zh) 2017-04-12 2018-03-05 固態成像裝置

Country Status (7)

Country Link
US (1) US11688753B2 (zh)
EP (1) EP3610508A1 (zh)
JP (1) JP6912922B2 (zh)
KR (1) KR102525714B1 (zh)
CN (1) CN110506337B (zh)
TW (1) TWI773736B (zh)
WO (1) WO2018189994A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7321724B2 (ja) 2019-03-05 2023-08-07 キヤノン株式会社 半導体装置および機器
JP2020150177A (ja) * 2019-03-14 2020-09-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及びその製造方法、並びに電子機器
JP6957559B2 (ja) 2019-06-24 2021-11-02 キヤノン株式会社 半導体装置および機器
JP2021005654A (ja) * 2019-06-26 2021-01-14 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
KR20210019298A (ko) 2019-08-12 2021-02-22 삼성전자주식회사 이미지 센서
WO2021157386A1 (ja) * 2020-02-03 2021-08-12 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
JP2022007971A (ja) * 2020-03-31 2022-01-13 キヤノン株式会社 光電変換装置、光電変換システム、および移動体
US20210305303A1 (en) * 2020-03-31 2021-09-30 Canon Kabushiki Kaisha Photoelectric conversion apparatus, photoelectric conversion system, and moving object
JP2022003672A (ja) * 2020-06-23 2022-01-11 キヤノン株式会社 光電変換装置、光電変換システム、および移動体
US20230335573A1 (en) * 2020-06-29 2023-10-19 Sony Semiconductor Solutions Corporation Photodetection device and electronic apparatus
JP2022018705A (ja) * 2020-07-16 2022-01-27 キヤノン株式会社 半導体装置
JPWO2022054660A1 (zh) 2020-09-11 2022-03-17
JP2022119374A (ja) 2021-02-04 2022-08-17 キヤノン株式会社 光電変換装置、光電変換システム、移動体
WO2022265059A1 (ja) * 2021-06-16 2022-12-22 ソニーセミコンダクタソリューションズ株式会社 光検出装置、光検出装置の製造方法、及び電子機器
WO2023132002A1 (ja) * 2022-01-05 2023-07-13 キヤノン株式会社 光電変換装置、光電変換システム、移動体

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100610481B1 (ko) 2004-12-30 2006-08-08 매그나칩 반도체 유한회사 수광영역을 넓힌 이미지센서 및 그 제조 방법
ATE543215T1 (de) * 2009-03-24 2012-02-15 Sony Corp Festkörper-abbildungsvorrichtung, ansteuerverfahren für festkörper- abbildungsvorrichtung und elektronische vorrichtung
JP5696513B2 (ja) 2011-02-08 2015-04-08 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5919653B2 (ja) 2011-06-09 2016-05-18 ソニー株式会社 半導体装置
JP2013187360A (ja) * 2012-03-08 2013-09-19 Sony Corp 固体撮像装置、及び、電子機器
JP2015195235A (ja) * 2014-03-31 2015-11-05 ソニー株式会社 固体撮像素子、電子機器、および撮像方法
KR102530162B1 (ko) 2015-02-27 2023-05-09 소니그룹주식회사 반도체 장치, 고체 촬상 소자, 촬상 장치, 및 전자 기기
JP6633850B2 (ja) 2015-07-08 2020-01-22 キヤノン株式会社 積層型固体撮像素子

Also Published As

Publication number Publication date
CN110506337B (zh) 2023-12-15
KR102525714B1 (ko) 2023-04-26
TWI773736B (zh) 2022-08-11
EP3610508A1 (en) 2020-02-19
JP6912922B2 (ja) 2021-08-04
JP2018182038A (ja) 2018-11-15
CN110506337A (zh) 2019-11-26
KR20190139215A (ko) 2019-12-17
US11688753B2 (en) 2023-06-27
WO2018189994A1 (en) 2018-10-18
US20200035737A1 (en) 2020-01-30

Similar Documents

Publication Publication Date Title
TWI773736B (zh) 固態成像裝置
US10879293B2 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic device
US20220415956A1 (en) Solid-state image sensor, method for producing solid-state image sensor, and electronic device
US11817471B2 (en) Imaging device and electronic device configured by bonding a plurality of semiconductor substrates
JP2010245506A (ja) 半導体装置とその製造方法、及び電子機器
CN110741476B (zh) 晶片接合的背照式成像器
JP6200035B2 (ja) 半導体装置