CN100411304C - 用于超声转换器阵列的高电压开关的方法和装置 - Google Patents
用于超声转换器阵列的高电压开关的方法和装置 Download PDFInfo
- Publication number
- CN100411304C CN100411304C CNB2004100637478A CN200410063747A CN100411304C CN 100411304 C CN100411304 C CN 100411304C CN B2004100637478 A CNB2004100637478 A CN B2004100637478A CN 200410063747 A CN200410063747 A CN 200410063747A CN 100411304 C CN100411304 C CN 100411304C
- Authority
- CN
- China
- Prior art keywords
- voltage
- level
- programming
- switch
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000002604 ultrasonography Methods 0.000 title description 23
- 238000000034 method Methods 0.000 title description 21
- 230000007704 transition Effects 0.000 claims abstract description 28
- 230000003071 parasitic effect Effects 0.000 claims abstract description 11
- 230000008569 process Effects 0.000 description 10
- 238000003491 array Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000015654 memory Effects 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 239000000523 sample Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- 238000012285 ultrasound imaging Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 208000000655 Distemper Diseases 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
Landscapes
- Ultra Sonic Daignosis Equipment (AREA)
- Electronic Switches (AREA)
- Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
Abstract
一种高电压开关电路，包括：具有导通和截止状态并具有寄生栅极电容的开关(X1～X3)的开关，和用来使该开关导通和截止的控制电路(C1～C3)。该开关包括一对具有共用栅极端子的DMOS FET(MD1和MD2)，该DMOS FET的源极彼此连接，而该DMOS FET的漏极分别连接至开关的输入和输出端子，并偏置在偏置电压电平。该控制电路包括：编程晶体管(M4)，其漏极连接至开关的共用栅极端子，其源极连接以接收编程电压，而其栅极连接以接收编程晶体管栅极电压；第1电路(12)，用来促使从编程电压的第1电平到第2电平(更低)的第1过渡；和第2电路(M7和M8)，用来促使从编程晶体管栅极电压的第1电平到第2电平的第2过渡。编程电压的第2电平比偏置电压电平高出足以导通开关的量。编程晶体管栅极电压的第1电平约等于编程电压的第1电平，而编程晶体管栅极电压的第2电平比编程电压的第2电平低出足以导通编程晶体管的量，从而编程电压的第2电平经由编程晶体管被施加到开关的共用栅极端子。
Description
有关联邦政府的声明
政府资助的研究和开发
依据美国军方颁发的美国政府合同编号DAMD17-02-1-0181，美利坚合众国政府享有本发明的某些权利。
相关的专利申请
本申请是提交于2003年3月6日、名为“Integrated High-Voltage SwitchingCircuit for Ultrasound Transducer Array，用于超声转换器阵列的集成高电压开关电路”的序列号第10/248968的美国专利申请的延续部分，并要求其优先权。
技术领域
本发明一般涉及集成高电压开关电路。具体地讲，本发明涉及与元件阵列结合使用的集成高电压开关电路。这样的阵列包括、且不限于超声转换器阵列、液晶显示器像素阵列，等等。
背景技术
为了说明目的，本发明的各种实施例将参照超声转换器阵列、例如用于超声成像的所谓“镶嵌式圆环阵列”来说明。镶嵌式圆环阵列利用了这一想法：将超声转换器的活动孔径划分成很小的子元件器件的镶嵌块，然后通过将这些子元件与电子开关互相连接起来，从这些子元件形成圆环器件。然而，阵列元件的几何形状不限于圆环。这些阵列“元件”可以沿镶嵌式阵列的表面电子地“移动”，以通过改变开关配置来执行扫描。其它的元件配置允许波束调向(beamsteering)，这提供了获得体积数据组(volumetric data set)的能力。一种多个同心圆环元件的配置通过匹配元件形状与声音相位波前(acoustic phase front)，而提供最佳的声学成像质量。本发明的开关不限于在镶嵌式阵列中的使用，而是可以与标准的超声转换器一起使用。
现有的超声成像系统包括超声转换器的阵列，其被用来发射超声波束，然后接收从被研究物体反射回来的波束。这样的扫描包括一系列的测量，其中发射了聚焦超声波、系统在短时间间隔后切换至接收模式、并接收反射的超声波、形成波束并进行处理以供显示。通常地，在每次测量期间，发射和接收是在同一方向上聚焦的，以从沿声音波束或扫描线的一系列点获取数据。接收器接收到反射超声波时，在沿扫描线的连续范围内动态地聚焦。
对于超声成像，阵列通常具有配置在一行或多行并以单独电压来驱动的多样的转换器。通过选择施加电压的时延(或相位)和振幅，可以控制给定行中的单个转换器，以产生这样的超声波：其组合而形成净得超声波(netultrasonic)，其沿着最优的向量方向传播并在沿着波束的所选区域中聚焦。
当使用转换器探针在接收模式中接收反射声音时，也应用同样的原理。计算在接收转换器产生的电压的总和，从而净得信号(net signal)表现出从物体中的单个聚焦区反射的超声。至于发射模式，这个超声能量的聚焦接收是通过将单独时延(和/或相移)和增益分给来自每个接收转换器的信号而实现的。所述时延是利用增加返回信号的深度来调整的，以提供关于接收的动态聚焦。
形成的图像的质量或分辨率部分地(partly)是分别构成转换器阵列的发射和接收孔径(aperture)的转换器的数量的函数。相应地，为了实现高图像质量，对于二维和三维的成像应用两者都需要大量的转换器。超声转换器通常位于手执转换器探针处，其由软电缆(flexible cable)连接到处理转换器信号并产生超声图像的电子单元。转换器探针可携带超声发射电路和超声接收电路两者。
众所周知，在发射电路中包括高电压组件以驱动单个超声转换器，而低电压、高密度数字逻辑电路则被用来将发射信号提供给高电压驱动。高电压驱动通常工作在约100伏的电压，而低电压逻辑电路在TTL逻辑的情形中具有5伏量级的工作电压。高电压驱动可被制成分立组件或集成电路，而低电压逻辑电路可被制成单独的集成电路或与高电压电路结合在一块单一的芯片上。除了包括高电压驱动和低电压逻辑电路的发射电路以外，转换器头部还可包括低噪声、低电压模拟接收电路。低电压接收电路像发射逻辑电路那样，通常具有5伏量级的工作电压，并且可以是单独的集成电路或与低电压发射逻辑电路一起制成一块集成电路。
为了最大化转换器数量以实现高质量超声图像，希望在尽可能小的体积中集成尽可能多的电路、以缩减电路的大小和复杂度，不论电路是否位于转换器探针还是与转换器探针分离的电子单元中。此外，某些例如甚高频超声成像的应用要求发射电路尽可能地靠近转换器，以免利用长电缆来加载信号。
此外，集成电路必须包括开关，用来将阵列的所选超声转换器在发射期间与相关联的高电压驱动耦合，并在接收期间与相关联的接收器耦合。一种利用集成高电压驱动电路的提议的超声转换器阵列，即所谓的“镶嵌式圆环阵列”。在镶嵌式圆环阵列超声探针中，需要能承受发射时使用的高电压的矩阵和接入开关。同时，由于阵列包含多达40,000个开关，所以低功率操作是重要的考虑因素。此外，必须可能串联地级联许多这种开关。最后，开关应具有独立于附加逻辑而保持其状态的能力，从而简化所需的数字电路，并且还能够使用不同的发射和接收孔径(aperture)。
目前，超声机器使用商业可用的高电压开关集成电路，其一般是以每个器件8个开关为1组而封装的。该技术的代表专利是美国专利No.4,595,847。一般地，这种器件使用背对背集成的高电压DMOS开关。在现有技术中这被公认为是必要的，因为器件中包含有寄生体二极管(parasitic body diode)。[例如，见“Using the Power MOSFET’s Integral Reverse Rectifier(使用功率MOSFET的集成逆整流器)”，Fragale等人著，Proc.PowerCon 7：SeventhNational Solid-State Power Conversion Conference，San Diego，California，(第7届全国固态功率变换大会，加利福尼亚，圣迭戈)，1980年3月。]这种器件的重要特征是在相对于高电压而浮空(floating)栅极控制端子时容忍两信号端子上的高电压的能力。利用电平迁移器(level shifter)可允许开关以这种方式而工作。
与本发明类似的一个应用是驱动液晶显示器(LCD)。LCD要求高电压(100伏)但不要求强电流。一种解决LCD驱动问题的方案由Doutreloigne等人公开于题为“A Versatile Micropower High-High Flat-Panel Display Driver etc.，多用途微功率高电压平板显示驱动等”的文章、以及欧洲出版的专利申请No.1089433。这种器件也使用高电压DMOS开关；然而，它使用动态偏置的电平迁移器。使用动态偏置的电平迁移器的优点在于它不耗散(dissipate)静态功率。控制电压的动态存储的技术是在现有技术中公知的，并很常见于在商业电子学中流行的动态迁移寄存器和动态RAM。特别地，美国专利No.5,212,474公开了一种高电压电平迁移器，其使用电压的动态存储以影响低功率和小型因数器件(small-form factor device)。
在美国专利No.6,288,603中，Zanuccoli等人公开了一种高电压双向开关，其工作方式与Doutreloigne等人公开的开关类似，并具有改善的独立于开关端子处的电源电压工作的能力。这个器件也使用动态电平迁移器，其存储开关FET的栅极上的控制电压。该器件适用于与单个NMOS器件一起工作并达到很大长度以确保其可能性。
在超声转换阵列中需要能承受发射时使用的高电压并消耗低功率的矩阵和接入开关。必须可能串联地级联许多这种开关。而且，在镶嵌式圆环阵列中，需要集成的高电压开关元件、其要尽可能地小，以便适合超声转换器间的紧密间距(pitch)。最后，这些开关应具有独立于附加逻辑而保持其状态的能力，并具有导通电阻受控的变化(variation)。
发明内容
本发明面向高电压开关电路、联合了高电压开关电路的器件和对高电压开关电路进行编程的方法。尽管已公开的实施例适宜用于超声转换器阵列，但此处公开的高电压开关电路不限于超声成像应用。
本发明的一个方面是一种操作具有导通(ON)和截止(OFF)状态并具有寄生栅极电容的开关的方法，所述开关包括一对具有共用栅极端子的DMOS FET，所述DMOS FET的源极彼此连接，而所述DMOS FET的漏极分别连接至所述开关的输入和输出端子，而共用栅极端子连接至编程晶体管的漏极，所述编程晶体管的栅极接收栅极电压，所述编程晶体管的源极接收编程电压，而所述DMOS FET的漏极偏置到偏置电压电平处。所述方法包括以下步骤：(a)从所述编程电压的第1电平过渡(transitioning)到所述编程电压的第2电平，所述编程电压的所述第2电平低于所述编程电压的所述第1电平，并比所述偏置电压电平高出足以导通所述开关的量；和(b)从所述编程晶体管栅极电压的第1电平过渡到所述编程晶体管栅极电压的第2电平，所述编程晶体管栅极电压的第1电平约等于所述编程电压的第1电平，而所述编程晶体管栅极电压的第2电平比所述编程电压的第2电平低出足以导通所述编程晶体管的量，从而所述编程电压的第2电平经由所述编程晶体管而施加于所述开关的所述共用栅极端子。
本发明的另一个方面是一种电路，包括：具有导通和截止状态并具有寄生栅极电容的开关，所述开关包括一对具有共用栅极端子的DMOS FET，所述DMOS FET的源极彼此连接，而所述DMOS FET的漏极分别连接至所述开关的输入和输出端子，并偏置到偏置电压电平；和用来使得所述开关导通和截止的控制电路，所述控制电路包括：编程晶体管，其漏极连接至所述开关的所述共用栅极端子，其源极被连接以接收编程电压，而其栅极被连接以接收编程晶体管栅极电压；第1电路，用来促使从所述编程电压的第1电平到所述编程电压的第2电平的第1过渡，所述编程电压的所述第2电平低于所述编程电压的所述第1电平，并比所述偏置电压电平高出足以导通所述开关的量；和第2电路，用来促使从所述编程晶体管栅极电压的第1电平到所述编程晶体管栅极电压的第2电平的第2过渡，所述编程晶体管栅极电压的所述第1电平约等于所述编程电压的所述第1电平，而所述编程晶体管栅极电压的所述第2电平比所述编程电压的所述第2电平低出足以导通所述编程晶体管的量，从而所述编程电压的所述第2电平经由所述编程晶体管而施加于所述开关的所述共用栅极端子。
本发明的再一个方面是一种电路，包括：具有导通和截止状态并具有寄生栅极电容的开关，所述开关包括一对具有共用栅极端子的DMOS FET，所述DMOS FET的源极彼此连接，而所述DMOS FET的漏极分别连接至所述开关的输入和输出端子；用来使得所述开关导通和截止的控制电路，所述控制电路包括具有输入端子和输出端子的第1电平迁移器，和编程晶体管，其漏极连接至所述开关的所述共用栅极端子，其源极连接至第1端子，所述编程晶体管从这里取出电流，而其栅极被连接以接收由所述第1电平迁移器输出电压所衍生(derive from)的电压；和连接所述开关输出端子和第2端子的电阻。所述开关响应于下列条件而导通：第1栅极控制电压电平施加于所述第1电平迁移器的所述输入端子，而导致所述编程晶体管通过电流，同时第1和第2偏置电压电平分别施加于所述第1和第2端子，以产生使所述开关导通的开关栅-源电压。
本发明的又一个方面是一种器件，包括：具有导通和截止状态并具有寄生栅极电容的开关，所述开关包括一对具有共用栅极端子的DMOS FET，所述DMOS FET的源极彼此连接，而所述DMOS FET的漏极分别连接至所述开关的输入和输出端子，并偏置到偏置电压电平；以及用来使得所述开关导通和截止的控制电路，所述控制电路具有第1和第2控制状态，所述第1和第2控制状态的每个都是施加于所述控制电路的不同端子的编程电压和编程栅极电压。在所述控制电路的第1控制状态中，所述编程电压具有第1电压电平，而所述编程栅极电压具有低于所述第1电压电平的电压电平，这导致所述开关导通。在所述控制电路的第2控制状态中，所述编程电压具有低于所述第1电压电平的第2电压电平，而所述编程栅极电压具有低于所述第2电压电平的电压电平，这导致所述开关截止。
本发明的再一个方面是一种操作高电压开关电路的方法，包括以下步骤：通过将第1编程电压施加于所述高电压开关电路的栅极，从而在第1组工作条件下为所述高电压开关电路对第1导通电阻值进行编程，该第1组工作条件包括对于预定参数的第1值；在第2组工作条件下确定所述参数已从所述第1值变成了第2值；和通过将不同于所述第1编程电压的第2编程电压施加于所述栅极，从而在第2组工作条件下为所述高电压开关电路对第2导通电阻值进行编程。
本发明的又一个方面是一种对高电压开关电路进行编程的方法，包括以下步骤：(a)制造第1和第2高电压开关电路；(b)确定使得所述第1高电压开关电路具有理想导通电阻的第1栅-源电压；(c)确定使得所述第2高电压开关电路具有理想导通电阻的第2栅-源电压，所述第1和第2栅-源电压不相同；(d)对控制电路进行编程，以将第1栅极电压提供给所述第1高电压开关电路，所述第1栅极电压取决于步骤(b)的结果；以及(e)对所述控制电路进行编程，以将第2栅极电压提供给所述第2高电压开关电路，所述第2栅极电压取决于步骤(c)的结果，其中所述第1和第2栅极电压不相同，但在所述第1和第2高电压开关电路的工作期间产生大致相同的导通电阻。
本发明的其它方面将在以下说明和限定。
附图说明
图1是表示美国专利申请序列号第10/248,968公开的高电压开关电路的图。
图2是表示根据本发明一个实施例的高电压开关电路的图。
图3是表示根据本发明另一个实施例的高电压开关电路的图。
图4是表示根据本发明另一个实施例的具有浮空PMOS箝位电路的高电压开关电路的图。
图5是表示根据本发明另一个实施例的具有浮空控制逻辑的高电压开关电路的图。
图6是表示根据图5的实施例的一种变形的具有浮空控制逻辑的高电压开关电路的图。
图7是表示图6所述电路的栅极控制电压VP和VN、编程晶体管栅极电压Vgate(虚线)和编程电压Vdd-CNTL的图线。
图8是更详细地表示编程晶体管栅极电压Vgate(虚线)和编程电压Vdd- CNTL的图线。
图9是用于有选择地驱动一个阵列的超声转换器的高电压开关电路的级联的图。
具体实施方式
作为开始，首先要注意图中所示的接地是简化示意。在这里公开的每个实施例中，接地端子更可能连接至通常称作VSS的负电压。尽管将其最简化地表示为地，而且在某些情形中也确实使用了地，但应明白地仅是一个基准电压，而根据应用也可使用正和负(相对于地)的其它电压。
本发明面向解决上述问题的开关电路。在高电压CMOS加工(process)中可直接集成大量开关，以承受超声发射脉冲电压。栅极电压可以针对每个开关而单独(uniquely)进行编程。本发明提供了低功率操作并允许开关被级联，而不会在开关导通时有显著的泄漏电流。而且本发明提供了具有自己局部存储器的开关，即具有记忆开关状态的能力的开关。此外，本发明提供了足够小而可用于镶嵌式圆环阵列的开关。为说明目的以下将参照附图来说明本发明的各种实施例。
图1表示美国专利申请序列号第10/248,968公开的高电压开关电路。晶体管MD1和MD2是DMOS FET，其背对背连接(源极节点短接在一起)以允许双极型工作。这种连接是必要的，因为存在寄生体二极管(如图所示)，否则就在超声发射脉冲的正或负相位期间提供了从任何器件的漏极到源极的导电路径。
在图1的实施例中，任何时候当MD1和MD2都导通时，电流即流经开关端子S1和S2。为了导通开关，这些器件的栅极电压必须比它们的源极电压超出一个阈值电压。在阈值电压以上，开关导通电阻随着栅极电压相反地变化。由于源极电压将会接近漏极电压(低导通电阻和低电流)，所以源极电压将追踪超声发射脉冲电压。为了使栅-源电压保持恒定，栅极电压还必须追踪发射脉冲电压。这可以通过将源极和栅极从开关控制电路绝缘(isolate)，并参照源极在栅极提供固定电势。如上述，这在超声的现有技术中是使用静态电平迁移器而达到的。在图1所示的实施例中，使用了动态电平迁移器。这个电平迁移器如下工作：
晶体管M4是能够承受其漏极端子和源极端子之间处理最大(processmaximum)(例如100伏)的高电压PMOS晶体管。晶体管M4如所示偏置到在全局(global)开关栅极偏置电压Vg0(通常是5伏)处。为了导通开关，晶体管M4的栅极电压VP从高(5伏)过渡到低(0伏)，使得全局偏置电压Vg0通过晶体管M4而施加至FET MD1和MD2的共用栅极端子。提供二极管D1以防止晶体管M4当DMOS开关栅极电压漂移至Vg0以上时导通。一旦开关栅极电压达到了Vg0，则FET MD1和MD2的寄生栅极电容将保持这个电压。由此，一旦开关栅极电压稳定了，则可使晶体管M4截止以保存电力。在晶体管M4的漏极的泄漏电流将逐渐耗散开关栅极处的偏置电压，但在必要时可对这个电压进行周期性地重编程。开关导通状态被有效地存储在开关栅极电容的这一事实意味着开关具有自己的存储器，这是很有用的，因为不必为此目的而提供额外的状态触发器了。
当处在导通状态时，使用栅极箝位NMOS晶体管M1可截止开关。这是通过使用由晶体管M2、M3、M5和M6构成的电平迁移器向晶体管M1的栅极施加导通电压而完成的。当此晶体管导通时，它迫使开关栅极电压等于开关源极电压，这使得开关MD1和MD2移至它们截止状态。使得这些电压相等的行动有效地耗散了在上述导通操作后遗留在栅极电容上的电荷。一旦释放了电荷，晶体管M1就不必保持导通了。这意味着这个器件的控制电平迁移器电路在开关一旦稳定后即可截止，这可以节省电力。同样，截止状态可被存储更长的时期并在必要时被重编程。
仍然参见图1，电路进一步包括偏置电阻R1，其允许开关的1个端子(即S2)保持在恒定的电势Vtb。这个电压被用来偏置通常会连接在这个端子的超声转换器，并还充当“分流电阻”以迅速地将转换器返回其稳态。电阻R1的添加使得可以级联开关。若没有附加的接地通路，则可能无法可靠地导通绝缘在其它2个截止的开关之间的开关，因为浮空端子并不处于已知电势。由于源极电压未被有效地控制，省略该偏置电阻会造成不可预测的电压遗留在DMOS栅-源端子上。这个电压可能低得不能导通开关，可能因为错误的导通电阻而导通，或可能大到足以损毁器件。
图2表示本发明的一个实施例，其缩小了高电压开关电路制作时的尺寸。只要电路是以一种特殊方式工作，则可去掉二极管D1(见图1)。注意此时晶体管M4相对于Vdd而偏置，而非Vg0。这就去掉了1条额外的全局信号线，因而节省了面积(area)。此外，它允许全部PMOS晶体管(M3、M4、M5和M7)共用同一掺杂势阱(doped well)，这又进一步改善了电路密度。晶体管M7和M8为这个新的偏置方案提供了用于控制电压的电平迁移器。对于图1所示的电路，通常使用Vg0来对2个DMOS FET MD1和MD2的Vgs相对于转换器偏置电压Vtb的导通电压而进行编程。在图2所示的电路中，有2种途径可以毋需Vg0而达到同样效果：1)在编程期间，改变Vtb以使差值Vdd-Vtb等于用于开关导通而被编程的理想Vgs。2)在编程期间，改变Vdd以使差值Vdd-Vtb等于用于开关导通而被编程的理想Vgs。
例如，在Vdd变成导通编程电压电平，从而差值Vdd-Vtb等于被编程的理想Vgs的情况下，Vdd将在2个电压电平间过渡。当驱动超声转换器时，发射脉冲升至高驱动电压，例如40伏。在驱动转换器期间，Vdd必须至少等于驱动电压，即40伏。然而，在相对于转换器偏置电压Vtb而进行开关的编程期间，电压Vdd将下降至低电压电平。为了讨论的目的，假设Vtb是20伏。接着为了导通开关，电压Vdd必须从40伏过渡到一个电平，使得Vdd与Vtb的差值是5～10伏，这取决于开关晶体管导通时的栅-源电压Vgs。此时，Vdd必须从40伏过渡到25～30伏，以使开关导通。
仍然参见图2，指定M4为栅极编程晶体管。这个器件的栅-源电压保持在零伏，直到被用来导通开关。如图2所示，这可以使用同样偏置在Vdd电压的电平迁移器(包括晶体管M7和M8)来做到。为了导通开关，M4必须导通，从而电荷可从Vdd通过晶体管M4而流到晶体管MD1和MD2的栅极。在先前段落中所述的2种编程方法的第2种的情况下，这是通过首先将电压Vdd降至导通编程电压，再接着导通晶体管M4而实现的。为了导通晶体管M4，其栅极电压降至低于其源极电压5伏以下，而此时不论导通编程电压为多少都是5伏以下。这个晶体管M4的栅极电压的降低是由电平迁移器(M7和M8)来实现的。
在开关导通后，电压Vdd必须返回高电压，即在以上所给例中的40伏。这是因为通过开关的信号摆动(swing)被限制在Vdd的高端。于是，为了使高电压脉冲通过开关，Vdd必须大于脉冲期间开关所看见的最大电压。在超声转换器的驱动期间，晶体管M4保持截止。
仍然参见图2，晶体管M7和M8为VP输入控制电压提供了电平迁移器。这个电路使得有可能使用独立于开关栅极电压Vdd的控制电压。例如为了低功率操作，VP可最好在0～3.3伏或0～1.5伏间摆动，而开关栅极控制电压Vdd可根据所用的DMOS FET的类型而设置在25和30伏之间(如上所述)。
“Vdd”端子可以全部是同一个，或者也可以分开：在后一种情形中，PMOS晶体管M3和M5可共用电压Vdd1，而PMOS晶体管M4和M7可共用电压Vdd2，其中Vdd2经历了过渡而Vdd1保持静态。然而，最好是这些晶体管全部共用同一电压Vdd，因为这意味着少布了1条电源线(power line)，并且它们全部在同一势阱(well)中，这就节省了布线面积。
图3表示本发明的另一个实施例，其在图2的电路上有改进。在这里，在图2的电路中的转换器偏置电阻R1被代之以MOSFET MR1。其余电路是一样的。MOSFET MR1是使用控制电压VRC来控制的，该控制电压VRC可以全局地提供给整个阵列，或在阵列的每个超声转换器内局部地控制。这个数量在布线复杂度和局部电路复杂度之间进行权衡。MOSFET MR1被VRC偏置以达到理想的电阻。这个改进的好处在于可以调整偏置电阻的值。例如，由于电阻将会随温度改变，故可提供一种系统：其测量温度，然后调整电阻MOSFET MR1的栅极电压，以便将电阻调节回其最佳值。此外，根据所使用的制作过程，MOSFET MR1可占用更少的制作面积，并因而进一步改善了电路密度。
MOSFET MR1取代了常会处在超声转换器节点和Vtb节点之间的偏置电阻。这个电阻应尽可能地高，从而既不负载(load)发射器也不负载转换器。不幸的是，电阻愈高，就需要愈大的电阻，因而通常有折衷值(在200千欧的量级上)。所以使用MOSFET来提供偏置电阻，电阻好像可以尽量地高，但仍旧会被器件尺寸所限制。
除了上述的基于电阻的偏置方法，还有可能使用级联外部偏置，如美国专利申请序列号第10/248,968中所公开的。如在这早前的专利申请中所公开的，通过以串行方式来导通开关，从而变得有可能通过开关网络来级联偏置电压，从而其不需要用于操作的电阻偏置了。
对图2的电路的一种改进如图4所示。这个电路以与图2中的电路类似的方式而工作，其差别在于箝住DMOS晶体管栅极电压的浮空NMOS晶体管对(M1和M2)被代之以浮空PMOS晶体管。这个差别很重要，因为在某些CMOS加工中，浮空NMOS晶体管不可用，而晶体管为了使电路正确工作必须浮空。这个改动通过减少所需的电平迁移晶体管的数量(即，去掉了图2的电路中的晶体管M3和M5)也在一定程度上简化了电路。
图5表示的电路是图2电路所体现的概念的延伸。在图5的电路中，箝位电路已被完整地去掉了。这个安排的好处在于电路小得多，因为不需要使用箝位晶体管及其相关联的电平迁移器了。仍然需要电平迁移器12和14以便与浮空控制逻辑10通信，然而电平迁移器在大量这种开关中所共用，因此不会在总体电路上构成很大面积。电阻R1可被代之以图3所示的MOSFETMR1。
图5所示电路的工作如下：对开关导通的编程与上述例中图2的电路的工作类似，即电源电压Vdd在编程期间改变，以提供DMOS FET MD1和MD2的栅极间的电压差Vdd-Vtb。然而使开关截止却是以不同方式来实现的。尽管在图2的实施例中，提供了单独的截止电路，相形之下在图5所示的实施例中，导通和截止编程电压(对应于电压Vdd的不同过渡)经由晶体管M4施加于开关的共同栅极(common gates)。在开关截止期间，电压差Vdd-Vtb接近于零。因而需要2个编程周期。在第1周期中，Vdd-Vtb足以使DMOS开关导通(通常是5伏)。在下一周期中，Vdd-Vtb充分地接近零，以使开关截止并准确无误地绝缘。栅极控制电压VP在Vdd-Vtb＝5伏的周期中激活(active)，而栅极控制电压VN则在Vdd-Vtb＝0伏的周期中激活。
因此，在图5所示的实施例中，电压Vdd将在3个电压电平之间过渡。当驱动超声转换器时，发射脉冲升至高驱动电压，例如40伏。在驱动转换器期间，Vdd至少必须等于驱动电压，即40伏。然而，在相对于转换器偏置电压Vtb而进行开关的编程期间，电压Vdd将下降至低电压电平。为了讨论的目的，假设Vtb是20伏。接着为了导通开关，电压Vdd必须从40伏过渡到一个电平，而使Vdd与Vtb的差值是在5～10伏之间，这取决于开关晶体管导通时的栅-源电压Vgs。在这种情况下，Vdd必须从40伏过渡到25～30伏，以使开关导通。为了使开关截止，Vdd必须尽可能地接近Vtb，例如，Vdd必须从40伏过渡到尽可能地接近20伏。
仍然参见图5，晶体管M4的栅-源电压保持在零伏特，直到对开关进行编程导通。这是通过首先将电压Vdd降至导通编程电压，然后导通晶体管M4而实现的。为了导通晶体管M4，其栅极电压降至比其源极电压低约5伏，而这种情况下不论导通编程电压为多少都是低5伏。晶体管M4的栅极电压的降低是通过激活栅极控制电压VP来实现的。
在导通开关后，电压Vdd必须返回高电压，即在以上例中给出的40伏，其原因已在前面参见图2说明了。
为了使开关截止，电压Vdd必须从高电压(例如40伏)过渡到截止编程电压(例如20伏)。一般地说，Vdd必须尽可能地接近Vtb。为了保持晶体管M4导通，其栅极电压必须降至比其新的源极电压(即截止编程电压Vdd)低约5伏以下。晶体管M4的栅极电压的降低是通过激活栅极控制电压VN来实现的。
图1～5所示的全部电路都具有以下共同优点：1)低功耗，因为没有将器件保持在导通或截止状态上的静态电流耗散；仅在从一种状态过渡到下一状态期间才耗散功率；2)状态存储器，因为开关状态被有效地存储于开关栅极电容；以及3)可级联的开关，因为缺乏导通状态中的静态偏置电流和电压降。再者，在图2～5中描绘的电路与图1所示的电路比较具有缩小的尺寸，即改进的电路密度。特别地，因为图5所示的实施例只有1个晶体管，而电平迁移器是多个开关共同的(common to)，所以电路尺寸与图1～4中描绘的电路相比较缩小了。此外，在图3的实施例中，偏置MOSFET代替了转换器偏置电阻，所以由于可控的偏置电阻而提供了改进的灵活性。
电平迁移器也可以不放置在控制逻辑前方(如图5所示)，而代替它们的是针对每个开关放置在控制逻辑和编程晶体管M4之间的单个电平迁移器。在后一种情况下，控制逻辑是不浮空的。这会需要在每个开关单元(cell)中都要有电平迁移器，但它也是实施本发明的一种可行途径。
在图5所示的电路中，全局偏置电压(此处称作“编程电压”)不是静态的，而是在编程周期内改变的。然而，还可能改变置于开关FET栅极上的最终编程电压，以便对各个开关的不同导通电阻进行编程。这可以通过细心地选择在使开关导通的那部分编程周期期间所假设的、并且其设置了开关FET的栅-源电压的编程电压的电平来做到。所以尽管编程周期本身在各开关间大致保持不变，但实际编程的栅-源电压将会根据预定并存储在阵列外部的编程电路中的模式而随开关而各异。这样一来，编程电压随各开关而改变，以便提供导通状态的DMOS FET上的不同电压而改变电阻。在编程周期内，全局偏置电压还经历更多的变化，这取决于是否涉及开关导通或开关截止编程周期，但一旦完成编程后总是返回最高电压(例如40伏或100伏)，以允许高电压脉冲正确地通过或阻断。
图5的电路的1个特征是编程晶体管M4的源极与其主体(body)短接。这是个有用的特征，因为它有助于防止闭锁(latch-up)，这是CMOS电路中的隐忧(concern)。它还消除了对布1条通过电路的附加电压线以偏置器件的主体端子的需要。
以上连接也通过提供穿经编程晶体管的寄生漏极体二极管的放电路径，从而导致被编程导通的开关被截止编程脉冲所复位。这个效应意味着当对开关单元的阵列进行编程时，不可能有选择地使某些单元编程截止而保留其余的导通：全部单元都将被自动复位，因为编程脉冲是被全部单元并列地看见的。这个特征当全部单元在每次编程周期出现时被重新编程时不成问题(nota issue)，在具有局部数字存储器以保持开关状态的阵列中就是这种情形。然而，当缺乏局部数字存储器时，允许截止编程周期是很有用的，在截止编程周期中，导通的开关不受影响。
图6是带有改进的截止状态编程的高电压开关的示意图。图6的电路提供了图5的电路的轻微改变，使之有可能仅对被选择的开关编程截止。通过将主体端子(body terminal)与编程晶体管M4的源极断开，再将其接至单独的偏置电压Vdd-BIAS，就消除了在截止编程周期期间DMOS FET放电的路径。Vdd-BIAS通常恒定在编程晶体管M4的源极所看见的最高电压处(例如100伏)。与编程电压Vdd-CNTL将从此高电压过渡到更低的编程电压(例如25伏导通，20伏截止)不同，Vdd-BIAS则保持在高电压处，以便持续反向偏置编程晶体管的寄生漏极二极管，从而防止其对DMOS FET的栅极放电。
另一条可使DMOS FET放电的路径是若编程FET M4本身不小心导通。若M4的栅极电压保持在低于DMOS FET的栅极电压的电势处，则可能出现这种情况。在图6的电路中，若浮空控制逻辑10相对于编程电压Vdd-CNTL偏置，而没有附加电路来防止异常条件的出现，则可能出现这种情况。这种情况可通过细心地选择下述编程电压来防止。
图7表示编程周期的典型顺序，它示范了图6的实施例是如何工作的。虚线代表在编程晶体管M4的栅极处看见的电压，而实线代表在编程晶体管的源极处看见的电压，该编程电压称作Vdd-CNTL。在这个例子中，假设DMOS FET的漏极(因此还有源极)连接被偏置在20伏。因此通过相对于该20伏的转换器偏置电压(Vtb)改变DMOS FET的栅极电压，而实现开关的导通和截止。控制信号VP和VN是以地为基准的TTL或CMOS电平。这些电平被上移至浮空控制逻辑10的电平，浮空控制逻辑10使用这些信号连同全局编程周期信号(未图示)设置该编程晶体管的正确栅极电压(Vgate)。
该顺序始于第1周期，其使开关截止。这是通过驱动DMOS栅极电压使之与其漏/源极电压相同(即20伏)而实现的。该电压是这样施加的：即通过将编程晶体管M4源极带到20伏，同时将其栅极偏置在低于编程电压(即15伏)5伏，而将电压施加通过编程晶体管M4以使之导通。注意在每个周期之后，编程电压和编程晶体管栅极电压都返回系统高电压(在此例中是40伏)。这很重要，因为若没有这个特征，则开关将不能正确地通过或阻断高电压发射脉冲。
第2周期使DMOS FET导通。这次所需的编程电压是25伏，而编程晶体管的栅极保持在20伏，以便再次导通编程晶体管，从而编程电压可通过开关FET的栅极。
在第3周期中，开关再次截止以准备第4周期。第4周期表示这种情形：其中，即使编程电压指示应导通开关，该开关也保持截止。这个周期很重要，因为在开关阵列中可能会出现在给定编程周期并不是全部开关都需要导通的情况。因为编程电压总线(Vdd-CNTL)是阵列中全部开关共同的，每个开关在导通编程周期内都将看见导通电压。那些必须保持截止的开关将通过使这些器件的栅极被偏置在与导通电压相同的电压(这里是25伏)上而使其编程FET截止。
在第5周期中，开关再度导通以准备第6周期。第6周期表示这种情形：其中，即使编程电压指示应使开关截止，该开关也保持导通。同样，这种情况很重要，因为在阵列中可能会有许多开关需要保持导通，同时又要使其它一些开关截止。
第6周期的一个重要特征是：编程晶体管栅极电压实际上比编程电压高5伏。这样做是为了防止编程晶体管从DMOS FET(图6中的MD1和MD2)流失电荷。通常地，编程晶体管栅极电压可与编程电压相同，以维持导通状态(像在第4周期中维持截止状态的情形那样)。然而，由于DMOS FET处在导通状态并因此在它们的栅极上有25伏电压，所以将编程电压(20伏)施加于编程FET的栅极会导致这个器件的栅-漏接点(junction)导通。这又继而允许电荷从DMOS FET栅极流失，从而当开关本想保持导通时却使其截止了。
重要的是Vdd-CNTL-Vgate决不大于MOSFET栅极的击穿电压。这可以使用图8所描绘的脉冲波形来实现。这里Vgate紧跟Vdd-CNTL，除了在中部的下降。这个中部的偏离正是编程晶体管栅极实际被编程的地方。实际上，下降脉冲的宽度可等于Vdd-CNTL脉冲的宽度(但不大于)，只要在任何点处Vdd-CNTL-Vgate都不大于击穿栅极的栅极电压(在高电压CMOS晶体管中通常是5～10伏)。
应当意识到图7的编程顺序就周期1先于周期2等而言不是必需的事件次序。一般地，周期1、周期2、周期4和周期6是唯一而且独立的。这些周期能够而且也将以任何次序出现，或者在发射前、发射后接收期间、甚至在某些情形中可以在发射期间(在其它通道中)。对于图7中的不同开关周期，本发明不限于特定次序的操作。
根据一种操作模式，阵列中的全部开关通过使用截止周期(图7中的周期1)对它们全部进行编程而复位。然后使用导通周期(图7中的周期2)，编程电路只导通那些需要被导通的开关。
图2～6所示的任何电路都可用作开关级联的一部分。图9所示的示例级联包括3个串行联接的开关X1、X2和X3，但是也应理解以所示方式还可级联3个以上的开关。开关X1至X3的状态是分别受开关控制电路C1至C3控制。为了这个例子的目的，每个控制电路可按以上参见图7所述的方式来操作。
有数字电路(未示出)可以控制上述每个电路中的VP和VN。在一个实施例中，这个数字电路具有开关状态的1局部存储器。外部控制系统(图9中的编程电路12)使用一个或多个数据(DATA)线18来对全部开关存储器进行编程，使之处于导通、截止或无变化(ON，OFF or NO_CHANGE)状态。接着使用全局选择线14(见图9)将状态施加到实际的开关控制电路。所以VP和VN均为零，直到激活(actuate)了选择线。在这个状态中开关本身保持其上一个状态。当激活了全局选择线14时，所存储的开关状态通过升高VN(使开关截止)、降低VP(使开关导通)或VP和VN都降低(开关状态不变)而传送到开关本身。图9中每个开关X1～X3的全局开关栅极编程电压端子连接至总线16。总线16携带上述编程电压Vdd-CNTL。
全局选择线14与全局开关栅极编程电压总线16结合，允许独立地对每个开关X1～X3的导通电压进行编程。更具体地，每个开关可由自己唯一的栅极导通电压来编程，该栅极导通电压可被用来调整阵列中全部开关的开关导通电阻，以纠正由于加工(processing)造成的变动。如这里所使用的，术语“导通电阻”的意思是指在器件导通时MOSFET的漏极和源极之间的电阻。这个电阻的值决定于栅-源电压，以及在制造中的许多加工参数。由于加工参数会随在晶片上的位置而变化(vary across the wafer)，所以导通电阻很可能随开关而不同，这取决于芯片来自于晶片上的何处。这种加工变动可以通过改变MOSFET的栅极上的电压来纠正。通过编程不同的栅极电压，可以编程不同的导通电阻。这种技术可被用来纠正器件特性的变动，以及为其它应用编程受控的导通电阻值。
在阵列中，导通电阻能够通过使用图7的编程波形、通过改变在导通周期期间施加到各个开关的栅极电压，来控制导通电阻。首先全部开关控制电路都取消选定(即，使用全局选择线14迫使全部电路中的VN和VP降低)，然后将第1开关的栅极电压施加于全局栅极电压总线16。接收到此电压的(第1)开关接着被“编程”至导通状态(即，开关被激活从而其电阻从兆欧姆范围降至几百欧姆，并且电流开始在器件的源极和漏极间流过)。一旦电压稳定了，则编程电路12截止。然后第2开关的栅极电压被施加于全局栅极电压总线16。将接收到此电压的(第2)开关接着被编程导通。这个顺序可被重复，直到阵列中的每个开关接收到其合适的导通电压。而且，具有相似的导通电压的开关组可以通过在将组中每个开关导通之前不改变全局栅极电压来同时偏置。最后，在阵列中分离的编程电压总线16可用于每行开关以增加编程速度。
仍然参见图9，发射/接收(T/R)开关20处在其发射开关状态且开关X1导通时，第1超声转换器U1在可由超声驱动10驱动；在T/R开关20处在其发射开关状态且开关X1和X2都导通时，第2超声转换器U2可由超声驱动10驱动；在T/R开关20处在其发射开关状态且开关X1、X2和X3全部导通时，第3超声转换器U3可由超声驱动10驱动。在这种情况下，假设没有偏置电阻，为了在编程期间提供DC路径，必须遵循导通顺序。例如，给定3个开关：X1、X2和X3从左到右级联，且开关X1连接至超声驱动，则首先开关X1必须导通。这将使X1和X2的共用端子通过X1连接至超声驱动。下一步，可导通X2，这也将使X2和X3的共用端子连接至该驱动。最终，可导通X3。在接收模式中，由各个超声转换器分别检测到的返回信号经由各个开关并经由切换至其接收开关状态的T/R开关20而被接收器22所接收。
在对开关进行编程以纠正加工差异前，必须执行校准。依所需的电平精度，可对1个或2个代表性的开关(例如开关阵列两端处的开关)进行校准，在后一种情形中，使用平均值。校准也可做1次(例如在制造时)再在操作中使用。还可使用更复杂的算法，其是一些或全部开关组的函数。这可能包括直方图、中值函数、统计过程等等，其可很好地确定校准的代表性指数。校准也可在操作期间反复地进行，以纠正参数因温度差异而造成的迁移。进而，在某些应用中还可由系统来调整开关电阻，以改进特定应用中的延迟和/或衰减。
尽管本发明是参照优选实施例而描述的，但本领域的技术人员应当理解，可做出各种改变并以等价物来替换其中元件，而不脱离本发明的范围。此外，可做出各种修改以使本发明的主旨适应特定情况，而不脱离本发明的根本范围。因此为了使本发明不限于作为实现本发明而考虑的最佳方式而公开的特定实施例，而是使本发明包括落入所附权利要求范围内的所有实施例。
Claims (10)
1. 一种高电压开关电路，包括：
具有导通和截止状态并具有寄生栅极电容的开关，所述开关包括一对具有共用栅极端子的DMOS FET(MD1和MD2)，所述DMOS FET的源极彼此连接，而所述DMOS FET的漏极分别连接至所述开关的输入和输出端子(S1和S2)，并被偏置为偏置电压电平；和
用来使所述开关导通和截止的控制电路，所述控制电路包括：
编程晶体管(M4)，其漏极连接至所述开关的所述共用栅极端子，其源极被连接用来接收编程电压，而其栅极被连接用来接收编程晶体管栅极电压；
第1部件(M8)，用于促使从所述编程电压的第1电平到所述编程电压的第2电平的第1过渡，所述编程电压的所述第2电平低于所述编程电压的所述第1电平，并比所述偏置电压电平高出足以导通所述开关的量；和
第2部件(M7)，用于促使从所述编程晶体管栅极电压的第1电平到所述编程晶体管栅极电压的第2电平的第2过渡，所述编程晶体管栅极电压的所述第1电平约等于所述编程电压的所述第1电平，而所述编程晶体管栅极电压的所述第2电平比所述编程电压的所述第2电平低出足以导通所述编程晶体管的量，从而所述编程电压的所述第2电平经由所述编程晶体管被施加到所述开关的所述共用栅极端子。
2. 根据权利要求1所述的电路，其中所述第2部件包括浮空控制逻辑(10)。
3. 根据权利要求1所述的电路，其中所述第2部件包括电平迁移器(12，14)。
4. 根据权利要求1所述的电路，其中在所述第2过渡后，所述第1部件促使从所述编程电压的所述第2电平回到所述编程电压的所述第1电平的第3过渡，而所述第2部件促使从所述编程晶体管栅极电压的第2电平回到所述编程晶体管栅极电压的所述第1电平的第4过渡。
5. 根据权利要求4所述的电路，进一步包括耦合到所述开关的所述输入端子的驱动电路(10)，和耦合到所述开关的所述输出端子的超声转换器，当所述开关和所述驱动电路都导通时所述超声转换器由所述驱动电路驱动。
6. 根据权利要求5所述的电路，进一步包括耦合到所述开关的所述输入端子的接收器(22)，和耦合到所述开关的所述输出端子的超声转换器，当所述开关和所述接收器都导通时所述超声转换器被耦合到所述接收器。
7. 根据权利要求4所述的电路，其中所述第1部件促使从所述编程电压的所述第1电平到所述编程电压的第3电平的第5过渡，所述编程电压的第3电平低于所述编程电压的所述第2电平并足够接近所述偏置电压电平以使所述开关截止；而所述第2部件促使从所述编程晶体管栅极电压的第1电平到所述编程晶体管栅极电压的第3电平的第6过渡，所述编程晶体管栅极电压的第3电平比所述编程电压的所述第3电平低出足以导通所述编程晶体管的量，从而所述编程电压的所述第3电平经由所述编程晶体管被施加到所述开关的所述共用栅极端子。
8. 根据权利要求7所述的电路，其中在所述第6过渡后，所述第1部件促使从所述编程电压的所述第3电平回到所述编程电压的所述第1电平的第7过渡，而所述第2部件促使从所述编程晶体管栅极电压的所述第3电平回到所述编程晶体管栅极电压的所述第1电平的第8过渡，并在所述第8过渡后，所述第1部件促使从所述编程电压的所述第1电平回到所述编程电压的所述第2电平的第9过渡，而所述第2部件促使从所述编程晶体管栅极电压的所述第1电平到所述编程晶体管栅极电压的第4电平的第10过渡，所述编程晶体管栅极电压的第4电平足够接近所述编程电压的所述第2电平以使所述编程晶体管截止。
9. 根据权利要求1所述的电路，进一步包括用来使所述开关截止的晶体管，其漏极连接至所述开关的所述共用栅极端子，而其源极连接至所述开关的所述连接的源极。
10. 根据权利要求1所述的电路，进一步包括：
多个超声转换器(U1～U3)；
驱动电路(10)；
接收器(22)；和
连接至所述多个超声转换器的多个高电压开关电路(X1～X3)，其中每个所述开关电路分别包括根据权利要求1所述的开关，而所述驱动电路或所述接收器经由1个或多个所述开关耦合到所述超声转换器的任何1个。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/605,093 | 2003-09-08 | ||
| US10/605,093 US6759888B1 (en) | 2003-03-06 | 2003-09-08 | Method and apparatus for high-voltage switching of ultrasound transducer array |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1595801A CN1595801A (zh) | 2005-03-16 |
| CN100411304C true CN100411304C (zh) | 2008-08-13 |
Family
ID=34225862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100637478A Expired - Fee Related CN100411304C (zh) | 2003-09-08 | 2004-07-07 | 用于超声转换器阵列的高电压开关的方法和装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP4754193B2 (zh) |
| CN (1) | CN100411304C (zh) |
| DE (1) | DE102004033254B4 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103229418A (zh) * | 2010-12-23 | 2013-07-31 | 意法半导体股份有限公司 | 尤其用于针对超声应用的传输通道的低压隔离开关 |
| CN107786283A (zh) * | 2016-08-30 | 2018-03-09 | 通用电气公司 | 发射和接收装置及超声系统 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7280435B2 (en) * | 2003-03-06 | 2007-10-09 | General Electric Company | Switching circuitry for reconfigurable arrays of sensor elements |
| EP1949856B1 (en) * | 2005-11-11 | 2014-08-06 | Hitachi Medical Corporation | Ultrasonic probe and ultrasonographic device |
| DE102008040674A1 (de) * | 2007-09-10 | 2009-03-12 | Robert Bosch Gmbh | Schaltung und Verfahren zum Schalten von Wechselspannungen |
| CN102187250B (zh) * | 2008-10-20 | 2013-12-04 | 皇家飞利浦电子股份有限公司 | 具有高压换能器的低压超声系统 |
| WO2011079879A1 (en) | 2009-12-30 | 2011-07-07 | Stmicroelectronics S.R.L. | Low voltage isolation switch, in particular for a transmission channel for ultrasound applications |
| JP5558858B2 (ja) * | 2010-02-15 | 2014-07-23 | 株式会社東芝 | 超音波プローブ |
| US8710541B2 (en) * | 2012-03-20 | 2014-04-29 | Analog Devices, Inc. | Bi-directional switch using series connected N-type MOS devices in parallel with series connected P-type MOS devices |
| CN103296022B (zh) * | 2012-12-21 | 2016-04-20 | 上海中航光电子有限公司 | 显示面板的开关电路及显示面板 |
| WO2015189982A1 (ja) * | 2014-06-13 | 2015-12-17 | 株式会社日立製作所 | スイッチ回路およびこれを用いた超音波探触子ならびに超音波診断装置 |
| CN105811946B (zh) | 2014-12-31 | 2019-01-15 | 微芯片科技公司 | 在不利用高电压电源情况下传输高电压信号的模拟开关 |
| CN106571798A (zh) * | 2015-10-08 | 2017-04-19 | 微芯片科技公司 | 优化的cmos模拟开关 |
| WO2018024834A1 (en) * | 2016-08-04 | 2018-02-08 | Koninklijke Philips N.V. | Ultrasound system front-end circuit for a 128-element array probe |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4595847A (en) * | 1983-10-20 | 1986-06-17 | Telmos, Inc. | Bi-directional high voltage analog switch having source to source connected field effect transistors |
| CN1264508A (zh) * | 1997-07-16 | 2000-08-23 | 艾利森电话股份有限公司 | 电子模拟开关 |
| JP2000353944A (ja) * | 1999-06-10 | 2000-12-19 | Denso Corp | スイッチ回路および多値電圧出力回路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62240032A (ja) * | 1986-04-10 | 1987-10-20 | 株式会社東芝 | 超音波診断装置 |
| JPH0210763A (ja) * | 1988-06-28 | 1990-01-16 | Nec Corp | 半導体集積回路 |
| US5212474A (en) * | 1990-05-07 | 1993-05-18 | U.S. Philips Corporation | Quasi-static level shifter |
| JPH0456511A (ja) * | 1990-06-26 | 1992-02-24 | Yokogawa Electric Corp | スイッチ回路 |
| JP3039174B2 (ja) * | 1993-01-07 | 2000-05-08 | 日本電気株式会社 | スイッチ回路 |
| JPH11215835A (ja) * | 1998-01-26 | 1999-08-06 | Kumamoto Prefecture | 電力用非接地半導体スイッチの駆動回路 |
| ATE378734T1 (de) * | 1999-09-30 | 2007-11-15 | Imec Inter Uni Micro Electr | Verfahren und vorrichtung zur pegelverschiebung |
| US6288603B1 (en) * | 2000-06-16 | 2001-09-11 | Stmicroelectronics S.R.L. | High-voltage bidirectional switch made using high-voltage MOS transistors |
| US6509781B2 (en) * | 2001-03-20 | 2003-01-21 | Koninklijke Philips Electronics N.V. | Circuit and method for controlling a dynamic, bi-directional high voltage analog switch |
| US6836159B2 (en) * | 2003-03-06 | 2004-12-28 | General Electric Company | Integrated high-voltage switching circuit for ultrasound transducer array |
-
2004
- 2004-07-07 CN CNB2004100637478A patent/CN100411304C/zh not_active Expired - Fee Related
- 2004-07-07 JP JP2004200350A patent/JP4754193B2/ja not_active Expired - Fee Related
- 2004-07-08 DE DE102004033254.1A patent/DE102004033254B4/de not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4595847A (en) * | 1983-10-20 | 1986-06-17 | Telmos, Inc. | Bi-directional high voltage analog switch having source to source connected field effect transistors |
| CN1264508A (zh) * | 1997-07-16 | 2000-08-23 | 艾利森电话股份有限公司 | 电子模拟开关 |
| JP2000353944A (ja) * | 1999-06-10 | 2000-12-19 | Denso Corp | スイッチ回路および多値電圧出力回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103229418A (zh) * | 2010-12-23 | 2013-07-31 | 意法半导体股份有限公司 | 尤其用于针对超声应用的传输通道的低压隔离开关 |
| CN103229418B (zh) * | 2010-12-23 | 2016-05-25 | 意法半导体股份有限公司 | 尤其用于针对超声应用的传输通道的低压隔离开关 |
| CN107786283A (zh) * | 2016-08-30 | 2018-03-09 | 通用电气公司 | 发射和接收装置及超声系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005081140A (ja) | 2005-03-31 |
| DE102004033254A1 (de) | 2005-03-31 |
| DE102004033254B4 (de) | 2014-02-20 |
| JP4754193B2 (ja) | 2011-08-24 |
| CN1595801A (zh) | 2005-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6759888B1 (en) | Method and apparatus for high-voltage switching of ultrasound transducer array | |
| CN100411304C (zh) | 用于超声转换器阵列的高电压开关的方法和装置 | |
| JP4359038B2 (ja) | レベル・シフタを内蔵したシフト・レジスタ | |
| JP4034362B2 (ja) | 液晶ディスプレイ用のセレクト・ライン・スキャナとして使用されるシフト・レジスタ | |
| EP0943146B1 (en) | Bi-directional shift register | |
| KR100574363B1 (ko) | 레벨 쉬프터를 내장한 쉬프트 레지스터 | |
| US7314445B2 (en) | Integrated low-voltage transmit/receive switch for ultrasound imaging system | |
| KR100490623B1 (ko) | 버퍼 회로 및 이를 이용한 액티브 매트릭스 표시 장치 | |
| US20050212746A1 (en) | Shift register that suppresses operation failure due to transistor threshold variations, and liquid crystal driving circuit including the shift register | |
| JP2006122659A (ja) | モザイクセンサ配列走査の制御方法及びデバイス | |
| GB2343067A (en) | A shift register for driving an LCD pixel row | |
| JPH07130193A (ja) | バッファ回路及びこれを用いた液晶ディスプレイ装置 | |
| KR101227342B1 (ko) | 반도체집적회로 및 액정표시 구동용 반도체집적회로 | |
| US11921240B2 (en) | Symmetric receiver switch for ultrasound devices | |
| CN101997537A (zh) | 电平移位输出电路和使用其的等离子体显示设备 | |
| KR20030051209A (ko) | 레벨 쉬프터를 갖는 쉬프트 레지스터 | |
| US6291857B1 (en) | Semiconductor device of SOI structure with floating body region | |
| US6943786B1 (en) | Dual voltage switch with programmable asymmetric transfer rate | |
| EP0834857A1 (en) | Column driver for a display panel | |
| JP3836150B2 (ja) | マルチプレクサ回路 | |
| US4488061A (en) | Drive circuit | |
| KR100835518B1 (ko) | 레벨 쉬프트 회로 | |
| KR100415618B1 (ko) | 쉬프트 레지스터 | |
| JPH11150452A (ja) | レベル変換回路および液晶表示装置 | |
| KR100600087B1 (ko) | 레벨 쉬프터와 그를 내장한 쉬프트 레지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080813 Termination date: 20140707 |
|
| EXPY | Termination of patent right or utility model |