DE102008040674A1

DE102008040674A1 - Schaltung und Verfahren zum Schalten von Wechselspannungen

Info

Publication number: DE102008040674A1
Application number: DE102008040674A
Authority: DE
Inventors: Roland Mueller; Gerhard Hueftle; Bernhard Opitz; Michael Horstbrink; Tobias Lang; Sami Radwan; Bernd Kuenzl; Roland Wanja
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 2007-09-10
Filing date: 2008-07-24
Publication date: 2009-03-12
Also published as: WO2009033888A1

Abstract

Es wird eine Schaltungsanordnung zum Schalten mindestens einer mit Wechselspannung (AC) zu betreibenden Last (L1) mit zwei antiseriell geschaltenen Feldeffekttransistoren (M1, M2) beschrieben, wobei die Source (S₁, S₂)-Anschlüsse der beiden Feldeffekttransistoren miteinander verbunden sind. Um Wechselspannungs-Leistungssignale gegenüber Masse-Potential schnell und verlustarm zu schalten, sind die Gate (G₁, G₂)-Anschlüsse der Feldeffekttransistoren (M1, M2) elektrisch leitend miteinander verbunden und liegt ein elektrischer Schalter zwischen den Gate (G₁, G₂)-Anschlüssen und einer Versorgungs-Spannung (V1). Durch den Einsatz eines dritten Feldeffekttransistors M5 kann die Abschaltung der Last optimiert werden.

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Schalten mindestens einer mit Wechselspannung zu betreibenden Last mit zwei antiseriell geschalteten Feldeffekttransistoren, wobei die Source-Anschlüsse der beiden Feldeffekttransistoren miteinander verbunden sind. Ferner bezieht sich die Erfindung auf eine Messvorrichtung, insbesondere zum Messen von Massen- oder Volumenströmen mittels mindestens zweier als Last angeschlossener Ultraschallwandler mit parallel dazu angeschlossenen Schaltungsanordnungen. Die Erfindung bezieht sich auch auf Verfahren zum Schalten mindestens einer mit Wechselspannung zu betreibenden Last, bei dem eine Wechselspannung mittels zweier antiseriell geschalteter Feldeffekttransistoren mittels einer Gleichspannungs-Ansteuerung geschaltet wird.
Es ist bekannt Wechselspannungssignale in elektronischen Schaltungen einzusetzen. Sie lassen sich beispielsweise mit Triac-Bauelementen schalten, wobei jedoch auch an einem durchgeschalteten Triac immer mindestens eine sogenannte Haltespannung abfällt.
Eine andere Möglichkeit besteht darin, zwei Feldeffekttransistoren, wie zum Beispiel sogenannte MOSFETs, so zu verschalten, dass sie eine Wechselspannung sperren können. Dies ist eine Grundvoraussetzung für einen Wechselspannungsschalter. Die Ansteuerung der beiden Gate-Anschlüsse dieser FETs erfordert ein Potential, das im gesamten Bereich der Wechselspannung liegt, d. h. insbesondere negativ in Bezug auf Massepotential sein kann. Eine entsprechende Ansteuerung ausgehend von typischen Logik- Pegeln erfolgt bei MOSFETs gemäß dem Stand der Technik mittels optischer Potentialtrennung. Solche photovoltaische Relais mit MOSFETs mit galvanischer elektrischer Trennung zur Ansteuerung sind als Wechsel- und Gleichspannungsschalter, beispielsweise von der Firma International Rectifier, kommerziell verfügbar. Die optische Potentialtrennung hat bezüglich der Schaltereigenschaften auch Nachteile, wie beispielsweise einen begrenzten Steuerstrom und eine begrenzte Schaltzeit, sowie einen aufwendigen und kostenintensiven Aufbau.
Aus der DE 197 35 543 A1 ist für eine Gleichspannung eine Schaltungsanordnung mit mindestens zwei seriell geschalteten, jeweils über eine Logikschaltung ansteuerbaren MOSFET-Endstufen zum Schalten von Lasten aufgrund eines Einschaltsignals bekannt geworden.
Es ist Aufgabe der Erfindung eine elektronische Schaltungsanordnung, eine Messvorrichtung und ein Verfahren der Eingangs genannten Art derart weiterzubilden, mit der sich Wechselspannungs-Leistungssignale gegenüber Masse-Potiential schnell und verlustarm schalten lassen.
Erfindungsgemäß wird die Aufgabe durch den Gegenstand der Patentansprüche 1 und 13 gelöst. Vorteilhafte Weiterbildungen ergeben sich aus den abhängigen Ansprüchen.
Ein Erfindungsgedanke ist, mit einer kleinen kostengünstigen Schaltung ein typisches Signal von Logik-Pegeln von einer logischen Schaltung so umzuformen, dass mittels zweier handelsüblicher Feldeffekttransistoren eine Wechselspannung geschaltet wird. Die Aufgabe wird dadurch gelöst, dass die Gate-Anschlüsse der Feldeffekttransistoren elektrisch leitend direkt miteinander verbunden sind und ein elektrischer Schalter zwischen den Gate-Anschlüssen und einer Versorgungs-Spannung direkt anliegt. Somit können kostengünstig höhere und direkt definierbare elektrische Signale an den Gate-Anschlüssen zum Schalten eingesetzt werden. Die Schaltgeschwindigkeit ist deutlich schneller als ein optisches Relais, der Durchlasswiderstand ist geringer, die Kosten sind gegenüber einem photovoltaischen Re stand ist geringer, die Kosten sind gegenüber einem photovoltaischen Relais reduziert, da direkt mit einem Logik-Pegel geschaltet wird. Einer Fotozelle mit einer Leuchtdiode bedarf es im Gegensatz zum Stand der Technik nicht.
Das erfindungsgemäße Verfahren löst die Aufgabe dadurch, dass die Wechselspannung mit einem elektrisch mit den Gate-Anschlüssen der beiden Feldeffekttransistoren verbundenen Schalter geschaltet wird. Es besteht somit eine galvanische Verbindung zu den Gates im Gegensatz zu einer galvanischen Trennung in einem photovoltaischen Relais gemäß dem Stand der Technik. Die Schaltgeschwindigkeit ist somit deutlich erhöht und der Steuerstrom direkt einstellbar. Der Aufbau der Schaltung und das Verfahren sind einfach und kostengünstig. Der Bauraum ist gegenüber optisch ansteuerbaren MOSFETs deutlich reduziert.
Der Schalter an den Gate-Anschlüssen kann ein beliebiger mechanischer, elektrischer oder elektronischer Schalter sein. Vorteilhafterweise ist der Schalter an den Gate-Anschlüssen ein Bipolar- oder Feldeffekttransistor, der vorzugsweise von einer Logik-Schaltung gesteuert wird, insbesondere mit einem CMOS-kompatiblen Signal. Ein Bipolar-Transistor ist ein besonders preiswertes elektronisches Bauteil, das von einer elektronischen Logik-Schaltung steuerbar ist. Um eine kostengünstige Massenproduktion realisieren zu können, generiert die Logik-Schaltung ein CMOS-kompatibles Signal. Das CMOS-Signal beträgt vorzugsweise 5 Volt oder 3,3 Volt.
Um die Gates an den Feldeffekttransistoren zu entladen, verbindet mindestens ein Bauelement die Gate- und Source-Anschlüsse der beiden Feldeffekttransistoren, vorteilhafterweise ein Widerstand. Dieses Bauelement erzeugt einen Entladestrom zwischen Gate und Source, so dass die Gate-Source-Spannung null wird, sofern keine Aufladung erfolgt. Diese Aufladung kann über den Schalter an den Gate-Anschlüssen erfolgen. In einer besonderen Ausführungsform kann zwischen den Gate und/oder den Source-Anschlüssen mindestens ein Widerstand geschaltet sein, z. B. als Shunt- Widerstand zur Messung des geschalteten Stroms.
Mindestens ein zwischen den Gate- und Source-Anschlüssen geschalteter Kondensator verhindert Störungen durch kapazitive Einkopplungen an den beiden Gates der Feldeffekttransistoren. Die Notwendigkeit eines als Puffer dienenden Kondensators ist dabei abhängig vom Verlauf der Wechselspannung, der Auslegung des Entlade-Widerstand sowie der Wahl der Feldeffekttransistoren.
Alternativ zu einem zwischen den Gate- und Source-Anschlüssen geschalteten Kondensator, also um einen Kondensator und damit ein Bauteil einzusparen, sind die Feldeffekttransistoren mit einem großen Verhältnis von Gate-Source-Kapazität zu Gate-Drain-Kapazität, vorzugsweise größer 5, besonders bevorzugt größer 7.5, und/oder mit einer großen Gate-Source-Schwellenspannung (engl. „Gate threshold voltage" U_GS(th)), über 0,5 Volt, besonders bevorzugt mindestens 1 Volt, eingesetzt.
Vorteilhafterweise sind die Feldeffekttransistoren als selbstsperrende MOSFETs ausgebildet. Dies hat den Vorteil, dass MOSFETs in der Herstellung preiswert sind sowie kurze Schaltzeiten und geringe Schaltverluste gegenüber Bipolar-Transistoren aufweisen. Außerdem leiten MOSFETs den elektrischen Strom sowohl von Drain zu Source als auch in entgegengesetzter Richtung ohne großen Spannungsabfall.
Die mit einer Wechselspannung anzuregende Last kann seriell zur Schaltungsanordnung angeordnet sein. Vorteilhafterweise ist die mindestens eine Last parallel zu den Feldeffekttransistoren geschaltet. Beim Betreiben der Last treten somit nur geringere Verlustleistungen in der Schaltungsanordnung auf, und ein Stromfluß durch die abgeschaltete Last kann auf ein Minimum reduziert werden.
Gemäß einer die Erfindung weiterbildenden Ausführungsform kann der Entladewiderstand zwischen den jeweils miteinander verbundenen Gate- und Source-Anschlüssen durch ein aktives Bauelement ersetzt oder ergänzt werden, besonders vorteilhaft durch einen Transistor. Dadurch lässt sich der Umschaltvorgang weiter beschleunigen. Die Steuerung dieses Transistors erfolgt nach dem gleichen Prinzip wie die Ansteuerung der verbundenen Gate-Anschlüsse.
Um ein Störsignal beim Abschalten der Last aufgrund des verbleibenden Durchgangswiderstandes von durchgeschalteten, antiseriell angeordneten Feldeffekttransistoren zu vermeiden, ist zur sicheren Schaltung der Last gemäß einer bevorzugten Ausführungsform mindestens ein weiterer Feldeffekttransistor parallel zu den zwei antiseriell geschalteten Feldeffekttransistoren und seriell zur Last geschaltet. Somit sperrt der zusätzliche Feldeffekttransistor ein möglicherweise auftretendes Störsignal. Voraussetzung ist, dass die Gate-Spannung des Feldeffekttransistors mittels einer Steuerspannung unter die Schwellspannung vom Feldeffekttransistor abgesenkt wird, z. B. auf 0 Volt. Als Reststrom fließt nur noch ein Blindstrom, der von einer von der Kapazität C_OSS des zusätzlichen Feldeffekttransistors verursacht wird. Somit wird eine Last um Größenordnungen effektiver abgeschaltet als ohne den zusätzlichen Feldeffekttransistor.
Gemäß einem die Erfindung weiterbildenden Verfahren wird die Wechselspannung mit mindestens einem Feldeffekttransistor, der zu den antiseriell geschalteten Feldeffekttransistoren parallel geschaltet ist, insbesondere mit einem z. B. CMOS-kompatiblen Signal einer Logikschaltung, ab- bzw. eingeschaltet.
Gemäß einer weiter bevorzugten Ausführungsform, um den Blindstrom des Feldeffekttransistors zu minimieren, weist der Feldeffekttransistor eine sehr kleine Kapazität C_OSS, insbesondere mit ≤ 20 pF, auf.
Die antiseriell angeordneten Feldeffekttransistoren sind vorteilhafterweise so niederohmig ausgelegt, dass die verbleibende Spannung zwischen den Drain-Anschlüssen der beiden antiseriell geschalteten Feldeffekttransistoren so klein bleibt, dass eine Reverse-Diode am dazu parallel angeordneten Feldeffekttransistor nicht leitend wird und somit ein zur Last in Serie geschaltete Feldeffekttransistor (FET) zur Sperrung der Wechselspannung ausreicht. Vorteilhafterweise können somit die antiseriell geschalteten Feldeffekttransistoren daher kleiner und kostengünstiger realisiert werden, als eine Schaltungsanordnung ohne den zur Last in Serie geschalteten Feldeffekttransistor. Da außerdem der zur Last in Serie geschaltete Feldeffekttransistor nur die Restspannung sperren muss, kann der Feldeffekttransistor mit geringer Spannungsfestigkeit ausgewählt werden und eine Integration in einer integrierten Schaltung ist leicht möglich.
Um den Reststrom durch die abzuschaltende Last noch weiter zu minimieren, wird gemäß einem die Erfindung weiterführenden Verfahren der parallel geschaltete Feldeffekttransistor mit einer negativen Spannung einer Logikschaltung zum Schalten beaufschlagt. Die Kapazität C_OSS vom Feldeffekttransistor ist somit weiter reduziert. Die negative Spannung beträgt vorzugsweise –5 V.
Gemäß einer weiteren die Erfindung weiterbildenden Ausführungsform ist eine elektronische Schaltung zur Spannungsanpassung, insbesondere ein Open-Collector oder eine Z-Diode, am steuernden Schalter bzw. jeweils an den beiden steuernden Schaltern angeordnet. Die elektronische Schaltung zur Spannungsanpassung hat den Vorteil, dass der Steuerstrom beliebig sein kann oder auch die Logik-Schaltung eine andere Spannung aufweisen kann, die den Transistor an der Basis steuert.
Eine besonders preiswerte und einfache Ausführungsform der erfindungsgemäßen Schaltungsanordnung sieht vor, dass die Feldeffekttransistoren, und bevorzugt der an den Gate-Anschlüssen schaltende Transistor bzw. die beiden oder drei zur Ansteuerung verwendeten Transistoren und/oder die zusätzlich angeschlossenen Widerstände und/oder Kondensatoren als einstückiges Bauteil in einem Gehäuse integriert, insbesondere als integrierte Schaltung (IC), ausgebildet sind.
Eine erfindungsgemäße Messvorrichtung weist mindestens zwei miteinander verschaltete Schaltungsanordnungen auf. Eine solche Messvorrichtung eignet sich bevorzugt in einem Einsatzgebiet von Lasten, wie z. B. die Umschaltung zwischen zwei als Lasten angeschlossene Ultraschallwandlern, die abwechselnd von einem Signalgeber angeregt werden. Der jeweils nicht verwendete Schallwandler wird mit Hilfe der Schaltungsanordnung kurzgeschlossen, die Sendeenergie wird somit vollständig in den anderen Schallwandler eingespeist. Um das Ultraschallsignal wieder empfangen zu können, ist es möglich, in wenigen Mikrosekunden zwischen den beiden Schallwandlern umzuschalten.
Die kurzen Umschaltzeiten ermöglichen eine hochfrequente wechselseitige Ermittlung der Schalllaufzeit zwischen zwei Ultraschallwandlern. Dadurch lassen sich dynamische Strömungsmessungen realisieren, wie sie beispielsweise in der DE 10 2005 037 458 A1 beschrieben sind.
Es versteht sich, dass die vorstehend genannten und nachstehend noch zu erläuternden Merkmale nicht nur in der jeweils angegebenen Kombination, sondern auch in anderen Kombinationen verwendbar sind.
Die Erfindung wird im Folgenden anhand eines Ausführungsbeispiels unter Bezugnahme auf Zeichnungen näher erläutert. Es zeigen:
1 einen schematischen Schaltplan einer erfindungsgemäßen Schaltungsanordnung,
2 eine erste Variante der erfindungsgemäßen Schaltungsanordnung gemäß 1,
3 eine zweite Variante der erfindungsgemäßen Schaltungsanordnung gemäß 1,
4 eine dritte Variante der erfindungsgemäßen Schaltungsanordnung gemäß 1,
5 eine Schaltungsanordnung zur Umschaltung zwischen zwei Lasten und
6 eine vierte Variante der erfindungsgemäßen Schaltungsanordnung gemäß 1.
Die 1 zeigt einen schematischen Schaltplan einer erfindungsgemäßen Schaltungsanordnung zum Schalten einer Wechselspannung AC. Die Schaltungsanordnung weist zwei antiseriell geschaltete Feldeffekttransistoren M₁ und M₂ auf. Antiseriell heißt, dass die beiden Source-Anschlüsse S₁ und S₂ miteinander verbunden sind und die Drain-Anschlüsse D₁ und D₂ am Wechselspannungssignal anliegen bzw. geerdet sind. Die beiden Gate-Anschlüsse G₁ und G₂ sind miteinander direkt verbunden. Zwischen den Gate-Anschlüssen G₁ und G₂ und den Source-Anschlüssen S₁ und S₂ ist ein Widerstand R1 und ein als Puffer dienender Kondensator C1 geschaltet. Der Widerstand R1 und der Kondensator C1 sind zueinander parallel angeordnet.
Als Schalter dient ein Bipolar-Transistor Q1, dessen Kollektor C an den Gate-Anschlüssen G₁, G₂ anliegt. Die Basis B des Transistors Q1 wird mittels einer Logik-Schaltung Log In gesteuert. Am Emitter E des Transistors Q1 liegt eine Gleichspannung V1 an. Alternativ hierzu kann auch ein Feldeffekt-Transistor eingesetzt werden, wobei Kollektor durch Drain, Basis durch Gate und Emitter durch Source-Anschluss zu ersetzen sind. Die Feldeffekttransistoren M1, M2 sind vorteilhafterweise so genannte MOSFETs (Metall-Oxid-Silizium/Halbleiter-Feldeffekttransistoren). Bevorzugt sind möglichst viele elektronische Bauteile, zumindest die Feldeffekttransistoren M1, M2 und insbesondere der Transistor Q1, in einem einzigen Gehäuse untergebracht. Das erspart Bauraum und Kosten.
Die zu schaltende Last L1 ist parallel zu den beiden Feldeffekttransistoren M1, M2 zwischen dem Signal der Wechselspannung AC und der Erde GND geschaltet. Die Last L1 ist ausgeschaltet, wenn das Signal der Wechselspannung AC durch die Feldeffekttransistoren M1 und M2 durchgeleitet wird, weil an den Gates G₁ und G₂ ein entsprechendes Durchschaltsignal anliegt. Wenn die Feldeffekttransistor M1 und M2 sperren, so betreibt das Signal der Wechselspannung AC die Last L1.
Die Feldeffekttransistoren M1 und M2 werden somit mit einer elektrisch leitenden Verbindung direkt geschaltet, ohne eine photovoltaische oder andere galvanische Trennung. Ein erfindungsgemäßes Schaltungsverfahren mit einer erfindungsgemäßen Schaltungsanordnung arbeitet sehr schnell, verlustarm und ist preisgünstig realisierbar.
Dadurch, dass die gleichnamigen Anschlüsse von Gate und Source (G₁, S₁, G₂, S₂) der beiden eingesetzten Feldeffekttransistoren M1, M2 miteinander verbunden sind, müssen die Gate- bzw. Source-Spannungen nicht unabhängig voneinander variiert werden, um das Durchlassverhalten der beiden Feldeffekttransistoren M1, M2 anzusteuern. Es reicht eine einzige Spannung aus, die von V1 abgeleitet wird.
Die Schaltvorgänge haben folgenden Ablauf. Liegt am Eingang der Schaltung Log In ein typischer „High"-Pegel, das heißt die Spannung entspricht etwa der Gleichspannung V1, dann sperrt der Transistor Q1. Wenn der Transistor Q1 sperrt, fließt kein Kollektorstrom am Kollektor C. Ist an den Feldeffekttransistoren M1, M2 eine Gate-Source-Spannung G₁ – S₁, G₂ – S₂ ungleich 0 Volt, so fließt durch den Widerstand R1 ein Entladestrom bis diese Spannung 0 Volt wird. Die Feldeffekttransistoren M1, M2 sperren dann, das heißt der Feldeffekttransistor M1 in der positiven Halbwelle der Wechselspannung AC und M2 in der negativen, so dass im Signalpfad parallel zur Last L1 kein Strom fließt. Kapazitive Einkopplungen der Wechselspannung AC über die Gate-Drain-Kapazität der Feldeffekttransistoren M1 und M2 führen wegen des Kondensators C1 zu keiner störenden Veränderung der Ga te-Source-Spannung.
Wenn hingegen die Eingangsspannung Log In kleiner wird und folglich an der Basis B des Transistors Q1 ein Strom fließt, schaltet der Transistor Q1 durch und erhöht das Gate-Potential der beiden Feldeffekttransistor M1 und M2. Es ist somit eine Spannung zwischen Gate-Source am Widerstand R1 vorhanden. Das Source-Potential kann unabhängig von der momentanen Wechselspannung AC nicht über etwa 1 Volt gegen Masse steigen, weil dann die sogenannte Reverse-Diode RD₂ im Feldeffekttransistor M2 leitend wird. Es entsteht also ein positives Gate-Source-Potential, so dass die beiden Feldeffekttransistoren M1, M2 durchschalten. Der Signalpfad parallel zur Last L1 wird niederohmig, nur die beiden näherungsweise ohmschen Durchlasswiderstände der Feldeffekttransistoren verbleiben. Dadurch liegt auch das Source-Potential bei Masse, das heißt die Gate-Source-Spannung entspricht etwa der Spannung V1.
Die 2 zeigt eine erste Variante der in 1 gezeigten Schaltungsanordnung, bei der die Funktion des Entladewiderstands R1 durch einen Transistor Q3 übernommen wird. Dieser wird nach dem bereits anhand 1 erläuterten Prinzip mittels Transistor Q2 und R2 durch Log in B an- bzw. ausgeschaltet. Mittels Q3 kann der Pufferkondensator C1 schneller entladen werden als mit einem Entladewiderstand R1, so dass die Umschaltzeit weiter verkürzt wird. Je nach exakter Auslegung der Bauteile und Signalverlauf der Wechselspannung AC kann durch die bessere Entladewirkung auch ganz auf C1 verzichtet werden.
Die Steuersignale Log In A und Log In B schalten prinzipiell entgegengesetzt zueinander, d. h. wenn z. B. Log In A logisch low ist, dann ist Log In B high und umgekehrt. Grund für diese Gegenläufigkeit ist, dass der Steuerstrom an Log In A zum Einschalten von M1, M2 dient und der Steuerstrom an Log In B zum Abschalten. Um den Wechsel zwischen diesen beiden Zuständen zu optimieren kann vorteilhafterweise die Ansteuerung so gestaltet werden, dass die beiden Signale Log In A und Log In B für eine kurze Zeit beide logisch high sind, d. h. die steigende Flanke des einen Steuersig nals erfolgt vor der fallenden Flanke des jeweils anderen Steuersignals.
Die 3 zeigt eine zweite Variante der in 1 gezeigten Schaltungsanordnung mit einer Z-Diode ZD1 und einem optionalen Widerstand R2 zwischen Basis B und Emitter E des Transistors Q1 sowie einen ebenfalls optionalen Kondensator C2 zwischen Basis B und Emitter E. Die zusätzlichen elektronischen Bauteile in der Schaltung dienen dazu, um das Potential der logischen Schaltung Log In und der Gleichspannung V1 zum Schalten des Transistors Q1 anzupassen. Äquivalent kann auch das Potential an Log In A, Log In B umgeformt werden.
Die 4 zeigt eine weitere Alternative mit einer erfindungsgemäßen Schaltung gemäß 1. Bei der 4 wird statt der Z-Diode ZD1 ein Widerstand R3 und eine elektrische Schaltung angeschlossen, die einen sogenannten Open-Collector OC aufweist. Diese elektronischen Bauteile dienen dazu, unabhängig von der internen Versorgungs-Spannung der logischen Schaltung den Stromfluß durch Q1 einstellen zu können. Äquivalent kann auch das Potential an Log In A, Log In B umgeformt werden.
Die 5 zeigt einen Schaltplan mit zwei parallel geschalteten erfindungsgemäßen Schaltungsanordnungen gemäß der 1. Dieser Schaltplan ist in einer Messvorrichtung zum Messen von Massen- oder Volumenströmen mittels als Last L1, L2 angeschlossener Ultraschallwandler realisiert. Gemäß dem Schaltplan wird die Last L1 über eine logische Schaltung Log In1 mit dem Transistor Q1 gesteuert. Eine zweite Last L2 wird über eine zweite logische Schaltung Log In 2 mit einem zweiten Transistor Q2 geschaltet.
Die zweite Last L2 ist parallel zu zwei antiseriell geschalteten Feldeffekttransistor M3 und M4 geschaltet. Wie bei der Schaltungsanordnung für die Last L1 gem. 1 sind ein Widerstand R4 und ein Kondensator C4 zwischen Source- und Gate-Anschlüssen der Feldeffekttransistoren M3, M4 geschaltet. Eine Wechselspannung AC wird über ein elektrisches Bauteil TX1 eingespeist. Sind als Last L1 und L2 zwei Ultraschallwandler eingesetzt, so können abwechselnd der erste Ultraschallwandler und der zweite Ultraschallwandler als Sender bzw. Empfänger mit kurzen Umschaltzeiten zur dynamischen Strömungsmessung eingesetzt werden. Die Umschaltzeiten sind aufgrund der direkten Ansteuerung mittels der Transistoren Q1 und Q2 an den Gates der Feldeffekttransistoren M1, M2, M3, M4 sehr kurz.
In einer bevorzugten Ausführungsform sind zumindest die Feldeffekttransistoren M1, M2, M3, M4 paarweise oder komplett und die zugehörigen Transistoren und/oder die Widerstände und/oder die Kondensatoren in einem einzigen Gehäuse untergebracht.
Die 6 zeigt eine weitere, vierte Variante der erfindungsgemäßen Schaltungsanordnung gemäß der 1, die mit den ersten, zweiten und dritten Varianten der Schaltungsanordnungen gemäß der 2 bis 5 kombiniert ausgeführt sein kann.
Ein Feldeffekttransistor M5 ist mit Drain D₅, Source S₅ und Gate G₅ parallel zu den zwei antiseriell geschalteten Feldeffekttransistoren M1 und M2 und seriell hinter der Last L1 geschaltet. Der zusätzliche Feldeffekttransistor M5 wird von einer Logikschaltung Log In 3 z. B. mit einem CMOS kompatiblen Signal, z. B. 3,3 oder 5 V, angesteuert.
Damit die Last L1 aktiv ist, sperren Q1, M1 und M2 und die Spannung an Log In entspricht somit V1. Wird am Log In 3 eine Spannung über der Schwellspannung von M5 angelegt, beispielsweise 3,3 oder 5 Volt, leitet M5 zwischen dem Drain-Source-Anschluss D₅, S₅ und es fließt Strom durch die Last L1.
Zum Abschalten der Last L1 fließt ein ausreichender Basisstrom an Log In, so dass Q1 durchschaltet und das Gate-Potential der beiden Feldeffekttransistoren M1 und M2 erhöht. Dadurch schalten die beiden Feldeffekttransistoren M1 und M2 durch, d. h. die Drain-Source-Verbindung wird niederohmig, und sie schließen die Speisespannung in Form von Wechselspannung AC kurz. Der fließende Strom verursacht jedoch einen Spannungsabfall zwischen Drain D₁ und Drain D₂. Der Spannungsabfall verursacht ein Störsignal, das an der Last L1 anliegen würde und es deshalb zu vermeiden gilt. Gemäß einem die Erfindung weiterführenden Verfahren wird die Wechselspannung AC mit dem Feldeffekttransistor M5, der zu den antiseriell geschalteten Feldeffekttransistoren M1, M2 parallel geschaltet ist, mit dem z. B. CMOS-kompatiblen Signal der Logikschaltung Log In 3 ab- bzw. eingeschaltet. Die Steuerspannung Log In 3 wird wie die Spannung an Log In geschaltet, d. h. entweder sind sowohl Log In als auch Log in 3 high, oder beide sind low.
Wenn die Gate-Spannung vom Feldeffekttransistor M5 aufgrund der Steuerspannung Log In 3 unter die Schwellenspannung vom Feldeffekttransistor abgesenkt wird, z. B. auf 0 V, sperrt der Feldeffekttransistor M5 das Störsignal. Als Reststrom fließt nur noch ein Blindstrom, der von der Kapazität C_OSS vom Feldeffekttransistor verursacht wird. Vorteilhafterweise ist der Feldeffekttransistor mit einer kleinen Kapazität C_OSS, z. B. < 20 pF, ausgewählt, damit der Blindstrom minimal ist. Nun wird die Last L1 um viele Größenordnungen effektiver abgeschaltet als bei einer Schaltungsanordnung ohne den Feldeffekttransistor M5.
Ein weiterer Vorteil dieser vierten bevorzugten Ausführungsform ist, dass die Feldeffekttransistoren M1 und M2 nur so niederohmig ausgelegt sein müssen, dass die verbleibende Spannung zwischen Drain D₁ und Drain D₂ so klein bleibt, dass eine Reverse-Diode ID₅ parallel zum Feldeffekttransistor M5 nicht leitend wirkt. Dies hat direkt zur Folge, dass die Feldeffekttransistoren M1 und M2 im Gegensatz zu den von den 1 bis 5 dargestellten Feldeffekttransistoren M1 und M2 ohne den Feldeffekttransistor M5 deutlich kleiner und somit kostengünstiger realisiert sind.
Wenn die verbleibende Spannung zwischen Drain D₁ und Drain D₂ so groß werden kann, dass die Reverse-Diode ID₅ leitend wird, kann M5 durch zwei Feldeffekttransistoren ersetzt werden, die z. B. wie M1 und M2 antiseriell ver schaltet sind.
Gemäß der in der 6 dargestellten Ausführungsform wird gemäß einem bevorzugten Verfahren der parallel geschaltete Feldeffekttransistor M5 als low-Pegel mit einer negativen Spannung von der Logikschaltung Log In 3 zum Schalten beaufschlagt. Somit lässt sich sowohl die Kapazität C_OSS des Feldeffekttransistors M5 und damit in der Folge der Reststrom durch die abzuschaltende Last weiter minimieren.
Im Übrigen wird insbesondere auf die zeichnerischen Darstellungen für die Erfindung als wesentlich verwiesen.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

- DE 19735543 A1 [0004]
- DE 102005037458 A1 [0024]

Claims

Schaltungsanordnung zum Schalten mindestens einer mit Wechselspannung (AC) zu betreibenden Last (L1) mit zwei antiseriell geschalteten Feldeffekttransistoren (M1, M2), wobei die Source(S₁, S₂)-Anschlüsse der beiden Feldeffekttransistoren miteinander verbunden sind, dadurch gekennzeichnet, dass die Gate(G₁, G₂)-Anschlüsse der Feldeffekttransistoren (M1, M2) elektrisch leitend direkt miteinander verbunden sind und ein elektrischer Schalter zwischen den Gate(G₁, G₂)-Anschlüssen und einer Versorgungs-Spannung (V1) liegt.
Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass der Schalter an den Gate-Anschlüssen (G₁, G₂) ein Bipolar- oder Feldeffekt-Transistor (Q1) ist, der vorzugsweise von einer Logik-Schaltung (Log In) mit insbesondere einem CMOS-kompatiblen Signal gesteuert wird.
Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass mindestens ein Bauelement, bevorzugt mindestens ein Widerstand (R1), die Gate-(G₁, G₂) und Source(S₁, S₂)-Anschlüsse verbindet, und weiter bevorzugt eine weiteres Bauteil, bevorzugt mindestens ein Widerstand, zwischen den Gate und/oder Source-Anschlüssen geschaltet ist.
Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass zwischen Gate-(G₁, G₂) und Source(S₁, S₂)-Anschlüssen ein aktives Bauelement, vorzugsweise ein Transistor Q3, geschaltet ist.
Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass mindestens ein Kondensator (C1) zwischen Gate und Source-Anschlüssen geschaltet ist.
Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Feldeffekttransistoren mit einem großen Verhältnis vorzugsweise größer 7.5, und/oder mit einer großen Schwellenspannung Ugs(th), vorzugsweise über 0,5 Volt, eingesetzt sind.
Schaltungsanordnung nach einem oder mehreren der vorhergehenden Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die mindestens eine Last (L1) parallel zu den Feldeffekttransistoren (M1, M2) geschaltet ist.
Schaltungsanordnung nach einem oder mehreren der vorhergehenden Ansprüche 1 bis 7, dadurch gekennzeichnet, dass eine elektronische Schaltung zur Spannungsanpassung, insbesondere ein Open Collector Ausgang (OC) oder eine Z-Diode (ZD), am steuernden Schalter angeschlossen ist.
Schaltungsanordnung nach einem oder mehreren der vorhergehenden Ansprüche 1 bis 8, dadurch gekennzeichnet, dass mindestens ein Feldeffekttransistor (M5) parallel zu den zwei antiseriell geschalteten Feldeffekttransistoren (M1, M2) und seriell zur Last (L1) geschaltet ist.
Schaltungsanordnung nach einem oder mehreren der vorhergehenden Ansprüche 1 bis 9, dadurch gekennzeichnet, dass der Feldeffekttransistor (M5) ein sehr kleine Kapazität C_OSS, insbesondere mit < 20 pF, aufweist.
Schaltungsanordnung nach einem oder mehreren der vorhergehenden Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die Feldeffektransistoren, und bevorzugt der an den Gate-Anschlüssen schaltende Transistor (Q1) bzw. die beiden oder drei zur Ansteuerung eingesetzten Transistoren (Q2, Q3) und/oder der Widerstand (R1) und/oder der Kondensator (C1) als einstückiges Bauteil in einem Gehäuse integriert ausgebildet sind.
Messvorrichtung, insbesondere zum Messen von Massen- oder Volumenströmen mittels als Last (L1, L2) ausgebildeten Ultraschallwandlern, mit zwei parallel geschalteten Schaltungsanordnungen gemäß einem oder mehreren der vorhergehenden Ansprüche 1 bis 11.
Verfahren zum Schalten mindestens einer mit Wechselspannung (AC) zu betreibenden Last, bei dem eine Wechselspannung (AC) mittels zweier anti-seriell geschalteter Feldeffekttransistoren mittels einer Gleichspannung-Ansteuerung geschaltet wird, insbesondere mit einer Schaltungsanordnung gemäß einem oder mehreren der vorhergehenden Ansprüche 1 bis 11, dadurch gekennzeichnet, dass die Wechselspannung (AC) mit einem elektrisch mit den Gate-Anschlüssen der beiden Feldeffekttransistoren verbundenen Schalter geschaltet wird.
Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass die Wechselspannung (AC) auch mittels mindestens eines Feldeffekttransistors (M5), der zu den antiseriell geschalteten Feldeffektransitoren (M1, M2) parallel geschaltet ist, insbesondere mit einem CMOS-kompatiblen Signal einer Logik-Schaltung (Log In 3), ab- bzw. eingeschaltet wird.
Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass der parallel geschaltete Feldeffekttransistor (M5) mit einer negativen Spannung einer Logik-Schaltung (Log In 3) zum Schalten beaufschlagt werden kann.