WO2009033888A1 - Schaltung und verfahren zum schalten von wechselspannungen - Google Patents

Schaltung und verfahren zum schalten von wechselspannungen Download PDF

Info

Publication number
WO2009033888A1
WO2009033888A1 PCT/EP2008/060223 EP2008060223W WO2009033888A1 WO 2009033888 A1 WO2009033888 A1 WO 2009033888A1 EP 2008060223 W EP2008060223 W EP 2008060223W WO 2009033888 A1 WO2009033888 A1 WO 2009033888A1
Authority
WO
WIPO (PCT)
Prior art keywords
field effect
voltage
effect transistors
circuit arrangement
gate
Prior art date
Application number
PCT/EP2008/060223
Other languages
English (en)
French (fr)
Inventor
Roland Mueller
Gerhard Hueftle
Bernhard Opitz
Michael Horstbrink
Tobias Lang
Sami Radwan
Bernd Kuenzl
Roland Wanja
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Publication of WO2009033888A1 publication Critical patent/WO2009033888A1/de

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration

Definitions

  • the invention relates to a circuit arrangement for switching at least one load to be operated with AC voltage with two anti-serially connected field effect transistors, wherein the source terminals of the two field effect transistors are connected together. Furthermore, the invention relates to a measuring device, in particular for measuring mass or volume flows by means of at least two ultrasonic transducers connected as load with circuit arrangements connected in parallel thereto. The invention also relates to a method for switching at least one load to be operated with alternating voltage, in which an alternating voltage is switched by means of two antiserially connected field-effect transistors by means of a DC voltage drive.
  • AC signals in electronic circuits. They can be switched, for example, with triac components, but always at least one so-called holding voltage drops at a through-connected triac.
  • Another possibility is to connect two field-effect transistors, such as so-called MOSFETs, in such a way that they can block an AC voltage. This is a prerequisite for an AC switch.
  • the driving of the two gate terminals of these FETs requires a potential that lies in the entire range of the alternating voltage, ie in particular can be negative with respect to ground potential.
  • a corresponding control based on typical logic levels takes place in MOSFETs according to the prior art by means of optical isolation.
  • Such photovoltaic relays with MOSFETs with galvanic isolation for driving are available as AC and DC voltage switch, for example from International Rectifier, commercially available.
  • the optical isolation has with respect to the switch characteristics also disadvantages, such as a limited control current and a limited switching time, as well as a complex and expensive construction.
  • a concept of the invention is to transform a typical signal of logic levels of a logic circuit with a small inexpensive circuit so that an AC voltage is switched by means of two commercially available field effect transistors.
  • the object is achieved in that the gate terminals of the field effect transistors are electrically conductively connected directly to one another and an electrical switch is applied directly between the gate terminals and a supply voltage.
  • higher and directly definable electrical signals can be used at the gate terminals for switching in a cost-effective manner.
  • the switching speed is significantly faster than an optical relay, the on-resistance is lower, the cost is reduced compared to a photovoltaic relay, as is switched directly to a logic level.
  • a photocell with a light-emitting diode is not required in contrast to the prior art.
  • the inventive method solves the problem in that the AC voltage is connected to a switch electrically connected to the gate terminals of the two field effect transistors. There is thus a galvanic connection to the gates in contrast to a galvanic isolation in a photovoltaic relay according to the prior art.
  • the switching speed is thus significantly increased and the control current directly adjustable.
  • the structure of the circuit and the method are simple and inexpensive.
  • the installation space is significantly reduced compared to optically controllable MOSFETs.
  • the switch at the gate terminals may be any mechanical, electrical or electronic switch.
  • the switch at the gate terminals is a bipolar or field effect transistor, which is preferably controlled by a logic circuit, in particular with a CMOS-compatible signal.
  • a bipolar transistor is a particularly inexpensive electronic component that is controllable by an electronic logic circuit.
  • the logic circuit In order to realize a cost-effective mass production, the logic circuit generates a CMOS-compatible signal.
  • the CMOS signal is preferably 5 volts or 3.3 volts.
  • At least one component connects the gate and source terminals of the two field effect transistors, advantageously a resistor.
  • This device generates a discharge current between the gate and source, so that the gate-source voltage is zero, if no charging occurs.
  • This charging can be done via the switch on the gate terminals.
  • at least one resistor may be connected between the gate and / or the source terminals, e.g. as a shunt resistor for measuring the switched current.
  • At least one capacitor connected between the gate and source terminals prevents interference by capacitive couplings at the two gates of the field effect transistors.
  • the necessity of serving as a buffer capacitor is dependent on the course of the AC voltage, the design of the discharge resistor and the choice of field effect transistors.
  • the field-effect transistors having a high ratio of gate-source capacitance to gate-drain capacitance, preferably greater than 5, are particularly preferred greater than 7.5, and / or with a large gate-source threshold voltage (engl. "gate threshold voltage" U G s (t h)), about 0.5 volts, more preferably at least 1 volt, is used.
  • the field effect transistors are designed as self-blocking MOSFETs. This has the advantage that MOSFETs are inexpensive to manufacture and have short switching times and low switching losses compared to bipolar transistors. In addition, MOSFETs conduct the electrical current both from drain to source and in the opposite direction without a large voltage drop.
  • the load to be excited with an AC voltage may be arranged in series with the circuit arrangement.
  • the at least one load is connected in parallel with the field effect transistors.
  • the discharge resistor between the respective interconnected gate and source terminals can be replaced or supplemented by an active component, particularly advantageously by a transistor. This will further speed up the switching process.
  • the control of this transistor is based on the same principle as the control of the connected gate terminals.
  • At least one further field effect transistor is connected in parallel to the two antiserial field effect transistors and connected in series to the load.
  • the additional field effect transistor blocks a possibly occurring interference signal.
  • the condition is that the gate voltage of the field effect transistor is lowered by means of a control voltage below the threshold voltage of the field effect transistor, for example to 0 volts.
  • a residual current flows only a reactive current, which is caused by one of the capacitance C O ss of the additional field effect transistor.
  • a load is switched off orders of magnitude more effectively than without the additional field effect transistor.
  • the alternating voltage is connected in parallel with at least one field-effect transistor, which is connected in parallel with the antiserially connected field effect transistors, in particular with an eg CMOS transistor. compatible signal of a logic circuit, switched off or on.
  • the field effect transistor in order to minimize the reactive current of the field effect transistor, has a very small capacitance Coss. especially with ⁇ 20 pF, on.
  • the antiserially arranged field-effect transistors are advantageously designed so low-ohmic that the remaining voltage between the drain terminals of the two anti-serially connected field effect transistors remains so small that a reverse diode on the field effect transistor arranged parallel to it is non-conductive and thus a load in series switched field effect transistor (FET) is sufficient to block the AC voltage.
  • FET series switched field effect transistor
  • the antiseries switched field effect transistors can therefore be realized smaller and less expensive, as a circuit arrangement without the load connected in series Feldef- effect transistor.
  • the field effect transistor connected in series with the load only needs to block the residual voltage, the low withstand voltage field effect transistor can be selected, and integration into an integrated circuit is easily possible.
  • the parallel-connected field effect transistor is acted upon by a negative voltage of a logic circuit for switching.
  • the capacitance C O ss from the field effect transistor is thus further reduced.
  • the negative voltage is preferably - 5 V.
  • an electronic circuit for voltage adjustment in particular an open collector or a Zener diode, is arranged on the controlling switch or respectively on the two controlling switches.
  • the electronic circuit for voltage adjustment has the advantage that the control current can be arbitrary or the logic circuit can have a different voltage, which controls the transistor at the base.
  • a particularly inexpensive and simple embodiment of the circuit arrangement according to the invention provides that the field effect transistors, and preferably the transistor switching at the gate terminals or the two or three control transistors used and / or the additionally connected resistors and / or capacitors integrated as a one-piece component in a housing, in particular as an integrated circuit (IC) are formed.
  • IC integrated circuit
  • a measuring device has at least two interconnected circuit arrangements. Such a measuring device is preferably suitable in a field of use of loads such. As the switching between two connected as loads ultrasonic transducers, which are alternately excited by a signal generator. The respectively unused sound transducer is short-circuited by means of the circuit arrangement, the transmission energy is thus completely fed into the other sound transducer. In order to be able to receive the ultrasound signal again, it is possible to switch between the two transducers within a few microseconds.
  • the short switching times enable a high-frequency reciprocal determination of the sound propagation time between two ultrasonic transducers.
  • dynamic flow measurements can be realized, as described, for example, in DE10 2005 037 458 A1.
  • FIG. 1 is a schematic circuit diagram of a circuit arrangement according to the invention
  • FIG. 2 shows a first variant of the circuit arrangement according to the invention according to FIG. 1,
  • FIG. 3 shows a second variant of the circuit arrangement according to the invention shown in FIG. 1
  • 4 shows a third variant of the circuit arrangement according to the invention according to FIG. 1
  • Fig. 5 shows a circuit arrangement for switching between two loads
  • FIG. 6 shows a fourth variant of the circuit arrangement according to the invention according to FIG. 1.
  • FIG. 1 shows a schematic circuit diagram of a circuit arrangement according to the invention for switching an AC voltage AC.
  • the circuit arrangement has two antiserial field effect transistors Mi and M 2 .
  • Antiserial means that the two source terminals Si and S 2 are connected to each other and the drain terminals Di and D 2 are applied to the AC signal or grounded.
  • the two gate terminals Gi and G 2 are directly connected to each other. Between the gate terminals Gi and G 2 and the source
  • Terminals Si and S 2 is a resistor Rl and serving as a buffer capacitor Cl connected.
  • the resistor Rl and the capacitor Cl are arranged parallel to each other.
  • the switch is a bipolar transistor Ql whose collector C is applied to the gate terminals Gi, G 2 .
  • the base B of the transistor Ql is controlled by means of a logic circuit Log In.
  • At the emitter E of the transistor Ql is applied to a DC voltage Vl.
  • a field effect transistor can be used, wherein the collector are to be replaced by drain, base by gate and emitter by source connection.
  • the field-effect transistors M1, M2 are advantageously so-called MOSFETs (metal-oxide-silicon / semiconductor field-effect transistors). As many electronic components as possible, at least the field-effect transistors M1, M2 and in particular the transistor Q1, are accommodated in a single housing. This saves space and costs.
  • the load to be switched Ll is connected in parallel to the two field effect transistors Ml, M2 between the signal of the AC voltage AC and the ground GND.
  • the load Ll is turned off when the signal of the AC voltage AC is passed through the field effect transistors Ml and M2, because at the gates Gi and G 2 is applied a corresponding switching signal.
  • the field effect transistor Ml and M2 lock, so operates the signal AC voltage AC the load Ll.
  • the field effect transistors Ml and M2 are thus connected directly to an electrically conductive connection, without a photovoltaic or other galvanic isolation.
  • An inventive circuit method with a circuit arrangement according to the invention operates very fast, low loss and is inexpensive to implement.
  • the gate and source voltages do not have to be varied independently of each other, in order to improve the on-state behavior to drive the two field effect transistors Ml, M2.
  • One single voltage is sufficient, which is derived from Vl.
  • the switching operations have the following sequence. If at the input of the circuit Log In a typical "high" - level, that is, the voltage corresponds approximately to the DC voltage Vl, then the transistor Ql blocks. When the transistor Ql blocks, no collector current flows at the collector C. Is at the field effect transistors Ml, M2 a gate-source voltage Gi-Si, G 2 -S 2 not equal to 0 volts, then flows through the resistor Rl a discharge current until this voltage is 0 volts ..
  • the field effect transistors Ml, M2 then lock, that is, the field effect transistor Ml in the positive half-wave of the alternating voltage AC and M2 in the negative, so that in the signal path parallel to the load Ll no current flows Capacitive couplings of the AC voltage across the gate-drain capacitance of the field effect transistors Ml and M2 lead due to the capacitor Cl to no disturbing change gate-source voltage.
  • Fig. 2 shows a first variant of the circuit arrangement shown in Fig. 1, in which the function of the discharge resistor Rl is taken over by a transistor Q3. This is switched on and off according to the already explained with reference to Figure 1 principle by means of transistor Q2 and R2 by log in B.
  • the buffer capacitor C1 can be discharged faster than with a discharge resistor R1, so that the switching time is further shortened.
  • the waveform of the AC voltage AC can be dispensed with the better discharge effect even on Cl.
  • the control signals Log In A and Log In B switch in principle opposite to each other, i. if e.g. Log in A is logically low, then Log In B is high and vice versa.
  • the reason for this reverse is that the control current to Log In A is used to turn on Ml, M2 and the control current to Log In B to shut down.
  • the drive may advantageously be designed such that the two signals Log In A and Log In B are both logically high for a short time, i. the rising edge of the one control signal occurs before the falling edge of the other control signal.
  • FIG. 3 shows a second variant of the circuit arrangement shown in FIG. 1 with a Zener diode ZD1 and an optional resistor R2 between base B and emitter E of the transistor Q1 as well as a likewise optional capacitor C2 between base B and emitter E.
  • electronic components in the circuit serve to adjust the potential of the logic circuit Log In and the DC voltage Vl for switching the transistor Ql. Equally, the potential for Log In A, Log In B can also be transformed.
  • FIG. 4 shows a further alternative with a circuit according to the invention according to FIG. 1.
  • a resistor R3 and an electric circuit are connected, which has a so-called open collector OC.
  • These electronic components are used to adjust the current flow through Ql regardless of the internal supply voltage of the logic circuit to be able to. Equally, the potential for Log In A, Log In B can also be transformed.
  • FIG. 5 shows a circuit diagram with two parallel-connected circuit arrangements according to the invention according to FIG. 1.
  • This circuit diagram is implemented in a measuring device for measuring mass or volume flows by means of ultrasound transducers connected as load L1, L2.
  • the load Ll is controlled by a logic circuit Log InI with the transistor Ql.
  • a second load L2 is switched via a second logic circuit Log In 2 with a second transistor Q2.
  • the second load L2 is connected in parallel with two anti-series field effect transistors M3 and M4.
  • a resistor R4 and a capacitor C4 are connected between source and gate terminals of the field effect transistors M3, M4.
  • An alternating voltage AC is fed via an electrical component TXl. If two ultrasonic transducers are used as load L 1 and L 2, the first ultrasonic transducer and the second ultrasonic transducer can alternately be used as transmitters or receivers with short switching times for dynamic flow measurement. The switching times are very short due to the direct control by means of the transistors Ql and Q2 at the gates of the field effect transistors Ml, M2, M3, M4.
  • At least the field effect transistors Ml, M2, M3, M4 are paired or complete and the associated transistors and / or the resistors and / or the capacitors housed in a single housing.
  • FIG. 6 shows a further, fourth variant of the circuit arrangement according to the invention according to FIG. 1, which may be combined with the first, second and third variants of the circuit arrangements according to FIGS. 2 to 5.
  • a field effect transistor M5 is connected to drain D 5 , source S 5 and gate G 5 in parallel with the two anti-serially connected field effect transistors Ml and M2 and serially connected behind the load Ll.
  • the additional field-effect transistor M5 is supplied by a logic circuit Log In 3, eg with a CMOS-compatible signal, eg 3.3 or 5 V, controlled.
  • the control voltage Log In 3 is switched to Log In like the voltage, ie either Log In and Log in 3 are high, or both are low.
  • the field effect transistor M5 blocks the interference signal.
  • the field effect transistor with a small capacitance is Coss. eg ⁇ 20 p F, selected so that the reactive current is minimal.
  • a further advantage of this fourth preferred embodiment is that the field-effect transistors M1 and M2 only have to be designed so low that the remaining voltage between drain Di and drain D 2 remains so small that a reverse diode ID 5 in parallel with the field effect transistor M5 non-conductive acts. This has the direct result that the field effect transistors Ml and M2 in contrast to the 1 to 5 shown field effect transistors Ml and M2 without the field effect transistor M5 are significantly smaller and thus realized more cost-effectively.
  • M5 can be replaced by two field-effect transistors, which are connected in antiseries, for example, like Ml and M2.
  • the parallel-connected field effect transistor M5 is acted upon as a low level with a negative voltage from the logic circuit Log In 3 for switching.
  • both the capacitance C O ss of the field effect transistor M5 and thus, as a result, the residual current through the load to be disconnected can be further minimized.

Landscapes

  • Electronic Switches (AREA)

Abstract

Es wird eine Schaltungsanordnung zum Schalten mindestens einer mit Wechselspannung (AC) zu betreibenden Last (L1) mit zwei antiseriell geschalteten Feldeffekttransistoren (M1, M2) beschrieben, wobei die Source (S1 S2) -Anschlüsse der beiden Feldeffekttransistoren miteinander verbunden sind. Um Wechselspannungs-Leistunssignale gegenüber Masse-Potential schnell und velustarm zu schalten, sind die Gate (G1 G2) -Anschlüsse der Feldeffekttransistoren (M1 M2) elektrisch leitend miteinander verbundenund liegt ein elektrischer Schalter (Q1) zwischen den Gate (G1 G2) -Anschlüssen und einer Versorgungs-Spannung (V1). Durch den Einsatz eines dritten Feldeffekttransistors (M5) kann die Abschaltung- der Last optimiert werden.

Description

Beschreibung
Titel
Schaltung und Verfahren zum Schalten von Wechselspannungen
Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Schalten mindestens einer mit Wechselspannung zu betreibenden Last mit zwei antiseriell geschalteten Feldeffekttransistoren, wobei die Source-Anschlüsse der beiden Feldeffekttransistoren miteinander verbunden sind. Ferner bezieht sich die Erfindung auf eine Messvorrichtung, insbesondere zum Messen von Massen- oder Volumenströmen mittels mindestens zweier als Last angeschlossener Ultraschallwandler mit parallel dazu angeschlossenen Schaltungsanordnungen. Die Erfindung bezieht sich auch auf Verfahren zum Schalten mindestens einer mit Wechselspannung zu betreibenden Last, bei dem eine Wechselspannung mittels zweier antiseriell geschalteter Feldeffekttransistoren mittels einer Gleichspannungs-Ansteuerung geschaltet wird.
Es ist bekannt Wechselspannungssignale in elektronischen Schaltungen einzusetzen. Sie lassen sich beispielsweise mit Triac- Bauelementen schalten, wobei jedoch auch an einem durchgeschalteten Triac immer mindestens eine sogenannte Haltespannung abfällt.
Eine andere Möglichkeit besteht darin, zwei Feldeffekttransistoren, wie zum Beispiel sogenannte MOSFETs, so zu verschalten, dass sie eine Wechselspannung sperren können. Dies ist eine Grundvoraussetzung für einen Wechselspannungsschalter. Die Ansteuerung der beiden Gate-Anschlüsse dieser FETs erfordert ein Potential, das im gesamten Bereich der Wechselspannung liegt, d.h. insbesondere negativ in Bezug auf Massepotential sein kann. Eine entsprechende Ansteuerung ausgehend von typischen Logik-Pegeln erfolgt bei MOSFETs gemäß dem Stand der Technik mittels optischer Potentialtrennung. Solche photovoltaische Relais mit MOSFETs mit galvanischer elektrischer Trennung zur Ansteuerung sind als Wechsel- und Gleich- Spannungsschalter, beispielsweise von der Firma International Rectifier, kommerziell verfügbar. Die optische Potentialtrennung hat bezüglich der Schaltereigenschaften auch Nachteile, wie beispielsweise einen begrenzten Steuerstrom und eine begrenzte Schaltzeit, sowie einen aufwendigen und kostenintensiven Aufbau.
Aus der DE 197 35 543 Al ist für eine Gleichspannung eine Schaltungsanordnung mit mindestens zwei seriell geschalteten, jeweils über eine Logikschaltung ansteuerbaren MOSFET-Endstufen zum Schalten von Lasten aufgrund eines Einschaltsignals bekannt geworden.
Es ist Aufgabe der Erfindung eine elektronische Schaltungsanordnung, eine Mess- Vorrichtung und ein Verfahren der Eingangs genannten Art derart weiterzubilden, mit der sich Wechselspannungs-Leistungssignale gegenüber Masse- Potiential schnell und verlustarm schalten lassen.
Erfindungsgemäß wird die Aufgabe durch den Gegenstand der Patentansprüche 1 und 13 gelöst. Vorteilhafte Weiterbildungen ergeben sich aus den abhängigen Ansprüchen.
Ein Erfindungsgedanke ist, mit einer kleinen kostengünstigen Schaltung ein typisches Signal von Logik-Pegeln von einer logischen Schaltung so umzuformen, dass mittels zweier handelsüblicher Feldeffekttransistoren eine Wechselspannung geschaltet wird. Die Aufgabe wird dadurch gelöst, dass die Gate-Anschlüsse der Feldeffekttransistoren elektrisch leitend direkt miteinander verbunden sind und ein elektrischer Schalter zwischen den Gate-Anschlüssen und einer Versorgungs-Spannung direkt anliegt. Somit können kostengünstig höhere und direkt definierbare elektrische Signale an den Gate-Anschlüssen zum Schalten eingesetzt werden. Die Schaltgeschwindigkeit ist deutlich schneller als ein optisches Relais, der Durchlasswiderstand ist geringer, die Kosten sind gegenüber einem photovoltaischen Relais reduziert, da direkt mit einem Logik-Pegel geschaltet wird. Einer Fotozelle mit einer Leuchtdiode bedarf es im Gegensatz zum Stand der Technik nicht.
Das erfindungsgemäße Verfahren löst die Aufgabe dadurch, dass die Wechselspannung mit einem elektrisch mit den Gate-Anschlüssen der beiden Feldeffekttransistoren verbundenen Schalter geschaltet wird. Es besteht somit eine galvanische Verbindung zu den Gates im Gegensatz zu einer galvanischen Trennung in einem pho- tovoltaischen Relais gemäß dem Stand der Technik. Die Schaltgeschwindigkeit ist somit deutlich erhöht und der Steuerstrom direkt einstellbar. Der Aufbau der Schaltung und das Verfahren sind einfach und kostengünstig. Der Bauraum ist gegenüber optisch ansteuerbaren MOSFETs deutlich reduziert.
Der Schalter an den Gate-Anschlüssen kann ein beliebiger mechanischer, elektrischer oder elektronischer Schalter sein. Vorteilhafterweise ist der Schalter an den Gate-Anschlüssen ein Bipolar- oder Feldeffekttransistor, der vorzugsweise von einer Logik-Schaltung gesteuert wird, insbesondere mit einem CMOS-kompatiblen Signal. Ein Bipolar-Transistor ist ein besonders preiswertes elektronisches Bauteil, das von einer elektronischen Logik-Schaltung steuerbar ist. Um eine kostengünstige Massenproduktion realisieren zu können, generiert die Logik-Schaltung ein CMOS- kompatibles Signal. Das CMOS-Signal beträgt vorzugsweise 5 Volt oder 3,3 Volt.
Um die Gates an den Feldeffekttransistoren zu entladen, verbindet mindestens ein Bauelement die Gate- und Source-Anschlüsse der beiden Feldeffekttransistoren, vorteilhafterweise ein Widerstand. Dieses Bauelement erzeugt einen Entladestrom zwischen Gate und Source, so dass die Gate-Source-Spannung null wird, sofern keine Aufladung erfolgt. Diese Aufladung kann über den Schalter an den Gate- Anschlüssen erfolgen. In einer besonderen Ausführungsform kann zwischen den Gate und/oder den Source-Anschlüssen mindestens ein Widerstand geschaltet sein, z.B. als Shunt- Widerstand zur Messung des geschalteten Stroms.
Mindestens ein zwischen den Gate- und Source-Anschlüssen geschalteter Kondensator verhindert Störungen durch kapazitive Einkopplungen an den beiden Gates der Feldeffekttransistoren. Die Notwendigkeit eines als Puffer dienenden Kondensators ist dabei abhängig vom Verlauf der Wechselspannung, der Auslegung des Entlade- Widerstand sowie der Wahl der Feldeffekttransistoren.
Alternativ zu einem zwischen den Gate- und Source-Anschlüssen geschalteten Kondensator, also um einen Kondensator und damit ein Bauteil einzusparen, sind die Feldeffekttransistoren mit einem großen Verhältnis von Gate-Source- Kapazität zu Gate- Drain- Kapazität, vorzugsweise größer 5, besonders bevorzugt größer 7.5, und/oder mit einer großen Gate-Source-Schwellenspannung (engl. „Gate threshold voltage" UGs(th)), über 0,5 Volt, besonders bevorzugt mindestens 1 Volt, eingesetzt. Vorteilhafterweise sind die Feldeffekttransistoren als selbstsperrende MOSFETs ausgebildet. Dies hat den Vorteil, dass MOSFETs in der Herstellung preiswert sind sowie kurze Schaltzeiten und geringe Schaltverluste gegenüber Bipolar-Transistoren aufweisen. Außerdem leiten MOSFETs den elektrischen Strom sowohl von Drain zu Source als auch in entgegengesetzter Richtung ohne großen Spannungsabfall.
Die mit einer Wechselspannung anzuregende Last kann seriell zur Schaltungsanordnung angeordnet sein. Vorteilhafterweise ist die mindestens eine Last parallel zu den Feldeffekttransistoren geschaltet. Beim Betreiben der Last treten somit nur ge- ringere Verlustleistungen in der Schaltungsanordnung auf, und ein Stromfluss durch die abgeschaltete Last kann auf ein Minimum reduziert werden.
Gemäß einer die Erfindung weiterbildenden Ausführungsform kann der Entladewiderstand zwischen den jeweils miteinander verbundenen Gate- und Source- Anschlüssen durch ein aktives Bauelement ersetzt oder ergänzt werden, besonders vorteilhaft durch einen Transistor. Dadurch lässt sich der Umschaltvorgang weiter beschleunigen. Die Steuerung dieses Transistors erfolgt nach dem gleichen Prinzip wie die Ansteuerung der verbundenen Gate-Anschlüsse.
Um ein Störsignal beim Abschalten der Last aufgrund des verbleibenden Durchgangswiderstandes von durchgeschalteten, antiseriell angeordneten Feldeffekttransistoren zu vermeiden, ist zur sicheren Schaltung der Last gemäß einer bevorzugten Ausführungsform mindestens ein weiterer Feldeffekttransistor parallel zu den zwei antiseriell geschalteten Feldeffekttransistoren und seriell zur Last geschaltet. Somit sperrt der zusätzliche Feldeffekttransistor ein möglicherweise auftretendes Störsignal. Voraussetzung ist, dass die Gate-Spannung des Feldeffekttransistors mittels einer Steuerspannung unter die Schwellspannung vom Feldeffekttransistor abgesenkt wird, z.B. auf 0 Volt. Als Reststrom fließt nur noch ein Blindstrom, der von einer von der Kapazität COss des zusätzlichen Feldeffekttransistors verursacht wird. Somit wird eine Last um Größenordnungen effektiver abgeschaltet als ohne den zusätzlichen Feldeffekttransistor.
Gemäß einem die Erfindung weiterbildenden Verfahren wird die Wechselspannung mit mindestens einem Feldeffekttransistor, der zu den antiseriell geschalteten FeId- effekttransistoren parallel geschaltet ist, insbesondere mit einem z.B. CMOS- kompatiblen Signal einer Logikschaltung, ab- bzw. eingeschaltet.
Gemäß einer weiter bevorzugten Ausführungsform, um den Blindstrom des Feldeffekttransistors zu minimieren, weist der Feldeffekttransistor eine sehr kleine Kapazi- tat Coss. insbesondere mit < 20 pF, auf.
Die antiseriell angeordneten Feldeffekttransistoren sind vorteilhafterweise so nieder- ohmig ausgelegt, dass die verbleibende Spannung zwischen den Drain-Anschlüssen der beiden antiseriell geschalteten Feldeffekttransistoren so klein bleibt, dass eine Reverse-Diode am dazu parallel angeordneten Feldeffekttransistor nicht leitend wird und somit ein zur Last in Serie geschaltete Feldeffekttransistor (FET) zur Sperrung der Wechselspannung ausreicht. Vorteilhafterweise können somit die antiseriell geschalteten Feldeffekttransistoren daher kleiner und kostengünstiger realisiert werden, als eine Schaltungsanordnung ohne den zur Last in Serie geschalteten Feldef- fekttransistor. Da außerdem der zur Last in Serie geschaltete Feldeffekttransistor nur die Restspannung sperren muss, kann der Feldeffekttransistor mit geringer Spannungsfestigkeit ausgewählt werden und eine Integration in einer integrierten Schaltung ist leicht möglich.
Um den Reststrom durch die abzuschaltende Last noch weiter zu minimieren, wird gemäß einem die Erfindung weiterführenden Verfahren der parallel geschaltete Feldeffekttransistor mit einer negativen Spannung einer Logikschaltung zum Schalten beaufschlagt. Die Kapazität COss vom Feldeffekttransistor ist somit weiter reduziert. Die negative Spannung beträgt vorzugsweise - 5 V.
Gemäß einer weiteren die Erfindung weiterbildenden Ausführungsform ist eine elektronische Schaltung zur Spannungsanpassung, insbesondere ein Open-Collector oder eine Z- Diode, am steuernden Schalter bzw. jeweils an den beiden steuernden Schaltern angeordnet. Die elektronische Schaltung zur Spannungsanpassung hat den Vorteil, dass der Steuerstrom beliebig sein kann oder auch die Logik-Schaltung eine andere Spannung aufweisen kann, die den Transistor an der Basis steuert.
Eine besonders preiswerte und einfache Ausführungsform der erfindungsgemäßen Schaltungsanordnung sieht vor, dass die Feldeffekttransistoren, und bevorzugt der an den Gate-Anschlüssen schaltende Transistor bzw. die beiden oder drei zur An- steuerung verwendeten Transistoren und/oder die zusätzlich angeschlossenen Widerstände und/oder Kondensatoren als einstückiges Bauteil in einem Gehäuse integriert, insbesondere als integrierte Schaltung (IC), ausgebildet sind.
Eine erfindungsgemäße Messvorrichtung weist mindestens zwei miteinander verschaltete Schaltungsanordnungen auf. Eine solche Messvorrichtung eignet sich bevorzugt in einem Einsatzgebiet von Lasten, wie z. B. die Umschaltung zwischen zwei als Lasten angeschlossene Ultraschallwandlern, die abwechselnd von einem Signalgeber angeregt werden. Der jeweils nicht verwendete Schallwandler wird mit Hilfe der Schaltungsanordnung kurzgeschlossen, die Sendeenergie wird somit vollständig in den anderen Schallwandler eingespeist. Um das Ultraschallsignal wieder empfangen zu können, ist es möglich, in wenigen Mikrosekunden zwischen den beiden Schallwandlern umzuschalten.
Die kurzen Umschaltzeiten ermöglichen eine hochfrequente wechselseitige Ermittlung der Schalllaufzeit zwischen zwei Ultraschallwandlern. Dadurch lassen sich dynamische Strömungsmessungen realisieren, wie sie beispielsweise in der DElO 2005 037 458 Al beschrieben sind.
Es versteht sich, dass die vorstehend genannten und nachstehend noch zu erläuternden Merkmale nicht nur in der jeweils angegebenen Kombination, sondern auch in anderen Kombinationen verwendbar sind.
Die Erfindung wird im Folgenden anhand eines Ausführungsbeispiels unter Bezug- nähme auf Zeichnungen näher erläutert. Es zeigen:
Fig. 1 einen schematischen Schaltplan einer erfindungsgemäßen Schaltungsanordnung,
Fig. 2 eine erste Variante der erfindungsgemäßen Schaltungsanordnung gemäß Fig. 1,
Fig. 3 eine zweite Variante der erfindungsgemäßen Schaltungsanordnung gemäß Fig. 1, Fig. 4 eine dritte Variante der erfindungsgemäßen Schaltungsanordnung gemäß Fig. 1,
Fig. 5 eine Schaltungsanordnung zur Umschaltung zwischen zwei Lasten und
Fig. 6 eine vierte Variante der erfindungsgemäßen Schaltungsanordnung gemäß Fig. 1.
Die Fig. 1 zeigt einen schematischen Schaltplan einer erfindungsgemäßen Schal- tungsanordnung zum Schalten einer Wechselspannung AC. Die Schaltungsanordnung weist zwei antiseriell geschaltete Feldeffekttransistoren Mi und M2 auf. Antiseriell heißt, dass die beiden Source-Anschlüsse Si und S2 miteinander verbunden sind und die Drain-Anschlüsse Di und D2 am Wechselspannungssignal anliegen bzw. geerdet sind. Die beiden Gate-Anschlüsse Gi und G2 sind miteinander direkt verbunden. Zwischen den Gate-Anschlüssen Gi und G2 und den Source-
Anschlüssen Si und S2 ist ein Widerstand Rl und ein als Puffer dienender Kondensator Cl geschaltet. Der Widerstand Rl und der Kondensator Cl sind zueinander parallel angeordnet.
Als Schalter dient ein Bipolar-Transistor Ql, dessen Kollektor C an den Gate- Anschlüssen Gi, G2 anliegt. Die Basis B des Transistors Ql wird mittels einer Logik- Schaltung Log In gesteuert. Am Emitter E des Transistors Ql liegt eine Gleichspannung Vl an. Alternativ hierzu kann auch ein Feldeffekt-Transistor eingesetzt werden, wobei Kollektor durch Drain, Basis durch Gate und Emitter durch Source-Anschluss zu ersetzen sind. Die Feldeffekttransistoren Ml, M2 sind vorteilhafterweise so genannte MOSFETs (Metall-Oxid-Silizium/Halbleiter-Feldeffekttransistoren). Bevorzugt sind möglichst viele elektronische Bauteile, zumindest die Feldeffekttransistoren Ml, M2 und insbesondere der Transistor Ql, in einem einzigen Gehäuse untergebracht. Das erspart Bauraum und Kosten.
Die zu schaltende Last Ll ist parallel zu den beiden Feldeffekttransistoren Ml, M2 zwischen dem Signal der Wechselspannung AC und der Erde GND geschaltet. Die Last Ll ist ausgeschaltet, wenn das Signal der Wechselspannung AC durch die Feldeffekttransistoren Ml und M2 durchgeleitet wird, weil an den Gates Gi und G2 ein entsprechendes Durchschaltsignal anliegt. Wenn die Feldeffekttransistor Ml und M2 sperren, so betreibt das Signal der Wechselspannung AC die Last Ll.
Die Feldeffekttransistoren Ml und M2 werden somit mit einer elektrisch leitenden Verbindung direkt geschaltet, ohne eine photovoltaische oder andere galvanische Trennung. Ein erfindungsgemäßes Schaltungsverfahren mit einer erfindungsgemäßen Schaltungsanordnung arbeitet sehr schnell, verlustarm und ist preisgünstig realisierbar.
Dadurch, dass die gleichnamigen Anschlüsse von Gate und Source (Gi, Si, G2, S2) der beiden eingesetzten Feldeffekttransistoren Ml, M2 miteinander verbunden sind, müssen die Gate- bzw. Source-Spannungen nicht unabhängig voneinander variiert werden, um das Durchlassverhalten der beiden Feldeffekttransistoren Ml, M2 anzusteuern. Es reicht eine einzige Spannung aus, die von Vl abgeleitet wird.
Die Schaltvorgänge haben folgenden Ablauf. Liegt am Eingang der Schaltung Log In ein typischer „High"- Pegel, das heißt die Spannung entspricht etwa der Gleichspannung Vl, dann sperrt der Transistor Ql. Wenn der Transistor Ql sperrt, fließt kein Kollektorstrom am Kollektor C. Ist an den Feldeffekttransistoren Ml, M2 eine Gate- Source-Spannung Gi-Si, G2-S2 ungleich 0 Volt, so fließt durch den Widerstand Rl ein Entladestrom bis diese Spannung 0 Volt wird. Die Feldeffekttransistoren Ml, M2 sperren dann, das heißt der Feldeffekttransistor Ml in der positiven Halbwelle der Wechselspannung AC und M2 in der negativen, so dass im Signalpfad parallel zur Last Ll kein Strom fließt. Kapazitive Einkopplungen der Wechselspannung AC über die Gate- Drain- Kapazität der Feldeffekttransistoren Ml und M2 führen wegen des Kondensators Cl zu keiner störenden Veränderung der Gate-Source-Spannung.
Wenn hingegen die Eingangsspannung Log In kleiner wird und folglich an der Basis B des Transistors Ql ein Strom fließt, schaltet der Transistor Ql durch und erhöht das Gate- Potential der beiden Feldeffekttransistor Ml und M2. Es ist somit eine Spannung zwischen Gate-Source am Widerstand Rl vorhanden. Das Source-
Potential kann unabhängig von der momentanen Wechselspannung AC nicht über etwa 1 Volt gegen Masse steigen, weil dann die sogenannte Reverse-Diode RD2 im Feldeffekttransistor M2 leitend wird. Es entsteht also ein positives Gate-Source- Potential, so dass die beiden Feldeffekttransistoren Ml, M2 durchschalten. Der Sig- nalpfad parallel zur Last Ll wird niederohmig, nur die beiden näherungsweise ohm- schen Durchlasswiderstände der Feldeffekttransistoren verbleiben. Dadurch liegt auch das Source- Potential bei Masse, das heißt die Gate-Source-Spannung entspricht etwa der Spannung Vl.
Die Fig. 2 zeigt eine erste Variante der in Fig. 1 gezeigten Schaltungsanordnung, bei der die Funktion des Entladewiderstands Rl durch einen Transistor Q3 übernommen wird. Dieser wird nach dem bereits anhand Figur 1 erläuterten Prinzip mittels Transistor Q2 und R2 durch Log in B an- bzw. ausgeschaltet. Mittels Q3 kann der Pufferkondensator Cl schneller entladen werden als mit einem Entladewiderstand Rl, so dass die Umschaltzeit weiter verkürzt wird. Je nach exakter Auslegung der Bauteile und Signalverlauf der Wechselspannung AC kann durch die bessere Entladewirkung auch ganz auf Cl verzichtet werden.
Die Steuersignale Log In A und Log In B schalten prinzipiell entgegengesetzt zuein- ander, d.h. wenn z.B. Log In A logisch low ist, dann ist Log In B high und umgekehrt. Grund für diese Gegenläufigkeit ist, dass der Steuerstrom an Log In A zum Einschalten von Ml, M2 dient und der Steuerstrom an Log In B zum Abschalten. Um den Wechsel zwischen diesen beiden Zuständen zu optimieren kann vorteilhafterweise die Ansteuerung so gestaltet werden, dass die beiden Signale Log In A und Log In B für eine kurze Zeit beide logisch high sind, d.h. die steigende Flanke des einen Steuersignals erfolgt vor der fallenden Flanke des jeweils anderen Steuersignals.
Die Fig. 3 zeigt eine zweite Variante der in Fig. 1 gezeigten Schaltungsanordnung mit einer Z-Diode ZDl und einem optionalen Widerstand R2 zwischen Basis B und Emitter E des Transistors Ql sowie einen ebenfalls optionalen Kondensator C2 zwischen Basis B und Emitter E. Die zusätzlichen elektronischen Bauteile in der Schaltung dienen dazu, um das Potential der logischen Schaltung Log In und der Gleichspannung Vl zum Schalten des Transistors Ql anzupassen. Äquivalent kann auch das Potential an Log In A, Log In B umgeformt werden.
Die Fig. 4 zeigt eine weitere Alternative mit einer erfindungsgemäßen Schaltung gemäß Fig. 1. Bei der Fig. 4 wird statt der Z-Diode ZDl ein Widerstand R3 und eine elektrische Schaltung angeschlossen, die einen sogenannten Open-Collector OC aufweist. Diese elektronischen Bauteile dienen dazu, unabhängig von der internen Versorgungs-Spannung der logischen Schaltung den Stromfluss durch Ql einstellen zu können. Äquivalent kann auch das Potential an Log In A, Log In B umgeformt werden.
Die Fig. 5 zeigt einen Schaltplan mit zwei parallel geschalteten erfindungsgemäßen Schaltungsanordnungen gemäß der Fig. 1. Dieser Schaltplan ist in einer Messvorrichtung zum Messen von Massen- oder Volumenströmen mittels als Last Ll, L2 angeschlossener Ultraschallwandler realisiert. Gemäß dem Schaltplan wird die Last Ll über eine logische Schaltung Log InI mit dem Transistor Ql gesteuert. Eine zweite Last L2 wird über eine zweite logische Schaltung Log In 2 mit einem zweiten Transistor Q2 geschaltet.
Die zweite Last L2 ist parallel zu zwei antiseriell geschalteten Feldeffekttransistor M3 und M4 geschaltet. Wie bei der Schaltungsanordnung für die Last Ll gem. Fig. 1 sind ein Widerstand R4 und ein Kondensator C4 zwischen Source- und Gate- Anschlüssen der Feldeffekttransistoren M3, M4 geschaltet. Eine Wechselspannung AC wird über ein elektrisches Bauteil TXl eingespeist. Sind als Last Ll und L2 zwei Ultraschallwandler eingesetzt, so können abwechselnd der erste Ultraschallwandler und der zweite Ultraschallwandler als Sender bzw. Empfänger mit kurzen Umschaltzeiten zur dynamischen Strömungsmessung eingesetzt werden. Die Umschaltzeiten sind aufgrund der direkten Ansteuerung mittels der Transistoren Ql und Q2 an den Gates der Feldeffekttransistoren Ml, M2, M3, M4 sehr kurz.
In einer bevorzugten Ausführungsform sind zumindest die Feldeffekttransistoren Ml, M2, M3, M4 paarweise oder komplett und die zugehörigen Transistoren und/oder die Widerstände und/oder die Kondensatoren in einem einzigen Gehäuse untergebracht.
Die Fig. 6 zeigt eine weitere, vierte Variante der erfindungsgemäßen Schaltungsanordnung gemäß der Fig. 1, die mit den ersten, zweiten und dritten Varianten der Schaltungsanordnungen gemäß der Fig. 2 bis 5 kombiniert ausgeführt sein kann.
Ein Feldeffekttransistor M5 ist mit Drain D5, Source S5 und Gate G5 parallel zu den zwei antiseriell geschalteten Feldeffekttransistoren Ml und M2 und seriell hinter der Last Ll geschaltet. Der zusätzliche Feldeffekttransistor M5 wird von einer Logik- Schaltung Log In 3 z.B. mit einem CMOS kompatiblen Signal, z.B. 3,3 oder 5 V, an- gesteuert.
Damit die Last Ll aktiv ist, sperren Ql, Ml und M2 und die Spannung an Log In entspricht somit Vl. Wird am Log In 3 eine Spannung über der Schwellspannung von M5 angelegt, beispielsweise 3,3 oder 5 Volt, leitet M5 zwischen dem Drain-Source- Anschluss D5, S5 und es fließt Strom durch die Last Ll.
Zum Abschalten der Last Ll fließt ein ausreichender Basisstrom an Log In, so dass Ql durchschaltet und das Gate- Potential der beiden Feldeffekttransistoren Ml und M2 erhöht. Dadurch schalten die beiden Feldeffekttransistoren Ml und M2 durch, d.h. die Drain-Source-Verbindung wird niederohmig, und sie schließen die Speisespannung in Form von Wechselspannung AC kurz. Der fließende Strom verursacht jedoch einen Spannungsabfall zwischen Drain Diund Drain D2. Der Spannungsabfall verursacht ein Störsignal, das an der Last Ll anliegen würde und es deshalb zu vermeiden gilt. Gemäß einem die Erfindung weiterführenden Verfahren wird die Wechselspannung AC mit dem Feldeffekttransistor M5, der zu den antiseriell geschalteten Feldeffekttransistoren Ml, M2 parallel geschaltet ist, mit dem z.B. CMOS- kompatiblen Signal der Logikschaltung Log In 3 ab- bzw. eingeschaltet. Die Steuerspannung Log In 3 wird wie die Spannung an Log In geschaltet, d.h. entweder sind sowohl Log In als auch Log in 3 high, oder beide sind low.
Wenn die Gate-Spannung vom Feldeffekttransistor M5 aufgrund der Steuerspannung Log In 3 unter die Schwellenspannung vom Feldeffekttransistor abgesenkt wird, z. B. auf 0 V, sperrt der Feldeffekttransistor M5 das Störsignal. Als Reststrom fließt nur noch ein Blindstrom, der von der Kapazität COss vom Feldeffekttransistor verursacht wird. Vorteilhafterweise ist der Feldeffekttransistor mit einer kleinen Kapazität Coss. z.B. < 20 p F, ausgewählt, damit der Blindstrom minimal ist. Nun wird die Last Ll um viele Größenordnungen effektiver abgeschaltet als bei einer Schaltungsanordnung ohne den Feldeffekttransistor M5.
Ein weiterer Vorteil dieser vierten bevorzugten Ausführungsform ist, dass die Feldeffekttransistoren Ml und M2 nur so niederohmig ausgelegt sein müssen, dass die verbleibende Spannung zwischen Drain Di und Drain D2 so klein bleibt, dass eine Reverse- Diode ID5 parallel zum Feldeffekttransistor M5 nicht leitend wirkt. Dies hat direkt zur Folge, dass die Feldeffekttransistoren Ml und M2 im Gegensatz zu den von den Fig. 1 bis 5 dargestellten Feldeffekttransistoren Ml und M2 ohne den Feldeffekttransistor M5 deutlich kleiner und somit kostengünstiger realisiert sind.
Wenn die verbleibende Spannung zwischen Drain Di und Drain D2 so groß werden kann, dass die Reverse-Diode ID5 leitend wird, kann M5 durch zwei Feldeffekttransistoren ersetzt werden, die z.B. wie Ml und M2 antiseriell verschaltet sind.
Gemäß der in der Fig. 6 dargestellten Ausführungsform wird gemäß einem bevorzugten Verfahren der parallel geschaltete Feldeffekttransistor M5 als low- Pegel mit einer negativen Spannung von der Logikschaltung Log In 3 zum Schalten beaufschlagt. Somit lässt sich sowohl die Kapazität COss des Feldeffekttransistors M5 und damit in der Folge der Reststrom durch die abzuschaltende Last weiter minimieren.
Im Übrigen wird insbesondere auf die zeichnerischen Darstellungen für die Erfindung als wesentlich verwiesen.

Claims

Ansprüche
1. Schaltungsanordnung zum Schalten mindestens einer mit Wechselspannung (AC) zu betreibenden Last (Ll) mit zwei antiseriell geschalteten Feldeffekttransistoren (Ml, M2), wobei die Source (Si, S2)-Anschlüsse der beiden Feldeffekt- transistoren miteinander verbunden sind, dadurch gekennzeichnet, dass die
Gate (Gi, G2)-Anschlüsse der Feldeffekttransistoren (Ml, M2) elektrisch leitend direkt miteinander verbunden sind und ein elektrischer Schalter zwischen den Gate (Gi, G2)-Anschlüssen und einer Versorgungs-Spannung (Vl) liegt.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass der
Schalter an den Gate-Anschlüssen (Gi, G2) ein Bipolar- oder Feldeffekt- Transistor (Ql) ist, der vorzugsweise von einer Logik-Schaltung (Log In) mit insbesondere einem CMOS-kompatiblen Signal gesteuert wird.
3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass mindestens ein Bauelement, bevorzugt mindestens ein Widerstand (Rl), die Gate- (Gi, G2) und Source (Si, S2)-Anschlüsse verbindet, und weiter bevorzugt eine weiteres Bauteil, bevorzugt mindestens ein Widerstand, zwischen den Gate und/oder Source-Anschlüssen geschaltet ist.
4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass zwischen Gate- (Gi, G2) und Source (Si, S2)-Anschlüssen ein aktives Bauelement, vorzugsweise ein Transistor Q3, geschaltet ist.
5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass mindestens ein Kondensator (Cl) zwischen Gate und Source- Anschlüssen geschaltet ist.
6. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekenn- zeichnet, dass die Feldeffekttransistoren mit einem großen Verhältnis vorzugsweise größer 7.5, und/oder mit einer großen Schwellenspannung Ugs(th), vor- zugsweise über 0,5 Volt, eingesetzt sind.
7. Schaltungsanordnung nach einem oder mehreren der vorhergehenden Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die mindestens eine Last (Ll) pa- rallel zu den Feldeffekttransistoren (Ml, M2) geschaltet ist.
8. Schaltungsanordnung nach einem oder mehreren der vorhergehenden Ansprüche 1 bis 7, dadurch gekennzeichnet, dass eine elektronische Schaltung zur Spannungsanpassung, insbesondere ein Open Collector Ausgang (OC) oder ei- ne Z-Diode (ZD), am steuernden Schalter angeschlossen ist.
9. Schaltungsanordnung nach einem oder mehreren der vorhergehenden Ansprüche 1 bis 8, dadurch gekennzeichnet, dass mindestens ein Feldeffekttransistor (M5) parallel zu den zwei antiseriell geschalteten Feldeffekttransistoren (Ml, M2) und seriell zur Last (Ll) geschaltet ist.
10. Schaltungsanordnung nach einem oder mehreren der vorhergehenden Ansprüche 1 bis 9, dadurch gekennzeichnet, dass der Feldeffekttransistor (M5) ein sehr kleine Kapazität COss. insbesondere mit < 2O pF, aufweist.
11. Schaltungsanordnung nach einem oder mehreren der vorhergehenden Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die Feldeffektransistoren, und bevorzugt der an den Gate-Anschlüssen schaltende Transistor (Ql) bzw. die beiden oder drei zur Ansteuerung eingesetzten Transistoren (Q2, Q3) und/oder der Widerstand (Rl) und/oder der Kondensator (Cl) als einstückiges Bauteil in einem Gehäuse integriert ausgebildet sind.
12. Messvorrichtung, insbesondere zum Messen von Massen- oder Volumenströmen mittels als Last (Ll, L2) ausgebildeten Ultraschallwandlern, mit zwei parallel geschalteten Schaltungsanordnungen gemäß einem oder mehreren der vorhergehenden Ansprüche 1 bis 11.
13. Verfahren zum Schalten mindestens einer mit Wechselspannung (AC) zu betreibenden Last, bei dem eine Wechselspannung (AC) mittels zweier anti-seriell ge- schalteter Feldeffekttransistoren mittels einer Gleichspannung-Ansteuerung geschaltet wird, insbesondere mit einer Schaltungsanordnung gemäß einem oder mehreren der vorhergehenden Ansprüche 1 bis 11, dadurch gekennzeichnet, dass die Wechselspannung (AC) mit einem elektrisch mit den Gate-Anschlüssen der beiden Feldeffekttransistoren verbundenen Schalter geschaltet wird.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass die Wechselspannung (AC) auch mittels mindestens eines Feldeffekttransistors (M5), der zu den antiseriell geschalteten Feldeffektransitoren (Ml, M2) parallel geschaltet ist, insbesondere mit einem CMOS-kompatiblen Signal einer Logik-Schaltung (Log In 3), ab- bzw. eingeschaltet wird.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass der parallel geschaltete Feldeffekttransistor (M5) mit einer negativen Spannung einer Logik- Schaltung (Log In 3) zum Schalten beaufschlagt werden kann.
PCT/EP2008/060223 2007-09-10 2008-08-04 Schaltung und verfahren zum schalten von wechselspannungen WO2009033888A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE102007043075.4 2007-09-10
DE102007043075 2007-09-10
DE102008040674.0 2008-07-24
DE102008040674A DE102008040674A1 (de) 2007-09-10 2008-07-24 Schaltung und Verfahren zum Schalten von Wechselspannungen

Publications (1)

Publication Number Publication Date
WO2009033888A1 true WO2009033888A1 (de) 2009-03-19

Family

ID=40340266

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2008/060223 WO2009033888A1 (de) 2007-09-10 2008-08-04 Schaltung und verfahren zum schalten von wechselspannungen

Country Status (2)

Country Link
DE (1) DE102008040674A1 (de)
WO (1) WO2009033888A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4500802A (en) * 1982-06-21 1985-02-19 Eaton Corporation Three terminal bidirectional source to source FET circuit
DE10008265A1 (de) * 2000-02-23 2001-08-30 Bosch Gmbh Robert Elektronische Schaltvorrichtung mit einem Batterieschalter und einem Standby-Schalter
DE102004033254A1 (de) * 2003-09-08 2005-03-31 General Electric Co. Verfahren und Vorrichtung zum Schalten von Hochspannung eines Ultraschalltransducerarrays
US20060050461A1 (en) * 2002-10-09 2006-03-09 Stephan Bolz Method and device for actuating a power circuit breaker

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19735543A1 (de) 1997-08-16 1999-02-18 Bosch Gmbh Robert Schaltungsanordnung zum Schalten von Lasten
DE102005037458B4 (de) 2005-08-09 2016-06-02 Robert Bosch Gmbh Ultraschall-Strömungssensor mit Driftkompensation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4500802A (en) * 1982-06-21 1985-02-19 Eaton Corporation Three terminal bidirectional source to source FET circuit
DE10008265A1 (de) * 2000-02-23 2001-08-30 Bosch Gmbh Robert Elektronische Schaltvorrichtung mit einem Batterieschalter und einem Standby-Schalter
US20060050461A1 (en) * 2002-10-09 2006-03-09 Stephan Bolz Method and device for actuating a power circuit breaker
DE102004033254A1 (de) * 2003-09-08 2005-03-31 General Electric Co. Verfahren und Vorrichtung zum Schalten von Hochspannung eines Ultraschalltransducerarrays

Also Published As

Publication number Publication date
DE102008040674A1 (de) 2009-03-12

Similar Documents

Publication Publication Date Title
DE102006037336B3 (de) Levelshifter für eine Ansteuerschaltung für Leistungshalbleiterbauelemente
DE102004045231B4 (de) Halbleitervorrichtung, die eine Fehlfunktion verhindern kann, welche von einem in einer Pegelschiebeschaltung erzeugten falschen Signal verursacht ist
EP2412096B1 (de) Jfet-mosfet kaskodeschaltung
DE102007006319B4 (de) Ansteuerschaltung mit TOP-Levelshifter zur Übertragung eines Eingangssignals und zugeordnetes Verfahren
DE102006029928B3 (de) Elektronische Schalteinrichtung mit zumindest zwei Halbleiterschaltelementen
DE102015102878B4 (de) Elektronische Ansteuerschaltung
DE102009028217B4 (de) Schaltungsanordnung mit einem Lasttransistor und einem Messtransistor
DE102010018997B4 (de) Ansteuerschaltung mit Übertragungsschaltung zur kapazitiven Übertragung eines Signals und zugeordnetes Verfahren
DE102012217709A1 (de) Detektion des nulldurchgangs des laststroms in einer halbleitervorrichtung
DE102014108576B4 (de) Treiberschaltung mit Miller-Clamping-Funktionalität für Leistungshalbleiterschalter, Leistungshalbleiterschalter und Wechselrichterbrücke
DE102005027442B4 (de) Schaltungsanordnung zum Schalten einer Last
DE102014115494B4 (de) Ansteuern eines mos-transistors mit konstantem vorladen
EP1926198B1 (de) Ansteuerschaltung mit BOT-Levelshifter zur Übertragung eines Eingangssignals und zugeordnetes Verfahren
DE102008035075A1 (de) Schalteinrichtung und Schaltungsanordnungen zum Schalten bei einer hohen Betriebsspannung
WO2009033888A1 (de) Schaltung und verfahren zum schalten von wechselspannungen
DE102007036728B3 (de) Treiberschaltung zur Ansteuerung eines Leistungshalbleiterschalters
EP0992114B1 (de) Ansteuerschaltung für ein steuerbares halbleiterbauelement
DE102011082688B4 (de) FET-Relais und Testmodul zum Prüfen von elektrisch steuerbaren Leistungsschaltern
DE102004049817A1 (de) Integrierte Schaltungsanordnung zur Ansteuerung von Leistungshalbleiterschaltern
EP2466753A1 (de) Widerstandsschaltung, Schaltungsanordnung und Treiber
DE19930094A1 (de) Datenbus-Transmitter
DE20121788U1 (de) Halbleiterbauelement zur direkten Gateansteuerung und Überwachung von Leistungsschaltern
DE102005050624B4 (de) CMOS-Pufferschaltung und Verwendung derselben
DE10146168C2 (de) Ansteuerschaltung für einen High-Side-Schalter
EP4154482A1 (de) Verfahren und einrichtung zum dämpfen von schwingungen auf busleitungen eines auf differenzspannungssignalen basierenden bussystems

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08786836

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 08786836

Country of ref document: EP

Kind code of ref document: A1