DE102014115494B4

DE102014115494B4 - Ansteuern eines mos-transistors mit konstantem vorladen

Info

Publication number: DE102014115494B4
Application number: DE102014115494.0A
Authority: DE
Inventors: Thomas Ferianz
Original assignee: Infineon Technologies Austria AG
Current assignee: Infineon Technologies Austria AG
Priority date: 2013-10-25
Filing date: 2014-10-24
Publication date: 2023-08-17
Anticipated expiration: 2034-10-25
Also published as: US20150116006A1; DE102014115494A1; US9172363B2

Abstract

Verfahren, das aufweist:Einschalten eines MOS-Transistors (1), indem eine Eingangskapazität (14, 15) des MOS-Transistors in einer Vorladephase mit einer im Wesentlichen konstanten Ladungsmenge vorgeladen wird und die Eingangskapazität (14, 15) nach der Vorladephase mit einem fest vorgegebenen gesteuerten Ladestrom (ION) aufgeladen wird.

Description

Ausführungsformen der vorliegenden Erfindung beziehen sich auf ein Verfahren und eine Ansteuerschaltung zum Ansteuern eins MOS-Transistors.
Ein MOS-Transistor, wie zum Beispiel ein MOSFET (Metal Oxide Semiconductor Field-Effect Transistor, Metall-Oxid-Halbleiter-Feldeffekttransistor) oder ein IGBT (Insulated Gate Bipolar Transistor, Bipolartransistor mit isolierter Gate-Elektrode), ist ein spannungsgesteuertes Bauelement, das eine Eingangskapazität enthält. Der MOS-Transistor kann ein- und ausgeschaltet werden, indem die Spannung über der Eingangskapazität gesteuert wird. Diese Eingangskapazität wird von einer Gate-Elektrode, einem Gate-Dielektrikum und von an das Gate-Dielektrikum angrenzenden dotierten Halbleiterbereichen gebildet und enthält eine Gate-Source-Kapazität (im Fall eines MOSFET) oder eine Gate-Emitter-Kapazität (im Fall eines IGBT). Ein selbstsperrender MOS-Transistor schaltet ein, wenn eine Ansteuerspannung über der Gate-Source-Kapazität eine Schwellenspannung erreicht, und schaltet aus, wenn die Ansteuerspannung unter die Schwellenspannung fällt.
In vielen Anwendungen ist es wünschenswert, den MOS-Transistor so schnell wie möglich einzuschalten, jedoch steile Schaltflanken zu verhindern. „Schaltflanken“ sind Flanken im Schaltvorgang eines Laststroms durch den MOS-Transistor und einer Spannung über einem Lastpfad (dem Drain-Source-Pfad in einem MOSFET und dem Kollektor-Emitter-Pfad in einem IGBT) des MOS-Transistors.
Nach einem bekannten Konzept für das Einschalten eines MOS-Transistors wird die Eingangskapazität in einer Vorladephase mit einem relativ hohen Ladestrom aufgeladen, bis die Spannung über der Eingangskapazität die Schwellenspannung erreicht, und wird danach mit einem kleineren Strom aufgeladen.
In der Vorladephase befindet sich der MOS-Transistor in einem Sperrzustand, so dass ein hoher Vorladestrom hilft, eine hohe Schaltgeschwindigkeit zu erreichen, aber nicht zu steilen Schaltflanken führt. Der kleinere Ladestrom nach der Vorladephase hilft, steile Schaltflanken zu verhindern und lädt die Eingangskapazität weiter auf, bis die Spannung über der Eingangskapazität einen Spannungspegel erreicht, bei dem der MOS-Transistor einen minimalen Durchlasswiderstand aufweist.
Allerdings ist es bei diesem Konzept erforderlich, zu detektieren, wann die Spannung über der Eingangskapazität die Schwellenspannung erreicht. Dies kann das Detektieren wenigstens eines der Folgenden beinhalten: der Ansteuerspannung über der Eingangskapazität, des Laststroms (der sich zu erhöhen beginnt, wenn die Ansteuerspannung die Schwellenspannung erreicht) oder der Lastpfad-Spannung (die sich zu verringern beginnt, wenn die Ansteuerspannung die Schwellenspannung erreicht). Allerdings können es parasitäre Effekte, wie zum Beispiel Spannungen über Leitungsinduktivitäten, schwierig machen, diese Parameter präzise zu messen. Weiterhin können Ausbreitungsverzögerungen bewirken, dass die Eingangskapazität zwischen dem Zeitpunkt, zu dem die Schwellenspannung detektiert wird, und dem Zeitpunkt, zu dem der Ladestrom auf den kleineren Ladestrom reduziert wird, mit dem hohen Vorladestrom aufgeladen wird.
Die DE 10 2008 055 051 A1 beschreibt ein Verfahren zur Ansteuerung eines MOS-Transistors über einen Übertragungskanal, der eine Potentialbarriere aufweist. Für jeden Schaltvorgang des MOS-Transistors wird bei diesem Verfahren eine Schaltinformation und eine Schaltparameterinformation über den Übertragungskanal an eine Ansteuerschaltung des MOS-Transistors übertragen. Bei dem in 8 dieser Veröffentlichung dargestellten Verfahren werden die Schaltinformation und die Schaltparameterinformation zeitlich aufeinanderfolgend übertragen, wobei die Ansteuerschaltung nach Erhalt einer Schaltinformation einen vordefinierten Ladestrom zum Laden der Gatekapazität des MOS-Transistors erzeugt und den Ladestrom nach Erhalt der Schaltparameterinformation nach Maßgabe der Schaltparameterinformation anpasst.
Die DE 198 55 604 C1 beschreibt ein Verfahren zum Ansteuern eines Leistungsschalters. Zum Einschalten des Leistungsschalters wird bei diesem Verfahren eine Steuerkapazität (Gate-Source-Kapazität) mit einem vorgegebenen Ladestrom geladen. Ein Laststrom durch den Leistungsschalter wird überwacht und der Ladestrom wird reduziert, wenn der Laststrom eine vorgegebene Stromschwelle überschreitet.
Die Aufgabe der Erfindung besteht darin, ein verbessertes Verfahren zum Schalten eines MOS-Transistors, eine entsprechende Ansteuerschaltung für einen MOS-Transistor und eine entsprechende Schaltung mit einem MOS-Transistor und einer Ansteuerschaltung zur Verfügung zu stellen. Diese Aufgabe wird durch ein Verfahren nach Anspruch 1, eine Ansteuerschaltung nach Anspruch 12 und eine elektronische Schaltung nach Anspruch 17 gelöst.
Beispiele werden nachstehend unter Bezugnahme auf die Zeichnungen erklärt. Die Zeichnungen dienen zur Veranschaulichung von gewissen Prinzipien, so dass lediglich für das Verständnis dieser Prinzipien notwendige Aspekte veranschaulicht werden. Die Zeichnungen sind nicht maßstabsgetreu. In den Zeichnungen bezeichnen die gleichen Referenzzeichen gleiche Merkmale.

1 zeigt eine Ausführungsform einer Schaltungsanordnung, die einen als ein IGBT umgesetzten MOS-Transistor enthält;
2 zeigt einen MOS-Transistor, der als ein MOSFET umgesetzt ist;
3 zeigt Zeitdiagramme, die eine Ausführungsform eines Verfahrens zum Ansteuern eines MOS-Transistors veranschaulichen;
4 veranschaulicht eine Ausführungsform einer Ansteuerschaltung, die eine gesteuerte Stromquelle und eine Stromquellensteuerung enthält;
5 zeigt Zeitdiagramme, die eine Betriebsart der in 4 gezeigten Ansteuerschaltung veranschaulichen;
6 zeigt Zeitdiagramme, die eine andere Betriebsart der in 4 gezeigten Ansteuerschaltung veranschaulichen;
7 zeigt eine Ausführungsform einer gesteuerten Stromquelle, die dazu ausgelegt ist, ein Referenzsignal aufzunehmen;
8 zeigt eine Ausführungsform eines Referenzsignalgenerators, der dazu ausgelegt ist, das Referenzsignal zu generieren;
9 zeigt Zeitdiagramme, die eine Betriebsart des in 8 gezeigten Referenzsignalgenerators veranschaulichen; und
10 veranschaulicht eine Ausführungsform einer Referenzspannungsquelle des in 8 gezeigten Referenzsignalgenerators.

In der folgenden ausführlichen Beschreibung wird Bezug auf die zugehörigen Zeichnungen genommen. Die Zeichnungen bilden einen Teil der Beschreibung und zeigen veranschaulichend spezifische Ausführungsformen, in denen die Erfindung angewendet werden kann. Es versteht sich, dass die Merkmale der verschiedenen, hier beschriebenen Ausführungsformen miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist.
1 veranschaulicht eine Ausführungsform einer elektronischen Schaltung, die einen MOS-Transistor 1 und eine Ansteuerschaltung 2 enthält, die dazu ausgelegt ist, den MOS-Transistor 1 anzusteuern. Der MOS-Transistor 1 enthält einen Steuer- (Ansteuer-) Knoten (Anschluss) 11 und einen Lastpfad zwischen einem ersten Lastknoten (Lastanschluss) 12 und einem zweiten Lastknoten (Lastanschluss) 13. Der MOS-Transistor 1 ist ein spannungsgesteuertes elektronisches Bauelement, das abhängig von einer Ansteuerspannung V_DRV zwischen dem Steuerknoten 11 und dem ersten Lastknoten 12 ein- und ausschaltet. Der in 1 gezeigte MOS-Transistor 1 ist als ein IGBT umgesetzt. In diesem Fall ist der Steuerknoten 11 ein Gate-Knoten, der erste Lastknoten 12 ist ein Emitter-Knoten (Emitter-Anschluss) und der zweite Lastknoten 13 ist ein Kollektor-Knoten (Kollektor-Anschluss).
Der MOS-Transistor enthält weiterhin eine interne Eingangskapazität. Diese Eingangskapazität wird von einer internen Gate-Elektrode, einem Gate-Dielektrikum und von dem Gate-Dielektrikum benachbarten Halbleiterbereichen gebildet und enthält im Fall eines IGBT eine Gate-Emitter-Kapazität zwischen dem Gate-Knoten 11 und dem Emitter-Knoten und eine Gate-Kollektor-Kapazität zwischen dem Gate-Knoten 11 und dem Kollektor-Knoten. Die Gate-Emitter-Kapazität wird in der in 1 gezeigten Ausführungsform durch einen ersten Kondensator 14 dargestellt, und die Gate-Kollektor-Kapazität wird in der in 1 gezeigten Ausführungsform durch einen zweiten Kondensator 15 dargestellt.
Das Umsetzen des MOS-Transistors 1 als ein IGBT ist lediglich ein Beispiel. Ein anderer Typ MOS-Transistor, wie zum Beispiel ein MOSFET, wird kann anstelle eines IGBT in der elektronischen Schaltung ebenso verwendet werden. 2 zeigt einen MOS-Transistor 1, der als ein MOSFET umgesetzt ist. In diesem Fall ist der Steuerknoten 11 ein Gate-Knoten, der erste Lastknoten 12 ist ein Source-Knoten und der zweite Lastknoten 13 ist ein Drain-Knoten. Die Eingangskapazität enthält in diesem Fall eine Gate-Source-Kapazität 14 und eine Gate-Drain-Kapazität.
Mit Bezug auf 1: Der MOS-Transistor 1 kann als ein elektronischer Schalter zum Schalten eines Laststroms I_L verwendet werden, der durch eine Last Z fließt. Dafür wird der Lastpfad (Kollektor-Emitter-Pfad oder Drain-Emitter-Pfad) des MOS-Transistors 1 in Reihe mit der Last Z verbunden, wobei die Reihenschaltung mit dem MOS-Transistor und der Last Z zwischen dem ersten und dem zweiten Versorgungsknoten, zwischen denen eine Versorgungsspannung V_SUP verfügbar ist, verschaltet ist. Der MOS-Transistor 1 kann als ein Low-Side-Schalter (wie gezeigt) oder als ein High-Side-Schalter (nicht gezeigt) verbunden werden. Im ersten Fall ist der MOS-Transistor 1 zwischen der Last Z und dem zweiten Versorgungsknoten verschaltet, an dem ein negatives Versorgungspotential (Referenzpotential) verfügbar ist, und im zweiten Fall ist der MOS-Transistor 1 zwischen der Last Z und dem ersten Versorgungsknoten verschaltet, an dem ein positives Versorgungspotential (Referenzpotential) verfügbar ist.
Die Last Z kann irgendein Typ elektrische Einrichtung, elektronisches Bauelement oder elektronische Schaltung sein. Gemäß einer Ausführungsform enthält die Last Z einen weiteren MOS-Transistor (nicht dargestellt), dessen Lastpfad in Reihe mit dem MOS-Transistor 1 verbunden ist, so dass die beiden MOS-Transistoren eine Halbbrückenschaltung bilden. Ein Ausgang dieser Halbbrückenschaltung ist ein Schaltungsknoten zwischen den Lastpfaden der beiden MOS-Transistoren.
MOS-Transistoren, wie zum Beispiel die in den 1 und 2 gezeigten MOS-Transistoren 1, sind mit den unterschiedlichsten Spannungs-Sperrvermögen verfügbar, wie zum Beispiel zwischen einigen 10 V bis zu 1700 V.
Die in den 1 und 2 gezeigten Schaltungssymbole stellen n-Kanal-MOS-Transistoren dar, insbesondere (selbstsperrende) n-Kanal-Anreicherungstyp-MOS-Transistoren. MOS-Transistoren dieses Typs schalten ein, wenn die Ansteuerspannung V_DRV positiv und höher als ein Schwellenspannungspegel V_TH ist, und schalten aus, wenn die Ansteuerspannung V_DRV unter dem Schwellenspannungspegel V_TH liegt. Allerdings gilt die nachstehend bereitgestellte Erklärung entsprechend für p-Kanal-MOS-Transistoren. P-Kanal-MOS-Transistoren schalten ein, wenn die Ansteuerspannung V_DRV negativ ist und einen Betrag aufweist, der größer als ein (negativer) Schwellenspannungspegel ist, und sie schalten aus, wenn die Ansteuerspannung V_DRV einen Betrag aufweist, der unter dem Betrag der Schwellenspannung liegt, oder positiv ist.
Nur zum Zwecke der Erklärung wird angenommen, dass der MOS-Transistor 1 ein n-Kanal-Anreicherungstyp-MOS-Transistor ist. Dieser Typ MOS-Transistor befindet sich in einem Sperrzustand, wenn die Ansteuerspannung V_DRV unter dem Schwellenspannungspegel V_TH liegt. Der MOS-Transistor 1 kann eingeschaltet werden, indem die Eingangskapazität 14, 15 so aufgeladen wird, dass die Ansteuerspannung V_DRV über dem Schwellenspannungspegel V_TH liegt. Der MOS-Transistor 1 beginnt zu leiten, wenn die Ansteuerspannung V_DRV gleich dem Schwellenspannungspegel V_TH ist. Allerdings ist ein Durchlasswiderstand, der ein elektrischer Widerstand des Lastpfads des MOS-Transistors 1 ist, relativ hoch, wenn die Ansteuerspannung V_DRV gleich der Schwellenspannung V_TH ist. Der MOS-Transistor 1 erreicht einen minimalen Durchlasswiderstand bzw. minimale Leitungsverluste, wenn die Ansteuerspannung V_DRV deutlich über der Schwellenspannung V_TH liegt. Zum Beispiel kann ein MOS-Transistor einen Schwellenspannungspegel V_TH von etwa 1,2 V aufweisen, während er einen minimalen Durchlasswiderstand bzw. minimale Leitungsverluste aufweist, wenn die Ansteuerspannung V_DRV über 5 V oder sogar über 10 V liegt.
Wenn der in 1 gezeigte MOS-Transistor 1 als ein elektronischer Schalter verwendet wird, erhöht sich ein Laststrom I_L von Null auf einen durch die Last Z definierten Strompegel, wenn der MOS-Transistor 1 vom Sperrzustand in den Durchlasszustand schaltet. Gleichermaßen verringert sich der Laststrom I_L auf null, wenn der MOS-Transistor vom Durchlasszustand in den Sperrzustand schaltet. Steigungen des Laststroms I_L, wenn der MOS-Transistor 1 den Schaltzustand ändert, hängen von einer Schaltgeschwindigkeit des MOS-Transistors 1 ab. Die Schaltgeschwindigkeit des MOS-Transistors 1 hängt davon ab, wie schnell die Eingangskapazität 14, 15 zwischen dem Zeitpunkt aufgeladen wird, zu dem die Ansteuerspannung V_DRV den Schwellenspannungspegel V_TH erreicht, und einem Zeitpunkt, zu dem die Eingangskapazität 14 so aufgeladen worden ist, dass der MOS-Transistor 1 in einem Betriebsmodus betrieben wird, der als Linearmodus (ohmscher Modus) im Fall eines MOSFET und als Sättigungsmodus im Fall eines IGBT bezeichnet wird. Die Leitungsverluste verringern sich weiter, wenn sich die Ansteuerspannung V_DRV weiter erhöht, und erreichen ihr Minimum, wenn die Ansteuerspannung V_DRV ein Maximum erreicht. Somit können Schaltflanken des Laststroms I_L durch den Strompegel eines Ansteuerstroms I_DRV eingestellt werden, der in die Eingangskapazität 14, 15 fließt, nachdem die Ansteuerspannung V_DRV den Schwellenspannungspegel V_TH erreicht hat. Wenn die Ansteuerspannung V_DRV unter dem Schwellenspannungspegel V_TH liegt, beeinflusst ein Strompegel des Ansteuerstroms I_DRV Schaltflanken des Laststroms I_L nicht.
3 zeigt Zeitdiagramme, die eine Ausführungsform eines Verfahrens zum Ansteuern des MOS-Transistors 1 vom Sperrzustand in den Durchlasszustand veranschaulichen. 3 zeigt Zeitdiagramme des Ansteuerstroms I_DRV und der Ansteuerspannung V_DRV. Mit Bezug auf das oben Genannte: Die Ansteuerspannung ist die Spannung zwischen dem Steuerknoten 11 und dem ersten Lastknoten 12, das heißt die Spannung über der Gate-Emitter-Kapazität bzw. der Gate-Source-Kapazität.
In den in 3 gezeigten Zeitdiagrammen bezeichnet t0 einen Zeitpunkt, zu dem der Schaltbetrieb beginnt, und t4 bezeichnet einen Zeitpunkt, zu dem der Schaltbetrieb abgeschlossen ist und die Ansteuerspannung V_DRV einen maximalen Spannungspegel V_DRVmax erreicht hat. Mit Bezug auf 3: Das Ansteuern des MOS-Transistors vom Sperrzustand in den Durchlasszustand beinhaltet eine Vorladephase (Vorlademodus), in der die Eingangskapazität 14, 15 mit einer im Wesentlichen festen Menge elektrischer Ladung Q_PRE aufgeladen wird. Diese Ladung Q_PRE wird durch eine Dauer T_PRE der Vorladephase und ein Stromprofil des Ansteuerstroms I_DRV während dieses Zeitraums definiert. Das heißt, es ist $Q_{P R E} = \int_{t 0}^{T 0 + T_{P R E}} I_{D R V} (t) d t$
wobei T_PRE die Dauer der Vorladephase bezeichnet und I_DRV(t) den Ansteuerstrom in der Vorladephase bezeichnet. Dieser Ansteuerstrom I_DRV(t) kann zeitlich variabel sein. Gemäß einer Ausführungsform weist der Ansteuerstrom I_DRV(t) einen im Wesentlichen konstanten Strompegel (Vorladepegel) I_PRE während der Vorladephase auf, so dass I_DRV = I_PRE. In diesem Fall ist $Q_{PRE} = I_{PRE} \cdot T_{PRE}$
Wenn der Vorladestrom, das heißt der Ansteuerstrom I_DRV in der Vorladephase, einen im Wesentlichen konstanten Strompegel aufweist, ist das Stromprofil des Ansteuerstroms in der Vorladephase im Wesentlichen rechteckig. Allerdings ist das Verwenden eines Vorladestroms mit einem im Wesentlichen rechteckigen Stromprofil nur ein Beispiel. Ebenso können Vorladeströme mit anderen Stromprofilen verwendet werden. Zum Beispiel kann der Vorladestrom ein trapezförmiges Stromprofil aufweisen, wie in den Punktlinien in 2 gezeigt wird, ein einer Halbwelle eines Sinussignals entsprechendes Stromprofil oder ein Stromprofil, das einer Halbwelle eines Sinusquadrat-Signals entspricht. Allerdings wird in jedem dieser Fälle die Eingangskapazität 14, 15 in der Vorladephase mit einer im Wesentlichen konstanten (festen) Menge elektrischer Ladung aufgeladen.
Die Menge elektrischer Ladung, die der Eingangskapazität 14, 15 in der Vorladephase zugeführt wird, kann so gewählt werden, dass sich der MOS-Transistor am Ende der Vorladephase immer noch im Sperrzustand befindet. Somit lädt in der Vorladephase der Ansteuerstrom I_DRV nur die Gate-Emitter-Kapazität (Gate-Source-Kapazität) 14 auf (während die Gate-Kollektor-Kapazität (Gate-Drain-Kapazität) 15 in einem geladenen Zustand gehalten wird), um den Spannungspegel der Ansteuerspannung V_DRV zu erhöhen. Die Menge der der Eingangskapazität, insbesondere der Gate-Emitter-Kapazität (Gate-Source-Kapazität), zugeführten Ladung wird an Folgendes angepasst: an eine Kapazität C₁₄ der Gate-Emitter-Kapazität (Gate-Source-Kapazität), an einen Spannungspegel V_OFF der Ansteuerspannung V_DRV im Sperrzustand und an den Schwellenspannungspegel V_TH, so dass die Ansteuerspannung V_DRV am Ende der Vorladephase unter dem Schwellenspannungspegel liegt. Das heißt: $Q_{PRE} < C_{14} \cdot (V_{TH} - V_{OFF})$
Allerdings kann es wünschenswert sein, dass die Eingangskapazität 14 während der Vorladephase so aufgeladen wird, dass die Ansteuerspannung V_DRV nahe dem Schwellenspannungspegel V_TH liegt. Die Eingangskapazität von Transistoren, die im gleichen Herstellungsvorgang gefertigt werden, kann aufgrund von Schwankungen beim Herstellungsvorgang und in Abhängigkeit von der Umgebungstemperatur variieren, wenn das Bauelement in Betrieb ist. Allerdings ist eine Gesamtschwankung dieser Eingangskapazitäten relativ gering, wie zum Beispiel +/-10 % in Bezug auf einen Durchschnittswert. Falls zum Beispiel C_14min die minimale Gate-Emitter-Kapazität (Gate-Source-Kapazität) der Transistoren ist, dann wird die Vorladung Q_PRE zum Beispiel so ausgewählt, dass $Q_{PRE} = a \cdot C_{14 min} \cdot (V_{TH} - V_{OFF})$
wobei zum Beispiel a zwischen 0,9 und 0,99 liegt.
Bei diesem Verfahren kann die Vorladephase eine feste Zeitdauer T_PRE aufweisen, so dass keiner der Betriebsparameter des MOS-Transistors 1, wie zum Beispiel die Ansteuerspannung V_DRV, der Laststrom I_L oder die Lastpfad-Spannung V_L, detektiert werden muss, um das Ende der Vorladephase zu definieren. Die Dauer der Vorladephase beträgt zum Beispiel zwischen 50 Nanosekunden (ns) und 200 Nanosekunden, insbesondere zwischen 100 Nanosekunden (ns) und 150 Nanosekunden.
Nach der Vorladephase, das heißt beginnend mit dem Zeitpunkt t1 in der in 3 gezeigten Ausführungsform, wird die Eingangskapazität 14 weiter mit einem gesteuerten Ansteuerstrom I_DRV aufgeladen. In dieser Phase, die im Folgenden als Einschaltphase bezeichnet werden wird, wird die Eingangskapazität 14 so aufgeladen, dass die Ansteuerspannung V_DRV den Schwellenspannungspegel V_TH erreicht und sich über den Schwellenspannungspegel V_TH hinaus erhöht. Der Strompegel des Ansteuerstroms I_DRV in dieser Einschaltphase beeinflusst Schaltflanken des Laststroms I_L bzw. der Lastpfad-Spannung V_L. Mit Bezug auf 3: Die Ansteuerspannung V_DRV erhöht sich während der Ladephase, das heißt während des Vorladezeitraums T_PRE. Eine Steigung dieser Erhöhung der Ansteuerspannung V_DRV ist abhängig vom Stromprofil während der Vorladephase. Wenn der Ansteuerstrom I_DRV während der Vorladephase im Wesentlichen konstant ist (wie in 3 veranschaulicht wird), erhöht sich die Ansteuerspannung V_DRV wenigstens zu Beginn der Vorladephase im Wesentlichen linear.
Nach der Vorladephase bewirkt der gesteuerte Ansteuerstrom I_DRV, dass die Eingangskapazität, insbesondere die Gate-Emitter-Kapazität (Gate-Source-Kapazität) weiter aufgeladen wird, so dass die Ansteuerspannung V_DRV sich weiter erhöht, bis die Ansteuerspannung V_DRV die Schwellenspannung V_TH erreicht. Zu diesem Zeitpunkt beginnt der MOS-Transistor 1 zu leiten, so dass der Miller-Effekt einsetzt. Das heißt: Beginnend mit diesem Zeitpunkt wird nicht nur die Gate-Emitter-Kapazität (Gate-Source-Kapazität) vom Ansteuerstrom I_DRV aufgeladen, sondern die Gate-Kollektor-Kapazität (Gate-Drain-Kapazität) 15, die häufig als Miller-Kapazität bezeichnet wird, wird über den leitenden Lastpfad des MOS-Transistors 1 entladen. Der Strom, der erforderlich ist, um die Miller-Kapazität zu entladen, wird durch den Ansteuerstrom I_DRV bereitgestellt. Dies reduziert die Steigung der ansteigenden Flanke der Ansteuerspannung V_DRV. Das heißt: Bei einem gegebenen Strompegel des Ansteuerstroms I_DRV ist eine Erhöhung der Ansteuerspannung V_DRV geringer als im Vergleich zum Zeitraum vor dem Zeitpunkt t2. Der Abschnitt des Zeitdiagramms, in dem sich die Ansteuerspannung V_DRV langsamer erhöht, wird häufig als Miller-Plateau bezeichnet. Das Miller-Plateau endet zu einem Zeitpunkt t3, wenn der MOS-Transistor den linearen Betriebsmodus (MOSFET) / den Sättigungsmodus (IGBT) erreicht. Die Eingangskapazität kann nach diesem Zeitpunkt weiter aufgeladen werden, bis die Ansteuerspannung V_DRV den maximalen Spannungspegel V_DRVmax erreicht. Dieser maximale Spannungspegel V_DRVmax wird von der Ansteuerschaltung 2 definiert. Der Ansteuerstrom I_DRV verringert sich auf null, wenn die Ansteuerspannung V_DRV den maximalen Spannungspegel V_DRVmax erreicht.
Gemäß einer Ausführungsform wird der Ansteuerstrom in der Einschaltphase so gesteuert, dass er einen im Wesentlichen konstanten Strompegel I_ON aufweist, wenigstens bis zum Zeitpunkt t3 am Ende des Miller-Plateaus. Allerdings ist es auch möglich, den Ansteuerstrom I_DRV so zu steuern, dass er in diesem Zeitraum einen variablen Strompegel aufweist. Ein maximaler Strompegel des Ansteuerstroms in der Einschaltphase liegt unter einem durchschnittlichen Ansteuerstrom I_DRV-AVG in der Vorladephase mit $I_{DRV - AVG} = Q_{PRE} / T_{PRE}$
Gemäß einer Ausführungsform liegt ein maximaler Strompegel in der Einschaltphase unter 60 %, unter 50 % oder sogar unter 40 % des durchschnittlichen Strompegels in der Vorladephase.
In der in 2 gezeigten Ausführungsform verringert sich am Ende der Vorladephase der Ansteuerstrom auf den gesteuerten Strompegel I_ON, der in der Einschaltphase in die Eingangskapazität eingespeist wird. Allerdings wäre es auch möglich, dass sich der Ansteuerstrom I_DRV zuerst unter diesen Strompegel I_ON verringert und sich dann am Ende der Vorladephase auf diesen Strompegel I_ON erhöht.
Gemäß einer Ausführungsform gibt es einen Übergangszeitraum T_TRANS zwischen dem Ende des Vorladezeitraums T_PRE und dem Zeitpunkt, zu dem der Ansteuerstrom I_DRV den gewünschten Durchlasspegel angenommen hat. In diesem Übergangszeitraum ändert sich der Ansteuerstrom vom Pegel am Ende der Vorladephase auf den gewünschten Einschaltpegel I_ON. Gemäß einer Ausführungsform ist dieser Übergangszeitraum T_TRANS kürzer als 100 ns oder sogar kürzer 50 ns.
4 zeigt eine Ausführungsform einer Ansteuerschaltung 2, die dazu ausgelegt ist, den MOS-Transistor 1 in Übereinstimmung mit dem in Bezug auf 3 erklärten Verfahren anzusteuern. Mit Bezug auf 4: Die Ansteuerschaltung 2 enthält eine Versorgungsschaltung 3 mit wenigstens einer Versorgungsspannungsquelle 31. Die erste Versorgungsspannungsquelle 31 ist mit dem ersten Lastanschluss 12 verschaltet und ist dazu ausgelegt, ein erstes Versorgungspotential Vcc bereitzustellen. Dieses erste Versorgungspotential Vcc ist in Bezug auf das elektrische Potential am ersten Lastanschluss 12 positiv. Das elektrische Potential am ersten Lastanschluss 12 wird im Folgenden als Referenzpotential REF bezeichnet werden. Optional enthält die Versorgungsschaltung 3 eine zweite Spannungsquelle 32, die mit dem ersten Lastanschluss 12 verschaltet ist und die dazu ausgelegt ist, ein zweites Versorgungspotential V_EE bereitzustellen. Dieses zweite Versorgungspotential V_EE ist in Bezug auf das Referenzpotential am ersten Lastanschluss 12 negativ. Im Fall, dass die zweite Versorgungsspannungsquelle 32 weggelassen wird, entspricht das zweite Versorgungspotential V_EE dem Referenzpotential REF am ersten Lastanschluss 12.
Die Ansteuerschaltung 2 enthält weiterhin eine gesteuerte Stromquelle 4, die mit dem Ansteuerknoten 11 des MOS-Transistors 1 verschaltet ist und die dazu ausgelegt ist, den Ansteuerstrom I_DRV für das Einschalten des MOS-Transistors 1 bereitzustellen. In der vorliegenden Ausführungsform ist die gesteuerte Stromquelle 4 zwischen einem ersten Versorgungsknoten, der der Schaltungsknoten ist, an dem das erste Versorgungspotential Vcc verfügbar ist, und dem Ansteuerknoten 11 des MOS-Transistors 1 verschaltet. Die gesteuerte Stromquelle 4 nimmt ein Steuersignal S4 aus einer Stromquellensteuerung 5 auf, wobei das Steuersignal S4 das Stromprofil (das heißt den Strompegel abhängig von der Zeit) des Ansteuerstroms I_DRV definiert, der von der gesteuerten Stromquelle 4 bereitgestellt wird. Die Stromquellensteuerung 5 ist dazu ausgelegt, das Steuersignal S4 so zu generieren, dass der Ansteuerstrom I_DRV ein Stromprofil aufweist, wie es in Bezug auf 3 erklärt wurde, wenn das Einschalten des MOS-Transistors 1 gewünscht wird.
Mit Bezug auf 4: Eine Steuerung 7 nimmt ein Eingangssignal Sin auf und steuert die Stromquellensteuerung 5 an. Das Eingangssignal Sin gibt den gewünschten Schaltzustand des MOS-Transistors 1 an. Das heißt: Das Eingangssignal Sin enthält eine Information über den gewünschten Schaltzustand (Durchlass- oder Sperrzustand) des MOS-Transistors 1. Gemäß einer Ausführungsform nimmt das Eingangssignal Sin einen von zwei Signalpegeln an, nämlich einen Durchlasspegel, der angibt, dass es gewünscht ist, den MOS-Transistor 1 einzuschalten, und einen Sperrpegel, der angibt, dass es gewünscht ist, den MOS-Transistor 1 auszuschalten. Das Eingangssignal kann von einer externen Steuerschaltung (nicht dargestellt), wie zum Beispiel von einem Mikrocontroller, bereitgestellt werden.
Mit Bezug auf die oben aufgeführte Erklärung: Der MOS-Transistor 1 schaltet aus, wenn die Ansteuerspannung V_DRV unter den Schwellenspannungspegel V_TH fällt. Die in 4 gezeigte Ansteuerschaltung 2 ist dazu ausgelegt, die Eingangskapazität 14, 15 zu entladen, wenn das Eingangssignal Sin einen Sperrpegel aufweist. In der vorliegenden Ausführungsform enthält die Ansteuerschaltung 2 einen Schalter 6, der zwischen dem Steuerknoten 11 des MOS-Transistors 1 und einem zweiten Versorgungsknoten verschaltet ist, der der Versorgungsknoten ist, an dem das zweite Versorgungspotential V_EE verfügbar ist. Optional ist eine Stromquelle 8 in Reihe mit dem Schalter 6 verbunden. Diese Stromquelle 8 definiert einen Entladestrom, der die Gate-Emitter-Kapazität (Gate-Drain-Kapazität) 14 entlädt, wenn der Schalter 6 eingeschaltet worden ist (sich in einem Durchlasszustand befindet). Die Steuerung 7 steuert den Schalter 6 abhängig vom Eingangssignal Sin. Insbesondere ist die Steuerung 7 dazu ausgelegt, den elektronischen Schalter 6 einzuschalten, wenn das Eingangssignal SIN angibt, dass es gewünscht ist, den MOS-Transistor 1 auszuschalten.
5 zeigt Zeitdiagramme, die eine Betriebsart der in 4 gezeigten Ansteuerschaltung 2 veranschaulichen. 5 zeigt Zeitdiagramme des Eingangssignals Sin, des Stromquellensteuersignals S4 und eines Ansteuersignals S6, das durch den elektronischen Schalter 6 erhalten wird. Nur zum Zwecke der Erklärung wird angenommen, dass ein Durchlasspegel des Eingangssignals Sin ein High-Pegel ist und dass ein Sperrpegel des Eingangssignals Sin ein Low-Pegel ist. Weiterhin wird angenommen, dass das Schalteransteuersignal S6 einen von zwei Signalpegeln annimmt, nämlich einen Durchlasspegel, der den elektronischen Schalter 6 einschaltet, oder einen Sperrpegel, der den elektronischen Schalter 6 ausschaltet. In der in 5 gezeigten Ausführungsform ist ein Durchlasspegel des Ansteuersignals S6 ein High-Signalpegel, und ein Sperrpegel des Ansteuersignals S6 ist ein Low-Signalpegel.
Mit Bezug auf 5: Die Steuerung 7 schaltet den elektronischen Schalter 6 so lange ein, wie das Eingangssignal Sin den Sperrpegel aufweist. Allerdings ist dies lediglich ein Beispiel. Es ist ebenso möglich, die Gate-Emitter-Kapazität (Gate-Source-Kapazität) 14 zu entladen, indem der elektronische Schalter 6 geschlossen wird, wenn das Eingangssignal Sin den Sperrpegel annimmt, und den elektronischen Schalter 6 zu öffnen, nachdem die Eingangskapazität 14 entladen worden ist. In diesem Fall ist der Steuerknoten 11 des MOS-Transistors 1 nicht potentialgebunden, bis das Eingangssignal Sin einen Durchlasspegel annimmt, der bewirkt, dass die gesteuerte Stromquelle 4 die Gate-Emitter-Kapazität (Gate-Source-Kapazität) 14 auflädt. Die Gate-Kollektor-Kapazität (Gate-Drain-Kapazität) wird aufgeladen, wenn sich der MOS-Transistor 1 im Sperrzustand befindet.
Nachdem die Eingangs-Gate-Emitter-Kapazität (Gate-Source-Kapazität) 14 entladen worden ist, entspricht das elektrische Potential am Steuerknoten 11 dem zweiten Versorgungspotential V_EE. Das heißt: Die Ansteuerspannung V_DRV ist entweder 0 (wenn die optionale zweite Versorgungsspannungsquelle 32 weggelassen wird) oder sie ist eine negative Spannung mit einem Betrag, der der von der zweiten Versorgungsspannungsquelle 32 bereitgestellten Versorgungsspannung entspricht.
Wenn das Eingangssignal Sin auf den Durchlasspegel schaltet, was zum Zeitpunkt t0 in dem in 5 gezeigten Zeitdiagramm der Fall ist, bewirkt die Steuerung 7, dass die Stromquellensteuerung 5 das Stromquellensteuerungssignal S4 generiert, so dass die gesteuerte Stromquelle 4 die Eingangskapazität 14, 15 mit einer vordefinierten elektrischen Ladung in einer Vorladephase auflädt und die Eingangskapazität 14, 15 nach der Vorladephase mit einem gesteuerten Strom auflädt. In der in 5 gezeigten Ausführungsform ist das Stromquellensteuerungssignal S4 ein kontinuierliches Signal, das ein Profil aufweist, das dem Profil des gewünschten Ansteuerstroms I_DRV entspricht.
Allerdings ist dies lediglich ein Beispiel. In einer Ausführungsform, in der der Strompegel in der Vorladephase im Wesentlichen konstant ist und in der Einschaltphase im Wesentlichen konstant ist, ist es ebenfalls möglich, dass das Stromquellensteuerungssignal S4 ein diskontinuierliches Signal ist, das lediglich gewünschte Änderungen des Signalpegels des Ansteuerstroms I_DRV angibt.
Dies wird in 6 schematisch veranschaulicht. In dieser Ausführungsform bewirkt ein erster Signalimpuls des Stromquellensteuerungssignals S4 zum Zeitpunkt t0, dass die Stromquelle 4 den Ansteuerstrom I_DRV mit dem Vorladepegel I_PRE generiert, und ein weiterer Signalimpuls zum Zeitpunkt t1 bewirkt, dass die Stromquelle 4 den Durchlasspegel I_ON des Ansteuerstroms I_DRV generiert. Die beiden Signalimpulse können unterschiedliche Amplituden oder unterschiedliche Breiten aufweisen. Weiterhin kann ein digitales Quellensteuerungssignal S4 anstatt des in 6 gezeigten Impulssignals verwendet werden, um die gesteuerte Stromquelle 4 zu steuern.
7 zeigt eine Ausführungsform einer gesteuerten Stromquelle 4 im Detail. In dieser Ausführungsform enthält die gesteuerte Stromquelle 4 eine Reihenschaltung mit einem Transistor 41 und einem Widerstand 42, der zwischen dem Steuerknoten 11 und dem ersten Versorgungsknoten verschaltet ist. Der Transistor 41 steuert eine Spannung V42 über dem Widerstand 42 und steuert demzufolge den Ansteuerstrom I_DRV. In diesem Fall wird der Ansteuerstrom gegeben als: $I_{DRV} = V42 / R42$
wobei R42 ein Widerstandswert des Widerstands 42 ist. Die Spannung V42 über dem Widerstand 42 entspricht dem ersten Versorgungspotential Vcc minus ein elektrisches Potential V41 an einem Schaltungsknoten zwischen dem Widerstand 42 und dem Transistor 41. Ein Differenzverstärker, wie zum Beispiel ein Operationsverstärker 43, steuert den Transistor 41 so an, dass das elektrische Potential V41 an diesem Schaltungsknoten einem durch das Stromquellensteuerungssignal S4 dargestellten Referenzpotential V_REF entspricht. In diesem Fall wird der Ansteuerstrom I_DRV gegeben als: $I_{DRV} = (V_{CC} - V_{REF}) / R42$
In dieser Ausführungsform erhöht sich der Ansteuerstrom I_DRV, wenn sich die Referenzspannung V_REF verringert, und umgekehrt.
Die Steuerung 7 kann eine Potentialbarriere (nicht dargestellt), wie zum Beispiel einen Transformator, insbesondere einen kernlosen Transformator, enthalten. Das heißt: Das durch die Steuerung 7 erhaltene Eingangssignal Sin kann auf ein elektrisches Potential bezogen sein, das sich von einem elektrischen Potential unterscheidet, auf das sich die Ausgangsignale der Steuerung 7, wie zum Beispiel das durch die Stromquellensteuerung 5 erhaltene Ansteuersignal S5 und das durch den Schalter 6 erhaltene Ansteuersignal S6, beziehen.
8 zeigt eine Ausführungsform der Stromquellensteuerung 5, die die Referenzspannung V_REF generiert. In dieser Ausführungsform enthält die Stromquellensteuerung 5 zwei Spannungserzeugungsschaltungen, nämlich eine erste Referenzspannungserzeugungsschaltung 51, die dazu ausgelegt ist, eine erste Referenzspannung V_PRE zu generieren, und eine zweite Referenzspannungserzeugungsschaltung 52, die dazu ausgelegt ist, eine zweite Referenzspannung V_ON zu generieren. Jedes Mal, wenn der MOS-Transistor 1 eingeschaltet werden soll, stellt die Stromquellensteuerung 5 zuerst die erste Referenzspannung V_PRE für die Vorladephase T_PRE als die Referenzspannung V_REF bereit und stellt dann die zweite Referenzspannung V_ON als die Referenzspannung V_REF bereit.
In der in 8 gezeigten Ausführungsform nimmt dazu ein Umschalter die erste und die zweite Referenzspannung V_PRE, V_ON auf und stellt eine dieser ersten und zweiten Referenzspannungen V_PRE, V_ON als die Referenzspannung V_REF bereit, die durch die gesteuerte Stromquelle 4 an einem Ausgang der Stromquellensteuerung 5 erhalten wird. In der in 8 gezeigten Ausführungsform wird der Umschalter 56 von einem Monoflop 55 gesteuert, der von der Steuerung 7 angesteuert wird. Gemäß einer Ausführungsform triggert die Steuerung 7 den Monoflop 55 jedes Mal, wenn das Eingangssignal Sin vom Sperrpegel in den Durchlasspegel schaltet. Nachdem der Monoflop 55 getriggert worden ist, verbindet der Monoflop 55 für einen vordefinierten Zeitraum (Haltezeit), der durch den Monoflop definiert wird, das erste Referenzpotential V_PRE mit dem Ausgang der Stromquellensteuerung 5. Dieser Zeitraum entspricht der Vorladezeit T_PRE, die vorher erklärt wurde. Nach diesem Zeitraum verbindet der vom Monoflop angesteuerte Schalter 56 die zweite Referenzspannung V_ON mit dem Ausgang der Stromquellensteuerung 5.
In der in 8 gezeigten Ausführungsform enthält jede Referenzsignalerzeugungsschaltung eine Reihenschaltung mit einer Stromquelle 51₁, 52₁ und einem Widerstand 51₂, 52₂ zwischen dem ersten und dem zweiten Versorgungsknoten. Die erste Referenzspannung V_PRE bzw. die zweite Referenzspannung V_ON sind an Schaltungsknoten zwischen der Stromquelle 51₁, 52₁ und dem Kondensator 51₃, 52₃ in der entsprechenden Reihenschaltung verfügbar. Anstatt die Reihenschaltungen zwischen dem ersten und dem zweiten Versorgungsknoten zu verbinden, ist es auch möglich, die Reihenschaltungen zwischen dem ersten Versorgungsknoten und dem zweiten Lastanschluss 12 zu verbinden, an dem das Referenzpotential REF verfügbar ist. Optional ist ein Kondensator 51₃, 52₃ parallel zu jedem der Widerstände 51₂, 52₂ verbunden.
In der in 8 gezeigten Ausführungsform wird das erste Referenzpotential V_PRE durch das erste und das zweite Versorgungspotential Vcc, V_EE und eine Spannung V51 über dem Widerstand 51₂ definiert, und die zweite Referenzspannung V_ON wird durch das erste und zweite Versorgungspotential Vcc, V_EE und eine Spannung V52 über dem Widerstand 52₂ definiert, insbesondere: $V_{PRE} = V_{CC} - V 51$
$V_{ON} = V_{CC} - V 52$
Die Spannungen V51, V52 sind jede von einem Widerstandswert R51, R52 des entsprechenden Widerstands 51₂, 52₂ und einem Strompegel I51, I52 eines von der entsprechenden Stromquelle bereitgestellten Stroms abhängig. Das heißt: $V 51 = R 51 \cdot I51$
$V 52 = R 52 \cdot I52$
9 zeigt Zeitdiagramme, die das Betriebsprinzip der in 7 gezeigten Ansteuerung veranschaulichen, wenn sie mit einer Stromquellensteuerung 5, wie in 8 gezeigt wird, umgesetzt wird. Mit Bezug auf 9: Das Referenzpotential V_REF entspricht dem ersten Referenzpotential V_PRE während der Vorladephase, das heißt während des Zeitraums T_PRE. Nach der Vorladephase ändert sich die Referenzspannung V_REF zur zweiten Referenzspannung V_ON. Das Referenzpotential V_PRE liegt weiter unter dem ersten Versorgungspotential Vcc als das zweite Referenzpotential V_ON, so dass die Spannung V42 über dem Widerstand 42 während der Vorladephase T_PRE höher ist als nach der Vorladephase, so dass der Ansteuerstrom I_DRV während der Vorladephase einen höheren Strompegel als nach der Vorladephase aufweist.
10 zeigt eine Ausführungsform der in 8 gezeigten ersten Stromquelle 51₁. In dieser Ausführungsform ist die Spannungsquelle 51₁ eine einstellbare Spannungsquelle, die ihre Ausgangsspannung V51 abhängig von einer Ausgangsspannung V56 generiert, die von einem Spannungsteiler 56 bereitgestellt wird, der zwischen dem Referenzknoten (dem ersten Lastanschluss 12) und dem zweiten Versorgungsknoten V_EE verbunden ist. Der Spannungsteiler 56 enthält den ersten Widerstand 56₁ und einen zweiten Widerstand 56₂, die in Reihe zwischen dem Referenzknoten (dem zweiten Lastanschluss 12) und dem zweiten Versorgungsknoten verbunden sind. Die Ausgangsspannung V56 des Spannungsteilers 56 hängt von einem Verhältnis der Widerstandswerte des ersten und des zweiten Widerstands 56₁, 56₂ ab. Ein Differenzverstärker 55, wie zum Beispiel ein Operationsverstärker, nimmt die Ausgangsspannung V56 aus dem Spannungsteiler auf und stellt den von der Stromquelle 51₁ bereitgestellten Strom I51 abhängig von dieser Ausgangsspannung V56 ein. Dazu steuert der Differenzverstärker 55 einen Transistor 53 an, dessen Lastpfad in Reihe mit einem Widerstand 54 zwischen dem Ausgang der ersten Referenzsignalerzeugungsschaltung 51 und dem zweiten Versorgungsknoten V_EE verbunden ist, so dass eine Spannung V54 über dem Widerstand 54 im Wesentlichen gleich der Ausgangsspannung V56 des Spannungsteilers ist. Der Strom I51 ist $I51 = V 54 / R 54 = V 56 / R 54$
wobei R54 den Widerstandswert des Widerstands 54 bezeichnet. Unter Berücksichtigung der Gleichungen (7A) und (8) ist somit das erste Referenzpotential V_PRE von der Ausgangsspannung V56 des Spannungsteilers wie folgt abhängig: $V_{PRE} = V_{CC} - V 51 = V_{CC} - R 51 \cdot I51 = V_{CC} - V 56 \cdot R 51 / R 54$
Die erste Referenzspannung V_PRE ist somit abhängig von der Ausgangsspannung V_PRE des Spannungsteilers und vom Verhältnis R51/R54, das durch die Widerstandswerte der Widerstände 51₂ und 54 definiert wird.
Gemäß einer Ausführungsform ist die Ansteuerschaltung 2 mit Ausnahme des Spannungsteilers in einem Gehäuse für eine integrierte Schaltung (engl.: integrated circuit package) integriert. Dieses Gehäuse für eine integrierte Schaltung 100 ist in 10 schematisch veranschaulicht. In diesem Fall kann der Pegel des ersten Referenzpotentials V_PRE von außen eingestellt werden, indem die Widerstände 56₁, 56₂ des Spannungsteilers 56 geeignet gewählt werden. Auf diese Weise kann die Vorladung Q_PRE, das heißt die elektrische Ladung, die der Eingangskapazität 14 während der Vorladephase bereitgestellt wird, eingestellt werden, indem die Widerstände 56₁, 56₂ des Spannungsteilers 56 geeignet gewählt werden. Somit kann die Ansteuerschaltung 2 für unterschiedliche Typen von MOS-Transistoren verwendet werden, die unterschiedliche Charakteristika aufweisen, insbesondere unterschiedliche Eingangskapazitäten.
Es sollte erwähnt werden, dass Merkmale, die unter Bezugnahme auf eine spezielle Figur erklärt worden sind, mit Merkmalen aus anderen Figuren verknüpft werden können, auch in solchen Fällen, in denen dies nicht ausdrücklich erwähnt worden ist. Weiterhin können die Verfahren der Erfindung entweder in reinen Software-Umsetzungsformen unter Verwendung der geeigneten Prozessorbefehle verwirklicht werden oder in hybriden Umsetzungsformen, die eine Kombination aus Hardware-Logik und Software-Logik nutzen, um die gleichen Resultate zu erreichen.

Claims

Verfahren, das aufweist: Einschalten eines MOS-Transistors (1), indem eine Eingangskapazität (14, 15) des MOS-Transistors in einer Vorladephase mit einer im Wesentlichen konstanten Ladungsmenge vorgeladen wird und die Eingangskapazität (14, 15) nach der Vorladephase mit einem fest vorgegebenen gesteuerten Ladestrom (I_ON) aufgeladen wird.
Verfahren nach Anspruch 1, bei dem der gesteuerte Ladestrom (I_ON) im Wesentlichen konstant ist.
Verfahren nach einem der Ansprüche 1 und 2, bei dem die Vorladephase eine im Wesentlichen feste Dauer (T_PRE) aufweist.
Verfahren nach Anspruch 3, bei dem das Vorladen der Eingangskapazität (14, 15) in der Vorladephase aufweist: Steuern eines Vorladestroms (I_PRE) derart, dass er ein vordefiniertes Stromprofil aufweist.
Verfahren nach Anspruch 4, bei dem das vordefinierte Stromprofil aus einem der folgenden ausgewählt ist: einem rechteckigen Stromprofil; einem trapezförmigen Stromprofil; einem Stromprofil, das einer Halbwelle eines Sinussignals entspricht; oder einem Stromprofil, das einer Halbwelle eines Sinusquadratsignals entspricht.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem ein maximaler Strompegel des Ladestroms (I_ON) kleiner als ein mittlerer Strompegel eines Vorladestroms (I_PRE) in der Vorladephase ist.
Verfahren nach Anspruch 6, bei dem ein maximaler Strompegel des Ladestroms (I_ON) höchstens 60 % eines mittleren Pegels eines Vorladestroms (I_P- _RE) in der Vorladephase beträgt.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem der MOS-Transistor (1) entweder ein MOSFET oder ein IGBT ist.
Verfahren nach einem der vorangehenden Ansprüche, bei dem die Eingangskapazität in der Vorladephase und nach der Vorladephase durch eine gesteuerte Stromquelle (4) in Übereinstimmung mit einem Stromquellensteuersignal (S4, V_REF) geladen wird, wobei das Stromquellensteuersignal (S4, V_REF) durch eine Stromquellensteuerschaltung (5) erzeugt wird.
Verfahren nach Anspruch 9, bei dem die Stromquellensteuerschaltung (5) eine erste Referenzspannungsquelle (51), die eine erste Referenzspannung (V_PRE) erzeugt, und eine zweite Referenzspannungsquelle (52), die eine zweite Referenzspannung (V_ON) erzeugt, aufweist und während der Vorladephase die erste Referenzspannung (V_PRE) und nach der Vorladephase die zweite Referenzspannung (V_ON) als Stromquellensteuersignal (S4, V_REF) an die gesteuerte Stromquelle (4) ausgibt.
Verfahren nach Anspruch 10, bei dem die erste Referenzspannung (V_PRE) von einem Ausgangssignal eines Spannungsteilers (56) abhängig ist.
Ansteuerschaltung, die dazu ausgebildet ist, einen MOS-Transistor (1) einzuschalten, indem eine Eingangskapazität (14, 15) des MOS-Transistors in einer Vorladephase mit einer im Wesentlichen konstanten Ladungsmenge vorgeladen wird und die Eingangskapazität (14, 15) nach der Vorladephase mit einem fest vorgegebenen gesteuerten Ladestrom (I_ON) aufgeladen wird.
Ansteuerschaltung nach Anspruch 12, die aufweist: eine gesteuerte Stromquelle (4), die dazu ausgebildet ist, einen Strom in Übereinstimmung mit einem Stromquellensteuersignal (S4) bereitzustellen; und eine Stromquellensteuerung (5), die dazu ausgebildet ist, das Stromquellensteuersignal (S4) so zu generieren, dass die gesteuerte Stromquelle (4) in der Vorladephase eine im Wesentlichen konstante Ladungsmenge bereitstellt und nach der Vorladephase den gesteuerten Ladestrom (I_ON) bereitstellt.
Ansteuerschaltung nach Anspruch 13, bei der die Stromquellensteuerung dazu ausgebildet ist, für einen vordefinierten Zeitraum das Stromquellensteuersignal (S4) mit einem ersten Signalpegel zu generieren und nach dem vordefinierten Zeitraum das Stromquellensteuersignal mit einem zweiten Signalpegel, der sich vom ersten Signalpegel unterscheidet, zu generieren.
Ansteuerschaltung nach Anspruch 14, bei der die Stromquellensteuerung einen Spannungsteiler (56) umfasst und bei der der erste Signalpegel von einem Ausgangssignal (V56) des Spannungsteilers abhängig ist.
Ansteuerschaltung nach Anspruch 15, bei der die Ansteuerschaltung ein Gehäuse (100) für eine integrierte Schaltung umfasst und bei der sich der Spannungsteiler (56) außerhalb des Gehäuses für die integrierte Schaltung befindet.
Elektronische Schaltung, die aufweist: einen MOS-Transistor; und eine Ansteuerschaltung nach einem der Ansprüche 12 bis 16 für den MOS-Transistor.
Elektronische Schaltung nach Anspruch 17, bei der der MOS-Transistor entweder ein IGBT oder ein MOSFET ist.