JP6154705B2 - 半導体スイッチ回路、信号処理装置、および、超音波診断装置 - Google Patents
半導体スイッチ回路、信号処理装置、および、超音波診断装置 Download PDFInfo
- Publication number
- JP6154705B2 JP6154705B2 JP2013196862A JP2013196862A JP6154705B2 JP 6154705 B2 JP6154705 B2 JP 6154705B2 JP 2013196862 A JP2013196862 A JP 2013196862A JP 2013196862 A JP2013196862 A JP 2013196862A JP 6154705 B2 JP6154705 B2 JP 6154705B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- switch pair
- voltage
- pair
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
- A61B8/00—Diagnosis using ultrasonic, sonic or infrasonic waves
- A61B8/44—Constructional features of the ultrasonic, sonic or infrasonic diagnostic device
- A61B8/4444—Constructional features of the ultrasonic, sonic or infrasonic diagnostic device related to the probe
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0009—AC switches, i.e. delivering AC power to a load
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0054—Gating switches, e.g. pass gates
Description
図5に示すように、比較例の超音波診断装置2Aは、トリガ信号に基づいて送信信号を生成する送信駆動部7と、この送信信号をプローブ4に供給する電子スイッチ9Aと、複数の圧電素子(不図示)で構成されるプローブ4と、可変電圧を供給する駆動用電源5と、固定電圧を供給するバイアス用電源3を備えている。超音波診断装置2Aは、電子スイッチ9Aの内部の複数の双方向アナログスイッチのスイッチング動作を行い、プローブ4の所定の圧電素子に送信信号を供給することにより、超音波走査を行うものである。
駆動用電源5は、交流電力(図ではAC入力と記載)の供給を受けて、電圧制御信号に基づいて正負の駆動電圧を生成し、生成した正負の駆動電圧を送信駆動部7に供給するものである。
バイアス用電源3は、交流電力の供給を受けて、固定の正負のバイアス電圧を生成し、それら正負のバイアス電圧を電子スイッチ9Aに供給するものである。この正負のバイアス電圧は、駆動用電源5が供給する正負の駆動電圧よりも高電圧である。
比較例における電子スイッチ9Aを構成する高耐圧アナログスイッチ集積回路90A(半導体スイッチ回路の一例)は、複数スイッチの動作切替を行うシフトレジスタ91と、スイッチの動作状態を保持するラッチ回路92と、出力スイッチ8Aと、この出力スイッチ8Aを駆動するレベルシフト制御回路1Aとを備えている。
シフトレジスタ91には、入力信号DINを、入力信号CLKに同期してシフトしながら、ラッチ回路92の各段に信号Dとして出力するものである。出力信号DOUTは、ラッチ回路92の最終段に出力した信号を出力するものである。
ラッチ回路92は、複数段で構成され、信号Dおよび信号CLを、入力信号LEによりラッチするものである。ラッチ回路92は、ラッチした各信号を、それぞれレベルシフト制御回路1Aの各段に出力する。
出力スイッチ8Aは、複数段で構成されている。出力スイッチ8Aの第1段は、入出力端子101−1と入出力端子102−1との間にアナログ電圧信号を伝達するか否かを切り替える。以降同様にして、出力スイッチ8Aの第n段は、入出力端子101−nと入出力端子102−nとの間にアナログ電圧信号を伝達するか否かを切り替える。
シフトレジスタ91とラッチ回路92とは、低圧電源VDDを駆動電源とする低圧回路である。出力スイッチ8Aとレベルシフト制御回路1Aとは、正の高圧電源VPPと負の高圧電源VNNを駆動電源とする高圧回路である。正の高圧電源VPPは、入出力端子101,102に印加される信号電圧よりも高く設定される。負の高圧電源VNNは、入出力端子101,102に印加される信号電圧よりも低く設定される。
図7に示すように、出力スイッチ8Aは、ゲート同士とソース同士とが接続される2個のMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)851,852で構成されるスイッチペア85と、MOSFET861で構成されるスイッチ部86を備える。
MOSFET851は、ドレインが入出力端子101に接続される。MOSFET852は、ドレインが入出力端子102に接続される。MOSFET861は、ソースが負の高圧電源VNNに接続されると共に、ドレインがMOSFET851,852のソース同士の接続ノードに接続される。
正の高圧電源VPPと負の高圧電源VNNとが駆動電源として供給されるレベルシフト制御回路1Aは、スイッチ制御信号SCTLに基づいて、この出力スイッチ8Aを制御する。
その他の手段については、発明を実施するための形態のなかで説明する。
(第1の実施形態)
図1は、本実施形態における超音波診断装置2の要部を示す構成図である。
図1に示すように、本実施形態の超音波診断装置2は、トリガ信号に基づいて送信信号を生成する送信駆動部7と、送信信号をプローブ4に供給する電子スイッチ9と、複数の圧電素子(不図示)が設けられるプローブ4と、可変電圧を供給する駆動用電源5とを備えている。
電子スイッチ9は、半導体スイッチ回路で構成されている。本実施形態の電子スイッチ9では、比較例では必須であったバイアス用電源3(図5参照)を必要としない。そのため、本実施形態の高耐圧アナログスイッチ集積回路90を電子スイッチ9に適用することで、比較例の超音波診断装置2Aでは必須であったバイアス用電源3が不要である。よって、本実施形態の超音波診断装置2は、比較例の超音波診断装置2Aよりも構成が簡単、かつ小型化、低価格化が可能となる。さらに、回路の高電圧部分が減少することにより、基板設計が容易になる。部品点数が減ることにより、故障率が減少し、超音波診断装置2の信頼性が向上する。
なお、本実施形態の半導体スイッチ回路は、超音波診断装置2への適用に限られず、アナログ信号を処理する任意の信号処理装置に適用してもよい。
図2に示すように、本実施形態の電子スイッチ9を構成する高耐圧アナログスイッチ集積回路90(半導体スイッチ回路の一例)は、比較例の高耐圧アナログスイッチ集積回路90A(図6参照)に対して、レベルシフト制御回路1Aがフローティングゲート制御回路1に置き換わり、出力スイッチ8Aが出力スイッチ8に置き換わり、更に比較例で供給される正の高圧電源VPPと負の高圧電源VNNとが供給されず、低圧電源VDC,VDDが供給される。ここで低圧電圧VDCの電圧は、入出力端子101,102に印加される信号電圧の最大値よりも低く設定されていてもよい。
本実施形態の高耐圧アナログスイッチ集積回路90は、多段構成の出力スイッチ8を集約して組み込んでいる。これにより、高耐圧アナログスイッチ集積回路90は、圧電プローブ4の各圧電素子アレイに接続することができる。
図3に示すように、高耐圧アナログスイッチ集積回路90は、フローティングゲート制御回路1と、出力スイッチ8とを含んで構成される。図3において、フローティングゲート制御回路1と、出力スイッチ8とは1段分だけが示されている。
出力スイッチ8は、第1スイッチペア81と、第2スイッチペア82と、第3スイッチペア83とを備え、入出力端子101,102が接続されている。
第1スイッチペア81は、ゲート同士とソース同士とが接続された2個のMOSFET811,812、および、ゲート・ソース間に逆方向に接続されたツェナーダイオードZD1で構成される。
第2スイッチペア82は同様に、ゲート同士とソース同士とが接続された2個のMOSFET821,822、および、ゲート・ソース間に逆方向に接続されたツェナーダイオードZD2で構成される。第1スイッチペア81と第2スイッチペア82とは、2個の入出力端子101,102間に直列に接続される。第1スイッチペア81と第2スイッチペア82とは、接続ノード84で接続される。第1スイッチペア81のMOSFET811のドレインは、入出力端子101に接続される。第2スイッチペア82のMOSFET822のドレインは、入出力端子102に接続される。
第3スイッチペア83は、ゲート同士とソース同士が接続された2個のMOSFET831,832で構成される。MOSFET831のドレインは、第1スイッチペア81と第2スイッチペア82の接続ノード84に接続される。MOSFET832のドレインは、グランドに接続される。
出力スイッチ8の第1スイッチペア81、第2スイッチペア82および第3スイッチペア83を構成している各MOSFET811,812,821,822,831,832は、高耐圧NチャネルのMOSFETであり、入出力端子101,102の信号電圧以上の素子耐圧を有している。また、本実施形態の出力スイッチ8で使われるMOSFETは、比較例の出力スイッチ8A(図7参照)で使われるような高耐圧ゲートのMOSFETではなく、比較的ゲート耐圧が低く、よってオン電圧の低い素子が使われる。
アナログスイッチの性能は、入出力端子間のインピーダンスで決定される。アナログスイッチの入出力端子間のインピーダンスは、入出力端子間に存在する各MOSFETのオン抵抗と、各MOSFETの寄生ダイオードによるインピーダンスとを合成したものである。
入出力端子102から入出力端子101までのインピーダンスは、MOSFET822のオン抵抗と、MOSFET821の寄生ダイオードによるインピーダンスと、MOSFET812のオン抵抗と、MOSFET811の寄生ダイオードによるインピーダンスとを合成したものである。このように、入出力端子101,102の信号の方向と極性とにより、入出力端子101,102間における伝達経路のインピーダンスが異なる。
本実施形態では、第1スイッチペア81が備えるMOSFET811,812と、第2スイッチペア82が備えるMOSFET821,822とは、電流性能がすべて等しい。ここでMOSFETの電流性能とは、例えば、オン抵抗および寄生ダイオードによるインピーダンスのことである。これにより、高耐圧アナログスイッチ集積回路90は、正と負の両極性で合成インピーダンスを同一にすることができるので、出力スイッチ8がオン状態のときに、正負両極性の高電圧信号を両極性で対称性を維持しながら、入出力端子101,102間を伝達することができる。
フローティングゲート制御回路1は、スイッチ制御信号SCTLがLレベルのとき、第1スイッチペア81および第2スイッチペア82をオフし、第3スイッチペア83をオンする。
フローティングゲート制御回路1は、各スイッチペアをオンする際に、このスイッチペアのゲート・ソース間電圧が、低圧電源VDCで与えられた電圧を保つように制御する。フローティングゲート制御回路1は、各スイッチペアをオフする際に、このスイッチペアのゲート・ソース間電圧が、これを構成するMOSFETの閾値以下の電圧を維持するように制御する。
この時、第1スイッチペア81と同じオンオフ設定にある第2スイッチペア82についても同様に、第2スイッチペア82を構成するMOSFET821またはMOSFET822の寄生ダイオードに流れる電流により、MOSFET821,822のソースが接続されるノードは、負の高電圧信号の電位となる虞がある。これを回避するために、MOSFET821,822のゲート・ソース間にはツェナーダイオードZD2が逆方向に接続されている。本実施形態のツェナーダイオードZD2は、ツェナー電圧が低圧電源VDCの電圧以上、かつ、MOSFET821,822のゲート耐圧以下のものが使用されている。
同じくオン状態にある第2スイッチペア82においても、低圧電源VDCからフローティングゲート制御回路1、ツェナーダイオードZD2を経由して電流が流れ、MOSFET821,822のゲート・ソース間はツェナーダイオードZD2のツェナー電位を保つ。
このようにして、低圧電源VDCのみで制御可能な高耐圧アナログスイッチ集積回路90を実現し、比較例のような高圧電源による制御に比べて低消費電力による駆動が可能となる。
アナログスイッチのもう1つの重要な特性として、スイッチオフ時における入出力信号の遮断性であるオフアイソレーション性能(オフ時のインピーダンス)がある。アナログスイッチがオフの場合には、このアナログスイッチを構成しているMOSFETのドレイン・ソース間のインピーダンスが極めて高くなり、入出力端子間が遮断される。しかし、入出力端子に印加される信号の周波数が高くなると、スイッチ素子を構成するMOSFETの寄生容量の影響が無視できなくなり、オフアイソレーション性能が悪化する。このとき、アナログスイッチは、入出力端子間を充分に遮断できない。
例えば、出力スイッチ8は、オフ時において、入出力端子101に正の高電圧信号が印加されたならば、MOSFET811が、この信号を遮断する。入出力端子102に負の高電圧信号が印加されたならば、MOSFET821が、この信号を遮断する。
出力スイッチ8は、自身のオフ時において、第1スイッチペア81と第2スイッチペア82とをオフすると共に第3スイッチペア83をオンする。このとき、第3スイッチペア83が接続ノード84をグランドに短絡し、オフされる第1スイッチペア81と第2スイッチペア82を経由することで入出力端子101,102間のインピーダンスが上昇する。これにより、出力スイッチ8は、入出力端子101と入出力端子102との間の信号の漏れを低減させている。このようにして、出力スイッチ8は、正負両極性の微小信号から高電圧信号まで広い信号電圧領域で高いオフアイソレーション性能を発揮することが可能である。
超音波診断装置2は、アナログスイッチの入力端子に印加される送信信号と、圧電素子から返ってくる受信信号とを取り扱う。本実施形態の高耐圧アナログスイッチ集積回路90を、超音波診断装置2の電子スイッチ9に使用することで、送信と受信の両方の信号を対称的にアイソレーションすることが可能である。
図4に示すように、フローティングゲート制御回路1は、第1スイッチペア81のドライブ回路11と、第2スイッチペア82のドライブ回路12と、第3スイッチペア83のドライブ回路13と、スイッチ制御信号SCTLを反転して出力するインバータINV1とを含んで構成される。
最初に、スイッチ制御信号SCTLがHレベルの場合を説明する。このとき、スイッチ制御信号SCTLには、低圧電源VDCとほぼ等しい電圧が印加される。インバータINV1の出力はLレベルとなり、グランドとほぼ等しい電圧となる。
ドライブ回路13のPチャネルのMOSFET131のゲート・ソース間には、電圧が印加されないためオフ状態となり、NチャネルのMOSFET132のゲート・ソース間には電圧が印加されるためオン状態となる。第3スイッチペア83は、自身のゲート・ソース間容量からグランドに放電してオフ状態となる。
ドライブ回路13のPチャネルのMOSFET131のゲート・ソース間には電圧が印加されるためオン状態となり、NチャネルのMOSFET132のゲート・ソース間には電圧が印加されないためオフ状態となる。第3スイッチペア83は、自身のゲート・ソース間容量が低圧電源VDCから充電され、オン状態となる。
スイッチ制御信号SCTLがHレベルに設定されると、出力スイッチ8はオン状態となる。このとき、入出力端子101に正の高電圧信号が印加された場合のフローティングゲート制御回路1の内部電位状態を検討する。
出力スイッチ8のオン時には、第1スイッチペア81と第2スイッチペア82とはオン状態なので、各ゲート電位および各ソース電位は、印加された高電圧信号に追従する。
このとき、第3スイッチペア83はオフ状態であるため、NチャネルのMOSFET831の素子耐圧により、正の高電圧信号は遮断される。
スイッチ制御信号SCTLがHレベルに設定されると、出力スイッチ8はオン状態となる。このとき、入出力端子101に負の高電圧信号が印加された場合のフローティングゲート制御回路1の内部電位状態を検討する。
出力スイッチ8のオン時には、第1スイッチペア81と第2スイッチペア82とはオン状態なので、各ゲート電位および各ソース電位は、印加された高電圧信号に追従する。
スイッチ制御信号SCTLがLレベルに設定されると、出力スイッチ8はオフ状態となる。このとき、入出力端子101に正の高電圧信号が印加された場合のフローティングゲート制御回路1の内部電位状態を検討する。
出力スイッチ8のオフ時には、第1スイッチペア81はオフ状態のため、NチャネルのMOSFET811の素子耐圧により正の高電圧信号は遮断され、第1スイッチペア81および第2スイッチペア82の各ゲート電位および各ソース電位は高電圧にはならない。
スイッチ制御信号SCTLがLレベルに設定されると、出力スイッチ8はオフ状態となる。このとき、入出力端子101に負の高電圧信号が印加された場合のフローティングゲート制御回路1の内部電位状態を検討する。
出力スイッチ8のオフ時には、第1スイッチペア81はオフ状態であるが、高耐圧NチャネルのMOSFET811の寄生ダイオードにより、ゲート電圧およびソース電位は負の高電圧信号に追随する。しかし、グランドから第1スイッチペア81のゲートへの逆流は、高耐圧ダイオードD3により阻止される。
出力スイッチ8の内部では、入出力端子101に印加された負の高電圧信号は、第1スイッチペア81により遮断される。よって、第2スイッチペア82および第3スイッチペア83の各ゲート電位および各ソース電位は、高電圧にならない。
本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば上記した実施形態は、本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることも可能である。
111,121,131 MOSFET (高耐圧Pチャネル)
112,122,132 MOSFET (高耐圧Nチャネル)
11 ドライブ回路
12 ドライブ回路
13 ドライブ回路
D1,D2,D3,D4,D5 高耐圧ダイオード
1A レベルシフト制御回路
2,2A 超音波診断装置 (信号処理装置)
3 バイアス用電源(固定)
5 駆動用電源(可変)
7 送信駆動部
8,8A 出力スイッチ
81 第1スイッチペア
811,812,821,822,831,832 MOSFET(高耐圧Nチャネル)
ZD1,ZD2 ツェナーダイオード
82 第2スイッチペア
83 第3スイッチペア
84 接続ノード
9,9A 電子スイッチ
90,90A 高耐圧アナログスイッチ集積回路
91 シフトレジスタ
92 ラッチ回路
101,102 入出力端子
INV1 インバータ
SCTL スイッチ制御信号
VDD 低圧電源
VDC 低圧電源
VPP 正の高圧電源
VNN 負の高圧電源
DIN 入力信号
CLK 入力信号
LE 入力信号
CL 入力信号
Claims (10)
- ゲート同士とソース同士とが接続された2個のMOSFET、および、ゲート・ソース間に逆方向に接続されたツェナーダイオードで構成される第1スイッチペアと、
ゲート同士とソース同士とが接続された2個のMOSFET、および、ゲート・ソース間に逆方向に接続されたツェナーダイオードで構成される第2スイッチペアと、
ゲート同士とソース同士が接続された2個のMOSFETで構成される第3スイッチペアと、
正の電源電圧が印加されることにより、前記第1スイッチペア、前記第2スイッチペア、および前記第3スイッチペアを駆動するフローティングゲート制御回路と、
を備えており、
前記第1スイッチペアと前記第2スイッチペアとは、2個の入出力端子間に、接続ノードを介して直列に接続され、
当該第3スイッチペアは、前記第1スイッチペアと前記第2スイッチペアとの間の前記接続ノードとグランドとの間に接続され、
前記フローティングゲート制御回路は、
スイッチ制御信号を反転するインバータと、
前記インバータの出力信号に基づき前記第1スイッチペアを駆動する第1ドライブ回路と、
前記インバータの出力信号に基づき前記第2スイッチペアを駆動する第2ドライブ回路と、
前記スイッチ制御信号に基づき前記第3スイッチペアを駆動する第3ドライブ回路と、
を備え、
前記第1、第2ドライブ回路は、
Pチャネル型MOSFETと第1ダイオードと第2ダイオードと前記グランドに接続されたNチャネル型MOSFETとを備え、
前記Pチャネル型MOSFETと前記第1ダイオードと前記第2ダイオードと前記Nチャネル型MOSFETは直列接続されており、当該第1ダイオードと当該第2ダイオードの接続ノードが出力ノードを構成し、当該Pチャネル型MOSFETと当該Nチャネル型MOSFETのゲート同士が接続されて入力ノードを構成する、
ことを特徴とする半導体スイッチ回路。 - 前記第3ドライブ回路は、
Pチャネル型MOSFETとダイオードと前記グランドに接続されたNチャネル型MOSFETとを備え、
前記Pチャネル型MOSFETと前記ダイオードと前記Nチャネル型MOSFETは直列接続されており、当該Pチャネル型MOSFETと当該ダイオードの接続ノードが出力ノードを構成し、当該Pチャネル型MOSFETと当該Nチャネル型MOSFETのゲート同士が接続されて入力ノードを構成する、
ことを特徴とする請求項1に記載の半導体スイッチ回路。 - 前記フローティングゲート制御回路は、入力されるスイッチ制御信号に基づいて、前記第1スイッチペアおよび前記第2スイッチペアをオンし、かつ前記第3スイッチペアをオフするか、または、前記第1スイッチペアおよび前記第2スイッチペアをオフし、かつ前記第3スイッチペアをオンするかを切り替える、
ことを特徴とする請求項1に記載の半導体スイッチ回路。 - 前記第1スイッチペア、前記第2スイッチペア、および、前記第3スイッチペアの組合せと、前記フローティングゲート制御回路とを複数集積した、
ことを特徴とする請求項1に記載の半導体スイッチ回路。 - 前記入出力端子の一方の電圧を他方に伝達するか、または、前記入出力端子の他方の電圧を一方に伝達する双方向アナログスイッチである、
ことを特徴とする請求項1に記載の半導体スイッチ回路。 - 前記第1スイッチペアを構成するMOSFETと、前記第2スイッチペアを構成するMOSFETとは、電流性能がすべて等しい、
ことを特徴とする請求項1に記載の半導体スイッチ回路。 - 前記フローティングゲート制御回路は、前記入出力端子に印加される最大電圧よりも低い低圧電源が供給される、
ことを特徴とする請求項1に記載の半導体スイッチ回路。 - 前記第1スイッチペアと前記第2スイッチペアにおいて、
各ツェナーダイオードのツェナー電圧は、前記低圧電源の電圧以上、かつ、各MOSFETのゲート耐圧以下である、
ことを特徴とする請求項7に記載の半導体スイッチ回路。 - 請求項1に記載の半導体スイッチ回路を備える、
ことを特徴とする信号処理装置。 - 請求項1に記載の半導体スイッチ回路と、
前記半導体スイッチ回路が接続される圧電プローブと、
を備えることを特徴とする超音波診断装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013196862A JP6154705B2 (ja) | 2013-09-24 | 2013-09-24 | 半導体スイッチ回路、信号処理装置、および、超音波診断装置 |
KR1020140097136A KR101632791B1 (ko) | 2013-09-24 | 2014-07-30 | 반도체 스위치 회로, 신호 처리 장치, 및 초음파 진단 장치 |
CN201410379935.5A CN104467770B (zh) | 2013-09-24 | 2014-08-04 | 半导体开关电路、信号处理装置以及超声波诊断装置 |
EP14180728.9A EP2852059B1 (en) | 2013-09-24 | 2014-08-12 | Semiconductor switch circuit signal processing apparatus and ultrasound diagnostic apparatus |
US14/461,382 US9531368B2 (en) | 2013-09-24 | 2014-08-16 | Semiconductor switch circuit, signal processing apparatus, and ultrasound diagnostic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013196862A JP6154705B2 (ja) | 2013-09-24 | 2013-09-24 | 半導体スイッチ回路、信号処理装置、および、超音波診断装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015065504A JP2015065504A (ja) | 2015-04-09 |
JP6154705B2 true JP6154705B2 (ja) | 2017-06-28 |
Family
ID=51301185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013196862A Active JP6154705B2 (ja) | 2013-09-24 | 2013-09-24 | 半導体スイッチ回路、信号処理装置、および、超音波診断装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9531368B2 (ja) |
EP (1) | EP2852059B1 (ja) |
JP (1) | JP6154705B2 (ja) |
KR (1) | KR101632791B1 (ja) |
CN (1) | CN104467770B (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6415920B2 (ja) * | 2014-10-06 | 2018-10-31 | キヤノンメディカルシステムズ株式会社 | 超音波診断装置 |
CN105811946B (zh) * | 2014-12-31 | 2019-01-15 | 微芯片科技公司 | 在不利用高电压电源情况下传输高电压信号的模拟开关 |
JP6509621B2 (ja) * | 2015-04-22 | 2019-05-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN105489632A (zh) * | 2016-01-15 | 2016-04-13 | 京东方科技集团股份有限公司 | Oled阵列基板及其制造方法、oled显示面板和oled显示装置 |
US10163521B2 (en) * | 2016-10-11 | 2018-12-25 | Microchip Technology Incorporated | High voltage bootstrap sampling circuit |
JP2018085567A (ja) * | 2016-11-21 | 2018-05-31 | 株式会社オートネットワーク技術研究所 | スイッチ回路及び電源装置 |
US10158355B2 (en) * | 2016-12-20 | 2018-12-18 | Raytheon Company | System and method for inrush current control for power sources using non-linear algorithm |
JP2019008962A (ja) * | 2017-06-23 | 2019-01-17 | 株式会社Joled | 有機el表示パネル及び有機el表示パネルの製造方法 |
JP6951662B2 (ja) * | 2017-08-31 | 2021-10-20 | 株式会社オートネットワーク技術研究所 | 電源システム |
WO2019058869A1 (ja) | 2017-09-22 | 2019-03-28 | 株式会社デンソー | 電源システム |
JP6930505B2 (ja) | 2017-09-22 | 2021-09-01 | 株式会社デンソー | 電源システム |
CN108092493B (zh) * | 2017-12-26 | 2020-12-25 | 南京工程学院 | 一种SiC MOSFET串联电路 |
US10819336B2 (en) * | 2017-12-28 | 2020-10-27 | Intelesol, Llc | Electronic switch and dimmer |
CN112219352A (zh) * | 2018-06-04 | 2021-01-12 | 罗姆股份有限公司 | 半导体器件 |
JP7070149B2 (ja) * | 2018-06-26 | 2022-05-18 | 株式会社デンソー | スイッチング回路 |
JP7081347B2 (ja) * | 2018-07-03 | 2022-06-07 | オムロン株式会社 | 半導体リレーモジュールおよび半導体リレー回路 |
CN109217861B (zh) * | 2018-11-02 | 2023-09-26 | 深圳市霍达尔仪器有限公司 | 一种基于mosfet阵列的高速电子开关 |
WO2021055721A1 (en) * | 2019-09-19 | 2021-03-25 | Butterfly Network, Inc. | Symmetric receiver switch for ultrasound devices |
JP2021184791A (ja) * | 2020-05-25 | 2021-12-09 | 株式会社日立製作所 | 探触子及びそれを用いる超音波診断装置 |
US11133836B1 (en) * | 2020-07-16 | 2021-09-28 | Nxp Usa, Inc. | High isolation radio frequency switch |
CN113515067B (zh) * | 2021-06-09 | 2022-11-04 | 青岛海信医疗设备股份有限公司 | 超声诊断仪、超声诊断仪的开机控制方法及关机控制方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62240032A (ja) * | 1986-04-10 | 1987-10-20 | 株式会社東芝 | 超音波診断装置 |
JP3068985B2 (ja) * | 1993-07-29 | 2000-07-24 | 株式会社東芝 | 半導体リレー |
JP3386943B2 (ja) * | 1995-10-30 | 2003-03-17 | 三菱電機株式会社 | 半導体装置 |
US6426600B1 (en) * | 1999-03-24 | 2002-07-30 | Magitek.Com,Llc | Proportional actuator control of apparatus |
US6509781B2 (en) * | 2001-03-20 | 2003-01-21 | Koninklijke Philips Electronics N.V. | Circuit and method for controlling a dynamic, bi-directional high voltage analog switch |
JP4635713B2 (ja) * | 2005-05-20 | 2011-02-23 | 株式会社日立製作所 | スイッチ回路及び半導体装置並びに超音波診断装置、半導体テスタ |
KR101053286B1 (ko) * | 2009-07-03 | 2011-08-01 | 삼성전기주식회사 | 초음파 프로브 및 초음파 진단장치 |
JP5485108B2 (ja) * | 2010-10-28 | 2014-05-07 | 株式会社 日立パワーデバイス | 半導体装置、およびそれを用いた超音波診断装置 |
WO2012131592A1 (en) * | 2011-03-28 | 2012-10-04 | Koninklijke Philips Electronics N.V. | Driving device and method for driving a load, in particular an led assembly |
JP5537479B2 (ja) * | 2011-03-30 | 2014-07-02 | 株式会社日立製作所 | スイッチ回路及び半導体回路 |
US8542037B2 (en) * | 2012-01-23 | 2013-09-24 | Supertex, Inc. | Multi-level high voltage pulser integrated circuit using low voltage MOSFETs |
-
2013
- 2013-09-24 JP JP2013196862A patent/JP6154705B2/ja active Active
-
2014
- 2014-07-30 KR KR1020140097136A patent/KR101632791B1/ko active IP Right Grant
- 2014-08-04 CN CN201410379935.5A patent/CN104467770B/zh active Active
- 2014-08-12 EP EP14180728.9A patent/EP2852059B1/en active Active
- 2014-08-16 US US14/461,382 patent/US9531368B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP2852059A1 (en) | 2015-03-25 |
JP2015065504A (ja) | 2015-04-09 |
EP2852059B1 (en) | 2018-10-10 |
US9531368B2 (en) | 2016-12-27 |
KR101632791B1 (ko) | 2016-06-22 |
US20150087990A1 (en) | 2015-03-26 |
KR20150033525A (ko) | 2015-04-01 |
CN104467770A (zh) | 2015-03-25 |
CN104467770B (zh) | 2017-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6154705B2 (ja) | 半導体スイッチ回路、信号処理装置、および、超音波診断装置 | |
US8295784B2 (en) | Semiconductor switching device | |
US10211826B2 (en) | Electronic switch, and corresponding device and method | |
USRE46490E1 (en) | Semiconductor device | |
KR20080007270A (ko) | 전압 레벨 시프터 | |
US7400171B1 (en) | Electronic switch having extended voltage range | |
US20140055191A1 (en) | Low power rf switch | |
US7449940B2 (en) | Buffer circuit | |
US8476956B2 (en) | Semiconductor switch | |
WO2013149238A1 (en) | Source-follower based voltage mode transmitter | |
US10637473B2 (en) | High voltage tolerant CMOS driver for low-voltage bi-directional communication buses | |
US8866466B2 (en) | Power generating circuit and switching circuit | |
US8604863B2 (en) | Switch control circuit, semiconductor device, and radio communication device | |
US7432739B2 (en) | Low voltage complementary metal oxide semiconductor process tri-state buffer | |
JP5538610B2 (ja) | 半導体スイッチ | |
Kim | Optimized high voltage analog switch IC using low breakdown SOI technology | |
JP2014158285A (ja) | 半導体スイッチ | |
KR101376810B1 (ko) | 인버터 | |
US8742813B2 (en) | Inverter and switching circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151218 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20160712 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160920 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170411 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170426 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170516 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170602 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6154705 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |