KR20150033525A - 반도체 스위치 회로, 신호 처리 장치, 및 초음파 진단 장치 - Google Patents

반도체 스위치 회로, 신호 처리 장치, 및 초음파 진단 장치 Download PDF

Info

Publication number
KR20150033525A
KR20150033525A KR20140097136A KR20140097136A KR20150033525A KR 20150033525 A KR20150033525 A KR 20150033525A KR 20140097136 A KR20140097136 A KR 20140097136A KR 20140097136 A KR20140097136 A KR 20140097136A KR 20150033525 A KR20150033525 A KR 20150033525A
Authority
KR
South Korea
Prior art keywords
switch
voltage
switch pair
pair
input
Prior art date
Application number
KR20140097136A
Other languages
English (en)
Other versions
KR101632791B1 (ko
Inventor
히로노부 혼다
후미아끼 야마시따
준이찌 아이자와
Original Assignee
가부시키가이샤 히타치 파워 디바이스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치 파워 디바이스 filed Critical 가부시키가이샤 히타치 파워 디바이스
Publication of KR20150033525A publication Critical patent/KR20150033525A/ko
Application granted granted Critical
Publication of KR101632791B1 publication Critical patent/KR101632791B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B8/00—Diagnosis using ultrasonic, sonic or infrasonic waves
    • A61B8/44—Constructional features of the ultrasonic, sonic or infrasonic diagnostic device
    • A61B8/4444—Constructional features of the ultrasonic, sonic or infrasonic diagnostic device related to the probe
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0009—AC switches, i.e. delivering AC power to a load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates

Landscapes

  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Molecular Biology (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Pathology (AREA)
  • Radiology & Medical Imaging (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Medical Informatics (AREA)
  • Biophysics (AREA)
  • Surgery (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Electronic Switches (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)

Abstract

본 발명의 과제는 반도체 스위치 회로에 있어서, 정부 양극성의 고전압 신호를 처리 가능하고, 또한 저압 전원으로 제어 가능하게 하는 것이다.
반도체 스위치 회로는, 게이트끼리와 소스끼리가 접속된 2개의 MOSFET, 및 게이트·소스 사이에 역방향으로 접속된 제너 다이오드(ZD1)로 구성되는 제1 스위치 페어(81)와, 이와 마찬가지로 구성되는 제2 스위치 페어(82)와, 게이트끼리와 소스끼리가 접속된 2개의 MOSFET으로 구성되는 제3 스위치 페어(83)를 구비한다. 제1 스위치 페어(81)와 제2 스위치 페어(82)는, 2개의 입출력 단자(101, 102) 사이에, 접속 노드(84)를 개재하여 직렬로 접속된다. 제3 스위치 페어(83)는 제1 스위치 페어(81)와 제2 스위치 페어(82) 사이의 접속 노드(84)와 접지 사이에 접속된다.

Description

반도체 스위치 회로, 신호 처리 장치, 및 초음파 진단 장치{A SEMICONDUCTOR SWITCH CIRCUIT, SIGNAL PROCESSING APPARATUS, AND ULTRASOUND DIAGNOSTIC APPARATUS}
본 발명은 고내압의 쌍방향 아날로그 스위치를 구비한 반도체 스위치 회로, 및 그것을 이용한 신호 처리 장치 및 초음파 진단 장치에 관한 것이다.
최근 들어, 초음파 진단 장치의 보급에 대해, 소형화나 저가격화가 한층 더 요구되고 있다. 초음파 진단 장치는 초음파를 송수신하기 위한 압전 프로브와, 이 압전 프로브의 구동 신호와 초음파의 신호를 송수신하기 위한 쌍방향 아날로그 스위치를 구비하고, 또한 이 쌍방향 아날로그 스위치를 구동하기 위한 복수의 전원을 구비한다. 기존의 초음파 진단 장치는, 복수 전원의 탑재가 난관이 되어, 대폭적인 소형화를 실현할 수 없다는 문제가 있다.
특허문헌 1의 과제에는,「양호한 선형성을 갖고, 또한 전력 손실이 적은 쌍방향 아날로그 스위치의 반도체 장치를 제공한다. 또한, 검출 정밀도가 높은 초음파 진단 장치를 제공한다.」라고 기재되고, 그 해결 수단에는「쌍방향으로 온 또는 오프 가능한 스위치 회로와, 상기 스위치 회로의 구동 회로를 내장한 쌍방향 아날로그 스위치의 반도체 장치이며, 상기 구동 회로는 제1 및 제2 전원에 접속되고, 상기 제1 전원 전압은, 상기 스위치 회로의 입출력 단자에 인가되는 신호의 최대 전압값 이상이며, 상기 제2 전원 전압은, 상기 스위치 회로의 입출력 단자에 인가되는 신호의 최소 전압값 이하이고, 또한 상기 구동 회로는 상기 제1 전원과 상기 스위치 회로 사이에, 직렬로 접속된 제너 다이오드와 P형 MOSFET을 구비하고 있다. 또한, 초음파 진단 장치이며, 상기 반도체 장치를 구비한다.」라고 기재되어 있다.
도 5에, 비교예에 있어서의 초음파 진단 장치(2A)의 주요부 구성을 나타낸다.
도 5에 도시한 바와 같이, 비교예의 초음파 진단 장치(2A)는 트리거 신호에 기초하여 송신 신호를 생성하는 송신 구동부(7)와, 이 송신 신호를 프로브(4)에 공급하는 전자 스위치(9A)와, 복수의 압전 소자(도시하지 않음)로 구성되는 프로브(4)와, 가변 전압을 공급하는 구동용 전원(5)과, 고정 전압을 공급하는 바이어스용 전원(3)을 구비하고 있다. 초음파 진단 장치(2A)는, 전자 스위치(9A) 내부의 복수의 쌍방향 아날로그 스위치의 스위칭 동작을 행하고, 프로브(4)의 소정의 압전 소자에 송신 신호를 공급함으로써, 초음파 주사를 행하는 것이다.
전자 스위치(9A)는, 프로브(4)에 설치된 복수의 압전 소자에 대응하여, 복수의 쌍방향 아날로그 스위치인 반도체 스위치 회로가 설치되어 있다. 반도체 스위치 회로는, 기계식 릴레이와 비교하여 고신뢰성·소형·고속 스위칭·저소비 전력·저 노이즈·긴 수명 등, 여러 가지 이점을 갖고 있다.
구동용 전원(5)은 교류 전력(도면에서는 AC 입력이라고 기재)의 공급을 받아, 전압 제어 신호에 기초하여 정부(正負)의 구동 전압을 생성하고, 생성된 정부의 구동 전압을 송신 구동부(7)에 공급하는 것이다.
바이어스용 전원(3)은 교류 전력의 공급을 받아, 고정된 정부의 바이어스 전압을 생성하고, 그들 정부의 바이어스 전압을 전자 스위치(9A)에 공급하는 것이다. 이 정부의 바이어스 전압은, 구동용 전원(5)이 공급하는 정부의 구동 전압보다도 고전압이다.
이렇게 초음파 진단 장치(2A)는, 송신 구동부(7)의 동작에 필요한 구동 전압을 독자적으로 생성하는 구동용 전원(5)과, 전자 스위치(9)의 제어에 필요한 바이어스 전압을 독자적으로 생성하는 바이어스용 전원(3)이 각각 설치된다. 이에 의해 초음파 진단 장치(2A)는, 부품 개수가 증가하여, 소형화의 저해 요인이 되고 있었다.
도 6은, 비교예에 있어서의 고내압 아날로그 스위치 집적 회로(90A)의 블록도를 나타내고 있다.
비교예에 있어서의 전자 스위치(9A)를 구성하는 고내압 아날로그 스위치 집적 회로(90A)(반도체 스위치 회로의 일례)는 복수 스위치의 동작 전환을 행하는 시프트 레지스터(91)와, 스위치의 동작 상태를 보유 지지하는 래치 회로(92)와, 출력 스위치(8A)와, 이 출력 스위치(8A)를 구동하는 레벨 시프트 제어 회로(1A)를 구비하고 있다.
시프트 레지스터(91)에는, 입력 신호 DIN을, 입력 신호 CLK에 동기하여 시프트하면서, 래치 회로(92)의 각 단에 신호 D로서 출력하는 것이다. 출력 신호 DOUT는, 래치 회로(92)의 최종단에 출력한 신호를 출력하는 것이다.
래치 회로(92)는 복수단으로 구성되어, 신호 D 및 신호 CL을, 입력 신호 LE에 의해 래치하는 것이다. 래치 회로(92)는 래치한 각 신호를, 각각 레벨 시프트 제어 회로(1A)의 각 단에 출력한다.
레벨 시프트 제어 회로(1A)는, 복수단으로 구성되어, 래치 회로(92)가 래치한 각 신호에 기초하여, 출력 스위치(8A)의 각 단을 온 오프하는 것이다.
출력 스위치(8A)는, 복수 단으로 구성되어 있다. 출력 스위치(8A)의 제1 단은, 입출력 단자(101-1)와 입출력 단자(102-1) 사이에 아날로그 전압 신호를 전달할지 어떨지를 전환한다. 이후 마찬가지로 하여, 출력 스위치(8A)의 제n 단은, 입출력 단자(101-n)와 입출력 단자(102-n) 사이에 아날로그 전압 신호를 전달할지 어떨지를 전환한다.
시프트 레지스터(91)와 래치 회로(92)는, 저압 전원 VDD를 구동 전원으로 하는 저압 회로이다. 출력 스위치(8A)와 레벨 시프트 제어 회로(1A)는, 정의 고압 전원 VPP와 부의 고압 전원 VNN을 구동 전원으로 하는 고압 회로이다. 정의 고압 전원 VPP는, 입출력 단자(101, 102)에 인가되는 신호 전압보다도 높게 설정된다. 부의 고압 전원 VNN은, 입출력 단자(101, 102)에 인가되는 신호 전압보다도 낮게 설정된다.
도 7에, 비교예에 있어서의 고내압 아날로그 스위치 집적 회로(90A)의 일부의 회로도를 나타낸다. 도 7은, 비교예의 고내압 아날로그 스위치 집적 회로(90A)의 주요부가 되는 출력 스위치(8A)와, 그 구동 회로인 레벨 시프트 제어 회로(1A)의 1단분만을 나타내고 있다.
도 7에 도시한 바와 같이, 출력 스위치(8A)는 게이트끼리와 소스끼리가 접속되는 2개의 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)(851, 852)으로 구성되는 스위치 페어(85)와, MOSFET(861)로 구성되는 스위치부(86)를 구비한다.
MOSFET(851)은, 드레인이 입출력 단자(101)에 접속된다. MOSFET(852)은, 드레인이 입출력 단자(102)에 접속된다. MOSFET(861)은, 소스가 부의 고압 전원 VNN에 접속되는 동시에, 드레인이 MOSFET(851, 852)의 소스끼리의 접속 노드에 접속된다.
정의 고압 전원 VPP와 부의 고압 전원 VNN이 구동 전원으로서 공급되는 레벨 시프트 제어 회로(1A)는, 스위치 제어 신호 SCTL에 기초하여, 이 출력 스위치(8A)를 제어한다.
스위치 페어(85)는 입출력 단자(101)와 입출력 단자(102) 사이에서 고전압 신호의 전달과 차단을 행하는 아날로그 스위치이다. 스위치부(86)는 아날로그 스위치를 오프했을 때의 신호 차단 성능인 오프 아이솔레이션 특성 향상을 위한 션트로서 작용한다.
입출력 단자(101, 102)에 고전압 신호가 인가될 경우, 스위치 페어(85)의 게이트·소스 사이에는 고전압이 인가된다. 그로 인해, 스위치 페어(85)를 구성하는 MOSFET(851, 852)는, 게이트의 구조가 고내압일 필요가 있다. 이러한 고내압 게이트의 MOSFET(851, 852)는, 온 전압이 높기 때문에, 이것을 구동하는 레벨 시프트 제어 회로(1A)에도, 고압 전원이 공급될 필요가 있다.
일본 특허 공개 제2012-95168호 공보
고내압 아날로그 스위치 집적 회로는, 저삽입 손실과, 정부 양극성의 고전압 신호에 견딜 수 있는 고내압 성능, 고주파 신호에 대한 오프 아이솔레이션 성능(오프 상태의 임피던스)이 요구된다. 그로 인해, 비교예의 고내압 아날로그 스위치 집적 회로는, 정의 고압 전원 VPP와 부의 고압 전원 VNN을 공급하는 바이어스용 전원(3)(도 5 참조)이 필요해, 소형화나 저소비 전력에 대한 저해 요인이 되고 있었다.
비교예의 도 7에 있어서, 아날로그 스위치의 드라이브 회로인 레벨 시프트 제어 회로(1A)에 공급하는 정의 고압 전원 VPP를 저압화한 경우를 검토한다. 스위치 페어(85)가 구비하는 MOSFET(851, 852)은, 삽입 손실에 의해 충분한 온 전압이 부여되지 않아, 최악의 경우에는 스위치로서의 기능을 잃어버릴 우려가 있다.
또한, 부의 고압 전원 VNN을 저압 또는 접지 전위로 설정하면, 그보다 낮은 전위의 신호가 입출력 단자(101)에 인가된 경우, 스위치 페어(85)의 MOSFET(851)의 기생 다이오드에 의해, 입출력 단자(101, 102) 사이의 선로의 임피던스가 저하된다. 마찬가지로, 부의 고압 전원 VNN보다도 낮은 전위의 신호가 입출력 단자(102)에 인가된 경우, 스위치 페어(85)의 MOSFET(852)의 기생 다이오드에 의해, 입출력 단자(101, 102) 사이의 선로 임피던스가 저하된다. 어느 쪽의 경우에도, 스위치 페어(85)의 오프 아이솔레이션 성능은 유지할 수 없다.
따라서 본 발명은, 저압 전원으로 제어 가능한 고내압의 반도체 스위치 회로를 제공하는 것을 과제로 한다.
상기한 과제를 해결하기 위해서, 본 발명 중, 반도체 스위치 회로의 발명에서는, 게이트끼리와 소스끼리가 접속된 2개의 MOSFET, 및 게이트·소스 사이에 역방향으로 접속된 제너 다이오드로 구성되는 제1 스위치 페어와, 게이트끼리와 소스끼리가 접속된 2개의 MOSFET, 및 게이트·소스 사이에 역방향으로 접속된 제너 다이오드로 구성되는 제2 스위치 페어와, 게이트끼리와 소스끼리가 접속된 2개의 MOSFET으로 구성되는 제3 스위치 페어를 구비하고 있다. 상기 제1 스위치 페어와 상기 제2 스위치 페어는 2개의 입출력 단자 사이에, 접속 노드를 개재하여 직렬로 접속된다. 해당 제3 스위치 페어는 상기 제1 스위치 페어와 상기 제2 스위치 페어 사이의 상기 접속 노드에 접속된다.
이렇게 함으로써, 반도체 스위치 회로는 자신의 구동 및 오프 아이솔레이션 성능의 유지에 필수가 되고 있었던 정 또는 부의 고압 전원을 필요로 하지 않고, 정부 양극성의 고전압 신호를 저압 전원만으로 제어 가능하다.
신호 처리 장치의 발명에서는, 청구항 1에 기재된 반도체 스위치 회로를 구비한다.
이렇게 함으로써, 신호 처리 장치는 반도체 스위치 회로의 구동 및 오프 아이솔레이션 성능의 유지에 필수가 되고 있었던 정 또는 부의 고압 전원을 필요로 하지 않으므로, 장치의 소형화, 저가격화가 가능하다. 또한, 전자 스위치의 제어에 필요했던 고전압의 회로가 줄어드는 것에 의해, 그에 수반하는 기판 설계가 용이해져, 부품 개수가 줄어드는 것으로 고장 확률이 감소하고, 신호 처리 장치의 신뢰성이 향상된다.
초음파 진단 장치의 발명에서는, 청구항 1에 기재된 반도체 스위치 회로와, 상기 반도체 스위치 회로가 접속되는 압전 프로브를 구비한다.
이렇게 함으로써, 초음파 진단 장치는 반도체 스위치 회로의 구동 및 오프 아이솔레이션 성능의 유지에 필수가 되고 있었던 정 또는 부의 고압 전원을 필요로 하지 않으므로, 장치의 소형화, 저가격화가 가능하다. 또한, 전자 스위치의 제어에 필요했던 고전압의 회로가 줄어드는 것에 의해, 그에 수반하는 기판 설계가 용이해져, 부품 개수가 줄어드는 것으로 고장 확률이 감소하고, 초음파 진단 장치의 신뢰성이 향상된다.
그 밖의 수단에 대해서는, 발명을 실시하기 위한 형태 중에서 설명한다.
본 발명에 따르면, 저압 전원으로 제어 가능한 고내압의 반도체 스위치 회로를 제공할 수 있게 된다.
도 1은 본 실시 형태에 있어서의 초음파 진단 장치의 주요부 구성을 도시하는 블록도이다.
도 2는 본 실시 형태에 있어서의 고내압 아날로그 스위치 집적 회로의 전체를 도시하는 블록도이다.
도 3은 본 실시 형태에 있어서의 고내압 아날로그 스위치 집적 회로의 일부를 도시하는 도면이다.
도 4는 본 실시 형태에 있어서의 플로팅 게이트 제어 회로와 출력 스위치를 도시하는 회로도이다.
도 5는 비교예에 있어서의 초음파 진단 장치의 주요부 구성을 도시하는 블록도이다.
도 6은 비교예에 있어서의 고내압 아날로그 스위치 집적 회로의 전체를 도시하는 블록도이다.
도 7은 비교예에 있어서의 고내압 아날로그 스위치 집적 회로의 일부를 도시하는 도면이다.
이후, 본 발명을 실시하기 위한 구체적인 내용을, 각 도면을 참조하여 상세하게 설명한다.
(제1 실시 형태)
도 1은, 본 실시 형태에 있어서의 초음파 진단 장치(2)의 주요부를 도시하는 구성도이다.
도 1에 도시한 바와 같이, 본 실시 형태의 초음파 진단 장치(2)는 트리거 신호에 기초하여 송신 신호를 생성하는 송신 구동부(7)와, 송신 신호를 프로브(4)에 공급하는 전자 스위치(9)와, 복수의 압전 소자(도시하지 않음)가 설치되는 프로브(4)와, 가변 전압을 공급하는 구동용 전원(5)을 구비하고 있다.
전자 스위치(9)는 반도체 스위치 회로로 구성되어 있다. 본 실시 형태의 전자 스위치(9)에서는, 비교예에서는 필수적이었던 바이어스용 전원(3)(도 5 참조)을 필요로 하지 않는다. 그로 인해, 본 실시 형태의 고내압 아날로그 스위치 집적 회로(90)를 전자 스위치(9)에 적용함으로써, 비교예의 초음파 진단 장치(2A)에서는 필수적이었던 바이어스용 전원(3)이 불필요하다. 따라서, 본 실시 형태의 초음파 진단 장치(2)는 비교예의 초음파 진단 장치(2A)보다도 구성이 간단하고, 또한 소형화, 저가격화가 가능하게 된다. 또한, 회로의 고전압 부분이 감소함으로써, 기판 설계가 용이해진다. 부품 개수가 줄어드는 것에 의해, 고장율이 감소되어, 초음파 진단 장치(2)의 신뢰성이 향상된다.
또한, 본 실시 형태의 반도체 스위치 회로는 초음파 진단 장치(2)에의 적용에 한정되지 않고, 아날로그 신호를 처리하는 임의의 신호 처리 장치에 적용해도 된다.
도 2는, 본 실시 형태에 있어서의 고내압 아날로그 스위치 집적 회로(90)의 전체를 도시하는 블록도이다.
도 2에 도시한 바와 같이, 본 실시 형태의 전자 스위치(9)를 구성하는 고내압 아날로그 스위치 집적 회로(90)(반도체 스위치 회로의 일례)는 비교예의 고내압 아날로그 스위치 집적 회로(90A)(도 6 참조)에 대하여 레벨 시프트 제어 회로(1A)가 플로팅 게이트 제어 회로(1)로 치환되고, 출력 스위치(8A)가 출력 스위치(8)로 치환되고, 또한 비교예에서 공급되는 정의 고압 전원 VPP와 부의 고압 전원 VNN이 공급되지 않고, 저압 전원 VDC, VDD가 공급된다. 여기서 저압 전압 VDC의 전압은, 입출력 단자(101, 102)에 인가되는 신호 전압의 최댓값보다도 낮게 설정되어 있어도 된다.
본 실시 형태의 고내압 아날로그 스위치 집적 회로(90)는 다단 구성의 출력 스위치(8)를 집약하여 내장하고 있다. 이에 의해, 고내압 아날로그 스위치 집적 회로(90)는 압전 프로브(4)의 각 압전 소자 어레이에 접속할 수 있다.
본 실시 형태의 고내압 아날로그 스위치 집적 회로(90)는 비교예의 고내압 아날로그 스위치 집적 회로(90A)와 동일한 입력 신호 DIN, 입력 신호 CLK, 입력 신호 LE, 입력 신호 CL에 의해 제어 가능하고, 따라서, 비교예와 동일한 인터페이스에 접속하여 사용하는 것이 가능하다. 즉, 초음파 진단 장치(2)는 본 실시 형태의 고내압 아날로그 스위치 집적 회로(90)를 사용해도, 비교예의 고내압 아날로그 스위치 집적 회로(90A)와 마찬가지인 입출력 신호 인터페이스를 접속하여, 비교예와 마찬가지인 제어를 행할 수 있다. 그로 인해, 본 실시 형태의 고내압 아날로그 스위치 집적 회로(90)는 비교예의 고내압 아날로그 스위치 집적 회로(90A)를 용이하게 치환할 수 있다.
도 3은, 본 실시 형태에 있어서의 고내압 아날로그 스위치 집적 회로(90)의 일부를 도시하는 도면이다.
도 3에 도시한 바와 같이, 고내압 아날로그 스위치 집적 회로(90)는 플로팅 게이트 제어 회로(1)와, 출력 스위치(8)를 포함하여 구성된다. 도 3에 있어서, 플로팅 게이트 제어 회로(1)와, 출력 스위치(8)는 1단분만이 도시되어 있다.
출력 스위치(8)는 제1 스위치 페어(81)와, 제2 스위치 페어(82)와, 제3 스위치 페어(83)를 구비하고, 입출력 단자(101, 102)가 접속되어 있다.
제1 스위치 페어(81)는 게이트끼리와 소스끼리가 접속된 2개의 MOSFET(811, 812), 및 게이트·소스 사이에 역방향으로 접속된 제너 다이오드(ZD1)로 구성된다.
제2 스위치 페어(82)는 마찬가지로, 게이트끼리와 소스끼리가 접속된 2개의 MOSFET(821, 822), 및 게이트·소스 사이에 역방향으로 접속된 제너 다이오드(ZD2)로 구성된다. 제1 스위치 페어(81)와 제2 스위치 페어(82)는 2개의 입출력 단자(101, 102) 사이에 직렬로 접속된다. 제1 스위치 페어(81)와 제2 스위치 페어(82)는 접속 노드(84)로 접속된다. 제1 스위치 페어(81)의 MOSFET(811)의 드레인은, 입출력 단자(101)에 접속된다. 제2 스위치 페어(82)의 MOSFET(822)의 드레인은, 입출력 단자(102)에 접속된다.
제3 스위치 페어(83)는 게이트끼리와 소스끼리가 접속된 2개의 MOSFET(831, 832)으로 구성된다. MOSFET(831)의 드레인은 제1 스위치 페어(81)와 제2 스위치 페어(82)의 접속 노드(84)에 접속된다. MOSFET(832)의 드레인은, 접지에 접속된다.
플로팅 게이트 제어 회로(1)는 출력 스위치(8)가 포함하는 제1 스위치 페어(81), 제2 스위치 페어(82) 및 제3 스위치 페어(83)를 제어한다. 플로팅 게이트 제어 회로(1)에는, 저압 전원 VDC가 공급되고, 래치 회로(92)(도 2 참조)의 각 단으로부터 스위치 제어 신호 SCTL이 입력된다. 스위치 제어 신호 SCTL은, 출력 스위치(8)의 신호 전달과 차단을 전환하는 신호이다. 스위치 제어 신호 SCTL이 H 레벨일 때, 출력 스위치(8)는 입출력 단자(101, 102) 사이에 신호를 전달한다. 스위치 제어 신호 SCTL이 L 레벨일 때, 출력 스위치(8)는 입출력 단자(101, 102) 사이를 차단한다.
출력 스위치(8)의 제1 스위치 페어(81), 제2 스위치 페어(82) 및 제3 스위치 페어(83)를 구성하고 있는 각 MOSFET(811, 812, 821, 822, 831, 832)은, 고내압 N 채널의 MOSFET이며, 입출력 단자(101, 102)의 신호 전압 이상의 소자 내압을 갖고 있다. 또한, 본 실시 형태의 출력 스위치(8)에서 사용되는 MOSFET은, 비교예의 출력 스위치(8A)(도 7 참조)에서 사용되는 고내압 게이트의 MOSFET이 아닌, 비교적 게이트 내압이 낮고, 온 전압이 낮은 소자가 사용된다.
MOSFET(811), MOSFET(812), MOSFET(821), MOSFET(822)은, 채널 폭 등의 디바이스 전류 성능에 관계되는 구조를 동등하게 하고 있다. 이에 의해, 출력 스위치(8)는 온 상태에 있어서의, 입출력 단자(101, 102) 사이의 신호 전달의 대칭성을 확보할 수 있다. 이하에, 그 효과가 얻어지는 이유를 설명한다.
초음파 진단 장치(2)의 전자 스위치(9)에 사용되는 고내압 아날로그 스위치 집적 회로(90)에는, 정부 양극성의 고전압 신호가 인가된다. 아날로그 스위치가 온 상태일 때에, 정부 양극성의 고전압 신호를, 양극성으로 대칭성을 유지하면서 전달하는 것은 매우 중요하다.
아날로그 스위치의 성능은, 입출력 단자 사이의 임피던스에 의해 결정된다. 아날로그 스위치의 입출력 단자 사이의 임피던스는, 입출력 단자 사이에 존재하는 각 MOSFET의 온 저항과, 각 MOSFET의 기생 다이오드에 의한 임피던스를 합성한 것이다.
출력 스위치(8)에 있어서의 입출력 단자(101)로부터 입출력 단자(102)까지의 경로에는, MOSFET(811, 812)과, MOSFET(821, 822)이 존재한다. 입출력 단자(101)로부터 입출력 단자(102)까지의 임피던스는, MOSFET(811)의 온 저항과, MOSFET(812)의 기생 다이오드에 의한 임피던스와, MOSFET(821)의 온 저항과, MOSFET(822)의 기생 다이오드에 의한 임피던스를 합성한 것이다.
입출력 단자(102)로부터 입출력 단자(101)까지의 임피던스는, MOSFET(822)의 온 저항과, MOSFET(821)의 기생 다이오드에 의한 임피던스와, MOSFET(812)의 온 저항과, MOSFET(811)의 기생 다이오드에 의한 임피던스를 합성한 것이다. 이와 같이, 입출력 단자(101, 102)의 신호 방향과 극성에 의해, 입출력 단자(101, 102) 사이에 있어서의 전달 경로의 임피던스가 다르다.
본 실시 형태에서는, 제1 스위치 페어(81)가 구비하는 MOSFET(811, 812)과, 제2 스위치 페어(82)가 구비하는 MOSFET(821, 822)은, 전류 성능이 모두 동등하다. 여기서 MOSFET의 전류 성능이란, 예를 들어, 온 저항 및 기생 다이오드에 의한 임피던스인 것이다. 이에 의해, 고내압 아날로그 스위치 집적 회로(90)는 정과 부의 양극성으로 합성 임피던스를 동일하게 할 수 있으므로, 출력 스위치(8)가 온 상태일 때에, 정부 양극성의 고전압 신호를 양극성으로 대칭성을 유지하면서, 입출력 단자(101, 102) 사이를 전달할 수 있다.
이어서, 본 실시 형태의 고내압 아날로그 스위치 집적 회로(90)의 스위칭 동작에 대하여 설명한다. 고내압 아날로그 스위치 집적 회로(90)에 있어서, 제1 스위치 페어(81)와 제2 스위치 페어(82)와 제3 스위치 페어(83)는, 자신의 게이트·소스 간 용량에 충방전함으로써, 드레인 단자 간의 임피던스를 변화시켜서 쌍방향 아날로그 스위치로서 동작시키고 있다. 즉, 제1 스위치 페어(81)를 구성하는 MOSFET(811, 812)의 게이트·소스 간 용량에 충전함으로써, 각 MOSFET(811, 812)이 온한다. 이에 의해, 제1 스위치 페어(81)가 온한다. MOSFET(811, 812)의 게이트·소스 사이 용량이 방전함으로써, 각 MOSFET(811, 812)이 오프하여 스위치 소자도 오프 상태가 된다. 제2 스위치 페어(82)나 제3 스위치 페어(83)도, 제1 스위치 페어(81)와 마찬가지로 동작한다.
고내압 아날로그 스위치 집적 회로(90)에 있어서, 입출력 단자(101, 102) 사이에 직접 접속된 제1 스위치 페어(81)와 제2 스위치 페어(82)의 조합은, 입출력 단자(101, 102)에 인가된 신호의 전달 또는 차단을 행하는 쌍방향 아날로그 스위치로서 기능한다. 제3 스위치 페어(83)는 오프 아이솔레이션 성능을 올리기 위한 션트 스위치로서 기능한다. 오프 아이솔레이션 성능이란, 아날로그 스위치의 오프 시에 있어서의 2개의 입출력 단자(101, 102) 사이의 신호 차단 성능인 것이며, 오프 시의 임피던스로 나타낸다.
제1 스위치 페어(81)와 제2 스위치 페어(82)는, 동시에 양쪽 모두 온되거나, 또는, 동시에 양쪽 모두 오프된다. 그에 반해, 제3 스위치 페어(83)는 제1 스위치 페어(81) 및 제2 스위치 페어(82)와는 반대로 온 오프된다. 즉, 제1 스위치 페어(81) 및 제2 스위치 페어(82)가 온일 때, 제3 스위치 페어(83)는 오프된다. 제1 스위치 페어(81) 및 제2 스위치 페어(82)가 오프일 때, 제3 스위치 페어(83)는 온된다.
제1 스위치 페어(81)와 제2 스위치 페어(82)와 제3 스위치 페어(83)는, 스위치 제어 신호 SCTL에 기초하여, 플로팅 게이트 제어 회로(1)에 의해 제어된다. 플로팅 게이트 제어 회로(1)는 각 스위치 페어를 구성하고 있는 각 MOSFET의 게이트·소스 간 용량에 전하를 충전 또는 방전하는 것이다. 플로팅 게이트 제어 회로(1)는 자신에게 입력되는 스위치 제어 신호 SCTL에 기초하여, 제1 스위치 페어(81)와 제2 스위치 페어(82)와 제3 스위치 페어(83)의 온/오프를 제어한다.
예를 들어, 플로팅 게이트 제어 회로(1)는 스위치 제어 신호 SCTL이 H 레벨일 때, 제1 스위치 페어(81) 및 제2 스위치 페어(82)를 온하고, 제3 스위치 페어(83)를 오프한다.
플로팅 게이트 제어 회로(1)는 스위치 제어 신호 SCTL이 L 레벨일 때, 제1 스위치 페어(81) 및 제2 스위치 페어(82)를 오프하고, 제3 스위치 페어(83)를 온한다.
스위치 제어 신호 SCTL이 H 레벨로 설정되면 플로팅 게이트 제어 회로(1)에 의해 저압 전원 VDC로부터 제1 스위치 페어(81) 및 제2 스위치 페어(82)의 게이트·소스 간 용량에 충전되어, 제1 스위치 페어(81)와 제2 스위치 페어(82)는 온 상태가 되고, 입출력 단자(101, 102) 사이는 저임피던스가 되어, 신호가 전달된다. 이때, 제1 스위치 페어(81)와 제2 스위치 페어(82)와 반대의 논리 동작을 하는 제3 스위치 페어(83)의 게이트·소스 간 용량은 접지에의 방전을 행하기 위해 제3 스위치 페어(83)는 오프한다.
이와는 반대로, 스위치 제어 신호 SCTL이 L 레벨로 설정되면 플로팅 게이트 제어 회로(1)에 의해 제1 스위치 페어(81) 및 제2 스위치 페어(82)의 게이트·소스 간 용량에 저류된 전하가 접지에 방전되어, 제1 스위치 페어(81)와 제2 스위치 페어(82)는 오프 상태가 되고, 입출력 단자(101, 102) 사이는 고임피던스가 되어, 신호가 차단된다. 이때, 제1 스위치 페어(81)와 제2 스위치 페어(82)와 반대의 논리 동작을 하는 제3 스위치 페어(83)의 게이트·소스 사이 용량은 저압 전원 VDC로부터 충전되어 제3 스위치 페어(83)는 온한다.
입출력 단자(101) 또는 입출력 단자(102)에 정의 고전압 신호가 인가된 경우, 각 스위치 페어가 온 상태에 있어서, 각각의 공통 소스는 플로팅 상태로 인해, 소스의 전위는 고전압 신호의 전위를 갖게 된다. 그로 인해, 각 스위치 페어의 게이트의 전위를 고정 전위로 해 버리면, 각 스위치 페어의 게이트·소스 사이에는 고전압이 인가되고, 그 상태에서는 게이트 파괴를 야기해 버린다. 이것을 회피하기 위해서, 본 실시 형태의 플로팅 게이트 제어 회로(1)는 각 스위치 페어의 게이트 전압을 제어한다.
플로팅 게이트 제어 회로(1)는 각 스위치 페어를 온/오프 제어할 때에, 게이트·소스 간 용량에 축적된 소정 전하를 유지하고, 또한 소정의 게이트·소스 간 전압을 유지하도록 제어한다. 이때, 플로팅 게이트 제어 회로(1)는 각 스위치 페어의 게이트 전압을 소스의 전위에 추종시킨다.
플로팅 게이트 제어 회로(1)는 각 스위치 페어를 온할 때에, 이 스위치 페어의 게이트·소스 간 전압이, 저압 전원 VDC에서 부여된 전압을 유지하도록 제어한다. 플로팅 게이트 제어 회로(1)는 각 스위치 페어를 오프할 때에, 이 스위치 페어의 게이트·소스 간 전압이, 이것을 구성하는 MOSFET의 임계값 이하의 전압을 유지하도록 제어한다.
한편, 입출력 단자(101) 또는 입출력 단자(102)에 부의 고전압 신호가 인가된 경우, 제1 스위치 페어(81)를 구성하는 MOSFET(811) 또는 MOSFET(812)의 기생 다이오드에 흐르는 전류에 의해, MOSFET(811, 812)의 소스가 접속되는 노드는, 부의 고전압 신호의 전위가 될 우려가 있다. 이것을 회피하기 위해, MOSFET(811, 812)의 게이트·소스 사이에는 제너 다이오드(ZD1)가 반대 방향으로 접속되어 있다. 본 실시 형태의 제너 다이오드(ZD1)는, 제너 전압이 저압 전원 VDC의 전압 이상, 또한 MOSFET(811, 812)의 게이트 내압 이하의 것이 사용되고 있다.
이때, 제1 스위치 페어(81)와 동일한 온/오프 설정에 있는 제2 스위치 페어(82)에 대해서도 마찬가지로, 제2 스위치 페어(82)를 구성하는 MOSFET(821) 또는 MOSFET(822)의 기생 다이오드에 흐르는 전류에 의해, MOSFET(821, 822)의 소스가 접속되는 노드는, 부의 고전압 신호의 전위가 될 우려가 있다. 이것을 회피하기 위해, MOSFET(821, 822)의 게이트·소스 사이에는 제너 다이오드(ZD2)가 반대 방향으로 접속되어 있다. 본 실시 형태의 제너 다이오드(ZD2)는, 제너 전압이 저압 전원 VDC의 전압 이상, 또한 MOSFET(821, 822)의 게이트 내압 이하의 것이 사용되고 있다.
아날로그 스위치가 온 상태에서 부의 고전압 신호가 입출력 단자(101) 또는 입출력 단자(102)에 인가된 경우, 제1 스위치 페어(81)에 있어서는, 저압 전원 VDC로부터 플로팅 게이트 제어 회로(1), 제너 다이오드(ZD1)를 경유하여 전류가 흘러, MOSFET(811, 812)의 게이트·소스 사이는 제너 다이오드(ZD1)의 제너 전위를 유지한다.
동일하게 온 상태에 있는 제2 스위치 페어(82)에 있어서도, 저압 전원 VDC로부터 플로팅 게이트 제어 회로(1), 제너 다이오드(ZD2)를 경유하여 전류가 흘러, MOSFET(821, 822)의 게이트·소스 사이는 제너 다이오드(ZD2)의 제너 전위를 유지한다.
이와 같이 하여, 저압 전원 VDC만으로 제어 가능한 고내압 아날로그 스위치 집적 회로(90)를 실현하고, 비교예와 같은 고압 전원에 의한 제어에 비해 저소비 전력에 의한 구동이 가능하게 된다.
비교예의 고내압 아날로그 스위치 집적 회로(90A)(도 7 참조)에서는, 고내압 게이트 구조의 MOSFET으로 구성되어 있고, 이들 MOSFET의 온 전압은 비교적 높은 것이 특징이다. 비교예의 스위치 페어(85)는 소위 소스 팔로어 회로이므로, 입출력 단자(101, 102)에 인가되는 신호 전압이 높아져, 비교예의 스위치 페어(85)의 게이트·소스 간 전압이 스위치 소자의 온 전압을 하회하면, 각 MOSFET을 충분히 온할 수 없어, 입출력 단자(101, 102) 사이의 임피던스가 증대하기 때문에, 아날로그 스위치로서의 신호 전달 성능은 현저하게 저하된다.
이에 반해, 본 실시 형태의 고내압 아날로그 스위치 집적 회로(90)(도 3 참조)는 저압 전원 VDC만이 공급되어서 구동한다. 출력 스위치(8)를 구성하는 각 MOSFET은, 비교예와 같은 고내압 게이트 구조가 아닌, 비교적 내압이 낮은 일반적인 게이트 구조의 소자가 사용 가능하여, 각 스위치의 온 전압을 낮게 할 수 있다. 즉, 본 실시 형태의 고내압 아날로그 스위치 집적 회로(90)는 신호 전압이 낮은 영역으로부터 높은 영역까지, 감쇠가 적어 선형성이 우수한 아날로그 스위치이다.
(오프 아이솔레이션 성능)
아날로그 스위치 중 다른 하나의 중요한 특성으로서, 스위치 오프 시에 있어서의 입출력 신호의 차단성인 오프 아이솔레이션 성능(오프 시의 임피던스)이 있다. 아날로그 스위치가 오프인 경우에는, 이 아날로그 스위치를 구성하고 있는 MOSFET의 드레인·소스 간의 임피던스가 매우 높아져, 입출력 단자 사이가 차단된다. 그러나 입출력 단자에 인가되는 신호의 주파수가 높아지면, 스위치 소자를 구성하는 MOSFET의 기생 용량의 영향을 무시할 수 없게 되어, 오프 아이솔레이션 성능이 악화된다. 이때, 아날로그 스위치는 입출력 단자 사이를 충분히 차단할 수 없다.
이 문제를 해결하기 위한 유효한 수단은, 아날로그 스위치를 T 스위치 구성으로 하는 방법이다. 비교예의 출력 스위치(8A)(도 7 참조)는 MOSFET(851)과 MOSFET(852)의 접속 노드를, 션트용의 MOSFET(861)으로 접지한, 소위 T 스위치 구성이다. T 스위치 구성은, 아날로그 스위치의 오프 아이솔레이션 성능의 개선에 유효하지만, 비교예의 출력 스위치(8A)에서는, 션트용의 MOSFET(861)을 신호 전압보다도 낮은 전위에 접지하지 않으면, 전혀 효과를 발휘하지 않는다.
비교예의 출력 스위치(8A)에서는, 부의 고압 전원 VNN이 션트용 MOSFET(861)의 소스에 접속되어 있고, 부의 고압 전원 VNN보다도 저전위인 부의 고전압 신호가 입출력 단자(101, 102)에 인가되지 않는 한, 높은 오프 아이솔레이션 성능을 유지할 수 있었다. 그러나 비교예의 출력 스위치(8A)에 있어서, 부의 고압 전원 VNN의 전위보다도 저전위인 부의 고전압 신호가 입출력 단자(101)에 인가되면, 부의 고압 전원 VNN으로부터 MOSFET(861)의 기생 다이오드와 MOSFET(851)의 기생 다이오드를 거쳐, 입출력 단자(101)에 전류가 흐른다. 부의 고압 전원 VNN의 전위보다도 저전위인 부의 고전압 신호가 입출력 단자(102)에 인가되는 경우도 마찬가지로, 부의 고압 전원 VNN으로부터 입출력 단자(102)에 전류가 흐른다. 그로 인해, 출력 스위치(8A)는, 션트용의 MOSFET(861)에 의해, 오히려 오프 아이솔레이션 성능을 악화시켜 버린다.
본 실시 형태의 출력 스위치(8)(도 3 참조)도, 제1 스위치 페어(81)와 제2 스위치 페어(82)의 접속 노드(84)를 션트용의 제3 스위치 페어(83)로 접지한 T 스위치 구성이다. 출력 스위치(8)는 션트용의 제3 스위치 페어(83)가 접지에 접속되어 있지만, 오프 아이솔레이션 성능을 유지할 수 있다.
본 실시 형태의 출력 스위치(8)는 고전압 신호를 그대로 션트용의 소자로 접지하고 있지 않다. 출력 스위치(8)는 오프 시의 제1 스위치 페어(81) 또는 제2 스위치 페어(82)의 임피던스를 경유하여 누설된 신호를, 션트용의 제3 스위치 페어(83)로 아이솔레이션하고 있다. 출력 스위치(8)는 또한, 입출력 단자(101, 102) 중 어느 하나에 부의 고전압 신호가 인가되었을 때, MOSFET의 기생 다이오드에 의한 접지로부터 신호원으로의 역류를, 오프 상태의 MOSFET으로 차단한다.
예를 들어, 출력 스위치(8)는 오프 시에 있어서, 입출력 단자(101)에 정의 고전압 신호가 인가되면, MOSFET(811)이, 이 신호를 차단한다. 입출력 단자(102)에 부의 고전압 신호가 인가되면, MOSFET(821)이, 이 신호를 차단한다.
출력 스위치(8)는 자신의 오프 시에 있어서, 제1 스위치 페어(81)와 제2 스위치 페어(82)를 오프하는 동시에 제3 스위치 페어(83)를 온한다. 이때, 제3 스위치 페어(83)가 접속 노드(84)를 접지에 단락하고, 오프되는 제1 스위치 페어(81)와 제2 스위치 페어(82)를 경유함으로써 입출력 단자(101, 102) 사이의 임피던스가 상승한다. 이에 의해, 출력 스위치(8)는 입출력 단자(101)와 입출력 단자(102) 사이의 신호 누설을 저감시키고 있다. 이와 같이 하여, 출력 스위치(8)는 정부 양극성의 미소 신호로부터 고전압 신호까지 넓은 신호 전압 영역에서 높은 오프 아이솔레이션 성능을 발휘하는 것이 가능하다.
본 실시 형태의 스위치 회로는, 2개의 입출력 단자(101, 102) 중 어느 쪽의 방향으로부터 보아도 회로는 대칭적으로 구성되어 있고, 2개의 입출력 단자(101, 102) 중 어느 쪽을 입력 단자로 선택해도 마찬가지의 출력 특성을 얻을 수 있다. 이것은 오프 아이솔레이션 성능이라고도 할 수 있는 것이다.
초음파 진단 장치(2)는 아날로그 스위치의 입력 단자에 인가되는 송신 신호와, 압전 소자로부터 되돌아오는 수신 신호를 취급한다. 본 실시 형태의 고내압 아날로그 스위치 집적 회로(90)를 초음파 진단 장치(2)의 전자 스위치(9)에 사용함으로써, 송신과 수신의 양쪽 신호를 대칭적으로 아이솔레이션하는 것이 가능하다.
도 4는, 본 실시 형태에 있어서의 플로팅 게이트 제어 회로(1)와 출력 스위치(8)를 도시하는 회로도이다. 도 4는, 본 실시 형태의 플로팅 게이트 제어 회로(1)의 내부 구성에 대해서, 그 기능을 얻기 위해 생각되는 회로 구성의 예를 나타낸 것이다.
도 4에 도시한 바와 같이, 플로팅 게이트 제어 회로(1)는 제1 스위치 페어(81)의 드라이브 회로(11)와, 제2 스위치 페어(82)의 드라이브 회로(12)와, 제3 스위치 페어(83)의 드라이브 회로(13)와, 스위치 제어 신호 SCTL을 반전하여 출력하는 인버터 INV1을 포함하여 구성된다.
드라이브 회로(11)는 저압 전원 VDC로부터 제1 스위치 페어(81)의 게이트에 충전하기 위한 고내압 P 채널의 MOSFET(111)과, 제1 스위치 페어(81)의 게이트부터 접지에 방전하기 위한 고내압 N 채널의 MOSFET(112)과, 고내압 다이오드(D1, D3)를 포함하여 구성된다. MOSFET(111)의 게이트와 MOSFET(112)의 게이트가 접속되어 있는 노드에는, 인버터 INV1의 출력측이 접속된다. 역류 방지용의 고내압 다이오드(D1, D3)는, MOSFET(111)의 드레인과 MOSFET(112)의 드레인 사이에, 직렬로 순방향 접속되어 있다. 고내압 다이오드(D1)의 캐소드와, 고내압 다이오드(D3)의 애노드와의 접속 노드는, 제1 스위치 페어(81)의 게이트에 접속된다.
드라이브 회로(12)는 드라이브 회로(11)와 마찬가지로, 저압 전원 VDC로부터 제2 스위치 페어(82)의 게이트에 충전하기 위한 고내압 P 채널의 MOSFET(121)과, 제2 스위치 페어(82)의 게이트로부터 접지에 방전하기 위한 고내압 N 채널의 MOSFET(122)와, 고내압 다이오드(D2, D4)를 포함하여 구성된다. MOSFET(121)의 게이트와 MOSFET(122)의 게이트가 접속되어 있는 노드에는, 인버터 INV1의 출력측이 접속된다. 역류 방지용의 고내압 다이오드(D2, D4)는, MOSFET(121)의 드레인과 MOSFET(122)의 드레인 사이에, 직렬로 순방향 접속되어 있다. 고내압 다이오드(D2)의 캐소드와, 고내압 다이오드(D4)의 애노드와의 접속 노드는, 제2 스위치 페어(82)의 게이트에 접속된다.
드라이브 회로(13)는 저압 전원 VDC로부터 제3 스위치 페어(83)의 게이트에 충전하기 위한 고내압 P 채널의 MOSFET(131)과, 제3 스위치 페어(83)의 게이트로부터 접지에 방전하기 위한 N 채널의 MOSFET(132)과, 고내압 다이오드(D5)를 포함하여 구성된다. MOSFET(131)의 게이트와 MOSFET(132)의 게이트가 접속되어 있는 노드에는, 스위치 제어 신호 SCTL이 입력된다. 역류 방지용의 고내압 다이오드(D5)는, MOSFET(131)의 드레인과 MOSFET(132)의 드레인 사이에 순방향으로 접속되어 있다. MOSFET(131)의 드레인과 고내압 다이오드(D5)의 애노드와의 접속 노드는, 제3 스위치 페어(83)의 게이트에 접속된다.
이어서, 각 스위치 소자의 게이트·소스 간 용량에 전하가 충전 또는 방전될 때까지의 구조를 플로팅 게이트 제어 회로(1)를 구성하는 소자 단위로 설명한다.
처음에, 스위치 제어 신호 SCTL이 H 레벨인 경우를 설명한다. 이때, 스위치 제어 신호 SCTL에는, 저압 전원 VDC와 거의 동등한 전압이 인가된다. 인버터 INV1의 출력은 L 레벨이 되어, 접지와 거의 동등한 전압이 된다.
드라이브 회로(13)의 P 채널의 MOSFET(131)의 게이트·소스 사이에는, 전압이 인가되지 않으므로 오프 상태가 되고, N 채널의 MOSFET(132)의 게이트·소스 사이에는 전압이 인가되기 때문에 온 상태가 된다. 제3 스위치 페어(83)는 자신의 게이트·소스 사이 용량으로부터 접지에 방전하여 오프 상태가 된다.
드라이브 회로(11, 12)의 P 채널의 MOSFET(111, 121)의 게이트·소스 사이에는 전압이 인가되기 때문에 온 상태가 되고, N 채널의 MOSFET(112, 122)의 게이트·소스 사이에는 전압이 걸리지 않으므로 오프 상태가 된다. 제1 스위치 페어(81) 및 제2 스위치 페어(82)는 자신의 게이트·소스 간 용량이 저압 전원 VDC에 의해 충전되어, 온 상태가 된다.
이어서, 스위치 제어 신호 SCTL이 L 레벨인 경우를 생각한다. 이때, 스위치 제어 신호 SCTL은, 접지와 거의 동등한 전압이 된다. 인버터 INV1의 출력은 H 레벨이 되어, 저압 전원 VDC와 거의 동등한 전압이 된다.
드라이브 회로(13)의 P 채널의 MOSFET(131)의 게이트·소스 사이에는 전압이 인가되기 때문에 온 상태가 되고, N 채널의 MOSFET(132)의 게이트·소스 사이에는 전압이 인가되지 않기 때문에 오프 상태가 된다. 제3 스위치 페어(83)는 자신의 게이트·소스 사이 용량이 저압 전원 VDC로부터 충전되어, 온 상태가 된다.
드라이브 회로(11, 12)의 P 채널의 MOSFET(111, 121)의 게이트·소스 사이에는 전압이 인가되지 않기 때문에 오프 상태가 되고, N 채널의 MOSFET(112, 122)의 게이트·소스 사이에는 전압이 인가되기 때문에 온 상태가 된다. 제1 스위치 페어(81) 및 제2 스위치 페어(82)는 자신의 게이트·소스 사이 용량으로부터 접지에 방전하고, 오프 상태가 된다.
본 실시 형태의 플로팅 게이트 제어 회로(1)는 입출력 단자(101) 또는 입출력 단자(102)에 고전압 신호가 인가되는 경우에도, 각 스위치 소자의 게이트·소스 간 용량은 전하의 상태를 계속하여 유지하는 것을 특징으로 하고 있다. 이하에, 출력 스위치(8)의 온 시 및 오프 시에, 입출력 단자(101)에 정의 고전압 신호 및 부의 고전압 신호가 인가된 경우를 각각 설명한다.
(A) 출력 스위치(8)의 온 시·입출력 단자(101)에 정의 고전압 신호가 인가.
스위치 제어 신호 SCTL이 H 레벨로 설정되면, 출력 스위치(8)는 온 상태가 된다. 이때, 입출력 단자(101)에 정의 고전압 신호가 인가된 경우의 플로팅 게이트 제어 회로(1)의 내부 전위 상태를 검토한다.
출력 스위치(8)의 온 시에는, 제1 스위치 페어(81)와 제2 스위치 페어(82)는 온 상태이므로, 각 게이트 전위 및 각 소스 전위는, 인가된 고전압 신호에 추종한다.
구체적으로는, 제1 스위치 페어(81) 및 제2 스위치 페어(82)의 게이트 전위는, 역 바이어스 상태의 고내압 다이오드(D1, D2)의 소자 내압과, 오프 상태의 고내압 N 채널의 MOSFET(112, 122)의 소자 내압에 의해 플로팅 상태가 된다. 제1 스위치 페어(81) 및 제2 스위치 페어(82)의 게이트·소스 간 용량에는, 이미 저압 전원 VDC로부터 전하가 충전된 상태이기 때문에, 제1 스위치 페어(81) 및 제2 스위치 페어(82)의 게이트 전압은, 입출력 단자(101)에 인가된 고전압 신호의 전압에, 저압 전원 VDC의 전압을 가한 것이 된다. 즉, 제1 스위치 페어(81) 및 제2 스위치 페어(82)의 게이트·소스 간 전압은, 저압 전원 VDC와 거의 동등한 일정한 전압을 유지한다. 이에 의해, 입출력 단자(101)에 정의 고전압 신호가 인가되어도, 제1 스위치 페어(81) 및 제2 스위치 페어(82)는 온 상태를 유지할 수 있다.
이때, 제3 스위치 페어(83)는 오프 상태이기 때문에, N 채널의 MOSFET(831)의 소자 내압에 의해, 정의 고전압 신호는 차단된다.
(B) 출력 스위치(8)의 온 시·입출력 단자(101)에 부의 고전압 신호가 인가.
스위치 제어 신호 SCTL이 H 레벨로 설정되면, 출력 스위치(8)는 온 상태가 된다. 이때, 입출력 단자(101)에 부의 고전압 신호가 인가된 경우의 플로팅 게이트 제어 회로(1)의 내부 전위 상태를 검토한다.
출력 스위치(8)의 온 시에는, 제1 스위치 페어(81)와 제2 스위치 페어(82)는 온 상태이므로, 각 게이트 전위 및 각 소스 전위는, 인가된 고전압 신호에 추종한다.
구체적으로는, 제1 스위치 페어(81) 및 제2 스위치 페어(82)의 게이트 전위는, 역 바이어스 상태의 고내압 다이오드(D3, D4)의 소자 내압에 의해 접지로부터의 역류가 저지되어, 저압 전원 VDC로부터 P 채널의 MOSFET(111)과 고내압 다이오드(D1)와 제너 다이오드(ZD1)를 거쳐 전류가 흐른다. 마찬가지로, 저압 전원 VDC로부터 P 채널의 MOSFET(121)과 고내압 다이오드(D2)와 제너 다이오드(ZD2)를 거쳐 전류가 흐른다. 즉, 제1 스위치 페어(81) 및 제2 스위치 페어(82)의 게이트·소스 간 전압은, 제너 다이오드(ZD1, ZD2)가 갖는 제너 전압과 거의 동등한 소정 전압을 유지하게 되어, 부의 고전압 신호가 인가되어도 온 상태를 유지할 수 있다.
이때, 제3 스위치 페어(83)는 오프 상태이지만, N 채널 의 MOSFET(831)의 기생 다이오드에 의해, 제3 스위치 페어(83)의 게이트 전위 및 소스 전위는 부의 고전압 신호에 추종한다. 제3 스위치 페어(83)의 게이트와 접지 사이에는, 고내압 다이오드(D5)가 순방향으로 접속되어 있으므로, 접지로부터 접속 노드(84)로의 역류는 저지된다. 제3 스위치 페어(83)의 소스와 접지 사이에는, MOSFET(832)이 접속되어 있으므로, 마찬가지로 접지로부터 접속 노드(84)로의 역류는 저지된다.
(C) 출력 스위치(8)의 오프 시·입출력 단자(101)에 정의 고전압 신호가 인가.
스위치 제어 신호 SCTL이 L 레벨로 설정되면, 출력 스위치(8)는 오프 상태가 된다. 이때, 입출력 단자(101)에 정의 고전압 신호가 인가된 경우의 플로팅 게이트 제어 회로(1)의 내부 전위 상태를 검토한다.
출력 스위치(8)의 오프 시에는, 제1 스위치 페어(81)는 오프 상태로 인해, N 채널의 MOSFET(811)의 소자 내압에 의해 정의 고전압 신호는 차단되고, 제1 스위치 페어(81) 및 제2 스위치 페어(82)의 각 게이트 전위 및 각 소스 전위는 고전압이 되지 않는다.
(D) 출력 스위치(8)의 오프 시·입출력 단자(101)에 부의 고전압 신호가 인가.
스위치 제어 신호 SCTL이 L 레벨로 설정되면, 출력 스위치(8)는 오프 상태가 된다. 이때, 입출력 단자(101)에 부의 고전압 신호가 인가된 경우의 플로팅 게이트 제어 회로(1)의 내부 전위 상태를 검토한다.
출력 스위치(8)의 오프 시에는, 제1 스위치 페어(81)는 오프 상태이지만, 고내압 N 채널의 MOSFET(811)의 기생 다이오드에 의해, 게이트 전압 및 소스 전위는 부의 고전압 신호에 추종한다. 그러나, 접지로부터 제1 스위치 페어(81)의 게이트로의 역류는, 고내압 다이오드(D3)에 의해 저지된다.
출력 스위치(8)의 내부에서는, 입출력 단자(101)에 인가된 부의 고전압 신호는, 제1 스위치 페어(81)에 의해 차단된다. 따라서, 제2 스위치 페어(82) 및 제3 스위치 페어(83)의 각 게이트 전위 및 각 소스 전위는, 고전압이 되지 않는다.
상기한 (A) 내지 (D)의 설명은, 입출력 단자(101)에 정부의 고전압 신호를 인가한 경우의 설명이다. 그러나, 본 실시 형태의 고내압 아날로그 스위치 집적 회로(90)는 입출력 단자(101)와 입출력 단자(102)가 대칭적으로 구성된 쌍방향 아날로그 스위치이므로, 입출력 단자(102)에 정부의 고전압 신호를 인가한 경우에도, 마찬가지로 동작한다.
(변형예)
본 발명은 상기한 실시 형태에 한정되는 것은 아니며, 여러 가지 변형예가 포함된다. 예를 들어 상기한 실시 형태는, 본 발명을 이해하기 쉽게 설명하기 위하여 상세하게 설명한 것이며, 반드시 설명한 모든 구성을 구비하는 것에 한정되는 것은 아니다. 어떤 실시 형태의 구성의 일부를 다른 실시 형태의 구성으로 치환하는 것이 가능하고, 어떤 실시 형태의 구성에 다른 실시 형태의 구성을 더하는 것도 가능하다. 또한, 각 실시 형태의 구성의 일부에 대해서, 다른 구성의 추가·삭제·치환을 하는 것도 가능하다.
각 실시 형태에 있어서, 제어선이나 정보선은, 설명상 필요하다고 생각되는 것을 나타내고 있으며, 제품상 반드시 모든 제어선이나 정보선을 나타내고 있다고는 할 수 없다. 실제로는, 거의 모든 구성이 서로 접속되어 있다고 생각해도 된다.
1 : 플로팅 게이트 제어 회로
111, 121, 131 : MOSFET(고내압 P 채널)
112, 122, 132 : MOSFET(고내압 N 채널)
11 : 드라이브 회로
12 : 드라이브 회로
13 : 드라이브 회로
D1, D2, D3, D4, D5 : 고내압 다이오드
1A : 레벨 시프트 제어 회로
2, 2A : 초음파 진단 장치(신호 처리 장치)
3 : 바이어스용 전원(고정)
5 : 구동용 전원(가변)
7 : 송신 구동부
8, 8A : 출력 스위치
81 : 제1 스위치 페어
811, 812, 821, 822, 831, 832 : MOSFET(고내압 N 채널)
ZD1, ZD2 : 제너 다이오드
82 : 제2 스위치 페어
83 : 제3 스위치 페어
84 : 접속 노드
9, 9A : 전자 스위치
90, 90A : 고내압 아날로그 스위치 집적 회로
91 : 시프트 레지스터
92 : 래치 회로
101, 102 : 입출력 단자
INV1 : 인버터
SCTL : 스위치 제어 신호
VDD : 저압 전원
VDC : 저압 전원
VPP : 정의 고압 전원
VNN : 부의 고압 전원
DIN : 입력 신호
CLK : 입력 신호
LE : 입력 신호
CL : 입력 신호

Claims (10)

  1. 게이트끼리와 소스끼리가 접속된 2개의 MOSFET, 및 게이트·소스 사이에 역방향으로 접속된 제너 다이오드로 구성되는 제1 스위치 페어와,
    게이트끼리와 소스끼리가 접속된 2개의 MOSFET, 및 게이트·소스 사이에 역방향으로 접속된 제너 다이오드로 구성되는 제2 스위치 페어와,
    게이트끼리와 소스끼리가 접속된 2개의 MOSFET으로 구성되는 제3 스위치 페어를 구비하고 있고,
    상기 제1 스위치 페어와 상기 제2 스위치 페어는, 2개의 입출력 단자 사이에, 접속 노드를 개재하여 직렬로 접속되고,
    해당 제3 스위치 페어는, 상기 제1 스위치 페어와 상기 제2 스위치 페어 사이의 상기 접속 노드에 접속되는 것을 특징으로 하는, 반도체 스위치 회로.
  2. 제1항에 있어서, 상기 제1 스위치 페어, 상기 제2 스위치 페어, 및 상기 제3 스위치 페어의 조합을 복수 집적한 것을 특징으로 하는, 반도체 스위치 회로.
  3. 제1항에 있어서, 상기 입출력 단자 중 한쪽 전압을 다른 쪽으로 전달하거나, 또는 상기 입출력 단자 중 다른 쪽 전압을 한쪽으로 전달하는 쌍방향 아날로그 스위치인 것을 특징으로 하는, 반도체 스위치 회로.
  4. 제1항에 있어서, 상기 제1 스위치 페어를 구성하는 MOSFET과, 상기 제2 스위치 페어를 구성하는 MOSFET은, 전류 성능이 모두 동등한 것을 특징으로 하는, 반도체 스위치 회로.
  5. 제1항에 있어서, 상기 제1 스위치 페어, 상기 제2 스위치 페어, 및 상기 제3 스위치 페어를 구동하는 플로팅 게이트 제어 회로를 더 구비한 것을 특징으로 하는, 반도체 스위치 회로.
  6. 제5항에 있어서, 상기 플로팅 게이트 제어 회로는, 상기 입출력 단자에 인가되는 최대 전압보다도 낮은 저압 전원이 공급되는 것을 특징으로 하는, 반도체 스위치 회로.
  7. 제6항에 있어서, 상기 제1 스위치 페어와 상기 제2 스위치 페어에 있어서, 각 제너 다이오드의 제너 전압은, 상기 저압 전원의 전압 이상, 또한 각 MOSFET의 게이트 내압 이하인 것을 특징으로 하는, 반도체 스위치 회로.
  8. 제5항에 있어서, 상기 플로팅 게이트 제어 회로는, 입력되는 스위치 제어 신호에 기초하여, 상기 제1 스위치 페어, 상기 제2 스위치 페어, 및 상기 제3 스위치 페어의 온/오프를 전환하는 것을 특징으로 하는, 반도체 스위치 회로.
  9. 제1항에 기재된 반도체 스위치 회로를 구비하는 것을 특징으로 하는, 신호 처리 장치.
  10. 제1항에 기재된 반도체 스위치 회로와,
    상기 반도체 스위치 회로가 접속되는 압전 프로브를 구비하는 것을 특징으로 하는, 초음파 진단 장치.
KR1020140097136A 2013-09-24 2014-07-30 반도체 스위치 회로, 신호 처리 장치, 및 초음파 진단 장치 KR101632791B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2013-196862 2013-09-24
JP2013196862A JP6154705B2 (ja) 2013-09-24 2013-09-24 半導体スイッチ回路、信号処理装置、および、超音波診断装置

Publications (2)

Publication Number Publication Date
KR20150033525A true KR20150033525A (ko) 2015-04-01
KR101632791B1 KR101632791B1 (ko) 2016-06-22

Family

ID=51301185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140097136A KR101632791B1 (ko) 2013-09-24 2014-07-30 반도체 스위치 회로, 신호 처리 장치, 및 초음파 진단 장치

Country Status (5)

Country Link
US (1) US9531368B2 (ko)
EP (1) EP2852059B1 (ko)
JP (1) JP6154705B2 (ko)
KR (1) KR101632791B1 (ko)
CN (1) CN104467770B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110073599A (zh) * 2016-12-20 2019-07-30 雷神公司 使用非线性算法的功率源的涌入电流控制的系统和方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6415920B2 (ja) * 2014-10-06 2018-10-31 キヤノンメディカルシステムズ株式会社 超音波診断装置
CN105811946B (zh) * 2014-12-31 2019-01-15 微芯片科技公司 在不利用高电压电源情况下传输高电压信号的模拟开关
JP6509621B2 (ja) * 2015-04-22 2019-05-08 ルネサスエレクトロニクス株式会社 半導体装置
CN105489632A (zh) * 2016-01-15 2016-04-13 京东方科技集团股份有限公司 Oled阵列基板及其制造方法、oled显示面板和oled显示装置
US10163521B2 (en) * 2016-10-11 2018-12-25 Microchip Technology Incorporated High voltage bootstrap sampling circuit
JP2018085567A (ja) * 2016-11-21 2018-05-31 株式会社オートネットワーク技術研究所 スイッチ回路及び電源装置
JP2019008962A (ja) * 2017-06-23 2019-01-17 株式会社Ｊｏｌｅｄ 有機ｅｌ表示パネル及び有機ｅｌ表示パネルの製造方法
JP6951662B2 (ja) * 2017-08-31 2021-10-20 株式会社オートネットワーク技術研究所 電源システム
WO2019058869A1 (ja) 2017-09-22 2019-03-28 株式会社デンソー 電源システム
JP6930505B2 (ja) 2017-09-22 2021-09-01 株式会社デンソー 電源システム
CN108092493B (zh) * 2017-12-26 2020-12-25 南京工程学院 一种SiC MOSFET串联电路
US10819336B2 (en) * 2017-12-28 2020-10-27 Intelesol, Llc Electronic switch and dimmer
JP7146913B2 (ja) * 2018-06-04 2022-10-04 ローム株式会社 半導体装置
JP7070149B2 (ja) * 2018-06-26 2022-05-18 株式会社デンソー スイッチング回路
JP7081347B2 (ja) * 2018-07-03 2022-06-07 オムロン株式会社 半導体リレーモジュールおよび半導体リレー回路
CN109217861B (zh) * 2018-11-02 2023-09-26 深圳市霍达尔仪器有限公司 一种基于mosfet阵列的高速电子开关
EP4031903A4 (en) * 2019-09-19 2023-09-20 BFLY Operations, Inc. SYMMETRIC RECEIVER SWITCH FOR ULTRASONIC DEVICES
JP7479196B2 (ja) * 2020-05-25 2024-05-08 富士フイルムヘルスケア株式会社 探触子及びそれを用いる超音波診断装置
US11133836B1 (en) * 2020-07-16 2021-09-28 Nxp Usa, Inc. High isolation radio frequency switch
CN113515067B (zh) * 2021-06-09 2022-11-04 青岛海信医疗设备股份有限公司 超声诊断仪、超声诊断仪的开机控制方法及关机控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0637136A1 (en) * 1993-07-29 1995-02-01 Kabushiki Kaisha Toshiba Semiconductor relay for transmitting high frequency signals
US20020135415A1 (en) * 2001-03-20 2002-09-26 Koninklijke Philips Electronics N.V. Circuit and method for controlling a dynamic, bi-directional high voltage analog switch
KR20110003056A (ko) * 2009-07-03 2011-01-11 삼성전기주식회사 초음파 프로브 및 초음파 진단장치
JP2012095168A (ja) 2010-10-28 2012-05-17 Hitachi Ltd 半導体装置、およびそれを用いた超音波診断装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62240032A (ja) * 1986-04-10 1987-10-20 株式会社東芝 超音波診断装置
JP3386943B2 (ja) * 1995-10-30 2003-03-17 三菱電機株式会社 半導体装置
US6426600B1 (en) * 1999-03-24 2002-07-30 Magitek.Com,Llc Proportional actuator control of apparatus
JP4635713B2 (ja) * 2005-05-20 2011-02-23 株式会社日立製作所 スイッチ回路及び半導体装置並びに超音波診断装置、半導体テスタ
RU2589734C2 (ru) * 2011-03-28 2016-07-10 Конинклейке Филипс Н.В. Устройство и способ возбуждения для возбуждения нагрузки, в частности, блока светодиодов
JP5537479B2 (ja) * 2011-03-30 2014-07-02 株式会社日立製作所 スイッチ回路及び半導体回路
US8542037B2 (en) * 2012-01-23 2013-09-24 Supertex, Inc. Multi-level high voltage pulser integrated circuit using low voltage MOSFETs

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0637136A1 (en) * 1993-07-29 1995-02-01 Kabushiki Kaisha Toshiba Semiconductor relay for transmitting high frequency signals
US20020135415A1 (en) * 2001-03-20 2002-09-26 Koninklijke Philips Electronics N.V. Circuit and method for controlling a dynamic, bi-directional high voltage analog switch
KR20110003056A (ko) * 2009-07-03 2011-01-11 삼성전기주식회사 초음파 프로브 및 초음파 진단장치
JP2012095168A (ja) 2010-10-28 2012-05-17 Hitachi Ltd 半導体装置、およびそれを用いた超音波診断装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110073599A (zh) * 2016-12-20 2019-07-30 雷神公司 使用非线性算法的功率源的涌入电流控制的系统和方法

Also Published As

Publication number Publication date
CN104467770A (zh) 2015-03-25
EP2852059A1 (en) 2015-03-25
US20150087990A1 (en) 2015-03-26
EP2852059B1 (en) 2018-10-10
JP6154705B2 (ja) 2017-06-28
US9531368B2 (en) 2016-12-27
JP2015065504A (ja) 2015-04-09
KR101632791B1 (ko) 2016-06-22
CN104467770B (zh) 2017-10-27

Similar Documents

Publication Publication Date Title
KR101632791B1 (ko) 반도체 스위치 회로, 신호 처리 장치, 및 초음파 진단 장치
US8295784B2 (en) Semiconductor switching device
US10211826B2 (en) Electronic switch, and corresponding device and method
US20140062577A1 (en) RF Switch with Adaptive Drain and Source Voltage
JP2012209763A (ja) スイッチ回路及び半導体回路
US8710541B2 (en) Bi-directional switch using series connected N-type MOS devices in parallel with series connected P-type MOS devices
US20100225378A1 (en) Radio frequency switching circuit and semiconductor device
US7449940B2 (en) Buffer circuit
KR101901693B1 (ko) 스위칭 회로 및 이를 포함하는 고주파 스위치
US20140062218A1 (en) RF Switch with RF Pathway Charge-Discharge Circuit
JP2012119763A (ja) 半導体装置
US8476956B2 (en) Semiconductor switch
EP3311489B1 (en) High voltage tolerant cmos driver for low-voltage bi-directional communication buses
WO2013149238A1 (en) Source-follower based voltage mode transmitter
JP5685664B2 (ja) 半導体スイッチ
JP5221739B2 (ja) 高周波半導体スイッチ装置
US20210126638A1 (en) Apparatus including a level shifter
KR102092964B1 (ko) 슈트-스루 전류 방지 기능을 갖는 게이트 드라이버
US7432739B2 (en) Low voltage complementary metal oxide semiconductor process tri-state buffer
JP5538610B2 (ja) 半導体スイッチ
KR101376810B1 (ko) 인버터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 4