JP2018085567A - スイッチ回路及び電源装置 - Google Patents
スイッチ回路及び電源装置 Download PDFInfo
- Publication number
- JP2018085567A JP2018085567A JP2016226085A JP2016226085A JP2018085567A JP 2018085567 A JP2018085567 A JP 2018085567A JP 2016226085 A JP2016226085 A JP 2016226085A JP 2016226085 A JP2016226085 A JP 2016226085A JP 2018085567 A JP2018085567 A JP 2018085567A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switch
- fet
- semiconductor switch
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature
Abstract
【課題】オフへの切替えが行われた場合に半導体スイッチで発生する熱量が小さいスイッチ回路と、該スイッチ回路を備える電源装置とを提供する。【解決手段】スイッチ回路１０はＦＥＴ２０を備える。第１駆動部２２は、ＦＥＴ２０において、ソースの電位を基準としたゲートの電圧を調整することによって、ＦＥＴ２０をオン又はオフに切替える。ＦＥＴ２０がオンである場合、ＦＥＴ２０のソース及びドレインを介して電流が流れる。第１駆動部２２がＦＥＴ２０をオンからオフに切替えた場合、第２駆動部２４は還流スイッチ２１をオフからオンに切替える。【選択図】図１
Description
本発明はスイッチ回路及び電源装置に関する。
車両に搭載された電源装置として、バッテリから負荷への給電経路にスイッチ回路が設けられた電源装置がある。スイッチ回路は、バッテリ及び負荷の接続と、この接続の遮断とを行う。スイッチ回路として、半導体スイッチをオン又はオフに切替えることによって、前述した接続及び遮断を行うスイッチ回路がある。
特許文献１には、半導体スイッチとして、ＮＰＮ型のバイポーラトランジスタが用いられているスイッチ回路が開示されている。バイポーラトランジスタは、エミッタの電位を基準としたベースの電圧を調整することによって、オン又はオフに切替えられる。
エミッタの電位を基準としたベースの電圧が一定電圧以上となった場合、バイポーラトランジスタはオンに切替わり、バイポーラトランジスタのコレクタ及びエミッタ間に電流が流れることが可能となる。エミッタの電位を基準としたベースの電圧が一定電圧未満となった場合、バイポーラトランジスタはオフに切替わり、バイポーラトランジスタのコレクタ及びエミッタ間に電流が流れることはない。バイポーラトランジスタがオンである場合において、コレクタ及びエミッタ間の抵抗値は、エミッタの電位を基準としたベースの電圧が高い程小さい。
特許文献１に記載のスイッチ回路では、例えば、バッテリの正極がバイポーラトランジスタのコレクタに接続され、バイポーラトランジスタのエミッタが負荷の一端に接続され、バッテリの負極と、負荷の他端とは接地される。バイポーラトランジスタをオンに切替えた場合、バッテリ及び負荷が接続される。バイポーラトランジスタをオフしたとき、バッテリ及び負荷の接続が遮断される。
バイポーラトランジスタをオンに切替える場合、接地電位を基準としたバイポーラトランジスタのベースの電圧を上昇させることによって、エミッタの電位を基準としたベースの電圧を上昇させる。バイポーラトランジスタをオフに切替える場合、接地電位を基準としたバイポーラトランジスタのベースの電圧を低下させることによって、エミッタの電位を基準としたベースの電圧を低下させる。
バイポーラトランジスタ及び負荷を接続する電線は、インダクタンス成分を有する誘導性部材である。このため、バイポーラトランジスタがオンである間、電線に電流が流れ、電線にエネルギーが蓄えられる。
バイポーラトランジスタをオンに切替えるために、接地電位を基準としたバイポーラトランジスタのベースの電圧を低下させた場合、バイポーラトランジスタのコレクタ及びエミッタ間の抵抗値が上昇し、誘導性部材を流れる電流が低下する。このとき、誘導性部材は、誘導性部材を流れる電流を維持するために、接地電位を基準したエミッタの電圧を低下させ、エミッタの電位を基準としたベースの電圧を一定電圧以上に維持する。これにより、バイポーラトランジスタを介して電流が流れ、誘導性部材に蓄えられたエネルギーが放出される。このエネルギーがゼロとなった場合、エミッタの電位を基準としたベースの電圧は一定電圧未満となり、バイポーラトランジスタはオフに切替わる。
誘導性部材が接地電位を基準としたエミッタの電圧を一定電圧以上に維持している間、バイポーラトランジスタのコレクタ及びエミッタ間の抵抗値は大きい。このため、バイポーラトランジスタで消費される電力が大きく、バイポーラトランジスタから発生する熱量が大きい。従って、バイポーラトランジスタが高温となってバイポーラトランジスタの機能が低下する虞がある。
本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、オフへの切替えが行われた場合に半導体スイッチで発生する熱量が小さいスイッチ回路と、該スイッチ回路を備える電源装置とを提供することを目的とする。
本発明の一態様に係るスイッチ回路は、第１端及び第２端を介して電流が流れ、該第１端の電位を基準とした制御端の電圧に応じてオン又はオフに切替わる半導体スイッチを備えるスイッチ回路であって、該半導体スイッチの前記第１端及び第２端間の電圧を所定電圧以下に維持する電圧維持体と、前記半導体スイッチの前記第１端に一端が接続されるスイッチと、前記半導体スイッチをオンからオフに切替える第１切替え部と、該第１切替え部が該半導体スイッチをオンからオフに切替えた場合に、前記スイッチをオフからオンに切替える第２切替え部とを備える。
本発明の一態様に係るスイッチ回路は、第１端及び第２端を介して電流が流れ、該第１端の電位を基準とした制御端の電圧に応じてオン又はオフに切替わる半導体スイッチを備えるスイッチ回路であって、該半導体スイッチの前記第１端及び第２端間の電圧を所定電圧以下に維持する電圧維持体と、前記半導体スイッチの前記第１端にカソードが接続されるダイオードとを備える。
本発明の一態様に係る電源装置は、前述したスイッチ回路と、該スイッチ回路を介して接続される２つの蓄電器とを備える。
上記の態様によれば、オフへの切替えが行われた場合に半導体スイッチで発生する熱量が小さい。
［本発明の実施形態の説明］
最初に本発明の実施態様を列挙して説明する。以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
最初に本発明の実施態様を列挙して説明する。以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
（１）本発明の一態様に係るスイッチ回路は、第１端及び第２端を介して電流が流れ、該第１端の電位を基準とした制御端の電圧に応じてオン又はオフに切替わる半導体スイッチを備えるスイッチ回路であって、該半導体スイッチの前記第１端及び第２端間の電圧を所定電圧以下に維持する電圧維持体と、前記半導体スイッチの前記第１端に一端が接続されるスイッチと、前記半導体スイッチをオンからオフに切替える第１切替え部と、該第１切替え部が該半導体スイッチをオンからオフに切替えた場合に、前記スイッチをオフからオンに切替える第２切替え部とを備える。
上記の一態様にあっては、半導体スイッチがオンであって、かつ、スイッチがオフである場合、電流は、例えば、半導体スイッチの第２端及び第１端の順に流れる。半導体スイッチの第１端に一端が接続されている電線は、インダクタンス成分を有する誘導性部材である。このため、電流が半導体スイッチを流れている場合、電線にエネルギーが蓄えられる。
半導体スイッチをオフに切替えた場合、スイッチをオンに切替える。この場合において、スイッチの他端が電線の他端に接続されているとき、電線からスイッチを介して電流が流れ、電線に蓄えられているエネルギーが放出される。このため、半導体スイッチがオンからオフに切替わった後、固定電位、例えば接地電位を基準とした半導体スイッチの第１端の電圧は殆ど低下することはなく、半導体スイッチはオフに維持される。結果、半導体スイッチがオフに切替わった場合に半導体スイッチで発生する熱量は小さい。
電流が半導体スイッチの第２端及び第１端の順に流れる間、半導体スイッチの第２端に一端が接続されている電線にもエネルギーが蓄えられる。半導体スイッチがオフに切替わった場合、この電線は、半導体スイッチの第２端における電圧を上昇させる。これにより、半導体スイッチの第１端及び第２端間の電圧が上昇するが、この電圧は電圧維持体によって所定電圧以下に維持される。このため、半導体スイッチに大きな電圧が印加されることはない。
（２）本発明の一態様に係るスイッチ回路では、前記半導体スイッチの前記第１端の電圧を検出する電圧検出部を備え、前記第２切替え部は、前記スイッチをオンに切替えてから、該電圧検出部が検出した電圧が電圧閾値以上となった場合に前記スイッチをオフに切替える。
上記の一態様にあっては、例えば、固定電位を基準とした半導体スイッチの第１端の電圧を検出する。スイッチをオンに切替えてから、半導体スイッチの第１端の電圧が電圧閾値以上となった場合にスイッチをオフに切替える。このため、半導体スイッチの第１端に接続されている電線に蓄えられている全てのエネルギーが放出された後に、スイッチをオフに切替えることが可能となる。
（３）本発明の一態様に係るスイッチ回路は、第１端及び第２端を介して電流が流れ、該第１端の電位を基準とした制御端の電圧に応じてオン又はオフに切替わる半導体スイッチを備えるスイッチ回路であって、該半導体スイッチの前記第１端及び第２端間の電圧を所定電圧以下に維持する電圧維持体と、前記半導体スイッチの前記第１端にカソードが接続されるダイオードとを備える。
上記の一態様にあっては、半導体スイッチがオンである場合、電流は、例えば、半導体スイッチの第２端及び第１端の順に流れる。半導体スイッチの第１端に一端が接続されている電線は、インダクタンス成分を有する誘導性部材である。このため、電流が半導体スイッチを流れている場合、電線にエネルギーが蓄えられる。
半導体スイッチをオフに切替えた場合、電線は、半導体スイッチの第１端における電圧を低下させる。そして、ダイオードにおいて、アノードの電位を基準としたカソードの電圧が順方向電圧以上となった場合、電線からダイオードを介して電流が流れ、電線に蓄えられているエネルギーが放出される。順方向電圧は、ダイオードに順方向の電流が流れた場合にダイオードの両端間で生じる電圧差である。以上のように、電線に蓄えられているエネルギーが放出されるので、例えば、ダイオードのアノードの電位が固定電位である場合、半導体スイッチがオンからオフに切替わった後、固定電位を基準とした半導体スイッチの第１端の電圧は殆ど変動することはなく、半導体スイッチはオフに維持される。結果、半導体スイッチがオフに切替わった場合に半導体スイッチで発生する熱量は小さい。
電流が半導体スイッチの第２端及び第１端の順に流れる間、半導体スイッチの第２端に一端が接続されている電線にもエネルギーが蓄えられる。半導体スイッチがオフに切替わった場合、この電線は、半導体スイッチの第２端における電圧を上昇させる。これにより、半導体スイッチの第１端及び第２端間の電圧が上昇するが、この電圧は電圧維持体によって所定電圧以下に維持される。このため、半導体スイッチに大きな電圧が印加されることはない。
（４）本発明の一態様に係るスイッチ回路では、前記電圧維持体に印加された電圧が所定電圧未満である場合、該電圧維持体に電流が流れず、該電圧維持体に印加されている電圧が所定電圧である場合に該電圧維持体に電流が流れる。
上記の一態様にあっては、電圧維持体は、ツェナーダイオード又はバリスタ等である。電圧維持体に印加されている電圧が所定電圧となった場合、電圧維持体を介して電流が流れ、電圧維持体に印加される電圧が所定電圧以下に維持される。
（５）本発明の一態様に係るスイッチ回路は、第３端及び第４端を介して電流が流れ、該第３端の電位を基準とした第２の制御端の電圧に応じてオン又はオフに切替わる第２の半導体スイッチを備え、前記半導体スイッチの前記第１端が該第２の半導体スイッチの前記第３端に接続されているか、又は、前記半導体スイッチの前記第２端が前記第２の半導体スイッチの前記第４端に接続されており、前記第１切替え部は、前記半導体スイッチ及び第２の半導体スイッチを同時にオンからオフに切替える。
上記の一態様にあっては、半導体スイッチ及び第２の半導体スイッチが接続され、同時にオンからオフに切替えられる。半導体スイッチ及び第２の半導体スイッチ夫々がＮチャネル型のＦＥＴ(Field Effect Transistor)である場合、第１端として機能する半導体スイッチのソースが、第３端として機能する第２の半導体スイッチのソースに接続されるか、又は、第２端として機能する半導体スイッチのドレインが、第４端として機能する第２の半導体スイッチドレインに接続される。この場合、半導体スイッチ及び第２の半導体スイッチがオフであるとき、半導体スイッチ及び第２の半導体スイッチの寄生ダイオードを介して電流が流れることはない。
（６）本発明の一態様に係る電源装置では、前述したスイッチ回路と、該スイッチ回路を介して接続される２つの蓄電器とを備える。
上記の一態様にあっては、一方の蓄電器は、スイッチ回路を介して他方の蓄電器に電力を供給し、他方の蓄電器を充電する。
［本発明の実施形態の詳細］
本発明の実施形態に係るスイッチ回路及び電源装置の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明の実施形態に係るスイッチ回路及び電源装置の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
（実施形態１）
図１は、実施形態１における電源装置１の要部構成を示すブロック図である。電源装置１は、好適に車両に搭載されており、スイッチ回路１０、バッテリ１１、負荷１２及び電線Ｗ１，Ｗ２を備える。電線Ｗ１，Ｗ２夫々は、抵抗成分及びインダクタンス成分を有する誘導性部材である。電線Ｗ１の等価回路は、抵抗Ｒ１及びインダクタＬ１の直列回路で表される。電線Ｗ２の等価回路は、抵抗Ｒ２及びインダクタＬ２の直列回路で表される。
図１は、実施形態１における電源装置１の要部構成を示すブロック図である。電源装置１は、好適に車両に搭載されており、スイッチ回路１０、バッテリ１１、負荷１２及び電線Ｗ１，Ｗ２を備える。電線Ｗ１，Ｗ２夫々は、抵抗成分及びインダクタンス成分を有する誘導性部材である。電線Ｗ１の等価回路は、抵抗Ｒ１及びインダクタＬ１の直列回路で表される。電線Ｗ２の等価回路は、抵抗Ｒ２及びインダクタＬ２の直列回路で表される。
バッテリ１１の正極は電線Ｗ１の一端に接続されている。電線Ｗ１の他端はスイッチ回路１０に接続されている。スイッチ回路１０には、更に、電線Ｗ２の一端が接続されている。電線Ｗ２の他端は負荷１２の一端に接続されている。バッテリ１１の負極と、負荷１２の他端とは接地されている。
スイッチ回路１０は、電線Ｗ１，Ｗ２の接続と、この接続の遮断とを行う。スイッチ回路１０が電線Ｗ１，Ｗ２を接続している場合、バッテリ１１は、電線Ｗ１、スイッチ回路１０及び電線Ｗ２を介して負荷１２に電力を供給する。負荷１２は、車両に搭載された電気機器であり、バッテリ１１から供給される電力を用いて作動する。スイッチ回路１０が電線Ｗ１，Ｗ２の接続を遮断している場合、バッテリ１１から負荷１２に電力が供給されることはなく、負荷１２が作動することはない。
スイッチ回路１０は、Ｎチャネル型のＦＥＴ２０、還流スイッチ２１、第１駆動部２２、電圧検出部２３、第２駆動部２４、マイクロコンピュータ（以下、マイコンという）２４、ダイオードＤ１及びツェナーダイオードＺ１を有する。ダイオードＤ１はＦＥＴ２０の寄生ダイオードである。ダイオードＤ１のカソード及びアノード夫々は、ＦＥＴ２０のドレイン及びソースに接続されている。
ＦＥＴ２０について、ドレインは電線Ｗ１の他端に接続され、ソースは電線Ｗ２の一端に接続されている。ツェナーダイオードＺ１のカソード及びアノード夫々はＦＥＴ２０のドレイン及びソースに接続されている。還流スイッチ２１の一端と電圧検出部２３とは、ＦＥＴ２０のソースに接続されている。還流スイッチ２１の他端は接地されている。ＦＥＴ２０のゲートは第１駆動部２２に接続されている。第１駆動部２２、電圧検出部２３及び第２駆動部２４はマイコン２５に各別に接続されている。第１駆動部２２は接地されている。
以下では、接地電位を基準としたＦＥＴ２０のドレイン、ソース及びゲート夫々の電圧を、ドレイン電圧Ｖｄ、ソース電圧Ｖｓ及びゲート電圧Ｖｇと記載する。また、ＦＥＴ２０において、ソースの電位を基準としてゲートの電圧を差分電圧Ｖｇｓと記載する（図２及び図３を参照）。ＦＥＴ２０において、ソースの電位を基準としたドレインの電圧を差分電圧Ｖｄｓと記載する（図４を参照）。
ＦＥＴ２０は、半導体スイッチとして機能する。ＦＥＴ２０において、差分電圧Ｖｇｓが正の一定電圧以上である場合、ドレイン及びソースを介して電流が流れる。このとき、ＦＥＴ２０はオンである。ＦＥＴ２０において、差分電圧Ｖｇｓが正の一定電圧未満である場合、ドレイン及びソースを介して電流が流れることはない。このときＦＥＴ２０はオフである。実施形態１では、ＦＥＴ２０のソース、ドレイン及びゲート夫々は、第１端、第２端及び制御端として機能する。
第１駆動部２２には、ＦＥＴ２０のオン又はオフを指示する第１指示信号がマイコン２５から入力されている。第１指示信号の指示がオフからオンに切替わった場合、第１駆動部２２は、ゲート電圧Ｖｇを上昇させることによって、差分電圧Ｖｇｓを上昇させ、ＦＥＴ２０をオフからオンに切替える。これにより、電線Ｗ１，Ｗ２が接続される。
第１指示信号の指示がオンからオフに切替わった場合、第１駆動部２２は、ゲート電圧Ｖｇを低下させることによって、差分電圧Ｖｇｓを低下させ、ＦＥＴ２０をオンからオフに切替える。これにより、電線Ｗ１，Ｗ２の接続が遮断される。
第１駆動部２２は第１切替え部として機能する。
第１駆動部２２は第１切替え部として機能する。
ツェナーダイオードＺ１は、電圧維持体として機能し、差分電圧Ｖｄｓを一定の基準電圧以下に維持する。この基準電圧は、所謂、降伏電圧である。差分電圧Ｖｄｓが基準電圧未満である場合、ツェナーダイオードＺ１に電流が流れることはない。差分電圧Ｖｄｓが基準電圧である場合、ツェナーダイオードＺ１では、カソードからアノードに向けて電流が流れる。基準電圧は、バッテリ１１の両端間の電圧（以下、バッテリ電圧Ｖｂ１という）の上限値を超える電圧に設定されている。
電圧検出部２３は、ソース電圧を検出し、検出したソース電圧を示す電圧情報をマイコン２５に出力する。
第２駆動部２４には、還流スイッチ２１のオン又はオフを指示する第２指示信号がマイコン２５から入力されている。第２指示信号の指示がオフからオンに切替わった場合、第２駆動部２４は還流スイッチ２１をオフからオンに切替える。第２指示信号の指示がオンからオフに切替わった場合、第２駆動部２４は還流スイッチ２１をオンからオフに切替える。還流スイッチ２１は、ＦＥＴ、バイポーラトランジスタ又はリレー接点等である。
第２駆動部２４には、還流スイッチ２１のオン又はオフを指示する第２指示信号がマイコン２５から入力されている。第２指示信号の指示がオフからオンに切替わった場合、第２駆動部２４は還流スイッチ２１をオフからオンに切替える。第２指示信号の指示がオンからオフに切替わった場合、第２駆動部２４は還流スイッチ２１をオンからオフに切替える。還流スイッチ２１は、ＦＥＴ、バイポーラトランジスタ又はリレー接点等である。
マイコン２５は、第１指示信号及び第２指示信号夫々の指示を切替える。マイコン２５は、例えば、電線Ｗ１，Ｗ２の接続を指示する接続信号がマイコン２５に入力された場合、第１指示信号の指示をオフからオンに切替える。このとき、第１駆動部２２はＦＥＴ２０をオフからオンに切替える。結果、バッテリ１１から、電線Ｗ１、ＦＥＴ２０及び電線Ｗ２を介して、負荷１２に電力が供給される。バッテリ１１から負荷１２に電力が供給されている間、電線Ｗ１，Ｗ２のインダクタＬ１，Ｌ２夫々にエネルギーが蓄えられる。
マイコン２５は、例えば、電線Ｗ１，Ｗ２の接続の遮断を指示する遮断信号がマイコン２５に入力された場合、第１指示信号の指示をオンからオフに切替えると共に、第２指示信号の指示をオフからオンに切替える。これにより、第１駆動部２２はＦＥＴ２０をオンからオフに切替えると共に、第２駆動部２４は還流スイッチ２１をオフからオンに切替える。これにより、電線Ｗ１，Ｗ２の接続が遮断され、バッテリ１１から負荷１２への電力供給が停止する。更に、還流スイッチ２１及びツェナーダイオードＺ１の作用により、電線Ｗ１，Ｗ２のインダクタＬ１，Ｌ２に蓄えられているエネルギーが適切に放出される。
第２駆動部２４は、第１駆動部２２がＦＥＴ２０をオンからオフに切替えた場合に還流スイッチ２１をオンに切替える第２切替え部として機能する。
第２駆動部２４は、第１駆動部２２がＦＥＴ２０をオンからオフに切替えた場合に還流スイッチ２１をオンに切替える第２切替え部として機能する。
マイコン２５は、第２指示信号の指示をオフからオンに切替えてから、電圧検出部２３が検出したソース電圧Ｖｓが電圧閾値以上となった場合、第２指示信号の指示をオンからオフに切替える。電圧閾値は、一定であり、予め設定されている。図１の例では、電圧閾値はゼロＶである。従って、第２駆動部２４は、還流スイッチ２１をオフからオンに切替えてから、電圧検出部２３が検出したソース電圧Ｖｓが一定の電圧閾値以上となった場合に還流スイッチ２１をオンからオフに切替える。
図２は還流スイッチ２１及びツェナーダイオードＺ１が設けられていないスイッチ回路の動作を示す説明図である。このスイッチ回路は、スイッチ回路１０から還流スイッチ２１及びツェナーダイオードＺ１を取り外した回路である。図２には、ゲート電圧Ｖｇ、ソース電圧Ｖｓ及び差分電圧Ｖｇｓの推移が示されている。図２には、更に、ＦＥＴ２０を流れるスイッチ電流Ｉｓの推移が示されている。スイッチ電流Ｉｓは絶対値である。
第１指示信号の指示がオンである場合、第１駆動部２２はゲート電圧Ｖｇを予め設定されている設定電圧に調整している。ゲート電圧Ｖｇが設定電圧に調整されている場合、差分電圧Ｖｇｓが正の一定電圧以上であり、ＦＥＴ２０はオンである。このとき、差分電圧Ｖｇｓは十分に高いため、ＦＥＴ２０のドレイン及びソース間の抵抗値は小さい。ゲート電圧Ｖｇが設定電圧に調整されている場合、ＦＥＴ２０のドレイン及びソース間で生じる電圧降下の幅は小さいので、ソース電圧はバッテリ電圧Ｖｂ１に略一致している。従って、設定電圧はバッテリ電圧Ｖｂ１よりも十分に高い。
ゲート電圧Ｖｇが設定電圧に調整されている場合、バッテリ１１から、電線Ｗ１、ＦＥＴ２０及び電線Ｗ２を介して負荷１２に電流が流れ、電線Ｗ１，Ｗ２のインダクタＬ１，Ｌ２にエネルギーが蓄積される。このとき、スイッチ電流Ｉｓは大きい。
第１指示信号の指示がオンからオフに切替わった場合、第１駆動部２２は、ゲート電圧ＶｇをゼロＶに低下させる。これにより、ＦＥＴ２０のドレイン及びソース間の抵抗値が上昇するため、電線Ｗ１，Ｗ２を流れる電流が低下する。このとき、電線Ｗ１のインダクタＬ１は、電線Ｗ１に流れている電流の大きさを維持するため、ドレイン電圧Ｖｄを上昇させる。更に、電線Ｗ２のインダクタＬ２は、電線Ｗ２に流れている電流の大きさを維持するため、ソース電圧Ｖｓを低下させる。
電線Ｗ２のインダクタＬ２は、差分電圧Ｖｇｓが正の一定電圧以上となるまで、ソース電圧Ｖｓを低下させる。このため、ゲート電圧ＶｇがゼロＶに調整された後もＦＥＴ２０はオンに維持される。ＦＥＴ２０がオンである間、電流が電線Ｗ１、ＦＥＴ２０及び電線Ｗ２の順に流れ、電線Ｗ１，Ｗ２のインダクタＬ１，Ｌ２に蓄えられているエネルギーは放出される。インダクタＬ１，Ｌ２がエネルギーを放出している間、ソース電圧Ｖｓ及び差分電圧Ｖｇｓは一定であり、スイッチ電流Ｉｓは一定の傾きで低下する。
電線Ｗ１，Ｗ２のインダクタＬ１，Ｌ２に蓄えられている全てのエネルギーが放出された場合、即ち、スイッチ電流ＩｓがゼロＡとなった場合、ソース電圧ＶｓはゼロＶに上昇し、差分電圧ＶｇｓはゼロＶに低下する。これにより、ＦＥＴ２０はオフとなる。当然のことながら、ＦＥＴ２０がオフである場合、スイッチ電流ＩｓはゼロＡである。
電線Ｗ１，Ｗ２のインダクタＬ１，Ｌ２がエネルギーを放出している間、差分電圧Ｖｇｓは低いので、ＦＥＴ２０のドレイン及びソース間の抵抗値は大きい。このため、ＦＥＴ２０で消費される電力は大きく、ＦＥＴ２０から発生する熱量は大きい。従って、ＦＥＴ２０が高温となってＦＥＴ２０の機能が低下する虞がある。
図３はスイッチ回路１０の動作を示す説明図である。図３には、図２と同様に、ゲート電圧Ｖｇ、ソース電圧Ｖｓ、差分電圧Ｖｇｓ及びスイッチ電流Ｉｓの推移が示されている。
第１指示信号の指示がオンである場合、第１駆動部２２はゲート電圧Ｖｇを設定電圧に調整している。ゲート電圧Ｖｇが設定電圧に調整されている場合、差分電圧Ｖｇｓが正の一定電圧以上であり、ＦＥＴ２０はオンである。このとき、差分電圧Ｖｇｓは十分に高いため、ＦＥＴ２０のドレイン及びソース間の抵抗値は小さい。ゲート電圧Ｖｇが設定電圧に調整されている場合、ＦＥＴ２０のドレイン及びソース間で生じる電圧降下の幅は小さいので、ソース電圧Ｖｓはバッテリ電圧Ｖｂ１に略一致している。従って、設定電圧はバッテリ電圧Ｖｂ１よりも十分に高い。
第１指示信号の指示がオンである場合、第１駆動部２２はゲート電圧Ｖｇを設定電圧に調整している。ゲート電圧Ｖｇが設定電圧に調整されている場合、差分電圧Ｖｇｓが正の一定電圧以上であり、ＦＥＴ２０はオンである。このとき、差分電圧Ｖｇｓは十分に高いため、ＦＥＴ２０のドレイン及びソース間の抵抗値は小さい。ゲート電圧Ｖｇが設定電圧に調整されている場合、ＦＥＴ２０のドレイン及びソース間で生じる電圧降下の幅は小さいので、ソース電圧Ｖｓはバッテリ電圧Ｖｂ１に略一致している。従って、設定電圧はバッテリ電圧Ｖｂ１よりも十分に高い。
ゲート電圧Ｖｇが設定電圧に調整されている場合、バッテリ１１から、電線Ｗ１、ＦＥＴ２０及び電線Ｗ２を介して負荷１２に電流が流れ、電線Ｗ１，Ｗ２のインダクタＬ１，Ｌ２にエネルギーが蓄えられる。このとき、スイッチ電流Ｉｓは大きい。
マイコン２５は、前述したように、ＦＥＴ２０をオンからオフに切替える場合、第１指示信号の指示をオンからオフに切替えると共に、第２指示信号の指示をオフからオンに切替える。これにより、第１駆動部２２はゲート電圧ＶｇをゼロＶに低下させ、第２駆動部２４は還流スイッチ２１をオフからオンに切替える。
ゲート電圧ＶｇがゼロＶに低下した場合、前述したように、電線Ｗ１のインダクタＬ１はドレイン電圧Ｖｄを上昇させ、電線Ｗ２のインダクタＬ２はソース電圧Ｖｓを低下させる。ここで、還流スイッチ２１がオンであるため、電線Ｗ２から電流が負荷１２及び還流スイッチ２１の順に流れ、電線Ｗ２のインダクタＬ２はエネルギーを放出する。電線Ｗ２のインダクタＬ２は、還流スイッチ２１を介してエネルギーを放出することが可能な分だけソース電圧Ｖｓを低下させる。このため、ソース電圧ＶｓはゼロＶから殆ど低下することはない。
ソース電圧ＶｓはゼロＶから殆ど低下しないため、電線Ｗ２のインダクタＬ２がエネルギーを放出している間、差分電圧Ｖｇｓは正の一定電圧未満である。従って、ゲート電圧ＶｇがゼロＶに低下した場合、ＦＥＴ２０はオンからオフに切替わり、その後、ＦＥＴ２０はオフに維持される。従って、ＦＥＴ２０がオフに切替わった場合にＦＥＴ２０で発生する熱量は小さい。
電線Ｗ２のインダクタＬ２がエネルギーを放出している間、ソース電圧Ｖｓ及び差分電圧Ｖｇｓは一定であり、還流スイッチ２１を流れる電流は一定の傾きで低下する。電線Ｗ２のインダクタＬ２に蓄えられている全てのエネルギーが放出された場合、即ち、還流スイッチ２１を流れる電流がゼロＡとなった場合、ソース電圧ＶｓはゼロＶに上昇し、差分電圧ＶｇｓはゼロＶに低下する。これにより、ＦＥＴ２０は、オンに切替わることはなく、オフに維持される。
ゲート電圧ＶｇがゼロＶに調整されている間、ＦＥＴ２０はオフに維持されているので、スイッチ電流ＩｓはゼロＡに維持されている。電圧検出部２３が検出した電圧、即ち、ソース電圧ＶｓがゼロＶ以上となった場合、マイコン２５は第２指示信号の指示をオンからオフに切替え、第２駆動部２４は還流スイッチ２１をオンからオフに切替える。従って、電線Ｗ２のインダクタＬ２に蓄えられている全てのエネルギーが放出された後に、還流スイッチ２１はオンからオフに切替わる。
図４はスイッチ回路１０の動作を示す他の説明図である。図４には、ゲート電圧Ｖｇ及び差分電圧Ｖｄｓの推移が示されている。図４には、更に、ツェナーダイオードＺ１を流れるダイオード電流Ｉａの推移が示されている。ダイオード電流Ｉａは絶対値である。図３及び図４に示すゲート電圧Ｖｇの推移は同じである。
ゲート電圧ＶｇがゼロＶに調整された場合、電線Ｗ２のインダクタＬ２に蓄えられているエネルギーは還流スイッチ２１を介して放出されるので、ソース電圧Ｖｓは略ゼロＶである。しかしながら、電線Ｗ１のインダクタＬ１はドレイン電圧Ｖｄを上昇させるので、差分電圧Ｖｄｓは、ツェナーダイオードＺ１の基準電圧まで上昇する。差分電圧Ｖｄｓが基準電圧に到達した場合、電線Ｗ１からツェナーダイオードＺ１を介して電流が流れ、電線Ｗ１のインダクタＬ１に蓄えられているエネルギーは放出される。差分電圧Ｖｄｓは基準電圧以下に維持される。このため、ＦＥＴ２０のドレイン及びソース間に大きな電圧が印加されることはない。
電線Ｗ１のインダクタＬ１がエネルギーを放出している間、ドレイン電圧Ｖｄ及び差分電圧Ｖｄｓは一定である。ダイオード電流Ｉａは、ゲート電圧Ｖｇが設定電圧に調整されている場合、差分電圧Ｖｄｓは略ゼロＶであるため、ゼロＡである。ダイオード電流Ｉａは、ゲート電圧Ｖｇが設定電圧からゼロＶに調整された場合、上昇する。電線Ｗ１のインダクタＬ１がエネルギーを放出している間、ダイオード電流Ｉａは一定の傾きで低下する。
電線Ｗ１のインダクタＬ１に蓄えられている全てのエネルギーは放出された場合、即ち、ダイオード電流ＩａがゼロＡとなった場合、差分電圧Ｖｄｓは、基準電圧から、バッテリ電圧Ｖｂ１に低下する。差分電圧Ｖｄｓが基準電圧未満である間、ダイオード電流ＩａはゼロＡである。第２駆動部２４が還流スイッチ２１をオンからオフに切替えるタイミングは、ダイオード電流ＩａがゼロＡとなるタイミングと略一致する。
（実施形態２）
図５は実施形態２における電源装置１の要部構成を示すブロック図である。
以下では、実施形態２について、実施形態１と異なる点を説明する。後述する構成を除く他の構成については、実施形態１と共通しているため、実施形態１と共通する構成部には実施形態１と同一の参照符号を付してその説明を省略する。
図５は実施形態２における電源装置１の要部構成を示すブロック図である。
以下では、実施形態２について、実施形態１と異なる点を説明する。後述する構成を除く他の構成については、実施形態１と共通しているため、実施形態１と共通する構成部には実施形態１と同一の参照符号を付してその説明を省略する。
実施形態２における電源装置１では、実施形態１における電源装置１と比較してスイッチ回路１０の構成が異なる。実施形態２におけるスイッチ回路１０は、実施形態１におけるスイッチ回路１０が有する構成部について、還流スイッチ２１、電圧検出部２３及び第２駆動部２４の代わりに、還流ダイオード２６を有する。還流ダイオード２６のカソードはＦＥＴ２０のソースに接続されており、還流ダイオード２６のアノードは接地されている。従って、ＦＥＴ２０がオンである場合、ソース電圧Ｖｓは正の電圧であるため、還流ダイオード２６を電流が流れることはない。
実施形態２におけるスイッチ回路１０において、ゲート電圧Ｖｇ、ソース電圧Ｖｓ、差分電圧Ｖｇｓ、スイッチ電流Ｉｓ、差分電圧Ｖｄｓ及びダイオード電流Ｉａは、実施形態１と同様に推移する。以下では、実施形態１，２におけるこれらの推移に関して相違点を説明する。
ゲート電圧ＶｇをゼロＶに低下した場合、実施形態１と同様に、ドレイン電圧Ｖｄは上昇し、ソース電圧Ｖｓは低下する。還流ダイオード２６において、アノードの電位を基準としたカソードの電圧が順方向電圧以上となった場合、電線Ｗ２から電流が負荷１２及び還流ダイオード２６の順に流れ、電線Ｗ２のインダクタＬ２はエネルギーを放出する。順方向電圧は、還流ダイオード２６に電流が流れた場合に還流ダイオード２６で生じる電圧降下の幅である。電線Ｗ２のインダクタＬ２は、還流ダイオード２６を介してエネルギーを放出することが可能な分だけソース電圧Ｖｓを低下させる。従って、ソース電圧Ｖｓは、絶対値が順方向電圧と一致する負の電圧に維持される。このため、ソース電圧ＶｓはゼロＶから殆ど低下することはない。
ソース電圧ＶｓはゼロＶから殆ど低下しないため、電線Ｗ２のインダクタＬ２がエネルギーを放出している間、差分電圧Ｖｇｓは正の一定電圧未満である。従って、ゲート電圧ＶｇがゼロＶに低下した場合、ＦＥＴ２０はオンからオフに切替わり、その後、ＦＥＴ２０はオフに維持される。従って、ＦＥＴ２０がオフに切替わった場合にＦＥＴ２０で発生する熱量は小さい。
電線Ｗ２のインダクタＬ２がエネルギーを放出している間、ソース電圧Ｖｓ及び差分電圧Ｖｇｓは一定であり、還流ダイオード２６を流れる電流は一定の傾きで低下する。電線Ｗ２のインダクタＬ２に蓄えられている全てのエネルギーが放出された場合、即ち、還流ダイオード２６を流れる電流がゼロＡとなった場合、ソース電圧ＶｓはゼロＶに上昇し、差分電圧ＶｇｓはゼロＶに低下する。これにより、ＦＥＴ２０は、オンに切替わることはなく、オフに維持される。ゲート電圧ＶｇがゼロＶに調整されている間、ＦＥＴ２０はオフに維持されているので、スイッチ電流ＩｓはゼロＡに維持されている。
実施形態２における電源装置１及びスイッチ回路１０は実施形態１と同様の効果を奏する。
実施形態２における電源装置１及びスイッチ回路１０は実施形態１と同様の効果を奏する。
（実施形態３）
図６は実施形態３における電源装置１の要部構成を示すブロック図である。
以下では、実施形態３について、実施形態１と異なる点を説明する。後述する構成を除く他の構成については、実施形態１と共通しているため、実施形態１と共通する構成部には実施形態１と同一の参照符号を付してその説明を省略する。
図６は実施形態３における電源装置１の要部構成を示すブロック図である。
以下では、実施形態３について、実施形態１と異なる点を説明する。後述する構成を除く他の構成については、実施形態１と共通しているため、実施形態１と共通する構成部には実施形態１と同一の参照符号を付してその説明を省略する。
実施形態３における電源装置１では、実施形態１における電源装置１と比較してスイッチ回路１０の構成が異なる。実施形態３におけるスイッチ回路１０が有するＦＥＴ２０，ダイオードＤ１及びツェナーダイオードＺ１夫々の数は２以上である。
複数のＦＥＴ２０，２０，・・・夫々にダイオードＤ１が実施形態１と同様に接続されている。従って、ダイオードＤ１の数はＦＥＴ２０の数と同じである。複数のＦＥＴ２０，２０，・・・夫々は実施形態１と同様に接続されている。従って、各ＦＥＴ２０のドレイン及びソース夫々は、他のＦＥＴ２０のドレイン及びソースに接続されている。複数のＦＥＴ２０，２０，・・・夫々のゲートは第１駆動部２２の共通の一端に接続されている。複数のツェナーダイオードＺ１，Ｚ１，・・・夫々は実施形態１と同様に接続されている。従って、各ツェナーダイオードＺ１のカソード及びアノード夫々は、他のツェナーダイオードＺ１のカソード及びアノードに接続されている。
第１駆動部２２は、複数のＦＥＴ２０，２０，・・・を同時にオン又はオフに切替える。ここで、「同時」は、オン又はオフへの切替えのタイミングが完全に一致していることだけではなく、オン又はオフへの切替えのタイミングが実質的に一致していることも意味する。また、ツェナーダイオードＺ１，Ｚ１，・・・の基準電圧は略一致している。
実施形態３における電源装置１及びスイッチ回路１０は実施形態１と同様の効果を奏する。
実施形態３における電源装置１及びスイッチ回路１０は実施形態１と同様の効果を奏する。
なお、実施形態３において、ＦＥＴ２０の数が１であって、ツェナーダイオードＺ１の数が２以上であってもよい。更に、ツェナーダイオードＺ１の数が１であって、ＦＥＴ２０の数が２以上であってもよい。また、実施形態３におけるスイッチ回路１０は、還流スイッチ２１、電圧検出部２３及び第２駆動部２４の代わりに、実施形態２と同様に、還流ダイオード２６を有する構成であってもよい。
（実施形態４）
図７は実施形態４における電源装置１の要部構成を示すブロック図である。
以下では、実施形態４について、実施形態１と異なる点を説明する。後述する構成を除く他の構成については、実施形態１と共通しているため、実施形態１と共通する構成部には実施形態１と同一の参照符号を付してその説明を省略する。
図７は実施形態４における電源装置１の要部構成を示すブロック図である。
以下では、実施形態４について、実施形態１と異なる点を説明する。後述する構成を除く他の構成については、実施形態１と共通しているため、実施形態１と共通する構成部には実施形態１と同一の参照符号を付してその説明を省略する。
実施形態４における電源装置１は、スイッチ回路１０、バッテリ１１、負荷１２及び電線Ｗ１，Ｗ２に加えて、負荷３０及びバッテリ３１を備える。負荷３０の一端はバッテリ１１の正極に接続されており、バッテリ３１の正極は、負荷１２及び電線Ｗ２間の接続ノードに接続されている。負荷３０の他端と、バッテリ３１の負極とは接地されている。バッテリ１１，３１はスイッチ回路１０を介して接続される。
スイッチ回路１０が電線Ｗ１，Ｗ２を接続している場合において、バッテリ電圧Ｖｂ１がバッテリ３１の両端間の電圧（以下、バッテリ電圧Ｖｂ２という）よりも高いとき、バッテリ１１は、負荷１２，３０及びバッテリ３１に電力を供給する。これにより、バッテリ３１は充電される。同様の場合において、バッテリ電圧Ｖｂ２がバッテリ電圧Ｖｂ１よりも高いとき、バッテリ３１は、負荷１２，３０及びバッテリ１１に電力を供給する。これにより、バッテリ１１は充電される。バッテリ１１，３１夫々は蓄電器として機能する。
スイッチ回路１０が電線Ｗ１，Ｗ２の接続を遮断している場合、バッテリ１１は負荷３０に電力を供給し、バッテリ３１は負荷１２に電力を供給する。
負荷３０も車両に搭載された電気機器である。負荷１２，３０夫々は、バッテリ１１，３１の一方から供給された電力を用いて作動する。
負荷３０も車両に搭載された電気機器である。負荷１２，３０夫々は、バッテリ１１，３１の一方から供給された電力を用いて作動する。
実施形態４におけるスイッチ回路１０は、実施形態１におけるスイッチ回路１０の構成部に加えて、Ｎチャネル型のＦＥＴ４０、ダイオードＤ２及びツェナーダイオードＺ２を有する。ダイオードＤ２はＦＥＴ４０の寄生ダイオードである。ダイオードＤ２のカソード及びアノード夫々は、ＦＥＴ４０のドレイン及びソースに接続されている。
ＦＥＴ４０について、ソースはＦＥＴ２０のソースに接続され、ドレインは電線Ｗ２の一端に接続されている。ＦＥＴ２０，４０夫々のゲートは、第１駆動部２２の共通の一端に接続されている。ツェナーダイオードＺ２のカソード及びアノード夫々はＦＥＴ４０のドレイン及びソースに接続されている。還流スイッチ２１の一端は、ＦＥＴ２０，４０夫々のソースに接続されている。還流スイッチ２１の他端は接地されている。電圧検出部２３は、ＦＥＴ２０，４０夫々のソースと、マイコン２５とに各別に接続されている。
ＦＥＴ２０のソースは、ＦＥＴ４０、ダイオードＤ２又はツェナーダイオードＺ２を介して電線Ｗ２の一端に接続されている。ＦＥＴ４０のソースは、ＦＥＴ２０、ダイオードＤ１又はツェナーダイオードＺ１を介して電線Ｗ１の他端に接続されている。
ＦＥＴ２０のソースは、ＦＥＴ４０、ダイオードＤ２又はツェナーダイオードＺ２を介して電線Ｗ２の一端に接続されている。ＦＥＴ４０のソースは、ＦＥＴ２０、ダイオードＤ１又はツェナーダイオードＺ１を介して電線Ｗ１の他端に接続されている。
以下では、接地電位を基準としたＦＥＴ２０，４０夫々のドレインの電圧をドレイン電圧Ｖｄ１，Ｖｄ２と記載する。また、ＦＥＴ２０について、ソースの電位を基準としたドレインの電圧を差分電圧Ｖｄｓ１と記載する。ＦＥＴ４０について、ソースの電位を基準としたドレインの電圧を差分電圧Ｖｄｓ２と記載する。ＦＥＴ２０，４０について、接地電位を基準としたゲート電圧は同一であり、接地電位を基準としたソース電圧も同一であり、ソースの電位を基準としたゲートの電圧も同一である。
ＦＥＴ４０も半導体スイッチとして機能する。ＦＥＴ４０において、差分電圧Ｖｇｓが正の一定電圧以上である場合、ドレイン及びソースを介して電流が流れる。このとき、ＦＥＴ４０はオンである。ＦＥＴ４０において、差分電圧Ｖｇｓが正の一定電圧未満である場合、ドレイン及びソースを介して電流が流れることはない。このとき、ＦＥＴ４０はオフである。ＦＥＴ２０，４０に係る一定電圧は略一致している。
ＦＥＴ２０，４０のソースの中で一方が第１端として機能し、他方が第３端として機能する。ＦＥＴ２０，４０のドレインの中で一方が第２端として機能し、他方が第４端として機能する。ＦＥＴ４０のゲートの中で一方が制御端として機能し、他方が第２の制御端として機能する。
ＦＥＴ２０，４０のソースの中で一方が第１端として機能し、他方が第３端として機能する。ＦＥＴ２０，４０のドレインの中で一方が第２端として機能し、他方が第４端として機能する。ＦＥＴ４０のゲートの中で一方が制御端として機能し、他方が第２の制御端として機能する。
ツェナーダイオードＺ１は実施形態１と同様に作用する。従って、ツェナーダイオードＺ１は差分電圧Ｖｄｓ１を基準電圧以下に維持する。ツェナーダイオードＺ２も、ツェナーダイオードＺ１と同様に電圧維持体として機能し、差分電圧Ｖｄｓ２を一定の第２の基準電圧以下に維持する。この第２の基準電圧も、所謂、降伏電圧である。差分電圧Ｖｄｓ２が第２の基準電圧未満である場合、ツェナーダイオードＺ２に電流が流れることはない。差分電圧Ｖｄｓ２が第２の基準電圧である場合、ツェナーダイオードＺ２では、カソードからアノードに向けて電流が流れる。基準電圧及び第２の基準電圧夫々は、バッテリ電圧Ｖｂ１，Ｖｂ２の差分の最大値よりも高い電圧に設定されている。
また、ツェナーダイオードＺ１，Ｚ２について、電流が順方向に流れる場合、通常のダイオードと同様に機能する。従って、ツェナーダイオードＺ１，Ｚ２夫々では、カソードの電位を基準としたアノードの電圧が一定の電圧以上である場合、電流が順方向に流れる。
また、ツェナーダイオードＺ１，Ｚ２について、電流が順方向に流れる場合、通常のダイオードと同様に機能する。従って、ツェナーダイオードＺ１，Ｚ２夫々では、カソードの電位を基準としたアノードの電圧が一定の電圧以上である場合、電流が順方向に流れる。
第１指示信号は、ＦＥＴ２０，４０のオン又はオフを指示する。第１指示信号の指示がオフからオンに切替わった場合、第１駆動部２２は、ゲート電圧Ｖｇを上昇させることによって、差分電圧Ｖｇｓを上昇され、ＦＥＴ２０，４０をオフからオンに同時に切替える。これにより、電線Ｗ１，Ｗ２が接続される。第１指示信号の指示がオンからオフに切替わった場合、第１駆動部２２は、ゲート電圧Ｖｇを低下させることによって、差分電圧Ｖｇｓを低下させ、ＦＥＴ２０，４０をオンからオフに同時に切替える。これにより、電線Ｗ１，Ｗ２の接続が遮断される。ここで、「同時」の意味は、実施形態３で述べた「同時」の意味と同じである。
前述したように、ＦＥＴ２０，４０のソースが互いに接続されているため、ＦＥＴ２０，４０がオフである場合、ダイオードＤ１，Ｄ２を介して電流が流れることはない。
前述したように、ＦＥＴ２０，４０のソースが互いに接続されているため、ＦＥＴ２０，４０がオフである場合、ダイオードＤ１，Ｄ２を介して電流が流れることはない。
実施形態４において、ゲート電圧Ｖｇに応じて、ソース電圧Ｖｓ、差分電圧Ｖｇｓ及びスイッチ電流Ｉｓ夫々は実施形態１と同様に推移する。ここで、スイッチ電流ＩｓはＦＥＴ２０，４０を介して流れる電流の絶対値である。
ゲート電圧Ｖｇが設定電圧である場合、差分電圧Ｖｇｓが一定電圧以上であるため、ＦＥＴ２０，４０はオンである。ＦＥＴ２０，４０がオンである場合、電線Ｗ１，Ｗ２に電流が流れ、電線Ｗ１，Ｗ２のインダクタＬ１，Ｌ２にエネルギーが蓄えられる。
電流が電線Ｗ１、ＦＥＴ２０，４０及び電線Ｗ２の順に流れている場合において、ゲート電圧Ｖｇが設定電圧からゼロＶに調整されたとき、ドレイン電圧Ｖｄ１は上昇し、ドレイン電圧Ｖｄ２は低下する。ドレイン電圧Ｖｄ２の低下と共に、ソース電圧Ｖｓも低下する。
ゲート電圧ＶｇがゼロＶに調整された場合、還流スイッチ２１がオンであるため、電線Ｗ２から電流が負荷１２又はバッテリ３１を介して還流スイッチ２１を流れ、電線Ｗ２のインダクタＬ２に蓄えられているエネルギーが放出される。このため、電線Ｗ２のインダクタＬ２がエネルギーを放出している間、ソース電圧Ｖｓは、実施形態１と同様に、殆ど低下せず、差分電圧Ｖｇｓが一定電圧未満である。結果、ゲート電圧ＶｇがゼロＶに調整された後、ＦＥＴ２０，４０はオフに維持される。
電流が電線Ｗ１、ＦＥＴ２０，４０及び電線Ｗ２の順に流れている場合においては、差分電圧Ｖｄｓ１と、ツェナーダイオードＺ１を流れるダイオード電流Ｉａとは実施形態１と同様に推移する。従って、ゲート電圧Ｖｇが設定電圧からゼロＶに調整された場合において、ドレイン電圧Ｖｄ１が上昇したとき、差分電圧Ｖｄｓ１は基準電圧まで上昇する。差分電圧Ｖｄｓ１が基準電圧に到達した場合、電線Ｗ１からツェナーダイオードＺ１を介して電流が流れ、電線Ｗ１のインダクタＬ１に蓄えられているエネルギーは放出される。差分電圧Ｖｄｓ１は基準電圧以下に維持される。
電流が電線Ｗ２、ＦＥＴ４０，２０及び電線Ｗ１の順に流れている場合において、ゲート電圧Ｖｇが設定電圧からゼロＶに調整されたとき、ドレイン電圧Ｖｄ２は上昇し、ドレイン電圧Ｖｄ１は低下する。ドレイン電圧Ｖｄ１の低下と共に、ソース電圧Ｖｓも低下する。
ゲート電圧ＶｇがゼロＶに調整された場合、還流スイッチ２１がオンであるため、電線Ｗ１から電流がバッテリ１１又は負荷３０を介して還流スイッチ２１を流れ、電線Ｗ１のインダクタＬ１に蓄えられているエネルギーが放出される。このため、電線Ｗ１のインダクタＬ１がエネルギーを放出している間、ソース電圧Ｖｓは、実施形態１と同様に、殆ど低下することはない。結果、ゲート電圧ＶｇがゼロＶに調整された後、ＦＥＴ２０，４０はオフに維持される。
電流が電線Ｗ２、ＦＥＴ４０，２０及び電線Ｗ１の順に流れている場合においては、差分電圧Ｖｄｓ２と、ツェナーダイオードＺ２を流れるダイオード電流Ｉｂとは実施形態１と同様に推移する。従って、ゲート電圧Ｖｇが設定電圧からゼロＶに調整された場合において、ドレイン電圧Ｖｄ２が上昇したとき、差分電圧Ｖｄｓ２は第２の基準電圧まで上昇する。差分電圧Ｖｄｓ２が第２の基準電圧に到達した場合、電線Ｗ２からツェナーダイオードＺ２を介して電流が流れ、電線Ｗ２のインダクタＬ２に蓄えられているエネルギーは放出される。差分電圧Ｖｄｓ２は第２の基準電圧以下に維持される。
実施形態４における電源装置１及びスイッチ回路１０は実施形態１と同様の効果を奏する。
実施形態４における電源装置１及びスイッチ回路１０は実施形態１と同様の効果を奏する。
（実施形態５）
図８は実施形態５における電源装置１の要部構成を示すブロック図である。
以下では、実施形態５について、実施形態４と異なる点を説明する。後述する構成を除く他の構成については、実施形態４と共通しているため、実施形態４と共通する構成部には実施形態４と同一の参照符号を付してその説明を省略する。
図８は実施形態５における電源装置１の要部構成を示すブロック図である。
以下では、実施形態５について、実施形態４と異なる点を説明する。後述する構成を除く他の構成については、実施形態４と共通しているため、実施形態４と共通する構成部には実施形態４と同一の参照符号を付してその説明を省略する。
実施形態５における電源装置１では、実施形態４における電源装置１と比較して、スイッチ回路１０の構成が異なる。実施形態５におけるスイッチ回路１０では、ツェナーダイオードＺ１，Ｚ２のアノードが互いに接続されている。ツェナーダイオードＺ１，Ｚ２のアノードはＦＥＴ２０，４０夫々のソースに接続されていない。
以下では、ＦＥＴ２０，４０のドレイン間の電圧の絶対値を差分電圧Ｖｄｄと記載する。
以下では、ＦＥＴ２０，４０のドレイン間の電圧の絶対値を差分電圧Ｖｄｄと記載する。
実施形態５におけるスイッチ回路１０では、電流が電線Ｗ１、ＦＥＴ２０，４０及び電線Ｗ２の順に流れている場合において、ゲート電圧Ｖｇが設定電圧からゼロＶに調整されたとき、ドレイン電圧Ｖｄ１は上昇し、差分電圧Ｖｄｄは一定の第３の基準電圧まで上昇する。差分電圧Ｖｄｄが第３の基準電圧に到達した場合、ツェナーダイオードＺ１，Ｚ２を電流が流れ、差分電圧Ｖｄｄは第３の基準電圧以下に維持される。差分電圧Ｖｄｓ１は差分電圧Ｖｄｄよりも低い。このため、差分電圧Ｖｄｓ１も第３の基準電圧以下に維持される。ツェナーダイオードＺ１，Ｚ２の直列回路も電圧維持体として機能する。
同様に、電流が電線Ｗ２、ＦＥＴ４０，２０及び電線Ｗ１の順に流れている場合において、ゲート電圧Ｖｇが設定電圧からゼロＶに調整されたとき、ドレイン電圧Ｖｄ２は上昇し、差分電圧Ｖｄｄは第３の基準電圧まで上昇する。差分電圧Ｖｄｄが第３の基準電圧に到達した場合、ツェナーダイオードＺ１，Ｚ２を電流が流れ、差分電圧Ｖｄｄは第３の基準電圧以下に維持される。差分電圧Ｖｄｓ２は差分電圧Ｖｄｄよりも低い。このため、差分電圧Ｖｄｓ２も第３の基準電圧以下に維持される。
実施形態５における電源装置１及びスイッチ回路１０は実施形態４と同様の効果を奏する。
実施形態５における電源装置１及びスイッチ回路１０は実施形態４と同様の効果を奏する。
なお、実施形態５においては、ツェナーダイオードＺ１，Ｚ２のカソードが互いに接続されていてもよい。この場合、ツェナーダイオードＺ１，Ｚ２夫々のアノードはＦＥＴ２０，４０のドレインに接続される。また、一方のアノードが他方のアノードに接続されているか、又は、一方のカソードが他方のカソードに接続されているツェナーダイオードＺ１，Ｚ２の直列回路の数は２以上であってもよい。この場合、複数の直列回路が並列に接続される。
また、実施形態４，５におけるスイッチ回路１０は、実施形態２と同様に、還流スイッチ２１、電圧検出部２３及び第２駆動部２４の代わりに、還流ダイオード２６を有する構成であってもよい。この場合、還流ダイオード２６について、カソードは、ＦＥＴ２０，４０夫々のソースに接続され、アノードが接地されている。実施形態２と同様に、ソース電圧Ｖｓが、絶対値が還流ダイオード２６の順方向電圧である負の電圧となった場合、電流が電線Ｗ１又は電線Ｗ２から還流ダイオード２６を流れ、電線Ｗ１又は電線Ｗ２はエネルギーを放出する。
（実施形態６）
図９は実施形態６の電源装置１の要部構成を示すブロック図である。
以下では、実施形態６について、実施形態４と異なる点を説明する。後述する構成を除く他の構成については、実施形態４と共通しているため、実施形態４と共通する構成部には実施形態１と同一の参照符号を付してその説明を省略する。
図９は実施形態６の電源装置１の要部構成を示すブロック図である。
以下では、実施形態６について、実施形態４と異なる点を説明する。後述する構成を除く他の構成については、実施形態４と共通しているため、実施形態４と共通する構成部には実施形態１と同一の参照符号を付してその説明を省略する。
実施形態６における電源装置１では、実施形態４における電源装置１と比較して、スイッチ回路１０の構成が異なる。実施形態６におけるスイッチ回路１０は、実施形態４におけるスイッチ回路１０が有する構成部に加えて、還流スイッチ４１、第３駆動部４２、電流センサ４３及び電圧検出部４４を有する。
ＦＥＴ４０のソースは電線Ｗ１の他端に接続されている。ＦＥＴ４０のドレインはＦＥＴ２０のドレインに接続されている。ＦＥＴ２０のソースは電線Ｗ２の一端に接続されている。実施形態４と同様に、ツェナーダイオードＺ１のカソード及びアノード夫々はＦＥＴ２０のドレイン及びソースに接続され、ツェナーダイオードＺ２のカソード及びアノード夫々はＦＥＴ４０のドレイン及びソースに接続されている。
ＦＥＴ４０のソースには、更に、還流スイッチ４１の一端が接続されている。還流スイッチ４１の他端は接地されている。第３駆動部４２及び電流センサ４３はマイコン２５に各別に接続されている。電圧検出部４４は、ＦＥＴ４０のソースと、マイコン２５とに各別に接続されている。還流スイッチ２１の一端はＦＥＴ２０のソースに接続され、還流スイッチ２１の他端は接地されている。電圧検出部２３は、ＦＥＴ２０のソースと、マイコン２５とに各別に接続されている。
ＦＥＴ２０，４０のドレインが互いに接続されているため、ＦＥＴ２０，４０がオフである場合、ダイオードＤ１，Ｄ２を介して電流が流れることはない。
ＦＥＴ２０，４０のドレインが互いに接続されているため、ＦＥＴ２０，４０がオフである場合、ダイオードＤ１，Ｄ２を介して電流が流れることはない。
以下では、接地電位を基準としたＦＥＴ２０，４０夫々のソースの電圧をソース電圧Ｖｓ１，Ｖｓ２と記載する。接地電位を基準としたＦＥＴ２０，４０のドレインの電圧は同じである。接地電位を基準としたＦＥＴ２０のドレインの電圧をドレイン電圧Ｖｄと記載する。ＦＥＴ２０について、ソースの電位を基準としたゲート及びドレイン夫々の電圧を差分電圧Ｖｇｓ１，Ｖｄｓ１と記載する。ＦＥＴ４０について、ソースの電位を基準としたゲート及びドレイン夫々の電圧を差分電圧Ｖｇｓ２，Ｖｄｓ２と記載する。ＦＥＴ２０のソースの電位を基準としたＦＥＴ４０のソースの電圧を差分電圧Ｖｓｓと記載する。
電圧検出部２３は、ソース電圧Ｖｓ１を検出し、検出したソース電圧Ｖｓ１を示す電圧情報をマイコン２５に出力する。同様に、電圧検出部４４は、ソース電圧Ｖｓ２を検出し、検出したソース電圧Ｖｓ２を示す電圧情報をマイコン２５に出力する。
第３駆動部４２には、還流スイッチ４１のオン又はオフを指示する第３指示信号がマイコン２５から入力されている。第３指示信号の指示がオフからオンに切替わった場合、第３駆動部４２は還流スイッチ４１をオフからオンに切替える。第３指示信号の指示がオンからオフに切替わった場合、第３駆動部４２は還流スイッチ４１をオンからオフに切替える。マイコン２５は、第３指示信号の指示を切替える。還流スイッチ４１は、ＦＥＴ、バイポーラトランジスタ又はリレー接点等である。
実施形態５では、第２駆動部２４及び第３駆動部４２夫々が第２切替え部として機能する。
実施形態５では、第２駆動部２４及び第３駆動部４２夫々が第２切替え部として機能する。
電流センサ４３は、ＦＥＴ２０，４０のドレインを流れる電流を検出する。電流センサ４３は、ＦＥＴ２０のソースからＦＥＴ４０のソースに電流が流れている場合に正の電流を検出し、ＦＥＴ４０のソースからＦＥＴ２０のソースに電流が流れている場合に負の電流を検出する。電流センサ４３は、検出した電流を示す電流情報をマイコン２５に出力する。ＦＥＴ２０，４０がオンである場合において、マイコン２５は、電流センサ４３から入力された電流情報が示す電流が正の電圧があるか否かに基づいて、電流が電線Ｗ１、ＦＥＴ４０，２０及び電線Ｗ２の順に流れているか、又は、電流が電線Ｗ２、ＦＥＴ２０，４０及び電線Ｗ１の順に流れているかを判定する。
なお、電流センサ４３は、ＦＥＴ２０のソースからＦＥＴ４０のソースに電流が流れている場合に負の電流を検出し、ＦＥＴ４０のソースからＦＥＴ２０のソースに電流が流れている場合に正の電流を検出してもよい。
なお、電流センサ４３は、ＦＥＴ２０のソースからＦＥＴ４０のソースに電流が流れている場合に負の電流を検出し、ＦＥＴ４０のソースからＦＥＴ２０のソースに電流が流れている場合に正の電流を検出してもよい。
マイコン２５は、例えば、実施形態１で述べた接続信号がマイコン２５に入力された場合、第１指示信号の指示をオフからオンに切替える。これにより、第１駆動部２２はＦＥＴ２０，４０をオンに切替える。
マイコン２５は、電流が電線Ｗ１、ＦＥＴ４０，２０及び電線Ｗ２の順に流れている場合において、例えば、実施形態１で述べた遮断信号がマイコン２５に入力されたとき、第１指示信号の指示をオンからオフに切替えると共に、第２指示信号の指示をオフからオンに切替える。第２指示信号をオンに切替えてから、電圧検出部２３が検出したソース電圧Ｖｓ１が電圧閾値以上となった場合、第２指示信号の指示をオンからオフに切替える。従って、第１駆動部２２がＦＥＴ２０，４０をオフに切替えると共に第２駆動部２４は還流スイッチ２１をオフからオンに切替える。還流スイッチ２１がオンに切替わってから、電圧検出部２３が検出したソース電圧Ｖｓ１が電圧閾値以上となった場合、第２駆動部２４は還流スイッチ２１をオンからオフに切替える。
マイコン２５は、電流が電線Ｗ１、ＦＥＴ４０，２０及び電線Ｗ２の順に流れている場合において、例えば、実施形態１で述べた遮断信号がマイコン２５に入力されたとき、第１指示信号の指示をオンからオフに切替えると共に、第２指示信号の指示をオフからオンに切替える。第２指示信号をオンに切替えてから、電圧検出部２３が検出したソース電圧Ｖｓ１が電圧閾値以上となった場合、第２指示信号の指示をオンからオフに切替える。従って、第１駆動部２２がＦＥＴ２０，４０をオフに切替えると共に第２駆動部２４は還流スイッチ２１をオフからオンに切替える。還流スイッチ２１がオンに切替わってから、電圧検出部２３が検出したソース電圧Ｖｓ１が電圧閾値以上となった場合、第２駆動部２４は還流スイッチ２１をオンからオフに切替える。
マイコン２５は、電流が電線Ｗ２、ＦＥＴ２０，４０及び電線Ｗ１の順に流れている場合において、例えば、実施形態１で述べた遮断信号がマイコン２５に入力されたとき、第１指示信号の指示をオンからオフに切替えると共に、第３指示信号の指示をオフからオンに切替える。第３指示信号をオンに切替えてから、電圧検出部４４が検出したソース電圧Ｖｓ２が第２の電圧閾値以上となった場合、第３指示信号の指示をオンからオフに切替える。従って、第１駆動部２２がＦＥＴ２０，４０をオフに切替えると共に第３駆動部４２は還流スイッチ４１をオフからオンに切替える。還流スイッチ４１がオンに切替わってから、電圧検出部４４が検出したソース電圧Ｖｓ２が第２の電圧閾値以上となった場合、第３駆動部４２は還流スイッチ４１をオンからオフに切替える。第２の電圧閾値は、一定であり、予め設定されている。図９の例では、電圧閾値及び第２の電圧閾値はゼロＶである。
電流が電線Ｗ１、ＦＥＴ４０，２０及び電線Ｗ２の順に流れている場合において、ゲート電圧Ｖｇが設定電圧からゼロＶに調整されたとき、ソース電圧Ｖｓ１は低下する。このとき、還流スイッチ２１はオンである。このため、電線Ｗ２から電流が負荷１２又はバッテリ３１を介して還流スイッチ２１を流れ、ＦＥＴ２０，４０がオンである間に電線Ｗ２のインダクタＬ２に蓄えられているエネルギーが放出される。このため、電線Ｗ２のインダクタＬ２がエネルギーを放出している間、ソース電圧Ｖｓ１は殆ど低下せず、差分電圧Ｖｇｓ１は正の一定電圧未満である。結果、ゲート電圧ＶｇがゼロＶに調整された後、ＦＥＴ２０はオフに維持される。電線Ｗ２のインダクタＬ２に蓄えられている全てのエネルギーが放出されて、電圧検出部２３が検出したソース電圧Ｖｓ１が電圧閾値以上となった場合、還流スイッチ２１はオフに切替わる。
電流が電線Ｗ１、ＦＥＴ４０，２０及び電線Ｗ２の順に流れている場合において、ゲート電圧Ｖｇが設定電圧からゼロＶに調整されたとき、ソース電圧Ｖｓ２はバッテリ電圧Ｖｂ１から上昇する。このため、差分電圧Ｖｇｓ２は、ゼロＶ以下であり、正の一定電圧未満である。結果、ゲート電圧ＶｇがゼロＶに調整された後、ＦＥＴ４０もオフに維持される。
電流が電線Ｗ１、ＦＥＴ４０，２０及び電線Ｗ２の順に流れている場合において、ゲート電圧Ｖｇが設定電圧からゼロＶに調整されたとき、前述したようにソース電圧Ｖｓ２が上昇するので、ドレイン電圧Ｖｄも上昇する。これにより、差分電圧Ｖｄｓ１は基準電圧まで上昇する。差分電圧Ｖｄｓ１が基準電圧に到達した場合、電線Ｗ１からツェナーダイオードＺ１を電流が流れ、電線Ｗ１のインダクタＬ１に蓄えられているエネルギーは放出される。差分電圧Ｖｄｓ１は基準電圧以下に維持される。
電流が電線Ｗ２、ＦＥＴ２０，４０及び電線Ｗ１の順に流れている場合において、ゲート電圧Ｖｇが設定電圧からゼロＶに調整されたとき、ソース電圧Ｖｓ２は低下する。このとき、還流スイッチ４１はオンである。このため、電線Ｗ１から電流がバッテリ１１及び負荷３０を介して還流スイッチ４１を流れ、ＦＥＴ２０，４０がオンである間に電線Ｗ１のインダクタＬ２に蓄えられているエネルギーが放出される。このため、電線Ｗ１のインダクタＬ１がエネルギーを放出している間、ソース電圧Ｖｓ２は殆ど低下せず、差分電圧Ｖｇｓ２は正の一定電圧未満である。結果、ゲート電圧ＶｇがゼロＶに調整された後、ＦＥＴ４０はオフに維持される。電線Ｗ１のインダクタＬ１に蓄えられている全てのエネルギーが放出されて、電圧検出部４４が検出したソース電圧Ｖｓ２が第２の電圧閾値以上となった場合、還流スイッチ４１はオフに切替わる。
電流が電線Ｗ２、ＦＥＴ２０，４０及び電線Ｗ１の順に流れている場合において、ゲート電圧Ｖｇが設定電圧からゼロＶに調整されたとき、ソース電圧Ｖｓ１はバッテリ電圧Ｖｂ２から上昇する。このため、差分電圧Ｖｇｓ１は、ゼロＶ以下であり、正の一定電圧未満である。結果、ゲート電圧ＶｇがゼロＶに調整された後、ＦＥＴ２０もオフに維持される。
電流が電線Ｗ２、ＦＥＴ２０，４０及び電線Ｗ１の順に流れている場合において、ゲート電圧Ｖｇが設定電圧からゼロＶに調整されたとき、前述したようにソース電圧Ｖｓ１が上昇するので、ドレイン電圧Ｖｄも上昇する。これにより、差分電圧Ｖｄｓ２は第２の基準電圧まで上昇する。差分電圧Ｖｄｓ２が第２の基準電圧に到達した場合、電線Ｗ２からツェナーダイオードＺ２を電流が流れ、電線Ｗ２のインダクタＬ２に蓄えられているエネルギーは放出される。差分電圧Ｖｄｓ１は第２の基準電圧以下に維持される。
実施形態６における電源装置１及びスイッチ回路１０は実施形態４と同様の効果を奏する。
実施形態６における電源装置１及びスイッチ回路１０は実施形態４と同様の効果を奏する。
（実施形態７）
図１０は実施形態７における電源装置１の要部構成を示すブロック図である。
以下では、実施形態７について、実施形態６と異なる点を説明する。後述する構成を除く他の構成については、実施形態６と共通しているため、実施形態６と共通する構成部には実施形態６と同一の参照符号を付してその説明を省略する。
図１０は実施形態７における電源装置１の要部構成を示すブロック図である。
以下では、実施形態７について、実施形態６と異なる点を説明する。後述する構成を除く他の構成については、実施形態６と共通しているため、実施形態６と共通する構成部には実施形態６と同一の参照符号を付してその説明を省略する。
実施形態７における電源装置１では、実施形態６における電源装置１と比較して、スイッチ回路１０の構成が異なる。実施形態７におけるスイッチ回路１０は、実施形態６におけるスイッチ回路１０が有する構成部について、還流スイッチ２１、電圧検出部２３及び第２駆動部２４の代わりに、実施形態２で述べた還流ダイオード２６を有し、還流スイッチ４１、第３駆動部４２及び電圧検出部４４の代わりに還流ダイオード４５を有している。実施形態２におけるスイッチ回路１０では、電流センサ４３は設けられていなくてもよい。
還流ダイオード２６について、カソードはＦＥＴ２０のソースに接続され、アノードは接地されている。還流ダイオード４５について、カソードはＦＥＴ４０のソースに接続され、アノードは接地されている。従って、ＦＥＴ２０，４０がオンである場合、ソース電圧Ｖｓ１，Ｖｓ２は正の電圧であるため、還流ダイオード２６，４５を電流が流れることはない。
還流ダイオード２６について、カソードはＦＥＴ２０のソースに接続され、アノードは接地されている。還流ダイオード４５について、カソードはＦＥＴ４０のソースに接続され、アノードは接地されている。従って、ＦＥＴ２０，４０がオンである場合、ソース電圧Ｖｓ１，Ｖｓ２は正の電圧であるため、還流ダイオード２６，４５を電流が流れることはない。
実施形態７におけるスイッチ回路１０は、実施形態６と同様に作用する。以下では、実施形態６，７におけるスイッチ回路１０の作用について、相違点を説明する。
マイコン２５は、実施形態６と同様に、第１指示信号をオン又はオフに切替え、第１駆動部２２は第１指示信号の指示に従ってＦＥＴ２０，４０をオン又はオフに切替える。
マイコン２５は、実施形態６と同様に、第１指示信号をオン又はオフに切替え、第１駆動部２２は第１指示信号の指示に従ってＦＥＴ２０，４０をオン又はオフに切替える。
電流が電線Ｗ１、ＦＥＴ４０，２０及び電線Ｗ２の順に流れている場合において、ゲート電圧Ｖｇが設定電圧からゼロＶに調整されたとき、ソース電圧Ｖｓ１は低下する。ソース電圧Ｖｓ１が、絶対値が還流ダイオード２６の順方向電圧である負の電圧となった場合、電線Ｗ２から電流が負荷１２又はバッテリ３１を介して還流ダイオード２６を流れ、ＦＥＴ２０，４０がオンである間に電線Ｗ２のインダクタＬ２に蓄えられたエネルギーが放出される。このため、電線Ｗ２のインダクタＬ２がエネルギーを放出している間、ソース電圧Ｖｓ１は殆ど低下せず、差分電圧Ｖｇｓ１は正の一定の電圧未満である。結果、ゲート電圧ＶｇがゼロＶに調整された後、ＦＥＴ２０はオフに維持される。
電流が電線Ｗ１、ＦＥＴ４０，２０及び電線Ｗ２の順に流れている場合において、ゲート電圧Ｖｇが設定電圧からゼロＶに調整されたとき、ソース電圧Ｖｓ２はバッテリ電圧Ｖｂ１から上昇する。このため、差分電圧Ｖｇｓ２は、ゼロＶ以下であり、正の一定電圧未満である。結果、ゲート電圧ＶｇがゼロＶに調整された後、ＦＥＴ４０もオフに維持される。また、還流ダイオード４５に電流が流れることはない。
電流が電線Ｗ２、ＦＥＴ２０，４０及び電線Ｗ１の順に流れている場合において、ゲート電圧Ｖｇが設定電圧からゼロＶに調整されたとき、ソース電圧Ｖｓ２は低下する。ソース電圧Ｖｓ２が、絶対値が還流ダイオード４５の順方向電圧である負の電圧となった場合、電線Ｗ１から電流がバッテリ１１又は負荷３０を介して還流ダイオード４５を流れ、ＦＥＴ２０，４０がオンである間に電線Ｗ１のインダクタＬ１に蓄えられたエネルギーが放出される。このため、電線Ｗ１のインダクタＬ１がエネルギーを放出している間、ソース電圧Ｖｓ２は殆ど低下せず、差分電圧Ｖｇｓ２は正の一定の電圧未満である。結果、ゲート電圧ＶｇがゼロＶに調整された後、ＦＥＴ４０はオフに維持される。
還流ダイオード４５の順方向電圧は、還流ダイオード２６の順方向電圧と同様に定義される。
還流ダイオード４５の順方向電圧は、還流ダイオード２６の順方向電圧と同様に定義される。
電流が電線Ｗ２、ＦＥＴ２０，４０及び電線Ｗ１の順に流れている場合において、ゲート電圧Ｖｇが設定電圧からゼロＶに調整されたとき、ソース電圧Ｖｓ１はバッテリ電圧Ｖｂ２から上昇する。このため、差分電圧Ｖｇｓ１は、ゼロＶ以下であり、正の一定電圧未満である。結果、ゲート電圧ＶｇがゼロＶに調整された後、ＦＥＴ２０もオフに維持される。また、還流ダイオード２６に電流が流れることはない。
実施形態７における電源装置１及びスイッチ回路１０は実施形態６と同様の効果を奏する。
実施形態７における電源装置１及びスイッチ回路１０は実施形態６と同様の効果を奏する。
なお、実施形態４，６，７において、ツェナーダイオードＺ１の数は２以上であってもよい。この場合、複数のツェナーダイオードＺ１，Ｚ１，・・・は実施形態３と同様に並列に接続され、各ツェナーダイオードＺ１のカソード及びアノード夫々は他のツェナーダイオードＺ１のカソード及びアノードに接続される。
同様に、実施形態４，６，７において、ツェナーダイオードＺ２の数は２以上であってもよい。この場合、複数のツェナーダイオードＺ２，Ｚ２，・・・は実施形態３における複数のツェナーダイオードＺ１，Ｚ１，・・・と同様に並列に接続され、各ツェナーダイオードＺ２のカソード及びアノード夫々は他のツェナーダイオードＺ２のカソード及びアノードに接続される。
同様に、実施形態４，６，７において、ツェナーダイオードＺ２の数は２以上であってもよい。この場合、複数のツェナーダイオードＺ２，Ｚ２，・・・は実施形態３における複数のツェナーダイオードＺ１，Ｚ１，・・・と同様に並列に接続され、各ツェナーダイオードＺ２のカソード及びアノード夫々は他のツェナーダイオードＺ２のカソード及びアノードに接続される。
また、実施形態４−７において、ＦＥＴ２０の数は２以上であってもよい。この場合、複数のＦＥＴ２０，２０，・・・は実施形態３と同様に並列に接続され、各ＦＥＴ２０のドレイン及びソース夫々は、他のＦＥＴ２０のドレイン及びソースに接続される。各ＦＥＴ２０のゲートは、第１駆動部２２の共通の一端に接続されている。第１駆動部２２は、複数のＦＥＴ２０，２０，・・・を同時にオン又はオフに切替える。
同様に、実施形態４−７において、ＦＥＴ４０の数は２以上であってもよい。この場合、複数のＦＥＴ４０，４０，・・・は実施形態３における複数のＦＥＴ２０，２０，・・・と同様に並列に接続され、各ＦＥＴ４０のドレイン及びソース夫々は、他のＦＥＴ４０のドレイン及びソースに接続される。各ＦＥＴ４０のゲートは、第１駆動部２２の共通の一端に接続されている。第１駆動部２２は、複数のＦＥＴ４０，４０，・・・を同時にオン又はオフに切替える。
ここで、「同時」の意味は実施形態３で述べた「同時」の意味と同じである。
ここで、「同時」の意味は実施形態３で述べた「同時」の意味と同じである。
また、実施形態１−７において、ツェナーダイオードＺ１は、ＦＥＴ２０のドレイン及びソース間の電圧を基準電圧以下に維持する電圧維持体として機能すればよい。このため、ツェナーダイオードＺ１の代わりに、例えば、バリスタを用いてもよい。
同様に、実施形態４−７において、ツェナーダイオードＺ２は、ＦＥＴ４０のドレイン及びソース間の電圧を第２の基準電圧以下に維持する電圧維持体として機能すればよい。このため、ツェナーダイオードＺ２の代わりに、例えば、バリスタを用いてもよい。
同様に、実施形態４−７において、ツェナーダイオードＺ２は、ＦＥＴ４０のドレイン及びソース間の電圧を第２の基準電圧以下に維持する電圧維持体として機能すればよい。このため、ツェナーダイオードＺ２の代わりに、例えば、バリスタを用いてもよい。
バリスタの両端間の電圧の絶対値が所定の電圧未満である場合、バリスタを介して電流が流れることはない。バリスタの両端間の電圧の絶対値が所定の電圧である場合にバリスタを介して電流が流れる。ツェナーダイオードＺ１，Ｚ２が実施形態５のように直列回路を構成している場合において、バリスタのような電圧維持体が用いられる場合、この直列回路の代わりに１つの電圧維持体を用いてもよい。
なお、実施形態１，３−６において、還流スイッチ２１のオフへの切替えは、接地電位を基準としたＦＥＴ２０のソースにおける電圧に基づいて行われなくてもよく、例えば、還流スイッチ２１を流れる電流に基づいて行われてもよい。この場合、還流スイッチ２１を流れる電流がゼロＡとなった場合に還流スイッチ２１をオンからオフに切替える。
同様に、実施形態６において、還流スイッチ４１のオフへの切替えは、接地電位を基準としたＦＥＴ４０のソースにおける電圧に基づいて行われなくてもよく、例えば、還流スイッチ４１を流れる電流に基づいて行われてもよい。この場合、還流スイッチ４１を流れる電流がゼロＡとなった場合に還流スイッチ４１をオンからオフに切替える。
同様に、実施形態６において、還流スイッチ４１のオフへの切替えは、接地電位を基準としたＦＥＴ４０のソースにおける電圧に基づいて行われなくてもよく、例えば、還流スイッチ４１を流れる電流に基づいて行われてもよい。この場合、還流スイッチ４１を流れる電流がゼロＡとなった場合に還流スイッチ４１をオンからオフに切替える。
また、実施形態１−３において、ＦＥＴ２０は半導体スイッチとして機能すればよい。このため、ＦＥＴ２０の代わりに、ＮＰＮ型のバイポーラトランジスタ又はＩＧＢＴ(Insulated Gate Bipolar Transistor)等の半導体スイッチを用いてもよい。
開示された実施形態１−７はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
１ 電源装置
１０ スイッチ回路
１１，３１ バッテリ（蓄電器）
１２，３０ 負荷
２０，４０ ＦＥＴ（半導体スイッチ、第２の半導体スイッチ）
２１，４１ 還流スイッチ
２２ 第１駆動部（第１切替え部）
２３，４４ 電圧検出部
２４ 第２駆動部（第２切替え部）
２５ マイコン
２６，４５ 還流ダイオード
４２ 第３駆動部（第２切替え部）
４３ 電流センサ
Ｄ１，Ｄ２ ダイオード
Ｌ１，Ｌ２ インダクタ
Ｒ１，Ｒ２ 抵抗
Ｗ１，Ｗ２ 電線（誘導性部材）
Ｚ１，Ｚ２ ツェナーダイオード（電圧維持体）
１０ スイッチ回路
１１，３１ バッテリ（蓄電器）
１２，３０ 負荷
２０，４０ ＦＥＴ（半導体スイッチ、第２の半導体スイッチ）
２１，４１ 還流スイッチ
２２ 第１駆動部（第１切替え部）
２３，４４ 電圧検出部
２４ 第２駆動部（第２切替え部）
２５ マイコン
２６，４５ 還流ダイオード
４２ 第３駆動部（第２切替え部）
４３ 電流センサ
Ｄ１，Ｄ２ ダイオード
Ｌ１，Ｌ２ インダクタ
Ｒ１，Ｒ２ 抵抗
Ｗ１，Ｗ２ 電線（誘導性部材）
Ｚ１，Ｚ２ ツェナーダイオード（電圧維持体）
上記の一態様にあっては、例えば、固定電位を基準とした半導体スイッチの第１端の電圧を検出する。スイッチをオンに切替えてから、半導体スイッチの第１端の電圧が電圧閾値以上となった場合にスイッチをオフに切替える。このため、半導体スイッチの第１端に接続されている電線に蓄えられている全てのエネルギーが放出された後に、スイッチをオフに切替えることが可能となる。
（３）本発明の一態様に係るスイッチ回路は、第３端及び第４端を介して電流が流れ、該第３端の電位を基準とした第２の制御端の電圧に応じてオン又はオフに切替わる第２の半導体スイッチを備え、前記半導体スイッチの前記第１端が該第２の半導体スイッチの前記第３端に接続されているか、又は、前記半導体スイッチの前記第２端が前記第２の半導体スイッチの前記第４端に接続されており、前記第１切替え部は、前記半導体スイッチ及び第２の半導体スイッチを同時にオンからオフに切替える。
上記の一態様にあっては、半導体スイッチ及び第２の半導体スイッチが接続され、同時にオンからオフに切替えられる。半導体スイッチ及び第２の半導体スイッチ夫々がＮチャネル型のＦＥＴ(Field Effect Transistor)である場合、第１端として機能する半導体スイッチのソースが、第３端として機能する第２の半導体スイッチのソースに接続されるか、又は、第２端として機能する半導体スイッチのドレインが、第４端として機能する第２の半導体スイッチドレインに接続される。この場合、半導体スイッチ及び第２の半導体スイッチがオフであるとき、半導体スイッチ及び第２の半導体スイッチの寄生ダイオードを介して電流が流れることはない。
（３）本発明の一態様に係るスイッチ回路は、第３端及び第４端を介して電流が流れ、該第３端の電位を基準とした第２の制御端の電圧に応じてオン又はオフに切替わる第２の半導体スイッチを備え、前記半導体スイッチの前記第１端が該第２の半導体スイッチの前記第３端に接続されているか、又は、前記半導体スイッチの前記第２端が前記第２の半導体スイッチの前記第４端に接続されており、前記第１切替え部は、前記半導体スイッチ及び第２の半導体スイッチを同時にオンからオフに切替える。
上記の一態様にあっては、半導体スイッチ及び第２の半導体スイッチが接続され、同時にオンからオフに切替えられる。半導体スイッチ及び第２の半導体スイッチ夫々がＮチャネル型のＦＥＴ(Field Effect Transistor)である場合、第１端として機能する半導体スイッチのソースが、第３端として機能する第２の半導体スイッチのソースに接続されるか、又は、第２端として機能する半導体スイッチのドレインが、第４端として機能する第２の半導体スイッチドレインに接続される。この場合、半導体スイッチ及び第２の半導体スイッチがオフであるとき、半導体スイッチ及び第２の半導体スイッチの寄生ダイオードを介して電流が流れることはない。
（４）本発明の一態様に係るスイッチ回路は、第１端及び第２端を介して電流が流れ、該第１端の電位を基準とした制御端の電圧に応じてオン又はオフに切替わる半導体スイッチを備えるスイッチ回路であって、該半導体スイッチの前記第１端及び第２端間の電圧を所定電圧以下に維持する電圧維持体と、前記半導体スイッチの前記第１端にカソードが接続されるダイオードとを備える。
電流が半導体スイッチの第２端及び第１端の順に流れる間、半導体スイッチの第２端に一端が接続されている電線にもエネルギーが蓄えられる。半導体スイッチがオフに切替わった場合、この電線は、半導体スイッチの第２端における電圧を上昇させる。これにより、半導体スイッチの第１端及び第２端間の電圧が上昇するが、この電圧は電圧維持体によって所定電圧以下に維持される。このため、半導体スイッチに大きな電圧が印加されることはない。
（５）本発明の一態様に係るスイッチ回路は、第３端及び第４端を介して電流が流れ、該第３端の電位を基準とした第２の制御端の電圧に応じてオン又はオフに切替わる第２の半導体スイッチと、前記半導体スイッチ及び第２の半導体スイッチを同時にオンからオフに切替える切替え部とを備え、前記半導体スイッチの前記第１端が該第２の半導体スイッチの前記第３端に接続されているか、又は、前記半導体スイッチの前記第２端が前記第２の半導体スイッチの前記第４端に接続されている。
上記の一態様にあっては、半導体スイッチ及び第２の半導体スイッチが接続され、同時にオンからオフに切替えられる。半導体スイッチ及び第２の半導体スイッチ夫々がＮチャネル型のＦＥＴである場合、第１端として機能する半導体スイッチのソースが、第３端として機能する第２の半導体スイッチのソースに接続されるか、又は、第２端として機能する半導体スイッチのドレインが、第４端として機能する第２の半導体スイッチドレインに接続される。この場合、半導体スイッチ及び第２の半導体スイッチがオフであるとき、半導体スイッチ及び第２の半導体スイッチの寄生ダイオードを介して電流が流れることはない。
（５）本発明の一態様に係るスイッチ回路は、第３端及び第４端を介して電流が流れ、該第３端の電位を基準とした第２の制御端の電圧に応じてオン又はオフに切替わる第２の半導体スイッチと、前記半導体スイッチ及び第２の半導体スイッチを同時にオンからオフに切替える切替え部とを備え、前記半導体スイッチの前記第１端が該第２の半導体スイッチの前記第３端に接続されているか、又は、前記半導体スイッチの前記第２端が前記第２の半導体スイッチの前記第４端に接続されている。
上記の一態様にあっては、半導体スイッチ及び第２の半導体スイッチが接続され、同時にオンからオフに切替えられる。半導体スイッチ及び第２の半導体スイッチ夫々がＮチャネル型のＦＥＴである場合、第１端として機能する半導体スイッチのソースが、第３端として機能する第２の半導体スイッチのソースに接続されるか、又は、第２端として機能する半導体スイッチのドレインが、第４端として機能する第２の半導体スイッチドレインに接続される。この場合、半導体スイッチ及び第２の半導体スイッチがオフであるとき、半導体スイッチ及び第２の半導体スイッチの寄生ダイオードを介して電流が流れることはない。
（６）本発明の一態様に係るスイッチ回路では、前記電圧維持体に印加された電圧が所定電圧未満である場合、該電圧維持体に電流が流れず、該電圧維持体に印加されている電圧が所定電圧である場合に該電圧維持体に電流が流れる。
（７）本発明の一態様に係る電源装置では、前述したスイッチ回路と、該スイッチ回路を介して接続される２つの蓄電器とを備える。
スイッチ回路１０は、Ｎチャネル型のＦＥＴ２０、還流スイッチ２１、第１駆動部２２、電圧検出部２３、第２駆動部２４、マイクロコンピュータ（以下、マイコンという）２５、ダイオードＤ１及びツェナーダイオードＺ１を有する。ダイオードＤ１はＦＥＴ２０の寄生ダイオードである。ダイオードＤ１のカソード及びアノード夫々は、ＦＥＴ２０のドレイン及びソースに接続されている。
電圧検出部２３は、ソース電圧Ｖｓを検出し、検出したソース電圧Ｖｓを示す電圧情報をマイコン２５に出力する。
第２駆動部２４には、還流スイッチ２１のオン又はオフを指示する第２指示信号がマイコン２５から入力されている。第２指示信号の指示がオフからオンに切替わった場合、第２駆動部２４は還流スイッチ２１をオフからオンに切替える。第２指示信号の指示がオンからオフに切替わった場合、第２駆動部２４は還流スイッチ２１をオンからオフに切替える。還流スイッチ２１は、ＦＥＴ、バイポーラトランジスタ又はリレー接点等である。
第２駆動部２４には、還流スイッチ２１のオン又はオフを指示する第２指示信号がマイコン２５から入力されている。第２指示信号の指示がオフからオンに切替わった場合、第２駆動部２４は還流スイッチ２１をオフからオンに切替える。第２指示信号の指示がオンからオフに切替わった場合、第２駆動部２４は還流スイッチ２１をオンからオフに切替える。還流スイッチ２１は、ＦＥＴ、バイポーラトランジスタ又はリレー接点等である。
マイコン２５は、例えば、電線Ｗ１，Ｗ２の接続の遮断を指示する遮断信号がマイコン２５に入力された場合、第１指示信号の指示をオンからオフに切替えると共に、第２指示信号の指示をオフからオンに切替える。これにより、第１駆動部２２はＦＥＴ２０をオンからオフに切替え、第２駆動部２４は還流スイッチ２１をオフからオンに切替える。これにより、電線Ｗ１，Ｗ２の接続が遮断され、バッテリ１１から負荷１２への電力供給が停止する。更に、還流スイッチ２１及びツェナーダイオードＺ１の作用により、電線Ｗ１，Ｗ２のインダクタＬ１，Ｌ２に蓄えられているエネルギーが適切に放出される。
第２駆動部２４は、第１駆動部２２がＦＥＴ２０をオンからオフに切替えた場合に還流スイッチ２１をオンに切替える第２切替え部として機能する。
第２駆動部２４は、第１駆動部２２がＦＥＴ２０をオンからオフに切替えた場合に還流スイッチ２１をオンに切替える第２切替え部として機能する。
実施形態２におけるスイッチ回路１０において、ゲート電圧Ｖｇ、ソース電圧Ｖｓ、差分電圧Ｖｇｓ、スイッチ電流Ｉｓ、差分電圧Ｖｄｓ及びダイオード電流Ｉａは、以下の相違点を除いて実施形態１と同様に推移する。実施形態１，２におけるこれらの推移に関して相違点を説明する。
ゲート電圧ＶｇをゼロＶに低下した場合、実施形態１と同様に、ドレイン電圧Ｖｄは上昇し、ソース電圧Ｖｓは低下する。還流ダイオード２６において、カソードの電位を基準としたアノードの電圧が順方向電圧以上となった場合、電線Ｗ２から電流が負荷１２及び還流ダイオード２６の順に流れ、電線Ｗ２のインダクタＬ２はエネルギーを放出する。順方向電圧は、還流ダイオード２６に電流が流れた場合に還流ダイオード２６で生じる電圧降下の幅である。電線Ｗ２のインダクタＬ２は、還流ダイオード２６を介してエネルギーを放出することが可能な分だけソース電圧Ｖｓを低下させる。従って、ソース電圧Ｖｓは、絶対値が順方向電圧と一致する負の電圧に維持される。このため、ソース電圧ＶｓはゼロＶから殆ど低下することはない。
実施形態３における電源装置１では、実施形態１における電源装置１と比較してスイッチ回路１０の構成が異なる。実施形態３におけるスイッチ回路１０が有するＦＥＴ２０、ダイオードＤ１及びツェナーダイオードＺ１夫々の数は２以上である。
実施形態７におけるスイッチ回路１０は、以下の相違点を除いて実施形態６と同様に作用する。実施形態６，７におけるスイッチ回路１０の作用について、相違点を説明する。
マイコン２５は、実施形態６と同様に、第１指示信号をオン又はオフに切替え、第１駆動部２２は第１指示信号の指示に従ってＦＥＴ２０，４０をオン又はオフに切替える。
マイコン２５は、実施形態６と同様に、第１指示信号をオン又はオフに切替え、第１駆動部２２は第１指示信号の指示に従ってＦＥＴ２０，４０をオン又はオフに切替える。
Claims (6)
- 第１端及び第２端を介して電流が流れ、該第１端の電位を基準とした制御端の電圧に応じてオン又はオフに切替わる半導体スイッチを備えるスイッチ回路であって、
該半導体スイッチの前記第１端及び第２端間の電圧を所定電圧以下に維持する電圧維持体と、
前記半導体スイッチの前記第１端に一端が接続されるスイッチと、
前記半導体スイッチをオンからオフに切替える第１切替え部と、
該第１切替え部が該半導体スイッチをオンからオフに切替えた場合に、前記スイッチをオフからオンに切替える第２切替え部と
を備えるスイッチ回路。 - 前記半導体スイッチの前記第１端の電圧を検出する電圧検出部を備え、
前記第２切替え部は、前記スイッチをオンに切替えてから、該電圧検出部が検出した電圧が電圧閾値以上となった場合に前記スイッチをオフに切替える
請求項１に記載のスイッチ回路 - 第１端及び第２端を介して電流が流れ、該第１端の電位を基準とした制御端の電圧に応じてオン又はオフに切替わる半導体スイッチを備えるスイッチ回路であって、
該半導体スイッチの前記第１端及び第２端間の電圧を所定電圧以下に維持する電圧維持体と、
前記半導体スイッチの前記第１端にカソードが接続されるダイオードと
を備えるスイッチ回路。 - 前記電圧維持体に印加された電圧が所定電圧未満である場合、該電圧維持体に電流が流れず、該電圧維持体に印加されている電圧が所定電圧である場合に該電圧維持体に電流が流れる
請求項１から請求項３のいずれか１つに記載のスイッチ回路。 - 第３端及び第４端を介して電流が流れ、該第３端の電位を基準とした第２の制御端の電圧に応じてオン又はオフに切替わる第２の半導体スイッチを備え、
前記半導体スイッチの前記第１端が該第２の半導体スイッチの前記第３端に接続されているか、又は、前記半導体スイッチの前記第２端が前記第２の半導体スイッチの前記第４端に接続されており、
前記第１切替え部は、前記半導体スイッチ及び第２の半導体スイッチを同時にオンからオフに切替える
請求項１から請求項４のいずれか１つに記載のスイッチ回路。 - 請求項１から請求項５のいずれか１つに記載のスイッチ回路と、
該スイッチ回路を介して接続される２つの蓄電器と
を備える電源装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016226085A JP2018085567A (ja) | 2016-11-21 | 2016-11-21 | スイッチ回路及び電源装置 |
| PCT/JP2017/040832 WO2018092743A1 (ja) | 2016-11-21 | 2017-11-14 | スイッチ回路及び電源装置 |
| US16/462,428 US20190363705A1 (en) | 2016-11-21 | 2017-11-14 | Switch circuit and power source apparatus |
| DE112017005872.4T DE112017005872T5 (de) | 2016-11-21 | 2017-11-14 | Umschaltschaltung und Stromversorgungsgerät |
| CN201780068442.1A CN109906557A (zh) | 2016-11-21 | 2017-11-14 | 开关电路及电源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016226085A JP2018085567A (ja) | 2016-11-21 | 2016-11-21 | スイッチ回路及び電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018085567A true JP2018085567A (ja) | 2018-05-31 |
| JP2018085567A5 JP2018085567A5 (ja) | 2019-05-16 |
Family
ID=62145388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016226085A Pending JP2018085567A (ja) | 2016-11-21 | 2016-11-21 | スイッチ回路及び電源装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20190363705A1 (ja) |
| JP (1) | JP2018085567A (ja) |
| CN (1) | CN109906557A (ja) |
| DE (1) | DE112017005872T5 (ja) |
| WO (1) | WO2018092743A1 (ja) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0746109A (ja) * | 1993-07-29 | 1995-02-14 | Toshiba Corp | 半導体リレー |
| JPH0837303A (ja) * | 1993-11-30 | 1996-02-06 | Siliconix Inc | ゲート駆動回路及びゲート駆動電圧を発生する方法 |
| JPH11163703A (ja) * | 1997-11-27 | 1999-06-18 | Mitsubishi Electric Corp | 音声信号処理装置 |
| JP2002084174A (ja) * | 2000-09-08 | 2002-03-22 | Denso Corp | 負荷駆動回路 |
| JP2008228371A (ja) * | 2007-03-08 | 2008-09-25 | Advics:Kk | 車両用電動モータの駆動制御装置 |
| JP2010207061A (ja) * | 2009-03-06 | 2010-09-16 | Denso Corp | 車両用電源システム |
| JP2015065504A (ja) * | 2013-09-24 | 2015-04-09 | 株式会社 日立パワーデバイス | 半導体スイッチ回路、信号処理装置、および、超音波診断装置 |
| WO2015111154A1 (ja) * | 2014-01-22 | 2015-07-30 | 株式会社安川電機 | スイッチング回路、インバータ回路、及びモータ制御装置 |
| JP2015149531A (ja) * | 2014-02-05 | 2015-08-20 | 株式会社オートネットワーク技術研究所 | 回路装置及び電源システム |
| WO2016002249A1 (ja) * | 2014-06-30 | 2016-01-07 | シャープ株式会社 | スイッチング回路およびこれを備えた電源回路 |
| JP2016019112A (ja) * | 2014-07-07 | 2016-02-01 | 株式会社東芝 | 半導体装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05218833A (ja) | 1992-02-03 | 1993-08-27 | Uchino:Kk | サージ電圧吸収回路 |
| JPH05243945A (ja) * | 1992-02-27 | 1993-09-21 | Nec Corp | モータ駆動用集積回路 |
| US5420532A (en) * | 1993-08-20 | 1995-05-30 | Texas Instruments Incorporated | Synchronous rectifying circuit |
| JP4359250B2 (ja) * | 2005-02-10 | 2009-11-04 | 株式会社日立製作所 | インターフェース回路及び電力変換装置並びに車載用電機システム |
| JP2007082351A (ja) * | 2005-09-15 | 2007-03-29 | Toshiba Corp | 電力変換装置 |
| DE102007063721B4 (de) * | 2006-03-22 | 2014-05-08 | Denso Corporation | Schaltkreis mit einem Transistor und einer Ansteuerschaltung zur Ansteuerung des Transistors |
| JP5317413B2 (ja) * | 2007-02-06 | 2013-10-16 | 株式会社東芝 | 半導体スイッチおよび当該半導体スイッチを適用した電力変換装置 |
| US9071245B2 (en) * | 2013-04-24 | 2015-06-30 | Hamilton Sundstrand Corporation | Solid state power controller gate control |
| US20150249448A1 (en) * | 2014-02-28 | 2015-09-03 | Infineon Technologies Austria Ag | Electronic Circuit Operable as an Electronic Switch |
| JP6186392B2 (ja) | 2015-05-27 | 2017-08-23 | 東芝デベロップメントエンジニアリング株式会社 | 電流共振型ｄｃ−ｄｃコンバータ |
-
2016
- 2016-11-21 JP JP2016226085A patent/JP2018085567A/ja active Pending
-
2017
- 2017-11-14 CN CN201780068442.1A patent/CN109906557A/zh active Pending
- 2017-11-14 DE DE112017005872.4T patent/DE112017005872T5/de not_active Withdrawn
- 2017-11-14 US US16/462,428 patent/US20190363705A1/en not_active Abandoned
- 2017-11-14 WO PCT/JP2017/040832 patent/WO2018092743A1/ja active Application Filing
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0746109A (ja) * | 1993-07-29 | 1995-02-14 | Toshiba Corp | 半導体リレー |
| JPH0837303A (ja) * | 1993-11-30 | 1996-02-06 | Siliconix Inc | ゲート駆動回路及びゲート駆動電圧を発生する方法 |
| JPH11163703A (ja) * | 1997-11-27 | 1999-06-18 | Mitsubishi Electric Corp | 音声信号処理装置 |
| JP2002084174A (ja) * | 2000-09-08 | 2002-03-22 | Denso Corp | 負荷駆動回路 |
| JP2008228371A (ja) * | 2007-03-08 | 2008-09-25 | Advics:Kk | 車両用電動モータの駆動制御装置 |
| JP2010207061A (ja) * | 2009-03-06 | 2010-09-16 | Denso Corp | 車両用電源システム |
| JP2015065504A (ja) * | 2013-09-24 | 2015-04-09 | 株式会社 日立パワーデバイス | 半導体スイッチ回路、信号処理装置、および、超音波診断装置 |
| WO2015111154A1 (ja) * | 2014-01-22 | 2015-07-30 | 株式会社安川電機 | スイッチング回路、インバータ回路、及びモータ制御装置 |
| JP2015149531A (ja) * | 2014-02-05 | 2015-08-20 | 株式会社オートネットワーク技術研究所 | 回路装置及び電源システム |
| WO2016002249A1 (ja) * | 2014-06-30 | 2016-01-07 | シャープ株式会社 | スイッチング回路およびこれを備えた電源回路 |
| JP2016019112A (ja) * | 2014-07-07 | 2016-02-01 | 株式会社東芝 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20190363705A1 (en) | 2019-11-28 |
| CN109906557A (zh) | 2019-06-18 |
| WO2018092743A1 (ja) | 2018-05-24 |
| DE112017005872T5 (de) | 2019-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10819228B2 (en) | Charge pump capacitor coupled to input, reference voltage for overvoltage | |
| US9806593B2 (en) | Drive circuit of power semiconductor device | |
| KR100760085B1 (ko) | 스위칭 전원 공급장치 및 스위칭 방법 | |
| KR101541632B1 (ko) | 반도체 스위치 소자의 구동 장치 | |
| US10476496B2 (en) | Drive circuit and power module including the same | |
| JP6388039B2 (ja) | スイッチ回路及び電源システム | |
| KR101761526B1 (ko) | 반도체 디바이스 | |
| US9755548B2 (en) | Bootstrap compensation circuit and power module | |
| US8742826B2 (en) | Active clamp circuit | |
| JP6365787B2 (ja) | 受電装置 | |
| US11496125B2 (en) | Switch circuit capable of overcurrent protection with small and simple circuit, and with simple operation, without affecting normal operation | |
| JP5610484B2 (ja) | 電源逆接続保護回路 | |
| US9684323B2 (en) | Regulator circuit that suppresses an overshoot of output voltage | |
| WO2018092743A1 (ja) | スイッチ回路及び電源装置 | |
| JP2020511089A (ja) | 電源切替装置及び当該電源切替装置を操作する方法 | |
| US20220286126A1 (en) | Output device | |
| US11146059B2 (en) | Circuit and method for managing an inrush current | |
| CN216672983U (zh) | 电路及电子设备 | |
| JP2015220926A (ja) | 電気機器 | |
| JP6261460B2 (ja) | 電源起動回路 | |
| KR20020048242A (ko) | 풀업 구동부의 고전압 공급장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171109 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190402 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200428 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201020 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210427 |