JP2002084174A

JP2002084174A - 負荷駆動回路

Info

Publication number: JP2002084174A
Application number: JP2000273224A
Authority: JP
Inventors: Junichi Nagata; 淳一永田; Hiroyuki Ban; 伴　　博行
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2000-09-08
Filing date: 2000-09-08
Publication date: 2002-03-22

Abstract

(57)【要約】【課題】オン駆動用電源回路の電流出力能力を高める
ことなく、オフ駆動時において負荷に所定の逆起電力を
持たせた状態で電流を遮断する。【解決手段】駆動指令信号ＳｄがＨの場合、スイッチ
回路３７が閉じてＭＯＳＦＥＴ２８をオンさせる。この
時、出力電圧ＶｏはほぼＶｂとなるので、コンパレータ
３６はＬを出力しスイッチ回路３４はオフとなる。駆動
指令信号ＳｄがＬになると、スイッチ回路４０が閉じて
ゲート電圧が低下するので、出力電圧Ｖｏは負荷２７の
逆起電力により急激に低下する。出力電圧Ｖｏが負にな
るとコンパレータ３６はＨを出力しスイッチ回路３４は
オンとなる。負荷電流が０に減衰するまでの間、クラン
プ回路３２がオンとなり、出力電圧Ｖｏが（電源電圧Ｖ
ｂ−クランプ回路３２のクランプ電圧Ｖｚ−ＭＯＳＦＥ
Ｔ２８のしきい値電圧）にクランプされる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電源と負荷とを接
続する電源供給経路に設けられた主トランジスタによっ
て前記負荷をオンオフ駆動する負荷駆動回路に関する。

【０００２】

【従来の技術】この種の負荷駆動回路を用いてインダク
タンス成分を持つリレーコイルやソレノイドなどの負荷
をオンオフ駆動する場合、オン駆動からオフ駆動への移
行時において、インダクタンス成分の作用によって負荷
の両端子間に逆起電力が発生する。この逆起電力から負
荷駆動回路を保護するために、負荷に対して還流用のダ
イオードを逆並列に接続し、オフ駆動への移行時におい
て負荷に流れる電流をそのダイオードを介して還流させ
ることにより逆起電力を抑制する手段が用いられてい
る。

【０００３】この手段によれば、負荷の両端子間に現れ
る逆起電力をダイオードの順方向電圧（０．７Ｖ程度）
にまで抑制することができる。しかし、負荷電流の遮断
時における逆起電力が低下した分、負荷電流（還流電
流）の減衰が極端に遅くなるので、オフ駆動指令が与え
られてから実際にリレースイッチやソレノイドバルブが
閉動作を完了するまでに要する時間（オフ動作時間）が
長くなって、開閉動作の遅延が発生してしまう。

【０００４】

【発明が解決しようとする課題】そこで、負荷駆動回路
を保護しつつ負荷電流の減衰割合を高めたい場合には、
負荷駆動回路の耐圧を高めるとともに、オフ駆動時に発
生する逆起電力をこの耐圧以内であって且つ従来よりも
高い電圧レベルでクランプする構成を備えた負荷駆動回
路が用いられている。

【０００５】図１２は、この負荷駆動回路の電気的構成
を示している。負荷駆動回路１はＩＣ（図１２において
二点鎖線で示す）として構成され、その電源端子２と３
との間にはバッテリ４から電源電圧Ｖｂが与えられ、そ
の入力端子５には駆動指令信号Ｓｄが入力されている。
また、出力端子６にはリレーコイルなどの誘導性の負荷
７が接続されている。

【０００６】上記ＩＣ内において、電源端子２と出力端
子６との間にはＮチャネル型のＭＯＳＦＥＴ８（主トラ
ンジスタ）が接続されており、このＭＯＳＦＥＴ８は、
負荷７に対してハイサイドスイッチとして動作するよう
になっている。電源端子２とＭＯＳＦＥＴ８のゲートと
の間にはツェナーダイオード９を主体として構成される
クランプ回路１０が接続され、ＭＯＳＦＥＴ８のゲート
・ソース間には抵抗１１が接続されている。

【０００７】ＭＯＳＦＥＴ８のゲートは、スイッチ回路
１２を介して昇圧回路１３の出力端子に接続可能とされ
ているとともに、抵抗１４およびスイッチ回路１５を介
して電源端子３に接続可能とされている。駆動制御回路
１６は、上記駆動指令信号ＳｄがＨレベルの場合にはス
イッチ回路１２をオン、スイッチ回路１５をオフとし、
上記駆動指令信号ＳｄがＬレベルの場合にはスイッチ回
路１２をオフ、スイッチ回路１５をオンとするようにな
っている。

【０００８】昇圧回路１３（オン駆動用電源回路）は、
多段接続された昇圧コンデンサとダイオードおよび昇圧
制御回路からなる周知構成のチャージポンプ回路であっ
て、電源電圧Ｖｂを入力して昇圧電圧Ｖｃを出力するも
のである。なお、後述するように、昇圧コンデンサは上
記ＩＣの外部に設けられている。

【０００９】この構成において、駆動指令信号ＳｄがＨ
レベル（オン駆動）の場合には、ゲート電圧が昇圧電圧
Ｖｃにまで上昇するのでＭＯＳＦＥＴ８がオンとなり、
駆動指令信号ＳｄがＬレベル（オフ駆動）の場合にはゲ
ート電圧が低下するのでＭＯＳＦＥＴ８がオフとなる。
そして、オン駆動からオフ駆動に切り替えた場合の動作
（電圧クランプ動作）は以下のようになる。

【００１０】すなわち、オフ駆動に移行すると、ゲート
電圧が低下してＭＯＳＦＥＴ８が負荷電流を遮断しよう
とするため負荷７に逆起電力が発生し、出力端子６の電
圧Ｖｏは、オン駆動時における電源電圧Ｖｂから急激に
低下する。そして、電圧Ｖｏが所定のクランプ電圧ＶCL
（負の電圧：例えば−２０Ｖから−１００Ｖ程度）にま
で低下した時点でクランプ回路１０がオンとなり、以降
負荷電流がほぼ０になるまでの期間、電圧Ｖｏが上記ク
ランプ電圧ＶCLに保持された状態でＭＯＳＦＥＴ８がオ
ンし続ける。このクランプ電圧ＶCLは、電源電圧Ｖｂか
らクランプ回路１０のクランプ電圧ＶｚおよびＭＯＳＦ
ＥＴ８のしきい値電圧ＶT を減じた電圧である。

【００１１】この場合、電圧Ｖｏが電源電圧Ｖｂからク
ランプ電圧ＶCLにまで低下する期間にあっては、抵抗１
１は、電源端子３からスイッチ回路１５、抵抗１４を介
して流れる電流をＭＯＳＦＥＴ８のソースに逃がし、Ｍ
ＯＳＦＥＴ８のゲート・ソース間電圧を下げてＭＯＳＦ
ＥＴ８をオフさせるように作用している（ただし、負荷
７はインダクタンス成分を持っているため実際にはオフ
しない）。

【００１２】従って、抵抗１４の抵抗値とスイッチ回路
１５のオン抵抗値とを加算した抵抗値Ｒｂに対する抵抗
１１の抵抗値Ｒａの比率が高いと、出力端子６の電圧Ｖ
ｏが上記クランプ電圧ＶCLにまで低下する以前に、抵抗
１１の電圧降下によってＭＯＳＦＥＴ８のゲート・ソー
ス間電圧がしきい値電圧ＶT 以上となってしまう。その
結果、クランプ回路１０がオフした状態のまま、つまり
電圧Ｖｏがクランプ電圧ＶCLよりも高い状態のままＭＯ
ＳＦＥＴ８がオンし続けてしまい、負荷電流の減衰割合
が予定していた割合よりも減少してしまう。このことか
ら、上記電圧クランプ動作を正しく機能させるために
は、抵抗１１の抵抗値Ｒａは上記抵抗値Ｒｂに対して十
分に低く設定する必要がある。

【００１３】一方、ＭＯＳＦＥＴ８をオン駆動する場
合、そのゲートには昇圧回路１３から出力される昇圧電
圧Ｖｃが与えられる。この時、昇圧回路１３からスイッ
チ回路１２、ゲート・ソース間の抵抗１１を介して電流
が流れる。ＭＯＳＦＥＴ８が十分にオンするために必要
となる昇圧回路１３の電流出力能力は、ＭＯＳＦＥＴ８
が十分にオンするために必要となるゲート・ソース間電
圧をＶGS(ON)としてＶGS(ON)／Ｒａとなる。従って、抵
抗値Ｒａを低く設定する必要がある負荷駆動回路１にお
いては、昇圧回路１３の電流出力能力を高める必要があ
る。

【００１４】しかし、昇圧回路１３の電流出力能力を高
めると、昇圧回路１３のサイズが大きくなったり、コス
トが上昇するなどの不都合が生じる。例えば、負荷駆動
回路１をＩＣ内に形成する場合には、昇圧回路１３とし
て一般にチャージポンプ回路が用いられるが、このチャ
ージポンプ回路の電流出力能力を高めるためには昇圧コ
ンデンサの容量値を大きくする必要があり、それに伴っ
て昇圧コンデンサが占めるチップ面積が増大してしま
う。このため、電流出力能力によっては、限られたチッ
プサイズを持つＩＣ内に昇圧コンデンサを形成すること
が困難となり、昇圧コンデンサをＩＣに対し外付けする
必要が生じる。その結果、負荷駆動回路１をワンチップ
化できなくなり、負荷駆動回路１全体としてのサイズが
増大したり、コストが高くなるなどの不都合が発生して
しまう。

【００１５】本発明は、上記事情に鑑みてなされたもの
で、その目的は、主トランジスタに対するオン駆動用電
源回路の電流出力能力を高めることなく、オフ駆動時に
おいて誘導性の負荷に対し所望する逆起電力を持たせた
状態で負荷電流を遮断することができる負荷駆動回路を
提供することにある。

【００１６】

【課題を解決するための手段】請求項１に記載した手段
によれば、主トランジスタのオン駆動時において、オン
駆動用電源回路から主トランジスタの制御端子に対しオ
ン駆動用電圧が印加される。主トランジスタの制御端子
（ゲートまたはベース）と通電端子（ソースまたはエミ
ッタ）との間には可変インピーダンス回路が接続されて
いるので、インピーダンス制御回路は、オン駆動時にお
いてその可変インピーダンス回路のインピーダンス値を
オフ駆動時における設定値とは別の比較的高い値に設定
することができる。

【００１７】その結果、オン駆動用電源回路の電流出力
能力が低くても、可変インピーダンス回路の両端子間
（すなわち主トランジスタの制御端子と通電端子との
間）に主トランジスタをオンさせるのに十分な電圧を発
生させることができる。主トランジスタがオンすると、
電源供給経路を介して電源から負荷に対して電流が供給
される。本手段によれば、例えばオン駆動用電源回路と
してチャージポンプ回路を採用した場合、チャージポン
プ回路を構成する昇圧コンデンサの容量値を低減するこ
とができるので、その昇圧コンデンサまで含めて負荷駆
動回路全体をワンチップＩＣとして構成し易くなる。

【００１８】一方、主トランジスタのオフ駆動時におい
ては、主トランジスタの制御端子にオン駆動用電圧に替
えてオフ駆動用電圧が印加される。負荷が誘導性の場
合、主トランジスタがオンからオフに移行する過渡時に
おいて、負荷に発生した逆起電力が通電端子に印加さ
れ、通電端子の電圧がオフ駆動に対して設定された所定
の切替電圧を超えて変化するようになる。この場合、イ
ンピーダンス制御回路は、制御端子の電圧がクランプ電
圧に達していない状態（つまり電圧制限回路がクランプ
動作していない状態）で主トランジスタがオフ状態とな
るように、可変インピーダンス回路のインピーダンス値
を低く設定する。

【００１９】これにより、オン駆動からオフ駆動への切
り替え時において、制御端子の電圧がクランプ電圧にク
ランプされた状態、すなわち負荷の逆起電力がほぼクラ
ンプ電圧に保持されたれた状態で、逆起電力がなくなる
までの間、主トランジスタをオンし続けることができ
る。その結果、負荷駆動回路に加わる逆起電力をほぼク
ランプ電圧に制限できるので、負荷駆動回路を過大な電
圧から保護することができるとともに、その逆起電力の
大きさに応じて負荷電流の減衰割合が大きくなって、オ
フ駆動指令を受けてから実際に負荷がオフ動作を完了す
るまでに要するオフ動作時間を短縮することができる。

【００２０】請求項２に記載した手段によれば、電圧制
限回路は制御端子と電源との間に接続されたツェナーダ
イオードにより構成されているので、オフ駆動時におい
て負荷に逆起電力が発生した場合、制御端子の電圧が電
源電位を基準としてツェナー電圧だけ低い（または高
い）電圧となった状態でツェナーダイオードを介して可
変インピーダンス回路に電流が流れ、その電圧降下によ
って負荷の逆起電力がなくなるまでの間、主トランジス
タがオン状態を維持できる。

【００２１】請求項３に記載した手段によれば、オン駆
動からオフ駆動への切り替え時において、電圧制限回路
は、負荷の逆起電力により通電端子の電圧がクランプ電
圧に達した状態でクランプ動作を行って、逆起電力がな
くなるまでの間、負荷電流を流すようになる。この他の
動作および効果は、請求項１に記載した手段と同様とな
る。

【００２２】請求項４に記載した手段によれば、電圧制
限回路は電源端子と電源との間に接続されたツェナーダ
イオードにより構成されているので、オフ駆動時におい
て負荷に逆起電力が発生した場合、通電端子の電圧が電
源電位を基準としてツェナー電圧（クランプ電圧）だけ
低い（または高い）電圧となった状態でツェナーダイオ
ードがオンとなり、逆起電力がなくなるまでの間、通電
端子の電圧をそのクランプ電圧に保持する。

【００２３】請求項５に記載した手段によれば、可変イ
ンピーダンス回路は、インピーダンス素子とスイッチ回
路との直列回路により構成されているので、インピーダ
ンス制御回路は、スイッチ回路の開閉によって可変イン
ピーダンス回路をハイインピーダンス状態またはインピ
ーダンス素子が接続された状態の何れかに設定すること
ができる。そして、オン駆動時に主トランジスタの制御
端子と通電端子との間が開放状態となるので、オン駆動
用電源回路の電流出力能力をより低減することができ、
オン駆動用電源回路のサイズ（ＩＣの場合にはチップ面
積）を一層小さくできる。

【００２４】請求項６に記載した手段によれば、可変イ
ンピーダンス回路には逆電圧阻止回路が接続されている
ので、オン駆動時の通電端子の電圧がスイッチ回路に印
加されることを防止することができ、スイッチ回路を保
護することができる。

【００２５】請求項７に記載した手段によれば、スイッ
チ回路としての切替用トランジスタは、通電端子の電圧
が切替電圧を超えている期間オンとなる。この場合、通
電端子の電圧が直接的に切替用トランジスタの制御電圧
（ゲート・ソース間電圧またはベース・エミッタ間電
圧）となる構成となっているので、切替用トランジスタ
はインピーダンス制御回路の機能も合わせ持つことがで
き、インピーダンス制御回路を別に設ける必要がなくな
る。

【００２６】請求項８に記載した手段によれば、切替用
トランジスタの制御端子が所定レベルのバイアス電圧を
持つので、通電端子の電圧が直接的に切替用トランジス
タの制御電圧となる構成の場合において、前記バイアス
電圧に応じて切替電圧のレベルを変更することが可能と
なる。その結果、オフ駆動への切り替え時において、主
トランジスタの制御端子と通電端子との間の電圧がより
小さい時点から切替用トランジスタをオンさせて可変イ
ンピーダンス回路のインピーダンス値を低下させるよう
に設定できる。これにより、制御端子（または通電端
子）の電圧が前記クランプ電圧に達していない状態で前
記主トランジスタが定常的にオンすることを確実に防止
することができる。

【００２７】請求項９に記載した手段によれば、オフ駆
動を指令する駆動指令信号が与えられると、オフ駆動ス
イッチ回路はオフ駆動用トランジスタをオフする。この
オフ駆動用トランジスタには直列に逆電流阻止回路が接
続されているので、主トランジスタをオフさせるために
流れる本来の電流とは逆向きの電流が駆動用トランジス
タを介して可変インピーダンス回路に流れ込むことを防
止できる。

【００２８】

【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態について、図１ないし図３を参照しな
がら説明する。図１は、ＩＣとして構成された負荷駆動
回路の電気的構成を示している。このＩＣは、例えば車
両に搭載されてリレースイッチやソレノイドバルブなど
をオンオフ制御する制御装置に使用されるものである。
このＩＣの電源端子２２、２３は、それぞれバッテリ２
４（電源に相当）の正側端子、負側端子に接続されてお
り、ＩＣの入力端子２５には駆動指令信号Ｓｄが入力さ
れている。また、ＩＣの出力端子２６とバッテリ２４の
負側端子との間には、リレーコイルやソレノイドなどの
誘導性の負荷２７が接続されている。

【００２９】上記ＩＣ内の負荷駆動回路２１は、以下の
ように構成されている。すなわち、電源端子２２と出力
端子２６との間には、Ｎチャネル型のＭＯＳＦＥＴ２８
（主トランジスタに相当）のドレイン・ソース間が接続
されており、このＭＯＳＦＥＴ２８は、負荷２７に対し
てハイサイドスイッチとして動作するようになってい
る。ここで、バッテリ２４と負荷２７とを接続する通電
経路が電源供給経路に相当し、ＭＯＳＦＥＴ２８のソー
スが通電端子に相当する。

【００３０】電源端子２２とＭＯＳＦＥＴ２８のゲート
（制御端子に相当）との間には、図示極性のダイオード
２９とツェナーダイオード３０と抵抗３１との直列回路
として構成されたクランプ回路３２（電圧制限回路に相
当）が接続されている。また、ＭＯＳＦＥＴ２８のゲー
ト・ソース間には抵抗３３（インピーダンス素子に相
当）とスイッチ回路３４との直列回路として構成された
駆動調整回路３５（可変インピーダンス回路に相当）が
接続されている。

【００３１】スイッチ回路３４は、コンパレータ３６
（インピーダンス制御回路に相当）の出力端子から出力
される比較信号がＬレベルの場合にオフとなり、Ｈレベ
ルの場合にオンとなるように構成されている。そのコン
パレータ３６は、出力端子２６の電圧Ｖｏが電源端子２
３の電圧（切替電圧に相当）よりも低下したかどうかを
検出するもので、その非反転入力端子および反転入力端
子は、それぞれ電源端子２３および出力端子２６に接続
されている。

【００３２】ＭＯＳＦＥＴ２８のゲートは、スイッチ回
路３７を介して昇圧回路３８（オン駆動用電源回路に相
当）の出力端子３８ｂに接続可能とされているととも
に、抵抗３９とスイッチ回路４０との直列回路（オフ駆
動スイッチ回路に相当）を介して電源端子２３に接続可
能とされている。駆動制御回路４１は、駆動指令信号Ｓ
ｄがＨレベルの場合にあってはスイッチ回路３７をオ
ン、スイッチ回路４０をオフとし、駆動指令信号Ｓｄが
Ｌレベルの場合にあってはスイッチ回路３７をオフ、ス
イッチ回路４０をオンとするように構成されている。

【００３３】上記昇圧回路３８は周知構成のチャージポ
ンプ回路であって、その入力端子３８ａからバッテリ２
４の電圧（電源電圧Ｖｂ）を入力し、その出力端子３８
ｂから昇圧電圧Ｖｃ（オン駆動用電圧に相当）を出力す
るようになっている。図２は、この昇圧回路３８の電気
的構成を示している。入力端子３８ａと出力端子３８ｂ
との間には、ダイオード４２ａ〜４２ｅと昇圧コンデン
サ４３ａ〜４３ｄとが４ステップの昇圧段を有するよう
に構成されており、各昇圧コンデンサ４３ａ〜４３ｄに
は発振回路４４から出力される所定周波数の昇圧信号が
インバータ回路４５、４６を介して与えられるようにな
っている。

【００３４】次に、本実施形態における負荷駆動回路２
１の動作について、駆動指令信号ＳｄがＨレベル（オン
駆動）の場合とＬレベル（オフ駆動）の場合とに分けて
それぞれ説明する。

【００３５】（１）駆動指令信号ＳｄがＨレベル（オン
駆動）の場合駆動制御回路４１は、スイッチ回路３７をオン、スイッ
チ回路４０をオフに制御するので、ＭＯＳＦＥＴ２８の
ゲートには、昇圧回路３８からスイッチ回路３７を介し
て昇圧電圧Ｖｃが印加される。この昇圧電圧Ｖｃは、電
源電圧Ｖｂよりも少なくともＭＯＳＦＥＴ２８が十分に
オンできるゲート・ソース間電圧ＶGS(ON)だけ高い電圧
であるため、ＭＯＳＦＥＴ２８は十分なオン状態となっ
て、出力端子２６の電圧Ｖｏはほぼ電源電圧Ｖｂに等し
くなる。これにより、バッテリ２４から、電源端子２
２、ＭＯＳＦＥＴ２８のドレイン・ソース間、出力端子
２６を介して負荷２７に電流が流れ、負荷２７に対する
リレー接点やソレノイドバルブがオン動作する。この場
合、クランプ回路３２は、オフ（非通電状態）となって
いる。

【００３６】このオン駆動時にあっては、出力端子２６
の電圧Ｖｏが電源端子２３の電圧（０Ｖ）よりも高いこ
とから、コンパレータ３６はＬレベルの比較信号を出力
し、スイッチ回路３４はオフ状態となる。このため、Ｍ
ＯＳＦＥＴ２８のゲート・ソース間に接続された駆動調
整回路３５はハイインピーダンス（開放状態）となっ
て、昇圧回路３８から見た負荷はＭＯＳＦＥＴ２８のみ
となる。つまり、負荷駆動回路２１において、オン駆動
時の昇圧回路３８の出力電流は極めて小さくなり、昇圧
回路３８の電流出力能力を小さく設定することができ
る。

【００３７】チャージポンプ方式の昇圧回路３８の電流
出力能力は、図２に示す昇圧コンデンサ４３ａ〜４３ｄ
の容量値により決定されるため、電流出力能力を小さく
することで昇圧コンデンサ４３ａ〜４３ｄの容量値を下
げることができる。その結果、昇圧コンデンサ４３ａ〜
４３ｄをＩＣ内に作り込む場合のチップ面積が小さくな
り、負荷駆動回路２１をＩＣとして構成する場合、昇圧
コンデンサ４３ａ〜４３ｄをも含めてＩＣ化することが
可能となる。

【００３８】（２）駆動指令信号ＳｄがＬレベル（オフ
駆動）の場合オン駆動からオフ駆動に切り替えると、駆動制御回路４
１はスイッチ回路３７をオフ、スイッチ回路４０をオン
に制御するので、ＭＯＳＦＥＴ２８のゲート容量の電荷
（ゲート電荷）が抵抗３９およびスイッチ回路４０を介
して放電され、ゲートの電圧（ゲート電圧）が急激に低
下する。本実施形態の場合、負荷２７は誘導性であるた
め、ゲート電圧の低下に伴って負荷２７の両端子間に逆
起電力が発生し、出力電圧Ｖｏもゲート電圧とともに急
激に低下する。ただし、この電圧低下の間（スイッチ回
路３４はオフ）にあっても、出力電圧Ｖｏの急激な低下
によりＭＯＳＦＥＴ２８にゲート電荷が確保されるの
で、ＭＯＳＦＥＴ２８はオンし続ける。

【００３９】やがて、出力電圧Ｖｏが負になると、コン
パレータ３６の比較信号がＬレベルからＨレベルに変化
し、スイッチ回路３４がオンになる。これ以降負荷電流
が０になる（逆起電力がなくなる）までの間、スイッチ
回路３４がオン状態を保持し、ＭＯＳＦＥＴ２８のゲー
ト・ソース間のインピーダンス値は抵抗３３の抵抗値に
等しくなる。そして、クランプ回路３２がオンする前に
あっては、電源端子２３からスイッチ回路４０、抵抗３
９、抵抗３３、スイッチ回路３４、出力端子２６を介す
る経路で電流が流れる。ここで、抵抗３３の抵抗値Ｒｃ
は、この電流（クランプ回路３２がオンする前に流れる
電流）によってはＭＯＳＦＥＴ２８がオンしないよう
に、抵抗３９の抵抗値とスイッチ回路４０のオン抵抗値
とを加算した抵抗値Ｒｄに比べ十分に低い抵抗値に設定
されている。

【００４０】やがて、出力電圧Ｖｏが以下に示す式で示
す負のクランプ電圧ＶCLにまで低下すると、クランプ回
路３２がオンとなり、電源端子２２からクランプ回路３
２、抵抗３３、スイッチ回路３４、出力端子２６を介す
る経路で電流が流れるようになる。ＶCL＝Ｖｂ−Ｖｚ−ＶT ただし、Ｖｚ：クランプ回路３２のクランプ電圧ＶT ：ＭＯＳＦＥＴ２８のしきい値電圧

【００４１】この電流によって、抵抗３３の両端子間に
はＭＯＳＦＥＴ２８をオンできるだけの電圧降下が発生
し、これ以降、出力電圧Ｖｏが上記クランプ電圧ＶCLに
保持された状態（電圧クランプ動作状態）で負荷電流が
減衰するようになる。なお、このクランプ電圧ＶCLは、
所望する負荷電流の減衰割合やＭＯＳＦＥＴ２８の耐圧
などに基づいて、例えば−２０Ｖから−１００Ｖ程度の
電圧範囲内に設定されている。

【００４２】図３は、オフ駆動時における負荷駆動回路
２１の静的な出力特性、すなわちオフ駆動時において出
力端子２６の電圧Ｖｏを外部から徐々に変化させた場合
における出力電圧Ｖｏと出力電流との関係を示してい
る。ここで、出力電流の向きは、流れ出す向きを負とし
ている。負荷駆動回路２１は、出力電圧Ｖｏがクランプ
電圧ＶCLよりも高い場合には電流を出力せず、出力電圧
Ｖｏがクランプ電圧ＶCLになると、出力電圧Ｖｏをその
電圧でクランプした状態で電流を出力する。本実施形態
のように誘導性の負荷２７に対してオン駆動からオフ駆
動に切り替えた場合、出力電圧Ｖｏつまり負荷２７の逆
起電力がクランプ電圧ＶCLに保持された状態となって、
負荷電流はそのクランプ電圧ＶCLに応じた減衰割合で減
少する。

【００４３】以上述べたように、本実施形態の負荷駆動
回路２１は、ハイサイドスイッチとして機能するＭＯＳ
ＦＥＴ２８のゲート・ソース間のインピーダンスを高い
状態（開放状態）または低い状態（抵抗３３が接続され
た状態）に切り替え可能な駆動調整回路３５と、出力電
圧Ｖｏの正負に応じて駆動調整回路３５のスイッチ回路
３４を切り替えるコンパレータ３６と、ＭＯＳＦＥＴ２
８のゲート電圧の低下を制限するクランプ回路３２とを
備えて構成されている。

【００４４】この構成によれば、オン駆動時にあって
は、スイッチ回路３４がオフとなってＭＯＳＦＥＴ２８
のゲート・ソース間のインピーダンスが高い状態となる
ので、ＭＯＳＦＥＴ２８をオン状態とするために必要な
昇圧回路３８の出力電流は小さくて済む。従って、チャ
ージポンプ回路として構成された昇圧回路３８につい
て、昇圧コンデンサ４３ａ〜４３ｄの容量値を小さくで
き、ＩＣ化する場合における昇圧コンデンサ４３ａ〜４
３ｄの占めるチップ面積を低減できる。これにより、昇
圧コンデンサ４３ａ〜４３ｄも含めて負荷駆動回路２１
全体をワンチップＩＣとして構成し易くなり、負荷駆動
回路２１全体としてのコストやチップ面積を低減するこ
とができる。

【００４５】また、オフ駆動時にあっては、誘導性の負
荷２７に生じる逆起電力により出力電圧Ｖｏが負になる
とスイッチ回路３４がオンとなって、ＭＯＳＦＥＴ２８
のゲート・ソース間のインピーダンスが低い状態となる
ので、クランプ回路３２がオフの状態つまり出力電圧Ｖ
ｏがクランプ電圧ＶCLよりも高い状態で、ＭＯＳＦＥＴ
２８が定常的にオン状態を保持することがなくなる。

【００４６】その結果、負荷電流が０に減衰するまでの
間、電圧クランプ動作としてクランプ回路３２がオンと
なって出力電圧Ｖｏがクランプ電圧ＶCLにクランプされ
るので、出力端子２６にクランプ電圧ＶCLを超える過大
な逆起電力が加わることを防止できる。また、そのクラ
ンプ電圧ＶCLの大きさに応じて負荷電流の減衰割合が大
きくなるので、負荷駆動回路２１がオフ駆動指令信号Ｓ
ｄを受けてから負荷２７に対応するリレー接点やソレノ
イドバルブが実際にオフ動作を完了するまでに要するオ
フ動作時間を短縮することができる。

【００４７】（第２の実施形態）次に、本発明の第２の
実施形態について、負荷駆動回路の電気的構成を示す図
４を参照しながら説明する。この図４に示す負荷駆動回
路４７は、図１に示す負荷駆動回路２１に対して、その
スイッチ回路３４、コンパレータ３６をそれぞれトラン
ジスタ４８、トランジスタ４９で置き替えた点が異なっ
ている。

【００４８】すなわち、抵抗３３とＭＯＳＦＥＴ２８の
ソースとの間には、ＮＰＮ型トランジスタ４８（スイッ
チ回路に相当）のコレクタ・エミッタ間が接続され、そ
のベースはＰＮＰ型トランジスタ４９（インピーダンス
制御回路に相当）のコレクタに接続されている。トラン
ジスタ４９のエミッタは抵抗５０を介して電源端子２３
に接続され、そのベースはＭＯＳＦＥＴ２８のソースに
接続されている。ここで、抵抗３３とトランジスタ４８
との直列回路により駆動調整回路５１（可変インピーダ
ンス回路に相当）が構成されている。

【００４９】この負荷駆動回路４７にオン駆動指令信号
Ｓｄが入力されると、ＭＯＳＦＥＴ２８がオンとなって
出力電圧Ｖｏがほぼ電源電圧Ｖｂに等しくなるので、ト
ランジスタ４８、４９のベース・エミッタ間が逆バイア
スとなってトランジスタ４８、４９がともにオフとな
る。

【００５０】一方、負荷駆動回路４７にオフ駆動指令信
号Ｓｄが入力されると、ＭＯＳＦＥＴ２８のゲート電圧
が急激に低下するとともに、負荷２７の両端子間に逆起
電力が発生して出力電圧Ｖｏも急激に低下する。出力電
圧Ｖｏが−Ｖｆ（Ｖｆ：トランジスタがオンするために
必要なベース・エミッタ間電圧）以下に低下すると、ト
ランジスタ４９のベース・エミッタ間が順バイアスとな
ってトランジスタ４９がオンとなる。さらに、出力電圧
Ｖｏが−（Ｖｆ＋ＶCE）にまで低下するとトランジスタ
４８がオンとなり、駆動調整回路５１のインピーダンス
値は抵抗３３の抵抗値に等しくなる。その後、出力電圧
Ｖｏはクランプ電圧ＶCLにまで低下した時点でクランプ
される。この負荷駆動回路４７によっても、上述した第
１の実施形態と同様の作用が得られ、これにより同様の
効果を得ることができる。

【００５１】（第３の実施形態）次に、上述した第２の
実施形態を変形した第３の実施形態について、負荷駆動
回路の電気的構成を示す図５を参照しながら説明する。
この図５に示す負荷駆動回路５２は、図４に示す負荷駆
動回路４７に対して、トランジスタ４９が除かれている
点が異なっている。また、トランジスタ４８は切替用ト
ランジスタに相当し、そのベースは抵抗５０を介して電
源端子２３に接続されている。

【００５２】この負荷駆動回路５２にオン駆動指令信号
Ｓｄが入力されると、トランジスタ４８がオフとなる。
また、オフ駆動指令信号Ｓｄが入力されると、出力電圧
Ｖｏが−Ｖｆまで低下した時点でトランジスタ４８がオ
ンとなり、駆動調整回路５１のインピーダンス値は抵抗
３３の抵抗値になる。従って、この負荷駆動回路５２に
よっても、第１の実施形態と同様の作用および効果を得
ることができる。また、この負荷駆動回路５２は、上述
した負荷駆動回路４７よりも構成が簡単になるという利
点を有している。

【００５３】（第４の実施形態）次に、上述した第３の
実施形態を変形した第４の実施形態について、負荷駆動
回路の電気的構成を示す図６を参照しながら説明する。
この図６に示す負荷駆動回路５３において、トランジス
タ４８のエミッタとＭＯＳＦＥＴ２８のソースとの間に
は、ソース側をカソードするダイオード５４（逆電圧阻
止回路に相当）が接続されている。ここで、抵抗３３、
トランジスタ４８およびダイオード５４の直列回路によ
り駆動調整回路５５（可変インピーダンス回路に相当）
が構成されている。

【００５４】例えば上述した負荷駆動回路５２のように
ダイオード５４が接続されていない構成の場合、オン駆
動時においてトランジスタ４８のベース・エミッタ間に
ほぼ電源電圧Ｖｂに等しい逆電圧が印加される。このた
め、トランジスタ４８としては、そのベース・エミッタ
間の逆方向の耐圧が電源電圧Ｖｂよりも高いものを用い
なければならず、特に電源電圧Ｖｂが高い場合にはトラ
ンジスタ選択の自由度が制限される場合があった。

【００５５】これに対し、本実施形態の負荷駆動回路５
３によれば、オン駆動時における上記逆電圧はダイオー
ド５４によって阻止されるので、ベース・エミッタ間の
逆方向の耐圧が電源電圧Ｖｂよりも低いトランジスタで
あってもトランジスタ４８として採用することができ
る。なお、ダイオード５４が追加されたために、オフ駆
動時においてトランジスタ４８がオンとなるのは、出力
電圧Ｖｏが−２・Ｖｆにまで低下した時点となる。

【００５６】また、本実施形態において、スイッチ回路
４０（図５参照）は、具体的にＮＰＮ型のトランジスタ
５６（オフ駆動用トランジスタに相当）により構成され
るとともに、抵抗３９とＭＯＳＦＥＴ２８のゲートとの
間に図示極性のダイオード５７（逆電流阻止回路に相
当）が接続されている。ここで、トランジスタ５６、抵
抗３９およびダイオード５７の直列回路がオフ駆動スイ
ッチ回路に相当する。

【００５７】ダイオード５７は、オフ駆動時に負荷２７
の逆起電力によって出力電圧Ｖｏが負となっている期
間、電源端子２３からトランジスタ５６、抵抗３９を介
して駆動調整回路５５に流れる逆電流を阻止する。これ
により、逆電流による抵抗３３の電圧降下の発生を抑制
できる。従って、クランプ回路３２のクランプ電圧Ｖｚ
をより高めてクランプ電圧ＶCLをより低い電圧に設定し
た場合であっても、負荷電流が減衰するまでの間、出力
電圧Ｖｏをクランプ電圧ＶCLに保持することができる。

【００５８】（第５の実施形態）次に、上述した第４の
実施形態を変形した第５の実施形態について、負荷駆動
回路の電気的構成を示す図７を参照しながら説明する。
図７に示す負荷駆動回路５８は、トランジスタ４８のベ
ースに所定のバイアス電圧を与えるレベルシフト回路５
９を備えている。このレベルシフト回路５９は、電源端
子２２とトランジスタ４８のベースとの間に接続される
抵抗６０、およびトランジスタ４８のベースと電源端子
２３との間に順方向に接続されるダイオード６１により
構成されている。

【００５９】この構成では、レベルシフト回路５９に常
に電流が流れており、トランジスタ４８のベースは電圧
Ｖｆにバイアスされた状態となっている。従って、オン
駆動からオフ駆動への切り替え時において、負荷２７の
逆起電力により出力電圧Ｖｏ（ＭＯＳＦＥＴ２８のソー
ス電圧）が−Ｖｆにまで低下した時点でトランジスタ４
８がオンとなる。この時、ＭＯＳＦＥＴ２８のゲート
は、電気的にダイオード５７、抵抗３９およびトランジ
スタ５６を介して電源端子２３に接続されているため、
ゲート電圧はほぼＶｆとなっている。

【００６０】つまり、オフ駆動開始時点からＭＯＳＦＥ
Ｔ２８のゲート・ソース間電圧がほぼ２・Ｖｆを超える
までの期間はトランジスタ４８がオンしないので、本実
施形態の場合、２・Ｖｆ（約１．４Ｖ）よりも高いしき
い値電圧ＶT を持つＭＯＳＦＥＴ２８を採用すれば良
い。これに対し、第４の実施形態に示した負荷駆動回路
５３の場合には、出力電圧Ｖｏが−２・Ｖｆにまで低下
した時点でトランジスタ４８がオンするため、オフ駆動
開始時点からＭＯＳＦＥＴ２８のゲート・ソース間電圧
がほぼ３・Ｖｆを超えるまでの期間はトランジスタ４８
がオンしない。従って、負荷駆動回路５３の場合には、
３・Ｖｆ（約２．１Ｖ）よりも高いしきい値電圧ＶT を
持つＭＯＳＦＥＴ２８を採用する必要があった。

【００６１】このように、本実施形態によれば、オフ駆
動への切り替え時において出力電圧Ｖｏがより高い時点
から、つまりＭＯＳＦＥＴ２８のゲート・ソース間電圧
がより低い時点から、トランジスタ４８をオンしてＭＯ
ＳＦＥＴ２８のゲート・ソース間のインピーダンス（ひ
いてはゲート・ソース間電圧）を低下させることができ
るので、上述した電圧クランプ動作を一層確実に実行さ
せることができる。また、しきい値電圧ＶT に関してＭ
ＯＳＦＥＴ２８に用いる素子を選択する場合の自由度が
高まる。

【００６２】（第６の実施形態）図８に示す負荷駆動回
路６２は本発明の第６の実施形態を示すもので、図７に
示す負荷駆動回路５８に対し、レベルシフト回路が与え
るバイアス電圧が異なっている。負荷駆動回路６２のレ
ベルシフト回路６３は、ダイオード６１と６４とが直列
に接続されており、トランジスタ４８のベースは電圧２
・Ｖｆにバイアスされた状態となっている。このため、
オフ駆動時において出力電圧Ｖｏがほぼ０Ｖにまで低下
した時点でトランジスタ４８をオンすることができ、上
述した電圧クランプ動作をより確実に実行させることが
できる。また、ＭＯＳＦＥＴ２８のゲート・ソース間電
圧がほぼＶｆとなった時点でトランジスタ４８がオンす
るので、本実施形態の場合、Ｖｆ（約０．７Ｖ）よりも
高いしきい値電圧ＶT を持つＭＯＳＦＥＴ２８を採用す
ることができ、ＭＯＳＦＥＴ２８に用いる素子の選択の
自由度が一層高まる。

【００６３】（第７の実施形態）次に、本発明の第７の
実施形態について図９を参照しながら説明する。この図
９に示す負荷駆動回路６５は、図８に示す負荷駆動回路
６２においてトランジスタ４８、５６をそれぞれＮチャ
ネル型のＭＯＳＦＥＴ６６、６７に置き替えるととも
に、ダイオード６４をゲート・ドレイン間が接続された
Ｎチャネル型のＭＯＳＦＥＴ６８に置き替えた構成を有
している。ここで、ＭＯＳＦＥＴ６６、６７は、それぞ
れ切替用トランジスタ、オフ駆動用トランジスタに相当
する。

【００６４】この負荷駆動回路６５は上述した負荷駆動
回路６２と同様に動作し、同様の効果を得ることができ
る。なお、負荷駆動回路６２におけるダイオード６１、
６４のうち、一方のダイオード６４のみをＭＯＳＦＥＴ
６８に置き替えたのは、駆動調整回路５５におけるＭＯ
ＳＦＥＴ６６およびダイオード５４の直列回路と、レベ
ルシフト回路６３におけるＭＯＳＦＥＴ６８およびダイ
オード６１の直列回路との動作特性を揃えるためであ
る。なお、ダイオード５４、６１についてもＭＯＳＦＥ
Ｔで置き替え可能である。

【００６５】（第８の実施形態）次に、上述した第６の
実施形態をロウサイドスイッチの形態に変形した第８の
実施形態について、負荷駆動回路の電気的構成を示す図
１０を参照しながら説明する。この図１０において、Ｉ
Ｃとして構成された負荷駆動回路６９の出力端子２６と
バッテリ２４の正側端子との間には、誘導性の負荷２７
が接続されている。ＩＣ内において、電源端子２３と出
力端子２６との間には、Ｐチャネル型のＭＯＳＦＥＴ７
０（主トランジスタに相当）のドレイン・ソース間が接
続されており、このＭＯＳＦＥＴ７０は、負荷２７に対
してロウサイドスイッチとして動作するようになってい
る。

【００６６】電源端子２３とＭＯＳＦＥＴ７０のゲート
との間には、クランプ回路７１（電圧制限回路に相当）
が接続されており、ＭＯＳＦＥＴ７０のゲート・ソース
間には抵抗３３、ＰＮＰ型のトランジスタ７２（切替用
トランジスタに相当）およびダイオード５４の直列回路
として構成された駆動調整回路７３（可変インピーダン
ス回路に相当）が接続されている。レベルシフト回路７
４は、電源端子２３とトランジスタ７３のベースとの間
に接続された抵抗６０およびトランジスタ７３のベース
と電源端子２２との間に接続されたダイオード６１、６
４により構成されている。このレベルシフト回路７４に
より、トランジスタ７３のベースは（Ｖｂ−２・Ｖｆ）
にバイアスされた状態となる。

【００６７】降圧回路７５（オン駆動用電源回路に相
当）の出力端子７５ｂは、スイッチ回路３７を介してＭ
ＯＳＦＥＴ７０のゲートに接続可能とされている。ま
た、電源端子２２とＭＯＳＦＥＴ７０のゲートとの間に
は、ＰＮＰ型のトランジスタ７６（オフ駆動用トランジ
スタに相当）、抵抗３９およびダイオード５７の直列回
路（オフ駆動スイッチ回路に相当）が接続されている。
駆動制御回路４１は、駆動指令信号Ｓｄに応じてスイッ
チ回路３７またはトランジスタ７６をオンするようにな
っている。また、降圧回路７５は、チャージポンプ回路
であって、電源電圧Ｖｂを入力してＭＯＳＦＥＴ７０を
駆動するのに十分な負の降圧電圧Ｖｄを出力するように
なっている。

【００６８】こうした構成を持つ負荷駆動回路６９は、
負荷駆動回路６２（図８参照）に対し、ＭＯＳＦＥＴ７
０に関する電圧、電流の向きが逆向きになるものの、オ
ン駆動時およびオフ駆動時における動作と効果は同様と
なる。

【００６９】（第９の実施形態）次に、上述した第６の
実施形態を変形した第９の実施形態について、負荷駆動
回路の電気的構成を示す図１１を参照しながら説明す
る。図１１に示す負荷駆動回路７７は、負荷駆動回路６
２（図８参照）におけるクランプ回路３２に替えて、Ｍ
ＯＳＦＥＴ２８のドレイン・ソース間にツェナーダイオ
ード７８（電圧制限回路に相当）が接続された回路構成
となっている。このツェナーダイオード７８のツェナー
電圧Ｖｚは、例えば−２０Ｖから−１００Ｖ程度の電圧
範囲内に設定されている。

【００７０】この負荷駆動回路７７について、オン駆動
時の動作は負荷駆動回路６２と同様となる。一方、オフ
駆動時においては、負荷２７の逆起電力によって出力電
圧Ｖｏがほぼ０Ｖにまで低下した時点でトランジスタ４
８がオンとなり、さらに出力電圧Ｖｏが低下してクラン
プ電圧ＶCL（本実施形態ではＶCL＝Ｖｂ−Ｖｚ）にまで
低下した時点でツェナーダイオード７８がオンとなる。
これ以降、出力電圧Ｖｏはこのクランプ電圧ＶCLに保持
された状態（電圧クランプ動作状態）となり、負荷電流
はツェナーダイオード７８を経由して流れながら減衰し
ていく。本実施形態によっても、第６の実施形態と同様
の効果を得ることができる。

【００７１】（その他の実施形態）なお、本発明は上記
し且つ図面に示す各実施形態に限定されるものではな
く、例えば以下のように変形または拡張が可能である。
主トランジスタはＭＯＳＦＥＴ２８、７０に限られず、
例えばバイポーラトランジスタ、ＩＧＢＴなどのスイッ
チング素子であっても良い。昇圧回路３８、降圧回路７
５はチャージポンプ回路に限られず、例えば昇圧チョッ
パ回路、降圧チョッパ回路であっても良い。駆動調整回
路３５、５１、５５、７３は、インピーダンスが可変設
定可能な回路であれば良く、例えば３以上のインピーダ
ンス値を設定可能な構成にしても良い。この構成によれ
ば、上述した電圧クランプ動作を一層確実に行わせるこ
とができる。

【００７２】第１ないし第３の実施形態において、スイ
ッチ回路４０をトランジスタ５６により構成し、抵抗３
９とＭＯＳＦＥＴ２８のゲートとの間にダイオード５７
を接続しても良い。第２の実施形態において、トランジ
スタ４８のエミッタとＭＯＳＦＥＴ２８のソースとの間
に、ダイオード５４を接続しても良い。第６ないし第９
の実施形態において、レベルシフト回路６３、７４のダ
イオード６１とダイオード６４（またはＭＯＳＦＥＴ６
８）に対し、さらにダイオードを直列に追加しても良
い。

【図面の簡単な説明】

【図１】本発明の第１の実施形態を示す負荷駆動回路の
電気的構成図

【図２】昇圧回路の電気的構成図

【図３】オフ駆動時における負荷駆動回路の静的な出力
特性

【図４】本発明の第２の実施形態を示す図１相当図

【図５】本発明の第３の実施形態を示す図１相当図

【図６】本発明の第４の実施形態を示す図１相当図

【図７】本発明の第５の実施形態を示す図１相当図

【図８】本発明の第６の実施形態を示す図１相当図

【図９】本発明の第７の実施形態を示す図１相当図

【図１０】本発明の第８の実施形態を示す図１相当図

【図１１】本発明の第９の実施形態を示す図１相当図

【図１２】従来構成を示す図１相当図

【符号の説明】

２１、４７、５２、５３、５８、６２、６５、６９、７
７は負荷駆動回路、２４はバッテリ（電源）、２７は負
荷、２８、７０はＭＯＳＦＥＴ（主トランジスタ）、３
０はツェナーダイオード、３２、７１はクランプ回路
（電圧制限回路）、３３は抵抗（インピーダンス素
子）、３４はスイッチ回路、３５、５１、５５、７３は
駆動調整回路（可変インピーダンス回路）、３６はコン
パレータ（インピーダンス制御回路）、３８は昇圧回路
（オン駆動用電源回路）、４８、７２はトランジスタ
（スイッチ回路、切替用トランジスタ）、４９はトラン
ジスタ（インピーダンス制御回路）、５４はダイオード
（逆電圧阻止回路）、５６、７６はトランジスタ（オフ
駆動用トランジスタ）、５７はダイオード（逆電流阻止
回路）、５９、６３、７４はレベルシフト回路、６６は
ＭＯＳＦＥＴ（切替用トランジスタ）、６７はＭＯＳＦ
ＥＴ（オフ駆動用トランジスタ）、７５は降圧回路（オ
ン駆動用電源回路）、７８はツェナーダイオード（電圧
制限回路）である。

フロントページの続きＦターム(参考） 5J055 AX04 AX44 AX55 AX56 BX16 CX13 CX21 CX28 DX13 DX14 DX22 DX54 EX02 EX24 EY01 EY10 EY12 EY13 EY17 EY21 EZ07 EZ10 EZ16 EZ20 EZ28 EZ54 EZ55 EZ57 FX05 FX09 FX13 FX18 FX38 GX01 GX06

Claims

【特許請求の範囲】

【請求項１】制御端子と通電端子との間の電圧に基づ
いてオンオフ動作し、電源と負荷とを接続する電源供給
経路に前記通電端子と前記負荷とが接続されるように設
けられた主トランジスタと、この主トランジスタをオン駆動するために前記制御端子
に印加されるオン駆動用電圧を生成するオン駆動用電源
回路と、前記制御端子の電圧が所定のクランプ電圧を超えないよ
うに制限する電圧制限回路と、前記制御端子と前記通電端子との間に接続され、インピ
ーダンス値が可変設定可能な可変インピーダンス回路
と、前記通電端子の電圧が前記主トランジスタのオフ駆動に
対して設定された所定の切替電圧を超えている期間、前
記可変インピーダンス回路のインピーダンス値を、前記
制御端子の電圧が前記クランプ電圧に達していない状態
で前記主トランジスタがオフ状態となる値に設定するイ
ンピーダンス制御回路とを備えて構成されていることを
特徴とする負荷駆動回路。
【請求項２】前記電圧制限回路は、前記制御端子と前
記電源との間に接続されたツェナーダイオードにより構
成されていることを特徴とする請求項１記載の負荷駆動
回路。
【請求項３】制御端子と通電端子との間の電圧に基づ
いてオンオフ動作し、電源と負荷とを接続する電源供給
経路に前記通電端子と前記負荷とが接続されるように設
けられた主トランジスタと、この主トランジスタをオン駆動するために前記制御端子
に印加されるオン駆動用電圧を生成するオン駆動用電源
回路と、前記通電端子の電圧が所定のクランプ電圧を超えないよ
うに制限する電圧制限回路と、前記制御端子と前記通電端子との間に接続され、インピ
ーダンス値が可変設定可能な可変インピーダンス回路
と、前記通電端子の電圧が前記主トランジスタのオフ駆動に
対して設定された所定の切替電圧を超えている期間、前
記可変インピーダンス回路のインピーダンス値を、前記
通電端子の電圧が前記クランプ電圧に達していない状態
で前記主トランジスタがオフ状態となる値に設定するイ
ンピーダンス制御回路とを備えて構成されていることを
特徴とする負荷駆動回路。
【請求項４】前記電圧制限回路は、前記通電端子と前
記電源との間に接続されたツェナーダイオードにより構
成されていることを特徴とする請求項３記載の負荷駆動
回路。
【請求項５】前記可変インピーダンス回路は、インピ
ーダンス素子とスイッチ回路との直列回路により構成さ
れ、前記インピーダンス制御回路は、前記スイッチ回路の開
閉によって前記可変インピーダンス回路のインピーダン
ス値を設定するように構成されていることを特徴とする
請求項１ないし４の何れかに記載の負荷駆動回路。
【請求項６】前記可変インピーダンス回路は、前記イ
ンピーダンス素子と前記スイッチ回路とに加え逆電圧阻
止回路が直列に接続された構成を有していることを特徴
とする請求項５記載の負荷駆動回路。
【請求項７】前記スイッチ回路および前記インピーダ
ンス制御回路は、前記通電端子の電圧に基づいてオンオ
フ動作するように前記インピーダンス素子と前記通電端
子との間に接続された切替用トランジスタにより構成さ
れていることを特徴とする請求項５または６記載の負荷
駆動回路。
【請求項８】前記切替用トランジスタの制御端子に所
定レベルのバイアス電圧を与えるレベルシフト回路を備
えていることを特徴とする請求項７記載の負荷駆動回
路。
【請求項９】前記主トランジスタの制御端子に対し前
記主トランジスタをオフ駆動するためのオフ駆動用電圧
を印加するオフ駆動スイッチ回路を備え、このオフ駆動スイッチ回路は、外部から与えられる駆動
指令信号に従って動作するオフ駆動用トランジスタと逆
電流阻止回路とが直列に接続された構成を有しているこ
とを特徴とする請求項１ないし８の何れかに記載の負荷
駆動回路。