JP4618164B2 - スイッチ回路 - Google Patents
スイッチ回路 Download PDFInfo
- Publication number
- JP4618164B2 JP4618164B2 JP2006059376A JP2006059376A JP4618164B2 JP 4618164 B2 JP4618164 B2 JP 4618164B2 JP 2006059376 A JP2006059376 A JP 2006059376A JP 2006059376 A JP2006059376 A JP 2006059376A JP 4618164 B2 JP4618164 B2 JP 4618164B2
- Authority
- JP
- Japan
- Prior art keywords
- switch circuit
- gate
- drain
- potential
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003071 parasitic effect Effects 0.000 claims description 12
- 230000002457 bidirectional effect Effects 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
Description
図3は、2つのPチャネルMOSFET1,2を直列接続して構成したスイッチ回路を示す。FET1,2は、夫々のソース並びにゲートが共通となるように接続されている。この場合、夫々のドレイン,ソース間に形成されている寄生ダイオード3,4は、カソード側が共通となっている。即ち、これらの寄生ダイオード3,4が互いに逆方向となるように接続することで、例えば、FET2だけを用いた場合に寄生ダイオード4を経由して、出力側から電流が逆流することを防止した構成となっている。
尚、図3に類似した構造のアナログスイッチに関する技術は、例えば特許文献1に開示されている。
しかしながら、ゲートがオープンとなった場合に、例えば入力側が0Vであり、出力側に16V程度の電圧(バッテリ電圧よりやや高めを想定)が印加されたとすると、寄生ダイオード4を介してFET2のソースに電圧が印加される。この時、寄生ダイオード4の順方向電圧が0.8Vであるすれば、ソース電位は15.2Vとなる。すると、ツェナーダイオード5を介してゲート電位は(15.2−8=)7.2Vに設定されるため、ソース−ゲート間の電位差によりFET1及び2が何れもONとなり、スイッチ回路6が導通状態となってしまう。
本発明は上記事情に鑑みてなされたものであり、その目的は、2つのPチャネルMOSFETを直列接続して構成されるスイッチ回路について、ゲート電位が不定となった場合でも非導通状態を確実に維持することにある。
上記構成において、図3に示した場合と同様に、第1及び第2PチャネルMOSFETのゲート電位が不定となり、入力側が0V,第3PチャネルMOSFETが配置されている側を出力側として高い電圧VHが印加された場合を想定する。この時、第3PチャネルMOSFETのゲート電位は0Vであるから、スイッチ回路の出力端子電位との差によって第3PチャネルMOSFETがONする。第3PチャネルMOSFETのドレイン−ソース間電位をVds,寄生ダイオードの順方向電圧をVfとすると、第1及び第2PチャネルMOSFETのゲート電位は(VH−Vds)となり、共通接続点の電位は(VH−Vf)となる。
以下、参考例について図1を参照して説明する。尚、図3と同一部分には同一符号を付して説明を省略し、以下異なる部分のみ接続する。参考例のスイッチ回路11は、図2に示すスイッチ回路6が有するツェナーダイオード5に対して、抵抗素子12を並列に接続したものである。
そして、スイッチ回路11について、逆流防止というフェイルセーフ対策を抵抗素子12を追加するだけで行なうことができるので、上記のスイッチ回路11を、例えば多数のリソースの中から何れか1つを選択して使用するためのスイッチとして複数使用する場合を想定すると、全体の回路サイズが増大することを効果的に抑制できる。
図2は本発明の第1実施例を示すものであり、図3と異なる部分について説明する。第1実施例のスイッチ回路13は、FET2(第1PチャネルMOSFET)のゲート,ドレインに、PチャネルMOSFET14(第3PチャネルMOSFET)のドレイン,ソースが夫々接続されている。そして、FET14のゲートは、FET1(第2PチャネルMOSFET)ドレインに接続されている。従って、FET14が備える寄生ダイオード15は、FET2が備える寄生ダイオード4に対して逆方向となっている。
一方、寄生ダイオード4の順方向電圧をVfとすると、FET1及び2のソース電位は(16−Vf)Vとなるから、FET1におけるソース−ゲート間の電位差は(Vds−Vf)となる。ここで、Vds=0.1V程度であるから、電位差:(Vds−Vf)=−0.7(V)となってFET1及び2はOFFとなる(例えば、各FET1,2,14のしきい値電圧は2.0V程度である)。従って、スイッチ回路13において、出力端子側から入力端子側への逆流は防止される。
ゲート保護用のツェナーダイオードのツェナー電圧は、FETの耐圧や、スイッチ回路について想定される印加電圧の大きさなどに応じて適宜変更すれば良い。
Claims (1)
- ソース,ドレイン間に形成される寄生ダイオードのカソード側が共通となるように直列接続されると共に、ゲートが共通に接続される第1,第2PチャネルMOSFETと、
前記直列接続点と前記ゲートとの間に接続されるゲート保護用のツェナーダイオードとを備え、
前記ゲートに与える電圧を制御することで、前記2つのPチャネルMOSFETを断続するように構成される双方向スイッチ回路において、
前記第2PチャネルMOSFETのゲート,ドレインに、ドレイン,ゲートがそれぞれ接続されると共に、前記第1PチャネルMOSFETのドレインにソースが接続される第3PチャネルMOSFETを備えたことを特徴とするスイッチ回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006059376A JP4618164B2 (ja) | 2005-09-20 | 2006-03-06 | スイッチ回路 |
US11/500,301 US7453310B2 (en) | 2005-09-20 | 2006-08-08 | Switching circuit having two MOS-FETS |
DE102006041050A DE102006041050B4 (de) | 2005-09-20 | 2006-09-01 | Schaltkreis mit zwei Mosfets |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005272099 | 2005-09-20 | ||
JP2006059376A JP4618164B2 (ja) | 2005-09-20 | 2006-03-06 | スイッチ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007116653A JP2007116653A (ja) | 2007-05-10 |
JP4618164B2 true JP4618164B2 (ja) | 2011-01-26 |
Family
ID=37832787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006059376A Expired - Fee Related JP4618164B2 (ja) | 2005-09-20 | 2006-03-06 | スイッチ回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7453310B2 (ja) |
JP (1) | JP4618164B2 (ja) |
DE (1) | DE102006041050B4 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5090008B2 (ja) * | 2007-02-07 | 2012-12-05 | 三菱電機株式会社 | 半導体装置およびシフトレジスタ回路 |
JP5190335B2 (ja) * | 2008-11-28 | 2013-04-24 | パナソニック株式会社 | トレラントバッファ回路及びインターフェース |
JP2010251279A (ja) * | 2009-03-23 | 2010-11-04 | Honda Motor Co Ltd | 燃料電池システム |
WO2011112130A1 (en) * | 2010-03-09 | 2011-09-15 | Telefonaktiebolaget L M Ericsson (Publ) | Surge protection |
JP5485108B2 (ja) | 2010-10-28 | 2014-05-07 | 株式会社 日立パワーデバイス | 半導体装置、およびそれを用いた超音波診断装置 |
CN102361029B (zh) * | 2011-10-16 | 2013-05-22 | 西北大学 | 一种共栅共源多漏极的碳纳米管导电沟道场效应晶体管 |
FR2986926B1 (fr) * | 2012-02-15 | 2014-03-14 | Airbus Operations Sas | Module de commutation anti-foudre |
JP6023551B2 (ja) * | 2012-11-02 | 2016-11-09 | ローム株式会社 | アナログスイッチ回路およびそれを備える電気機器 |
JP2014212212A (ja) * | 2013-04-18 | 2014-11-13 | Jx日鉱日石エネルギー株式会社 | スイッチング装置、故障検知装置、太陽光発電システム、及びスイッチング方法 |
US10097178B1 (en) | 2017-06-15 | 2018-10-09 | Sunlite Science & Technology, Inc. | Isolated bidirectional high-voltage analog switch |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55136720A (en) * | 1979-04-11 | 1980-10-24 | Nec Corp | Solidstate alternating current switch |
JPS55136721A (en) * | 1979-04-11 | 1980-10-24 | Nec Corp | Solidstate alternating current switch |
US4595847A (en) * | 1983-10-20 | 1986-06-17 | Telmos, Inc. | Bi-directional high voltage analog switch having source to source connected field effect transistors |
EP0438700A1 (de) | 1990-01-25 | 1991-07-31 | Asea Brown Boveri Ag | Abschaltbares, MOS-gesteuertes Leistungshalbleiter-Bauelement sowie Verfahren zu dessen Herstellung |
JP3321203B2 (ja) * | 1991-07-22 | 2002-09-03 | 利康 鈴木 | 絶縁型スイッチング回路、シールド機能を持つ絶縁型スイッチング回路および絶縁型スイッチング回路 |
US5550497A (en) * | 1994-05-26 | 1996-08-27 | Sgs-Thomson Microelectronics, Inc. | Power driver circuit with reduced turnoff time |
JP3542703B2 (ja) * | 1997-09-05 | 2004-07-14 | エス・オー・シー株式会社 | 過電流保護回路 |
JP3857450B2 (ja) * | 1999-01-19 | 2006-12-13 | 株式会社東芝 | 逐次比較型アナログ・ディジタル変換回路 |
DE10008265A1 (de) * | 2000-02-23 | 2001-08-30 | Bosch Gmbh Robert | Elektronische Schaltvorrichtung mit einem Batterieschalter und einem Standby-Schalter |
JP2002043434A (ja) | 2000-07-26 | 2002-02-08 | Toshiba Corp | 半導体装置 |
US6519127B1 (en) * | 2000-10-03 | 2003-02-11 | Compaq Computer Corporation | Solid state safety relay |
US6768228B1 (en) * | 2001-01-18 | 2004-07-27 | At&T Corp. | AC power protection unit |
DE10129353C1 (de) * | 2001-06-19 | 2002-10-10 | Siemens Ag | Schaltungstopologie für einen bidirektionalen Energietransfer |
-
2006
- 2006-03-06 JP JP2006059376A patent/JP4618164B2/ja not_active Expired - Fee Related
- 2006-08-08 US US11/500,301 patent/US7453310B2/en active Active
- 2006-09-01 DE DE102006041050A patent/DE102006041050B4/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE102006041050A1 (de) | 2007-03-29 |
US7453310B2 (en) | 2008-11-18 |
JP2007116653A (ja) | 2007-05-10 |
US20070063747A1 (en) | 2007-03-22 |
DE102006041050B4 (de) | 2011-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4618164B2 (ja) | スイッチ回路 | |
JP6529435B2 (ja) | ワイドコモンモードレンジ送信ゲート | |
JP3849712B2 (ja) | 半導体スイッチ | |
JP5274824B2 (ja) | 電力供給制御回路 | |
EP2071726B1 (en) | Load driving device | |
WO2013114746A1 (ja) | ドライバ回路 | |
US10355685B2 (en) | Output circuit | |
US10666137B2 (en) | Method and circuitry for sensing and controlling a current | |
US8836380B2 (en) | Bootstrap circuit | |
KR100935843B1 (ko) | I/o 회로 | |
JP2010028522A (ja) | 半導体装置 | |
JP4880436B2 (ja) | 半導体集積回路および電源装置 | |
JP5248993B2 (ja) | ブートストラップ回路 | |
US11196421B2 (en) | Logic circuit and circuit chip | |
US10498337B2 (en) | Level shift device and IC device | |
US6269042B1 (en) | I/O circuit of semiconductor integrated device | |
JP2005277860A (ja) | 負荷駆動装置及び負荷駆動装置の高電圧印加試験方法 | |
JP2007295209A (ja) | アナログスイッチ回路 | |
US7123045B2 (en) | Semiconductor integrated circuit device | |
US10355675B2 (en) | Input circuit | |
CN117240278B (zh) | 一种功率开关控制电路和电子设备 | |
US7733154B2 (en) | Semiconductor device | |
JP2005269195A (ja) | 負荷駆動回路装置 | |
JP6202975B2 (ja) | スイッチ装置および試験装置 | |
JP4428215B2 (ja) | 入力保護回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100720 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100906 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100928 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101011 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4618164 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |