JP3849712B2 - 半導体スイッチ - Google Patents
半導体スイッチ Download PDFInfo
- Publication number
- JP3849712B2 JP3849712B2 JP2005510969A JP2005510969A JP3849712B2 JP 3849712 B2 JP3849712 B2 JP 3849712B2 JP 2005510969 A JP2005510969 A JP 2005510969A JP 2005510969 A JP2005510969 A JP 2005510969A JP 3849712 B2 JP3849712 B2 JP 3849712B2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- normally
- gate
- diode
- semiconductor switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 101
- 150000001875 compounds Chemical class 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 27
- 230000015556 catabolic process Effects 0.000 description 10
- 230000007257 malfunction Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
Landscapes
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【技術分野】
【０００１】
本発明は、半導体スイッチに関し、化合物半導体やＳｉで形成された高耐圧のノーマリオン型のＦＥＴと２つの低オン抵抗のＭＯＳ ＦＥＴを直列に接続し、交流で使用可能な高圧の半導体スイッチに関する。
【背景技術】
【０００２】
制御信号によりオン／オフして、入力された交流信号をオン／オフ制御させる交流用の半導体スイッチ（以下、交流スイッチと称する。）としては、図１、図２、図３に示すようなものがある。これらの交流スイッチは、高圧のＦＥＴを２個用いて、第１端子１１と第２端子１２との両端に印加された交流信号をオン／オフ制御させる。
【０００３】
図１に示す交流スイッチは、第１端子１１と第２端子１２との両端に、逆直列接続されたノーマリオフ型のＭＯＳ ＦＥＴＱ１１（ＦＥＴＱ１１と称する。）とノーマリオフ型のＭＯＳ ＦＥＴＱ１２（ＦＥＴＱ１２と称する。）とが接続されている。図２に示す交流スイッチも、ノーマリオフ型のＦＥＴＱ１３とノーマリオフ型のＦＥＴＱ１４とが逆直列接続され、ドレイン及びソースの接続が図１に示すものとは逆になっている。
【０００４】
図１に示す交流スイッチによれば、第１ゲート信号が正電圧でゲート端子Ｇ１ｔからＦＥＴＱ１１のゲートＧ１に印加され、第２ゲート信号が正電圧でゲート端子Ｇ２ｔからＦＥＴＱ１２のゲートＧ２に印加されると、ＦＥＴＱ１１及びＦＥＴＱ１２が共にオンする。このため、第１及び第２ゲート信号が正電圧である期間においては、第１端子１１に正電圧が印加されている時には第１端子１１から第２端子１２に電流が流れ、第２端子１２に正電圧が印加されている時には第２端子１２から第１端子１１に電流が流れる。
【０００５】
次に、第１及び第２ゲート信号が零電圧で、ＦＥＴＱ１１及びＦＥＴＱ１２のゲートに印加されると、ＦＥＴＱ１１及びＦＥＴＱ１２が共にオフする。このため、交流スイッチに電流が流れなくなる。
【０００６】
なお、図２に示す交流スイッチも、図１に示す交流スイッチと同様に動作する。
【０００７】
図３に示す交流スイッチは、第１端子１１と第２端子１２との両端に、ダイオードＤ１１とノーマリオフ型のＦＥＴＱ１５とからなる第１直列回路と、ダイオードＤ１２とノーマリオフ型のＦＥＴＱ１６とからなる第２直列回路とが並列に接続されている。ダイオードＤ１１のアノードは第１端子１１に接続され、ダイオードＤ１２のアノードは第２端子１２に接続されている。
【０００８】
図３に示す交流スイッチによれば、第１ゲート信号が正電圧でゲート端子Ｇ１ｔからＦＥＴＱ１５のゲートＧ１に印加され、第２ゲート信号が正電圧でゲート端子Ｇ２ｔからＦＥＴＱ１６のゲートＧ２に印加されると、ＦＥＴＱ１５及びＦＥＴＱ１６が共にオンする。このため、第１端子１１→ダイオードＤ１１→ＦＥＴＱ１５→第２端子１２と電流が流れる。即ち、第１及び第２ゲート信号が正電圧である期間においては、第１端子１１に正電圧が印加されている時には第１端子１１から第２端子１２に電流が流れる。また、第２端子１２に正電圧が印加されている時には、第２端子１２→ダイオードＤ１２→ＦＥＴＱ１６→第１端子１１と電流が流れる。即ち、第２端子１２から第１端子１１に電流が流れる。
【０００９】
次に、第１及び第２ゲート信号が零電圧で、ＦＥＴＱ１５及びＦＥＴＱ１６のゲートに印加されると、ＦＥＴＱ１５及びＦＥＴＱ１６が共にオフする。このため、交流スイッチに電流が流れなくなる。
【００１０】
しかし、図１、図２に示す交流スイッチではオン抵抗の高い高圧の素子が２個直列に接続されているため、交流の半導体スイッチとしてはオン抵抗がかなり大きくなり、ロスが増大する。また、図３に示す交流スイッチでは、部品が多くなりコストが高くなる。
【００１１】
一方、ＳｉＣやＧａＮ等の化合物半導体のＦＥＴは、耐圧が高くても低オン抵抗で、大電力スイッチに非常に適しているが、ノーマリオンといわれているＦＥＴ（ゲート信号が零のときドレイン電流が流れてしまうＦＥＴ）しか製造することができない。このノーマリオン型のＦＥＴでは、電源を投入した時間はゲート信号がないので、ドレイン電流が流れて破損につながり非常に使いづらい。このため、ゲート信号が零でもドレイン電流が流れないＦＥＴを開発する必要があった。
【００１２】
そこで、図４に示すように、第１端子１１と第２端子１２との両端に、高圧のＳｉＣからなるノーマリオン型のＦＥＴＱ１８と低圧低オン抵抗のノーマリオフ型のＦＥＴＱ１７とをカスケード接続した直流スイッチが用いられている（特開平５ー７５１１０号公報）。この直流スイッチは、高圧で低オン抵抗にしたもので、第１端子１１と第２端子１２との間に直流信号が印加されるようになっている。
【００１３】
図４に示す直流スイッチによれば、ＦＥＴＱ１７のゲートＧ１にしきい値以上の電圧を印加すると、ＦＥＴＱ１７がオンし、ＦＥＴＱ１８もオンする。また、ＦＥＴＱ１７のゲートＧ１にしきい値未満の電圧を印加すると、ＦＥＴＱ１７がオフし、ＦＥＴＱ１８もオフする。即ち、ＦＥＴＱ１７のゲートＧ１でオン／オフし、あたかも１個の高耐圧のＦＥＴとして動作することができる。
【００１４】
しかしながら、図４に示す直流スイッチでは交流には使用できない。このため、図５や図６のような回路を用いて交流スイッチを実現していた。
【００１５】
図５に示す交流スイッチは、図４に示す直流スイッチを図３に示す交流スイッチに適用したものであり、図５に示すＦＥＴＱ１９，Ｑ２１が図３に示すＦＥＴＱ１５に対応し、図５に示すＦＥＴＱ２０，Ｑ２２が図３に示すＦＥＴＱ１６に対応し、その動作は図３及び図４に示す動作と同様である。
【００１６】
図６に示す交流スイッチは、図４に示す直流スイッチを図１に示す交流スイッチに適用したものであり、図６に示すＦＥＴＱ２５，Ｑ２６が図１に示すＦＥＴＱ１１に対応し、図６に示すＦＥＴＱ２３，Ｑ２４が図１に示すＦＥＴＱ１２に対応し、その動作は図１及び図４に示す動作と同様である。
【発明の開示】
しかしながら、図５に示す交流スイッチでは、図３に示す交流スイッチに比べてノーマリオン型のＦＥＴが２個必要であり、また、メイン電流を流すパワーダイオードも２個余計に必要である。即ち、部品が多くコストが高く、ダイオードによるロスが大きかった。また、図６に示す交流スイッチも部品が多くコストが高かった。
【００１７】
本発明は、交流信号をオン／オフ制御することによりロスを低減し、高耐圧でしかも安価な半導体スイッチを提供することにある。
【００１８】
本発明は、上記課題を解決するためになされたものであり、本発明は、１個又は直列に接続された複数個のノーマリオン型のＦＥＴを、第１のノーマリオフ型のＦＥＴと第２のノーマリオフ型のＦＥＴとの間に接続し、前記第１及び第２のノーマリオフ型のＦＥＴ をオン／オフすることにより前記ノーマリオン型のＦＥＴをオン／オフさせる制御手段を有する半導体スイッチにおいて、前記制御手段は、前記第１のノーマリオフ型のＦＥＴのソースに一方の電極が接続された第１ダイオードと、この第１ダイオードに電流を供給する第１電流供給手段と、前記第２のノーマリオフ型のＦＥＴのソースに一方の電極が接続され他方の電極が前記第１ダイオードの他方の電極に接続された第２ダイオードと、この第２ダイオードに電流を供給する第２電流供給手段と、を有し、前記第１ダイオードの他方の電極と前記第２ダイオードの他方の電極との接続点を前記ノーマリオン型のＦＥＴのゲートに接続したことを特徴とする。
【図面の簡単な説明】
【００１９】
【図１】図１は、従来の半導体スイッチの例１の回路図である。
【図２】図２は、従来の半導体スイッチの例２の回路図である。
【図３】図３は、従来の半導体スイッチの例３の回路図である。
【図４】図４は、従来の半導体スイッチの例４の回路図である。
【図５】図５は、従来の半導体スイッチの例５の回路図である。
【図６】図６は、従来の半導体スイッチの例６の回路図である。
【図７】図７は、本発明の第１の実施の形態に係る半導体スイッチの基本回路図である。
【図８】図８は、本発明の第１の実施の形態に係る半導体スイッチの具体的な回路図である。
【図９】図９は、図８に示す半導体スイッチの第１の等価回路図である。
【図１０】図１０は、図８に示す半導体スイッチの第２の等価回路図である。
【図１１】図１１は、図８に示す半導体スイッチの第３の等価回路図である。
【図１２】図１２は、図８に示す半導体スイッチの第４の等価回路図である。
【図１３】図１３は、本発明の第２の実施の形態に係る半導体スイッチの回路図である。
【図１４】図１４は、本発明の第３の実施の形態に係る半導体スイッチの回路図である。
【図１５】図１５は、本発明の第４の実施の形態に係る半導体スイッチの回路図である。
【図１６】図１６は、本発明の第５の実施の形態に係る半導体スイッチの回路図である。
【図１７】図１７は、本発明の第６の実施の形態に係る半導体スイッチの回路図である。
【図１８】図１８は、本発明の第７の実施の形態に係る半導体スイッチの回路図である。
【図１９】図１９は、本発明の第８の実施の形態に係る半導体スイッチの回路図である。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態に係る半導体スイッチを図面を参照しながら詳細に説明する。
【００２１】
（第１の実施の形態）
第１の実施の形態に係る半導体スイッチは、２個のＳｉの低圧低オン抵抗のＭＯＳ ＦＥＴの間に、高圧の化合物半導体のＦＥＴを直列に接続し、交流信号をオン／オフ制御することによりロスを低減し、高耐圧でしかも安価な半導体スイッチとしたことを特徴とする。
【００２２】
図７は本発明の第１の実施の形態に係る半導体スイッチの基本回路図である。
【００２３】
図７に示す半導体スイッチは、ノーマリオン型のＦＥＴＱ３をノーマリオフ型ＦＥＴＱ１とノーマリオフ型のＦＥＴＱ２との間に接続してなる。ＦＥＴＱ１のソースＳは第１端子１１に接続され、ＦＥＴＱ１のドレインＤはＦＥＴＱ３の第１主電極２１に接続され、ＦＥＴＱ３の第２主電極２２はＦＥＴＱ２のドレインＤに接続されＦＥＴＱ２のソースＳは第２端子１２に接続されている。
【００２４】
ＦＥＴＱ１，Ｑ２はＳｉからなる低圧低オン抵抗のＭＯＳＦＥＴである。ＦＥＴＱ３は、オン抵抗が小さく高耐圧であり、例えばＳｉＣやＧａＮ等の化合物半導体又はＭＥＳＦＥＴからなる。このノーマリオン型のＦＥＴＱ３は、ドレインとソースとが対称に形成されているので、第1端子１１と第２端子１２との内の電位の高い端子に接続された第１主電極２１又は第２主電極２２がドレインとなり、電位の低い端子に接続された他方の主電極がソースとなる。
【００２５】
また、パルス信号等からなる第１ゲート信号は、ゲート端子Ｇ１ｔを介してＦＥＴＱ１のゲートＧ１に印加され、第２ゲート信号は、ゲート端子Ｇ２ｔを介してＦＥＴＱ２のゲートＧ２に印加され、第３ゲート信号は、ゲート端子Ｇ３ｔを介してＦＥＴＱ３のゲートＧ３（制御電極）に印加されるようになっている。
【００２６】
次に、このように構成された第１の実施の形態に係る半導体スイッチの動作を説明する。
【００２７】
まず、第１端子１１及び第２端子１２間に交流信号が入力されると、第１端子１１の電位が高く第２端子１２の電位が低い場合には、ＦＥＴＱ３の第１主電極２１がドレインとなり、第２主電極２２がソースとなる。ソースとなる第２主電極２２の電位に対してゲートＧ３を高い電位又は零電位とする第３ゲート信号がゲート端子Ｇ３ｔから入力されると、ＦＥＴＱ３がオンする。また、このとき、第１ゲート信号が正電圧でゲート端子Ｇ１ｔからＦＥＴＱ１のゲートＧ１に印加され、第２ゲート信号が正電圧でゲート端子Ｇ２ｔからＦＥＴＱ２のゲートＧ２に印加されると、ＦＥＴＱ１及びＦＥＴＱ２が共にオンする。
【００２８】
次に、第２端子１２の電位が高く第１端子１１の電位が低い場合には、ＦＥＴＱ３の第１主電極２１がソースとなり、第２主電極２２がドレインとなる。ソースとなる第１主電極２１の電位に対してゲートＧ３を高い電位又は零電位とする第３ゲート信号がゲート端子Ｇ３ｔから入力されると、ＦＥＴＱ３がオンする。
【００２９】
また、このとき、第１ゲート信号が正電圧でゲート端子Ｇ１ｔからＦＥＴＱ１のゲートＧ１に印加され、第２ゲート信号が正電圧でゲート端子Ｇ２ｔからＦＥＴＱ２のゲートＧ２に印加されると、ＦＥＴＱ１及びＦＥＴＱ２が共にオンする。
【００３０】
さらに、第１端子１１の電位が高く第２端子１２の電位が低い場合、及び第２端子１２の電位が高く第１端子１１の電位が低い場合でも、ソースとなる主電極の電位に対してゲートＧ３を低い電位とするゲート信号が入力されると、ＦＥＴＱ３はオフする。
【００３１】
このように、第１の実施の形態に係る半導体スイッチによれば、２個のＳｉの低圧低オン抵抗のＭＯＳ ＦＥＴの間に、高圧の化合物半導体のＦＥＴを直列に接続し、交流信号をオン／オフ制御することによりロスを低減し、高耐圧でしかも安価な半導体スイッチを提供することができる。
【００３２】
（半導体スイッチの具体的な回路）
図８は本発明の第１の実施の形態に係る半導体スイッチの具体的な回路図である。図７に示す半導体スイッチでは、ゲート端子Ｇ３ｔからの第３ゲート信号による電圧をＦＥＴＱ３のゲートＧ３に入力したが、図８に示す半導体スイッチでは、第１端子１１及び第２端子１２の交流信号による電圧を抵抗を介してＦＥＴＱ３のゲートＧ３に印加することで、第３ゲート信号の入力をなくしたものである。
【００３３】
ＦＥＴＱ１のソースＳにはダイオードＤ１のカソード及び第２電流供給手段としての抵抗Ｒ１の一端が接続され、ＦＥＴＱ２のソースＳにはダイオードＤ２のカソード及び第１電流供給手段としての抵抗Ｒ２の一端が接続されている。ダイオードＤ１のアノード及び抵抗Ｒ１の他端と、ダイオードＤ２のアノード及び抵抗Ｒ２の他端とは、ＦＥＴＱ３のゲートＧ３に接続されている。ダイオードＤ１，Ｄ２はＦＥＴＱ１，Ｑ２のソースの低い方の電位を選ぶダイオードである。抵抗Ｒ１，Ｒ２は、そのダイオードにバイアス電流を流す抵抗である。
【００３４】
なお、その他の構成は図７に示す構成と同一構成であるので、同一部分には同一符号を付し、その詳細な説明は省略する。
【００３５】
次に、図８に示す半導体スイッチの動作を説明する。まず、第１端子１１の電位が高く第２端子１２の電位が低い場合には、図９に示す第１の等価回路となる。このとき、ＦＥＴＱ２のゲートＧ２に入力される第２ゲート信号によりオン／オフできる。即ち、ダイオードＤ１とダイオードＤ２とで低い方の電位が選択されることにより、ダイオードＤ２がオンし、ＦＥＴＱ３のゲートＧ３は、ＦＥＴＱ２のソースＳの電位になる。このため、ＦＥＴＱ２がオンしているときには、ＦＥＴＱ３がオンになる。ＦＥＴＱ２がオフのときには、ドレイン電流が流れないので、ＦＥＴＱ３のドレイン電流も流れず、オフとなる。即ち、等価回路は図１０のようになる。このとき、ＦＥＴＱ１のゲート信号を入力していると、ＭＯＳＦＥＴによってボディダイオードＤｑ１の順方向ドロップも小さくできる。
【００３６】
また、図８において、第１端子１１の電位が低く第２端子１２の電位が高い場合には、等価回路は図１１に示すようになる。ＦＥＴＱ１のゲートＧ１に入力される第１ゲート信号によりオン／オフできる。即ち、ダイオードＤ１とダイオードＤ２とで低い方の電位が選択されることにより、ダイオードＤ１がオンし、ＦＥＴＱ３のゲートＧ３は、ＦＥＴＱ１のソースＳの電位になる。このため、ＦＥＴＱ１がオンしているときには、ＦＥＴＱ３がオンになる。ＦＥＴＱ１がオフのときには、ドレイン電流が流れないので、ＦＥＴＱ３のドレイン電流も流れず、オフとなる。即ち、等価回路は図１２のようになる。このとき、ＦＥＴＱ２のゲート信号を入力していると、ＭＯＳＦＥＴによってボディダイオードＤｑ２の順方向ドロップも小さくできる。即ち、第１端子１１、第２端子１２で交流信号をオン／オフすることができる。
【００３７】
（第２の実施の形態）
図１３は本発明の第２の実施の形態に係る半導体スイッチの回路図である。第２の実施の形態に係る半導体スイッチは、第１の実施の形態に係る半導体スイッチのダイオードＤ１，Ｄ２に代えて、ＦＥＴＱ４，Ｑ５を設けて、ノイズや漏洩電流による誤動作を防止したことを特徴とする。
【００３８】
図１３において、ＦＥＴＱ４，Ｑ５は、ノーマリオフ型のＭＯＳ ＦＥＴ等のスイッチであり、ＦＥＴＱ４のドレインＤは第１端子１１に接続され、ＦＥＴＱ５のドレインＤは第２端子１２に接続されている。ＦＥＴＱ４のソースＳとＦＥＴＱ５のソースＳとはＦＥＴＱ３のゲートＧ３に接続されている。
【００３９】
また、ＦＥＴＱ４及びＦＥＴＱ５の内、電位の低い端子に接続されたＦＥＴのゲートに正電圧のゲート信号を入力することでオンし、電位の高い端子に接続されたＦＥＴのゲートに負電圧のゲート信号を入力することでオフするようになっている。ここでは、ＦＥＴＱ４及びＦＥＴＱ５の内、ＦＥＴＱ１，Ｑ２の内のソース電位の低い方のＦＥＴに接続されたＦＥＴをオンし、ＦＥＴＱ１，Ｑ２の内のソース電位の高い方のＦＥＴに接続されたＦＥＴをオフする。
【００４０】
次に、このように構成された第２の実施の形態に係る半導体スイッチの動作を説明する。
【００４１】
まず、第１端子１１の電位が高く第２端子１２の電位が低い場合には、ＦＥＴＱ２のゲートＧ２に入力される第２ゲート信号によりオン／オフできる。即ち、ＦＥＴＱ５のゲートに正電圧のゲート信号を入力することでオンする。このため、ＦＥＴＱ３のゲートＧ３は、ＦＥＴＱ２のソースＳの電位になる。このため、ＦＥＴＱ２がオンしているときには、ＦＥＴＱ３がオンになる。ＦＥＴＱ２がオフのときには、ドレイン電流が流れないので、ＦＥＴＱ３のドレイン電流も流れず、オフとなる。
【００４２】
また、第１端子１１の電位が低く第２端子１２の電位が高い場合には、ＦＥＴＱ１のゲートＧ１に入力される第１ゲート信号によりオン／オフできる。即ち、ＦＥＴＱ４のゲートに正電圧のゲート信号を入力することでオンする。ＦＥＴＱ３のゲートＧ３は、ＦＥＴＱ１のソースＳの電位になる。このため、ＦＥＴＱ１がオンしているときには、ＦＥＴＱ３がオンになる。ＦＥＴＱ１がオフのときには、ドレイン電流が流れないので、ＦＥＴＱ３のドレイン電流も流れず、オフとなる。即ち、第１端子１１、第２端子１２で交流信号をオン／オフすることができる。
【００４３】
このように第２の実施の形態に係る半導体スイッチによれば、第１の実施の形態に係る半導体スイッチの効果と同様な効果が得られるとともに、ＦＥＴＱ４，Ｑ５を安定にオンできるので、ノイズや漏洩電流による誤動作を防止できる。
【００４４】
（第３の実施の形態）
図１４は本発明の第３の実施の形態に係る半導体スイッチの回路図である。ノーマリオン型のＦＥＴは、ゲート電圧が零電圧で完全にオンしないで中途半端で電流が流れる現象が発生することがある。第３の実施の形態に係る半導体スイッチは、電位の高い端子からダイオード及び抵抗を介して電流をＦＥＴＱ３のゲートＧ３に流し、ゲート電圧を正電圧にしてＦＥＴＱ３を確実にオンさせるようにしたことを特徴とする。
【００４５】
なお、図１４において、図７に示す部分と同一部分には同一符号を付し、同一部分の説明は省略する。
【００４６】
第１端子１１にはダイオードＤ１のアノードが接続され、ダイオードＤ１のカソードは抵抗Ｒ１を介してダイオードＤ３のアノードとダイオードＤ４のアノードとＦＥＴＱ３のゲートＧ３とに接続されている。ダイオードＤ３のカソードはＦＥＴＱ１のゲートＧ１に接続され、ダイオードＤ４のカソードはＦＥＴＱ２のゲートＧ２に接続されている。第２端子１２にはダイオードＤ２のアノードが接続され、ダイオードＤ２のカソードは抵抗Ｒ１の一端及びダイオードＤ１のカソードに接続されている。
【００４７】
次に、このように構成された第３の実施の形態に係る半導体スイッチの動作を説明する。ここでは、ダイオードＤ１〜Ｄ４によるＦＥＴＱ３のゲートＧ３への印加の動作のみを説明する。
【００４８】
まず、第１端子１１の電位が高く第２端子１２の電位が低い場合には、ＦＥＴＱ３の第１主電極２１がドレインとなり、第２主電極２２がソースとなる。このとき、第１端子１１→ダイオードＤ１→抵抗Ｒ１→ＦＥＴＱ３のゲートＧ３と電流が流れる。これにより、ＦＥＴＱ３のゲート電圧が確保できるので、ＦＥＴＱ３を確実にオンすることができる。なお、ダイオードＤ２はオフである。
【００４９】
次に、第２端子１２の電位が高く第１端子１１の電位が低い場合には、ＦＥＴＱ３の第１主電極２１がソースとなり、第２主電極２２がドレインとなる。このとき、第２端子１２→ダイオードＤ２→抵抗Ｒ１→ＦＥＴＱ３のゲートＧ３と電流が流れる。これにより、ＦＥＴＱ３のゲート電圧が確保できるので、ＦＥＴＱ３を確実にオンすることができる。なお、ダイオードＤ１はオフである。
【００５０】
このように、第３の実施の形態に係る半導体スイッチによれば、第１の実施の形態に係る半導体スイッチの効果と同様な効果が得られるとともに、電位の高い端子からダイオード及び抵抗を介して電流をＦＥＴＱ３のゲートＧ３に流し、ゲート電圧を正電圧にしてＦＥＴＱ３を確実にオンさせることができる。これにより、ノイズや漏洩電流による誤動作を防止できる。
【００５１】
（第４の実施の形態）
図１５は本発明の第４の実施の形態に係る半導体スイッチの回路図である。第４の実施の形態に係る半導体スイッチは、図８に示す構成に、さらに、抵抗Ｒ１と抵抗Ｒ２との接続点とＦＥＴＱ３のゲートＧ３との間に直流電源Ｅを設けたことを特徴とする。直流電源Ｅの正極はＦＥＴＱ３のゲートＧ３に接続され、直流電源Ｅの負極は抵抗Ｒ１と抵抗Ｒ２との接続点に接続されている。
【００５２】
なお、図１５において、図７に示す部分と同一部分には同一符号を付し、同一部分の説明は省略する。
【００５３】
このように構成された第４の実施の形態に係る半導体スイッチによれば、直流電源Ｅの直流電圧がバイアス電圧としてＦＥＴＱ３のゲートＧ３に常に印加されるので、ゲート電圧不足が発生しなくなり、ＦＥＴＱ３が誤動作しなくなる。
【００５４】
（第５の実施の形態）
図８に示す半導体スイッチでは、ＦＥＴＱ２，Ｑ３が耐圧２０Ｖでオン抵抗が１ｍΩのＳｉのＦＥＴであり、ＦＥＴＱ３は耐圧１０００Ｖの化合物半導体のノーマリオン型のＦＥＴである。ＦＥＴＱ３はゲート電圧が−２０Ｖでオフするとすれば、ＦＥＴＱ２の耐圧は２０Ｖであり、２０Ｖの耐圧があれば動作できる。
【００５５】
しかし、ＦＥＴＱ３がもっと耐圧が高い化合物半導体、例えば４０００Ｖの耐圧のＦＥＴであると、このＦＥＴをオフするには、ゲートに−５０Ｖ程度の電圧を印加しなければならない。このため、図８に示す半導体スイッチでオン／オフするには、ＦＥＴＱ１，Ｑ２の耐圧が５０Ｖ必要である。
【００５６】
ところが、５０ＶのＳｉのＦＥＴでは、２０Ｖの耐圧のＦＥＴと比べてオン抵抗が５〜１０倍程度大きくなってしまうため、全体のオン抵抗が大きくなってしまう。
【００５７】
そこで、第５の実施の形態に係る半導体スイッチでは、図１６に示すように、図８に示す半導体スイッチに対して、さらに、ＦＥＴＱ１とＦＥＴＱ３との間に中圧のノーマリオン型のＦＥＴＱ６を設け、ＦＥＴＱ３とＦＥＴＱ２との間に中圧のノーマリオン型のＦＥＴＱ７を設けたものである。
【００５８】
ＦＥＴＱ２とＦＥＴＱ７との組、及びＦＥＴＱ１とＦＥＴＱ６との組で、図１６に示すような構成にして、耐圧５０Ｖ以上のＦＥＴと同等の等価回路にすると、ＦＥＴＱ３をオン／オフできる。即ち、ＦＥＴＱ６とＦＥＴＱ７は、ゲート信号が−２０Ｖ以下でオン／オフできるノーマリオン型のＦＥＴであり、ＦＥＴＱ１及びＦＥＴＱ２のドレインＤの耐圧は、２０Ｖで良い。また、ＦＥＴＱ３は、ゲート信号が−５０Ｖ以下でオン／オフできるノーマリオン型のＦＥＴであり、ＦＥＴＱ６とＦＥＴＱ７のドレインＤの耐圧は、５０Ｖで良い。従って、全体を耐圧４０００Ｖという高圧の半導体スイッチを構成することができる。
【００５９】
以下、図１６に示す半導体スイッチの構成及び動作の詳細を説明する。ＦＥＴＱ６の第１主電極２３はＦＥＴＱ１のドレインＤに接続され、ＦＥＴＱ６の第２主電極２４はＦＥＴＱ３の第１主電極２１に接続されている。ＦＥＴＱ７の第１主電極２５はＦＥＴＱ３の第２主電極２２に接続され、ＦＥＴＱ７の第２主電極２６はＦＥＴＱ２のドレインＤに接続されている。ＦＥＴＱ３のゲートＧ３にはＦＥＴＱ６のゲートＧ６とＦＥＴＱ７のゲートＧ７とが共通に接続されている。
【００６０】
次に、このように構成された第５の実施の形態に係る半導体スイッチの動作を説明する。
【００６１】
まず、第１端子１１の電位が高く第２端子１２の電位が低い場合には、ＦＥＴＱ２のゲートＧ２に入力される第２ゲート信号によりオン／オフできる。即ち、ダイオードＤ２がオンし、ＦＥＴＱ３のゲートＧ３、ＦＥＴＱ６のゲートＧ６及びＦＥＴＱ７のゲートＧ７は、ＦＥＴＱ２のソースＳの電位になる。このため、ＦＥＴＱ２がオンしているときには、ＦＥＴＱ３、ＦＥＴＱ６及びＦＥＴＱ７がオンになる。ＦＥＴＱ２がオフのときには、ドレイン電流が流れないので、ＦＥＴＱ３、ＦＥＴＱ６及びＦＥＴＱ７のドレイン電流も流れず、オフとなる。
【００６２】
また、第１端子１１の電位が低く第２端子１２の電位が高い場合には、ＦＥＴＱ１のゲートＧ１に入力される第１ゲート信号によりオン／オフできる。即ち、ダイオードＤ１がオンし、ＦＥＴＱ３のゲートＧ３、ＦＥＴＱ６のゲートＧ６及びＦＥＴＱ７のゲートＧ７は、ＦＥＴＱ１のソースＳの電位になる。このため、ＦＥＴＱ１がオンしているときには、ＦＥＴＱ３、ＦＥＴＱ６及びＦＥＴＱ７がオンになる。ＦＥＴＱ１がオフのときには、ドレイン電流が流れないので、ＦＥＴＱ３、ＦＥＴＱ６及びＦＥＴＱ７のドレイン電流も流れず、オフとなる。即ち、第１端子１１、第２端子１２で交流信号をオン／オフすることができる。
【００６３】
このように第５の実施の形態に係る半導体スイッチによれば、第２の実施の形態に係る半導体スイッチの効果と同様な効果が得られるとともに、３個のノーマリオン型のＦＥＴと２個のノーマリオフ型のＳｉの低圧低オン抵抗のＭＯＳ ＦＥＴで構成された高圧の半導体スイッチを提供することができる。
【００６４】
（第６の実施の形態）
図１７は本発明の第６の実施の形態に係る半導体スイッチの回路図である。図１７に示す半導体スイッチは、図１３に示す半導体スイッチに対して、さらに、ＦＥＴＱ１とＦＥＴＱ３との間に中圧のノーマリオン型のＦＥＴＱ６を設け、ＦＥＴＱ３とＦＥＴＱ２との間に中圧のノーマリオン型のＦＥＴＱ７を設けたものである。ＦＥＴＱ４のソースＳとＦＥＴＱ５のソースＳとはＦＥＴＱ３のゲートＧ３、ＦＥＴＱ６のゲートＧ６及びＦＥＴＱ７のゲートＧ７に接続されている。
【００６５】
このように構成された第６の実施の形態に係る半導体スイッチによれば、図１３に示す半導体スイッチの動作と略同様に動作する。但し、ＦＥＴＱ３のゲートＧ３、ＦＥＴＱ６のゲートＧ６及びＦＥＴＱ７のゲートＧ７が電位の低い端子に接続されたＦＥＴのソースＳの電位と同じになることで、ＦＥＴＱ３、ＦＥＴＱ６及びＦＥＴＱ７がオンになる点が異なる。
【００６６】
このように第６の実施の形態に係る半導体スイッチによれば、第５の実施の形態に係る半導体スイッチの効果と同様な効果が得られるとともに、ＦＥＴＱ４，Ｑ５を安定にオンできるので、ノイズや漏洩電流による誤動作を防止できる。
【００６７】
（第７の実施の形態）
図１８は本発明の第７の実施の形態に係る半導体スイッチの回路図である。図１８に示す半導体スイッチは、図１４に示す半導体スイッチに対して、さらに、ＦＥＴＱ１とＦＥＴＱ３との間に中圧のノーマリオン型のＦＥＴＱ６を設け、ＦＥＴＱ３とＦＥＴＱ２との間に中圧のノーマリオン型のＦＥＴＱ７を設けたものである。ＦＥＴＱ３のゲートＧ３には、ＦＥＴＱ６のゲートＧ６及びＦＥＴＱ７のゲートＧ７が接続されている。
【００６８】
このように、第７の実施の形態に係る半導体スイッチによれば、第５の実施の形態に係る半導体スイッチの効果と同様な効果が得られるとともに、電位の高い端子からダイオード及び抵抗を介して電流をＦＥＴＱ３のゲートＧ３、ＦＥＴＱ６のゲートＧ６及びＦＥＴＱ７のゲートＧ７に流し、ゲート電圧を正電圧にしてＦＥＴＱ３、ＦＥＴＱ６及びＦＥＴＱ７を確実にオンさせることができる。これにより、ノイズや漏洩電流による誤動作を防止できる。
【００６９】
（第８の実施の形態）
図１９は本発明の第８の実施の形態に係る半導体スイッチの回路図である。図１９に示す半導体スイッチは、図１５に示す半導体スイッチに対して、さらに、ＦＥＴＱ１とＦＥＴＱ３との間に中圧のノーマリオン型のＦＥＴＱ６を設け、ＦＥＴＱ３とＦＥＴＱ２との間に中圧のノーマリオン型のＦＥＴＱ７を設けたものである。ＦＥＴＱ３のゲートＧ３には、ＦＥＴＱ６のゲートＧ６及びＦＥＴＱ７のゲートＧ７が接続されている。
【００７０】
このように、第８の実施の形態に係る半導体スイッチによれば、第５の実施の形態に係る半導体スイッチの効果と同様な効果が得られるとともに、直流電源Ｅの直流電圧がバイアス電圧としてＦＥＴＱ３のゲートＧ３、ＦＥＴＱ６のゲートＧ６及びＦＥＴＱ７のゲートＧ７に常に印加されるので、ゲート電圧不足が発生しなくなり、ＦＥＴＱ３、ＦＥＴＱ６及びＦＥＴＱ７が誤動作しなくなる。
【００７１】
なお、第１、第３乃至第５、第７及び第８の実施の形態に係る半導体スイッチでは、電流を流すために抵抗Ｒ１を用いたが、抵抗Ｒ１に代えて、例えば定電流素子や定電流回路等を用いても良く、これらによれば、低い電圧から高い電圧まで安定に順方向電流を流すことができる。
【産業上の利用可能性】
【００７２】
本発明によれば、ノーマリオン型のＦＥＴを第１のノーマリオフ型ＦＥＴと第２のノーマリオフ型のＦＥＴとの間に接続することによりロスを低減し、高耐圧でしかも安価な半導体スイッチを提供することができる。
【０００１】
本発明は、半導体スイッチに関し、化合物半導体やＳｉで形成された高耐圧のノーマリオン型のＦＥＴと２つの低オン抵抗のＭＯＳ ＦＥＴを直列に接続し、交流で使用可能な高圧の半導体スイッチに関する。
【背景技術】
【０００２】
制御信号によりオン／オフして、入力された交流信号をオン／オフ制御させる交流用の半導体スイッチ（以下、交流スイッチと称する。）としては、図１、図２、図３に示すようなものがある。これらの交流スイッチは、高圧のＦＥＴを２個用いて、第１端子１１と第２端子１２との両端に印加された交流信号をオン／オフ制御させる。
【０００３】
図１に示す交流スイッチは、第１端子１１と第２端子１２との両端に、逆直列接続されたノーマリオフ型のＭＯＳ ＦＥＴＱ１１（ＦＥＴＱ１１と称する。）とノーマリオフ型のＭＯＳ ＦＥＴＱ１２（ＦＥＴＱ１２と称する。）とが接続されている。図２に示す交流スイッチも、ノーマリオフ型のＦＥＴＱ１３とノーマリオフ型のＦＥＴＱ１４とが逆直列接続され、ドレイン及びソースの接続が図１に示すものとは逆になっている。
【０００４】
図１に示す交流スイッチによれば、第１ゲート信号が正電圧でゲート端子Ｇ１ｔからＦＥＴＱ１１のゲートＧ１に印加され、第２ゲート信号が正電圧でゲート端子Ｇ２ｔからＦＥＴＱ１２のゲートＧ２に印加されると、ＦＥＴＱ１１及びＦＥＴＱ１２が共にオンする。このため、第１及び第２ゲート信号が正電圧である期間においては、第１端子１１に正電圧が印加されている時には第１端子１１から第２端子１２に電流が流れ、第２端子１２に正電圧が印加されている時には第２端子１２から第１端子１１に電流が流れる。
【０００５】
次に、第１及び第２ゲート信号が零電圧で、ＦＥＴＱ１１及びＦＥＴＱ１２のゲートに印加されると、ＦＥＴＱ１１及びＦＥＴＱ１２が共にオフする。このため、交流スイッチに電流が流れなくなる。
【０００６】
なお、図２に示す交流スイッチも、図１に示す交流スイッチと同様に動作する。
【０００７】
図３に示す交流スイッチは、第１端子１１と第２端子１２との両端に、ダイオードＤ１１とノーマリオフ型のＦＥＴＱ１５とからなる第１直列回路と、ダイオードＤ１２とノーマリオフ型のＦＥＴＱ１６とからなる第２直列回路とが並列に接続されている。ダイオードＤ１１のアノードは第１端子１１に接続され、ダイオードＤ１２のアノードは第２端子１２に接続されている。
【０００８】
図３に示す交流スイッチによれば、第１ゲート信号が正電圧でゲート端子Ｇ１ｔからＦＥＴＱ１５のゲートＧ１に印加され、第２ゲート信号が正電圧でゲート端子Ｇ２ｔからＦＥＴＱ１６のゲートＧ２に印加されると、ＦＥＴＱ１５及びＦＥＴＱ１６が共にオンする。このため、第１端子１１→ダイオードＤ１１→ＦＥＴＱ１５→第２端子１２と電流が流れる。即ち、第１及び第２ゲート信号が正電圧である期間においては、第１端子１１に正電圧が印加されている時には第１端子１１から第２端子１２に電流が流れる。また、第２端子１２に正電圧が印加されている時には、第２端子１２→ダイオードＤ１２→ＦＥＴＱ１６→第１端子１１と電流が流れる。即ち、第２端子１２から第１端子１１に電流が流れる。
【０００９】
次に、第１及び第２ゲート信号が零電圧で、ＦＥＴＱ１５及びＦＥＴＱ１６のゲートに印加されると、ＦＥＴＱ１５及びＦＥＴＱ１６が共にオフする。このため、交流スイッチに電流が流れなくなる。
【００１０】
しかし、図１、図２に示す交流スイッチではオン抵抗の高い高圧の素子が２個直列に接続されているため、交流の半導体スイッチとしてはオン抵抗がかなり大きくなり、ロスが増大する。また、図３に示す交流スイッチでは、部品が多くなりコストが高くなる。
【００１１】
一方、ＳｉＣやＧａＮ等の化合物半導体のＦＥＴは、耐圧が高くても低オン抵抗で、大電力スイッチに非常に適しているが、ノーマリオンといわれているＦＥＴ（ゲート信号が零のときドレイン電流が流れてしまうＦＥＴ）しか製造することができない。このノーマリオン型のＦＥＴでは、電源を投入した時間はゲート信号がないので、ドレイン電流が流れて破損につながり非常に使いづらい。このため、ゲート信号が零でもドレイン電流が流れないＦＥＴを開発する必要があった。
【００１２】
そこで、図４に示すように、第１端子１１と第２端子１２との両端に、高圧のＳｉＣからなるノーマリオン型のＦＥＴＱ１８と低圧低オン抵抗のノーマリオフ型のＦＥＴＱ１７とをカスケード接続した直流スイッチが用いられている（特開平５ー７５１１０号公報）。この直流スイッチは、高圧で低オン抵抗にしたもので、第１端子１１と第２端子１２との間に直流信号が印加されるようになっている。
【００１３】
図４に示す直流スイッチによれば、ＦＥＴＱ１７のゲートＧ１にしきい値以上の電圧を印加すると、ＦＥＴＱ１７がオンし、ＦＥＴＱ１８もオンする。また、ＦＥＴＱ１７のゲートＧ１にしきい値未満の電圧を印加すると、ＦＥＴＱ１７がオフし、ＦＥＴＱ１８もオフする。即ち、ＦＥＴＱ１７のゲートＧ１でオン／オフし、あたかも１個の高耐圧のＦＥＴとして動作することができる。
【００１４】
しかしながら、図４に示す直流スイッチでは交流には使用できない。このため、図５や図６のような回路を用いて交流スイッチを実現していた。
【００１５】
図５に示す交流スイッチは、図４に示す直流スイッチを図３に示す交流スイッチに適用したものであり、図５に示すＦＥＴＱ１９，Ｑ２１が図３に示すＦＥＴＱ１５に対応し、図５に示すＦＥＴＱ２０，Ｑ２２が図３に示すＦＥＴＱ１６に対応し、その動作は図３及び図４に示す動作と同様である。
【００１６】
図６に示す交流スイッチは、図４に示す直流スイッチを図１に示す交流スイッチに適用したものであり、図６に示すＦＥＴＱ２５，Ｑ２６が図１に示すＦＥＴＱ１１に対応し、図６に示すＦＥＴＱ２３，Ｑ２４が図１に示すＦＥＴＱ１２に対応し、その動作は図１及び図４に示す動作と同様である。
【発明の開示】
しかしながら、図５に示す交流スイッチでは、図３に示す交流スイッチに比べてノーマリオン型のＦＥＴが２個必要であり、また、メイン電流を流すパワーダイオードも２個余計に必要である。即ち、部品が多くコストが高く、ダイオードによるロスが大きかった。また、図６に示す交流スイッチも部品が多くコストが高かった。
【００１７】
本発明は、交流信号をオン／オフ制御することによりロスを低減し、高耐圧でしかも安価な半導体スイッチを提供することにある。
【００１８】
本発明は、上記課題を解決するためになされたものであり、本発明は、１個又は直列に接続された複数個のノーマリオン型のＦＥＴを、第１のノーマリオフ型のＦＥＴと第２のノーマリオフ型のＦＥＴとの間に接続し、前記第１及び第２のノーマリオフ型のＦＥＴ をオン／オフすることにより前記ノーマリオン型のＦＥＴをオン／オフさせる制御手段を有する半導体スイッチにおいて、前記制御手段は、前記第１のノーマリオフ型のＦＥＴのソースに一方の電極が接続された第１ダイオードと、この第１ダイオードに電流を供給する第１電流供給手段と、前記第２のノーマリオフ型のＦＥＴのソースに一方の電極が接続され他方の電極が前記第１ダイオードの他方の電極に接続された第２ダイオードと、この第２ダイオードに電流を供給する第２電流供給手段と、を有し、前記第１ダイオードの他方の電極と前記第２ダイオードの他方の電極との接続点を前記ノーマリオン型のＦＥＴのゲートに接続したことを特徴とする。
【図面の簡単な説明】
【００１９】
【図１】図１は、従来の半導体スイッチの例１の回路図である。
【図２】図２は、従来の半導体スイッチの例２の回路図である。
【図３】図３は、従来の半導体スイッチの例３の回路図である。
【図４】図４は、従来の半導体スイッチの例４の回路図である。
【図５】図５は、従来の半導体スイッチの例５の回路図である。
【図６】図６は、従来の半導体スイッチの例６の回路図である。
【図７】図７は、本発明の第１の実施の形態に係る半導体スイッチの基本回路図である。
【図８】図８は、本発明の第１の実施の形態に係る半導体スイッチの具体的な回路図である。
【図９】図９は、図８に示す半導体スイッチの第１の等価回路図である。
【図１０】図１０は、図８に示す半導体スイッチの第２の等価回路図である。
【図１１】図１１は、図８に示す半導体スイッチの第３の等価回路図である。
【図１２】図１２は、図８に示す半導体スイッチの第４の等価回路図である。
【図１３】図１３は、本発明の第２の実施の形態に係る半導体スイッチの回路図である。
【図１４】図１４は、本発明の第３の実施の形態に係る半導体スイッチの回路図である。
【図１５】図１５は、本発明の第４の実施の形態に係る半導体スイッチの回路図である。
【図１６】図１６は、本発明の第５の実施の形態に係る半導体スイッチの回路図である。
【図１７】図１７は、本発明の第６の実施の形態に係る半導体スイッチの回路図である。
【図１８】図１８は、本発明の第７の実施の形態に係る半導体スイッチの回路図である。
【図１９】図１９は、本発明の第８の実施の形態に係る半導体スイッチの回路図である。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態に係る半導体スイッチを図面を参照しながら詳細に説明する。
【００２１】
（第１の実施の形態）
第１の実施の形態に係る半導体スイッチは、２個のＳｉの低圧低オン抵抗のＭＯＳ ＦＥＴの間に、高圧の化合物半導体のＦＥＴを直列に接続し、交流信号をオン／オフ制御することによりロスを低減し、高耐圧でしかも安価な半導体スイッチとしたことを特徴とする。
【００２２】
図７は本発明の第１の実施の形態に係る半導体スイッチの基本回路図である。
【００２３】
図７に示す半導体スイッチは、ノーマリオン型のＦＥＴＱ３をノーマリオフ型ＦＥＴＱ１とノーマリオフ型のＦＥＴＱ２との間に接続してなる。ＦＥＴＱ１のソースＳは第１端子１１に接続され、ＦＥＴＱ１のドレインＤはＦＥＴＱ３の第１主電極２１に接続され、ＦＥＴＱ３の第２主電極２２はＦＥＴＱ２のドレインＤに接続されＦＥＴＱ２のソースＳは第２端子１２に接続されている。
【００２４】
ＦＥＴＱ１，Ｑ２はＳｉからなる低圧低オン抵抗のＭＯＳＦＥＴである。ＦＥＴＱ３は、オン抵抗が小さく高耐圧であり、例えばＳｉＣやＧａＮ等の化合物半導体又はＭＥＳＦＥＴからなる。このノーマリオン型のＦＥＴＱ３は、ドレインとソースとが対称に形成されているので、第1端子１１と第２端子１２との内の電位の高い端子に接続された第１主電極２１又は第２主電極２２がドレインとなり、電位の低い端子に接続された他方の主電極がソースとなる。
【００２５】
また、パルス信号等からなる第１ゲート信号は、ゲート端子Ｇ１ｔを介してＦＥＴＱ１のゲートＧ１に印加され、第２ゲート信号は、ゲート端子Ｇ２ｔを介してＦＥＴＱ２のゲートＧ２に印加され、第３ゲート信号は、ゲート端子Ｇ３ｔを介してＦＥＴＱ３のゲートＧ３（制御電極）に印加されるようになっている。
【００２６】
次に、このように構成された第１の実施の形態に係る半導体スイッチの動作を説明する。
【００２７】
まず、第１端子１１及び第２端子１２間に交流信号が入力されると、第１端子１１の電位が高く第２端子１２の電位が低い場合には、ＦＥＴＱ３の第１主電極２１がドレインとなり、第２主電極２２がソースとなる。ソースとなる第２主電極２２の電位に対してゲートＧ３を高い電位又は零電位とする第３ゲート信号がゲート端子Ｇ３ｔから入力されると、ＦＥＴＱ３がオンする。また、このとき、第１ゲート信号が正電圧でゲート端子Ｇ１ｔからＦＥＴＱ１のゲートＧ１に印加され、第２ゲート信号が正電圧でゲート端子Ｇ２ｔからＦＥＴＱ２のゲートＧ２に印加されると、ＦＥＴＱ１及びＦＥＴＱ２が共にオンする。
【００２８】
次に、第２端子１２の電位が高く第１端子１１の電位が低い場合には、ＦＥＴＱ３の第１主電極２１がソースとなり、第２主電極２２がドレインとなる。ソースとなる第１主電極２１の電位に対してゲートＧ３を高い電位又は零電位とする第３ゲート信号がゲート端子Ｇ３ｔから入力されると、ＦＥＴＱ３がオンする。
【００２９】
また、このとき、第１ゲート信号が正電圧でゲート端子Ｇ１ｔからＦＥＴＱ１のゲートＧ１に印加され、第２ゲート信号が正電圧でゲート端子Ｇ２ｔからＦＥＴＱ２のゲートＧ２に印加されると、ＦＥＴＱ１及びＦＥＴＱ２が共にオンする。
【００３０】
さらに、第１端子１１の電位が高く第２端子１２の電位が低い場合、及び第２端子１２の電位が高く第１端子１１の電位が低い場合でも、ソースとなる主電極の電位に対してゲートＧ３を低い電位とするゲート信号が入力されると、ＦＥＴＱ３はオフする。
【００３１】
このように、第１の実施の形態に係る半導体スイッチによれば、２個のＳｉの低圧低オン抵抗のＭＯＳ ＦＥＴの間に、高圧の化合物半導体のＦＥＴを直列に接続し、交流信号をオン／オフ制御することによりロスを低減し、高耐圧でしかも安価な半導体スイッチを提供することができる。
【００３２】
（半導体スイッチの具体的な回路）
図８は本発明の第１の実施の形態に係る半導体スイッチの具体的な回路図である。図７に示す半導体スイッチでは、ゲート端子Ｇ３ｔからの第３ゲート信号による電圧をＦＥＴＱ３のゲートＧ３に入力したが、図８に示す半導体スイッチでは、第１端子１１及び第２端子１２の交流信号による電圧を抵抗を介してＦＥＴＱ３のゲートＧ３に印加することで、第３ゲート信号の入力をなくしたものである。
【００３３】
ＦＥＴＱ１のソースＳにはダイオードＤ１のカソード及び第２電流供給手段としての抵抗Ｒ１の一端が接続され、ＦＥＴＱ２のソースＳにはダイオードＤ２のカソード及び第１電流供給手段としての抵抗Ｒ２の一端が接続されている。ダイオードＤ１のアノード及び抵抗Ｒ１の他端と、ダイオードＤ２のアノード及び抵抗Ｒ２の他端とは、ＦＥＴＱ３のゲートＧ３に接続されている。ダイオードＤ１，Ｄ２はＦＥＴＱ１，Ｑ２のソースの低い方の電位を選ぶダイオードである。抵抗Ｒ１，Ｒ２は、そのダイオードにバイアス電流を流す抵抗である。
【００３４】
なお、その他の構成は図７に示す構成と同一構成であるので、同一部分には同一符号を付し、その詳細な説明は省略する。
【００３５】
次に、図８に示す半導体スイッチの動作を説明する。まず、第１端子１１の電位が高く第２端子１２の電位が低い場合には、図９に示す第１の等価回路となる。このとき、ＦＥＴＱ２のゲートＧ２に入力される第２ゲート信号によりオン／オフできる。即ち、ダイオードＤ１とダイオードＤ２とで低い方の電位が選択されることにより、ダイオードＤ２がオンし、ＦＥＴＱ３のゲートＧ３は、ＦＥＴＱ２のソースＳの電位になる。このため、ＦＥＴＱ２がオンしているときには、ＦＥＴＱ３がオンになる。ＦＥＴＱ２がオフのときには、ドレイン電流が流れないので、ＦＥＴＱ３のドレイン電流も流れず、オフとなる。即ち、等価回路は図１０のようになる。このとき、ＦＥＴＱ１のゲート信号を入力していると、ＭＯＳＦＥＴによってボディダイオードＤｑ１の順方向ドロップも小さくできる。
【００３６】
また、図８において、第１端子１１の電位が低く第２端子１２の電位が高い場合には、等価回路は図１１に示すようになる。ＦＥＴＱ１のゲートＧ１に入力される第１ゲート信号によりオン／オフできる。即ち、ダイオードＤ１とダイオードＤ２とで低い方の電位が選択されることにより、ダイオードＤ１がオンし、ＦＥＴＱ３のゲートＧ３は、ＦＥＴＱ１のソースＳの電位になる。このため、ＦＥＴＱ１がオンしているときには、ＦＥＴＱ３がオンになる。ＦＥＴＱ１がオフのときには、ドレイン電流が流れないので、ＦＥＴＱ３のドレイン電流も流れず、オフとなる。即ち、等価回路は図１２のようになる。このとき、ＦＥＴＱ２のゲート信号を入力していると、ＭＯＳＦＥＴによってボディダイオードＤｑ２の順方向ドロップも小さくできる。即ち、第１端子１１、第２端子１２で交流信号をオン／オフすることができる。
【００３７】
（第２の実施の形態）
図１３は本発明の第２の実施の形態に係る半導体スイッチの回路図である。第２の実施の形態に係る半導体スイッチは、第１の実施の形態に係る半導体スイッチのダイオードＤ１，Ｄ２に代えて、ＦＥＴＱ４，Ｑ５を設けて、ノイズや漏洩電流による誤動作を防止したことを特徴とする。
【００３８】
図１３において、ＦＥＴＱ４，Ｑ５は、ノーマリオフ型のＭＯＳ ＦＥＴ等のスイッチであり、ＦＥＴＱ４のドレインＤは第１端子１１に接続され、ＦＥＴＱ５のドレインＤは第２端子１２に接続されている。ＦＥＴＱ４のソースＳとＦＥＴＱ５のソースＳとはＦＥＴＱ３のゲートＧ３に接続されている。
【００３９】
また、ＦＥＴＱ４及びＦＥＴＱ５の内、電位の低い端子に接続されたＦＥＴのゲートに正電圧のゲート信号を入力することでオンし、電位の高い端子に接続されたＦＥＴのゲートに負電圧のゲート信号を入力することでオフするようになっている。ここでは、ＦＥＴＱ４及びＦＥＴＱ５の内、ＦＥＴＱ１，Ｑ２の内のソース電位の低い方のＦＥＴに接続されたＦＥＴをオンし、ＦＥＴＱ１，Ｑ２の内のソース電位の高い方のＦＥＴに接続されたＦＥＴをオフする。
【００４０】
次に、このように構成された第２の実施の形態に係る半導体スイッチの動作を説明する。
【００４１】
まず、第１端子１１の電位が高く第２端子１２の電位が低い場合には、ＦＥＴＱ２のゲートＧ２に入力される第２ゲート信号によりオン／オフできる。即ち、ＦＥＴＱ５のゲートに正電圧のゲート信号を入力することでオンする。このため、ＦＥＴＱ３のゲートＧ３は、ＦＥＴＱ２のソースＳの電位になる。このため、ＦＥＴＱ２がオンしているときには、ＦＥＴＱ３がオンになる。ＦＥＴＱ２がオフのときには、ドレイン電流が流れないので、ＦＥＴＱ３のドレイン電流も流れず、オフとなる。
【００４２】
また、第１端子１１の電位が低く第２端子１２の電位が高い場合には、ＦＥＴＱ１のゲートＧ１に入力される第１ゲート信号によりオン／オフできる。即ち、ＦＥＴＱ４のゲートに正電圧のゲート信号を入力することでオンする。ＦＥＴＱ３のゲートＧ３は、ＦＥＴＱ１のソースＳの電位になる。このため、ＦＥＴＱ１がオンしているときには、ＦＥＴＱ３がオンになる。ＦＥＴＱ１がオフのときには、ドレイン電流が流れないので、ＦＥＴＱ３のドレイン電流も流れず、オフとなる。即ち、第１端子１１、第２端子１２で交流信号をオン／オフすることができる。
【００４３】
このように第２の実施の形態に係る半導体スイッチによれば、第１の実施の形態に係る半導体スイッチの効果と同様な効果が得られるとともに、ＦＥＴＱ４，Ｑ５を安定にオンできるので、ノイズや漏洩電流による誤動作を防止できる。
【００４４】
（第３の実施の形態）
図１４は本発明の第３の実施の形態に係る半導体スイッチの回路図である。ノーマリオン型のＦＥＴは、ゲート電圧が零電圧で完全にオンしないで中途半端で電流が流れる現象が発生することがある。第３の実施の形態に係る半導体スイッチは、電位の高い端子からダイオード及び抵抗を介して電流をＦＥＴＱ３のゲートＧ３に流し、ゲート電圧を正電圧にしてＦＥＴＱ３を確実にオンさせるようにしたことを特徴とする。
【００４５】
なお、図１４において、図７に示す部分と同一部分には同一符号を付し、同一部分の説明は省略する。
【００４６】
第１端子１１にはダイオードＤ１のアノードが接続され、ダイオードＤ１のカソードは抵抗Ｒ１を介してダイオードＤ３のアノードとダイオードＤ４のアノードとＦＥＴＱ３のゲートＧ３とに接続されている。ダイオードＤ３のカソードはＦＥＴＱ１のゲートＧ１に接続され、ダイオードＤ４のカソードはＦＥＴＱ２のゲートＧ２に接続されている。第２端子１２にはダイオードＤ２のアノードが接続され、ダイオードＤ２のカソードは抵抗Ｒ１の一端及びダイオードＤ１のカソードに接続されている。
【００４７】
次に、このように構成された第３の実施の形態に係る半導体スイッチの動作を説明する。ここでは、ダイオードＤ１〜Ｄ４によるＦＥＴＱ３のゲートＧ３への印加の動作のみを説明する。
【００４８】
まず、第１端子１１の電位が高く第２端子１２の電位が低い場合には、ＦＥＴＱ３の第１主電極２１がドレインとなり、第２主電極２２がソースとなる。このとき、第１端子１１→ダイオードＤ１→抵抗Ｒ１→ＦＥＴＱ３のゲートＧ３と電流が流れる。これにより、ＦＥＴＱ３のゲート電圧が確保できるので、ＦＥＴＱ３を確実にオンすることができる。なお、ダイオードＤ２はオフである。
【００４９】
次に、第２端子１２の電位が高く第１端子１１の電位が低い場合には、ＦＥＴＱ３の第１主電極２１がソースとなり、第２主電極２２がドレインとなる。このとき、第２端子１２→ダイオードＤ２→抵抗Ｒ１→ＦＥＴＱ３のゲートＧ３と電流が流れる。これにより、ＦＥＴＱ３のゲート電圧が確保できるので、ＦＥＴＱ３を確実にオンすることができる。なお、ダイオードＤ１はオフである。
【００５０】
このように、第３の実施の形態に係る半導体スイッチによれば、第１の実施の形態に係る半導体スイッチの効果と同様な効果が得られるとともに、電位の高い端子からダイオード及び抵抗を介して電流をＦＥＴＱ３のゲートＧ３に流し、ゲート電圧を正電圧にしてＦＥＴＱ３を確実にオンさせることができる。これにより、ノイズや漏洩電流による誤動作を防止できる。
【００５１】
（第４の実施の形態）
図１５は本発明の第４の実施の形態に係る半導体スイッチの回路図である。第４の実施の形態に係る半導体スイッチは、図８に示す構成に、さらに、抵抗Ｒ１と抵抗Ｒ２との接続点とＦＥＴＱ３のゲートＧ３との間に直流電源Ｅを設けたことを特徴とする。直流電源Ｅの正極はＦＥＴＱ３のゲートＧ３に接続され、直流電源Ｅの負極は抵抗Ｒ１と抵抗Ｒ２との接続点に接続されている。
【００５２】
なお、図１５において、図７に示す部分と同一部分には同一符号を付し、同一部分の説明は省略する。
【００５３】
このように構成された第４の実施の形態に係る半導体スイッチによれば、直流電源Ｅの直流電圧がバイアス電圧としてＦＥＴＱ３のゲートＧ３に常に印加されるので、ゲート電圧不足が発生しなくなり、ＦＥＴＱ３が誤動作しなくなる。
【００５４】
（第５の実施の形態）
図８に示す半導体スイッチでは、ＦＥＴＱ２，Ｑ３が耐圧２０Ｖでオン抵抗が１ｍΩのＳｉのＦＥＴであり、ＦＥＴＱ３は耐圧１０００Ｖの化合物半導体のノーマリオン型のＦＥＴである。ＦＥＴＱ３はゲート電圧が−２０Ｖでオフするとすれば、ＦＥＴＱ２の耐圧は２０Ｖであり、２０Ｖの耐圧があれば動作できる。
【００５５】
しかし、ＦＥＴＱ３がもっと耐圧が高い化合物半導体、例えば４０００Ｖの耐圧のＦＥＴであると、このＦＥＴをオフするには、ゲートに−５０Ｖ程度の電圧を印加しなければならない。このため、図８に示す半導体スイッチでオン／オフするには、ＦＥＴＱ１，Ｑ２の耐圧が５０Ｖ必要である。
【００５６】
ところが、５０ＶのＳｉのＦＥＴでは、２０Ｖの耐圧のＦＥＴと比べてオン抵抗が５〜１０倍程度大きくなってしまうため、全体のオン抵抗が大きくなってしまう。
【００５７】
そこで、第５の実施の形態に係る半導体スイッチでは、図１６に示すように、図８に示す半導体スイッチに対して、さらに、ＦＥＴＱ１とＦＥＴＱ３との間に中圧のノーマリオン型のＦＥＴＱ６を設け、ＦＥＴＱ３とＦＥＴＱ２との間に中圧のノーマリオン型のＦＥＴＱ７を設けたものである。
【００５８】
ＦＥＴＱ２とＦＥＴＱ７との組、及びＦＥＴＱ１とＦＥＴＱ６との組で、図１６に示すような構成にして、耐圧５０Ｖ以上のＦＥＴと同等の等価回路にすると、ＦＥＴＱ３をオン／オフできる。即ち、ＦＥＴＱ６とＦＥＴＱ７は、ゲート信号が−２０Ｖ以下でオン／オフできるノーマリオン型のＦＥＴであり、ＦＥＴＱ１及びＦＥＴＱ２のドレインＤの耐圧は、２０Ｖで良い。また、ＦＥＴＱ３は、ゲート信号が−５０Ｖ以下でオン／オフできるノーマリオン型のＦＥＴであり、ＦＥＴＱ６とＦＥＴＱ７のドレインＤの耐圧は、５０Ｖで良い。従って、全体を耐圧４０００Ｖという高圧の半導体スイッチを構成することができる。
【００５９】
以下、図１６に示す半導体スイッチの構成及び動作の詳細を説明する。ＦＥＴＱ６の第１主電極２３はＦＥＴＱ１のドレインＤに接続され、ＦＥＴＱ６の第２主電極２４はＦＥＴＱ３の第１主電極２１に接続されている。ＦＥＴＱ７の第１主電極２５はＦＥＴＱ３の第２主電極２２に接続され、ＦＥＴＱ７の第２主電極２６はＦＥＴＱ２のドレインＤに接続されている。ＦＥＴＱ３のゲートＧ３にはＦＥＴＱ６のゲートＧ６とＦＥＴＱ７のゲートＧ７とが共通に接続されている。
【００６０】
次に、このように構成された第５の実施の形態に係る半導体スイッチの動作を説明する。
【００６１】
まず、第１端子１１の電位が高く第２端子１２の電位が低い場合には、ＦＥＴＱ２のゲートＧ２に入力される第２ゲート信号によりオン／オフできる。即ち、ダイオードＤ２がオンし、ＦＥＴＱ３のゲートＧ３、ＦＥＴＱ６のゲートＧ６及びＦＥＴＱ７のゲートＧ７は、ＦＥＴＱ２のソースＳの電位になる。このため、ＦＥＴＱ２がオンしているときには、ＦＥＴＱ３、ＦＥＴＱ６及びＦＥＴＱ７がオンになる。ＦＥＴＱ２がオフのときには、ドレイン電流が流れないので、ＦＥＴＱ３、ＦＥＴＱ６及びＦＥＴＱ７のドレイン電流も流れず、オフとなる。
【００６２】
また、第１端子１１の電位が低く第２端子１２の電位が高い場合には、ＦＥＴＱ１のゲートＧ１に入力される第１ゲート信号によりオン／オフできる。即ち、ダイオードＤ１がオンし、ＦＥＴＱ３のゲートＧ３、ＦＥＴＱ６のゲートＧ６及びＦＥＴＱ７のゲートＧ７は、ＦＥＴＱ１のソースＳの電位になる。このため、ＦＥＴＱ１がオンしているときには、ＦＥＴＱ３、ＦＥＴＱ６及びＦＥＴＱ７がオンになる。ＦＥＴＱ１がオフのときには、ドレイン電流が流れないので、ＦＥＴＱ３、ＦＥＴＱ６及びＦＥＴＱ７のドレイン電流も流れず、オフとなる。即ち、第１端子１１、第２端子１２で交流信号をオン／オフすることができる。
【００６３】
このように第５の実施の形態に係る半導体スイッチによれば、第２の実施の形態に係る半導体スイッチの効果と同様な効果が得られるとともに、３個のノーマリオン型のＦＥＴと２個のノーマリオフ型のＳｉの低圧低オン抵抗のＭＯＳ ＦＥＴで構成された高圧の半導体スイッチを提供することができる。
【００６４】
（第６の実施の形態）
図１７は本発明の第６の実施の形態に係る半導体スイッチの回路図である。図１７に示す半導体スイッチは、図１３に示す半導体スイッチに対して、さらに、ＦＥＴＱ１とＦＥＴＱ３との間に中圧のノーマリオン型のＦＥＴＱ６を設け、ＦＥＴＱ３とＦＥＴＱ２との間に中圧のノーマリオン型のＦＥＴＱ７を設けたものである。ＦＥＴＱ４のソースＳとＦＥＴＱ５のソースＳとはＦＥＴＱ３のゲートＧ３、ＦＥＴＱ６のゲートＧ６及びＦＥＴＱ７のゲートＧ７に接続されている。
【００６５】
このように構成された第６の実施の形態に係る半導体スイッチによれば、図１３に示す半導体スイッチの動作と略同様に動作する。但し、ＦＥＴＱ３のゲートＧ３、ＦＥＴＱ６のゲートＧ６及びＦＥＴＱ７のゲートＧ７が電位の低い端子に接続されたＦＥＴのソースＳの電位と同じになることで、ＦＥＴＱ３、ＦＥＴＱ６及びＦＥＴＱ７がオンになる点が異なる。
【００６６】
このように第６の実施の形態に係る半導体スイッチによれば、第５の実施の形態に係る半導体スイッチの効果と同様な効果が得られるとともに、ＦＥＴＱ４，Ｑ５を安定にオンできるので、ノイズや漏洩電流による誤動作を防止できる。
【００６７】
（第７の実施の形態）
図１８は本発明の第７の実施の形態に係る半導体スイッチの回路図である。図１８に示す半導体スイッチは、図１４に示す半導体スイッチに対して、さらに、ＦＥＴＱ１とＦＥＴＱ３との間に中圧のノーマリオン型のＦＥＴＱ６を設け、ＦＥＴＱ３とＦＥＴＱ２との間に中圧のノーマリオン型のＦＥＴＱ７を設けたものである。ＦＥＴＱ３のゲートＧ３には、ＦＥＴＱ６のゲートＧ６及びＦＥＴＱ７のゲートＧ７が接続されている。
【００６８】
このように、第７の実施の形態に係る半導体スイッチによれば、第５の実施の形態に係る半導体スイッチの効果と同様な効果が得られるとともに、電位の高い端子からダイオード及び抵抗を介して電流をＦＥＴＱ３のゲートＧ３、ＦＥＴＱ６のゲートＧ６及びＦＥＴＱ７のゲートＧ７に流し、ゲート電圧を正電圧にしてＦＥＴＱ３、ＦＥＴＱ６及びＦＥＴＱ７を確実にオンさせることができる。これにより、ノイズや漏洩電流による誤動作を防止できる。
【００６９】
（第８の実施の形態）
図１９は本発明の第８の実施の形態に係る半導体スイッチの回路図である。図１９に示す半導体スイッチは、図１５に示す半導体スイッチに対して、さらに、ＦＥＴＱ１とＦＥＴＱ３との間に中圧のノーマリオン型のＦＥＴＱ６を設け、ＦＥＴＱ３とＦＥＴＱ２との間に中圧のノーマリオン型のＦＥＴＱ７を設けたものである。ＦＥＴＱ３のゲートＧ３には、ＦＥＴＱ６のゲートＧ６及びＦＥＴＱ７のゲートＧ７が接続されている。
【００７０】
このように、第８の実施の形態に係る半導体スイッチによれば、第５の実施の形態に係る半導体スイッチの効果と同様な効果が得られるとともに、直流電源Ｅの直流電圧がバイアス電圧としてＦＥＴＱ３のゲートＧ３、ＦＥＴＱ６のゲートＧ６及びＦＥＴＱ７のゲートＧ７に常に印加されるので、ゲート電圧不足が発生しなくなり、ＦＥＴＱ３、ＦＥＴＱ６及びＦＥＴＱ７が誤動作しなくなる。
【００７１】
なお、第１、第３乃至第５、第７及び第８の実施の形態に係る半導体スイッチでは、電流を流すために抵抗Ｒ１を用いたが、抵抗Ｒ１に代えて、例えば定電流素子や定電流回路等を用いても良く、これらによれば、低い電圧から高い電圧まで安定に順方向電流を流すことができる。
【産業上の利用可能性】
【００７２】
本発明によれば、ノーマリオン型のＦＥＴを第１のノーマリオフ型ＦＥＴと第２のノーマリオフ型のＦＥＴとの間に接続することによりロスを低減し、高耐圧でしかも安価な半導体スイッチを提供することができる。
Claims (7)
- １個又は直列に接続された複数個のノーマリオン型のＦＥＴを、第１のノーマリオフ型のＦＥＴと第２のノーマリオフ型のＦＥＴとの間に接続し、
前記第１及び第２のノーマリオフ型のＦＥＴをオン／オフすることにより前記ノーマリオン型のＦＥＴをオン／オフさせる制御手段を有する半導体スイッチにおいて、
前記制御手段は、
前記第１のノーマリオフ型のＦＥＴのソースに一方の電極が接続された第１ダイオードと、
この第１ダイオードに電流を供給する第１電流供給手段と、
前記第２のノーマリオフ型のＦＥＴのソースに一方の電極が接続され他方の電極が前記第１ダイオードの他方の電極に接続された第２ダイオードと、
この第２ダイオードに電流を供給する第２電流供給手段と、
を有し、前記第１ダイオードの他方の電極と前記第２ダイオードの他方の電極との接続点を前記ノーマリオン型のＦＥＴのゲートに接続したことを特徴とする半導体スイッチ。 - １個又は直列に接続された複数個のノーマリオン型のＦＥＴを、第１のノーマリオフ型のＦＥＴと第２のノーマリオフ型のＦＥＴとの間に接続し、
前記第１及び第２のノーマリオフ型のＦＥＴをオン／オフすることにより前記ノーマリオン型のＦＥＴをオン／オフさせる制御手段を有する半導体スイッチにおいて、
前記制御手段は、
前記第１のノーマリオフ型のＦＥＴのソースに一方の電極が接続された第１ダイオードと、
前記第２のノーマリオフ型のＦＥＴのソースに一方の電極が接続され他方の電極が前記第１ダイオードの他方の電極に接続された第２ダイオードと、
前記第１ダイオードの他方の電極と前記第２ダイオードの他方の電極との接続点と前記ノーマリオン型のＦＥＴのゲートとの間に接続された抵抗と、
前記ノーマリオン型のＦＥＴのゲートと前記第１のノーマリオフ型のＦＥＴのゲートとの間に接続された第３ダイオードと、
前記ノーマリオン型のＦＥＴのゲートと前記第２のノーマリオフ型のＦＥＴのゲートとの間に接続された第４ダイオードと、
を有することを特徴とする半導体スイッチ。 - １個又は直列に接続された複数個のノーマリオン型のＦＥＴを、第１のノーマリオフ型のＦＥＴと第２のノーマリオフ型のＦＥＴとの間に接続し、
前記第１及び第２のノーマリオフ型のＦＥＴをオン／オフすることにより前記ノーマリオン型のＦＥＴをオン／オフさせる制御手段を有する半導体スイッチにおいて、
前記制御手段は、
前記第１のノーマリオフ型のＦＥＴのソースに第１電極が接続された第１スイッチと、
前記第２のノーマリオフ型のＦＥＴのソースに第３電極が接続され第４電極が前記第１スイッチの第２電極に接続された第２スイッチと、を有し、
前記第１スイッチの第２電極と前記第２スイッチの第４電極との接続点を前記ノーマリオン型のＦＥＴのゲートに接続し、
前記第１スイッチ及び第２スイッチの内、前記第１及び第２のノーマリオフ型のＦＥＴの内のソース電位の低い方のＦＥＴに接続されたスイッチをオンし、前記ソース電位の高い方のＦＥＴに接続されたスイッチをオフすることを特徴とする半導体スイッチ。 - 前記ノーマリオン型のＦＥＴのゲートに直流電圧を印加する直流電源
を更に有することを特徴とする請求項１記載の半導体スイッチ。 - 前記ノーマリオン型のＦＥＴは、化合物半導体からなり、前記第１及び第２のノーマリオフ型のＦＥＴは、Ｓｉ半導体からなることを特徴とする請求項１乃至請求項４のいずれか１項記載の半導体スイッチ。
- 前記ノーマリオン型のＦＥＴは、ＭＥＳＦＥＴからなることを特徴とする請求項１乃至請求項４のいずれか１項記載の半導体スイッチ。
- 前記ノーマリオン型のＦＥＴは、高圧の半導体スイッチからなり、前記第１及び第２のノーマリオフ型のＦＥＴは、低圧低オン抵抗のＦＥＴからなることを特徴とする請求項１乃至請求項４のいずれか１項記載の半導体スイッチ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003187106 | 2003-06-30 | ||
| JP2003187106 | 2003-06-30 | ||
| PCT/JP2004/007756 WO2005002054A1 (ja) | 2003-06-30 | 2004-05-28 | 半導体スイッチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2005002054A1 JPWO2005002054A1 (ja) | 2006-08-10 |
| JP3849712B2 true JP3849712B2 (ja) | 2006-11-22 |
Family
ID=33549714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005510969A Expired - Fee Related JP3849712B2 (ja) | 2003-06-30 | 2004-05-28 | 半導体スイッチ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7245175B2 (ja) |
| JP (1) | JP3849712B2 (ja) |
| CN (1) | CN100359805C (ja) |
| WO (1) | WO2005002054A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023120073A1 (ja) * | 2021-12-24 | 2023-06-29 | 株式会社村田製作所 | 高周波回路および通信装置 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7498862B2 (en) * | 2005-05-31 | 2009-03-03 | Texas Instruments Incorporated | Switch for handling terminal voltages exceeding control voltage |
| JP2007135081A (ja) * | 2005-11-11 | 2007-05-31 | Matsushita Electric Works Ltd | 半導体リレー装置 |
| JP4965116B2 (ja) | 2005-12-07 | 2012-07-04 | スミダコーポレーション株式会社 | 可撓性コイル |
| CN1996200B (zh) * | 2006-01-05 | 2010-12-08 | 鸿富锦精密工业（深圳）有限公司 | 笔记本电脑防盗报警系统 |
| US7875907B2 (en) * | 2007-09-12 | 2011-01-25 | Transphorm Inc. | III-nitride bidirectional switches |
| JP5130906B2 (ja) * | 2007-12-26 | 2013-01-30 | サンケン電気株式会社 | スイッチ装置 |
| JP5407349B2 (ja) * | 2009-01-15 | 2014-02-05 | ダイキン工業株式会社 | スイッチ回路 |
| DE102009046258B3 (de) * | 2009-10-30 | 2011-07-07 | Infineon Technologies AG, 85579 | Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls |
| EP2544346A4 (en) * | 2010-03-02 | 2013-12-04 | Honda Motor Co Ltd | LAST DRIVE DEVICE |
| JP5290354B2 (ja) * | 2011-05-06 | 2013-09-18 | シャープ株式会社 | 半導体装置および電子機器 |
| JP5979998B2 (ja) * | 2012-06-18 | 2016-08-31 | ルネサスエレクトロニクス株式会社 | 半導体装置及びそれを用いたシステム |
| US20160142050A1 (en) * | 2013-08-01 | 2016-05-19 | Sharp Kabushiki Kaisha | Multiple-unit semiconductor device and method for controlling the same |
| WO2015046025A1 (en) * | 2013-09-26 | 2015-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Switch circuit, semiconductor device, and system |
| JP6374225B2 (ja) * | 2014-06-02 | 2018-08-15 | ルネサスエレクトロニクス株式会社 | 半導体装置および電子装置 |
| US9479159B2 (en) | 2014-08-29 | 2016-10-25 | Infineon Technologies Austria Ag | System and method for a switch having a normally-on transistor and a normally-off transistor |
| US9559683B2 (en) | 2014-08-29 | 2017-01-31 | Infineon Technologies Austria Ag | System and method for a switch having a normally-on transistor and a normally-off transistor |
| US9467061B2 (en) | 2014-08-29 | 2016-10-11 | Infineon Technologies Austria Ag | System and method for driving a transistor |
| JP6266483B2 (ja) * | 2014-09-19 | 2018-01-24 | 株式会社東芝 | 半導体装置 |
| CN105958803A (zh) * | 2016-05-23 | 2016-09-21 | 南京航空航天大学 | 常通型/常断型SiC JFET组合型桥臂功率电路及其控制方法 |
| US10218350B2 (en) | 2016-07-20 | 2019-02-26 | Semiconductor Components Industries, Llc | Circuit with transistors having coupled gates |
| US9947654B2 (en) | 2016-09-08 | 2018-04-17 | Semiconductor Components Industries, Llc | Electronic device including a transistor and a field electrode |
| TWI606693B (zh) * | 2017-01-25 | 2017-11-21 | 奕力科技股份有限公司 | 高壓電源裝置 |
| US11862630B2 (en) | 2018-04-23 | 2024-01-02 | Infineon Technologies Austria Ag | Semiconductor device having a bidirectional switch and discharge circuit |
| US10770455B2 (en) * | 2018-09-25 | 2020-09-08 | Semiconductor Components Industries, Llc | Electronic device including a transistor and a variable capacitor |
| US20220385196A1 (en) * | 2020-01-27 | 2022-12-01 | Panasonic Intellectual Property Management Co., Ltd. | Substrate electric potential stabilization circuit and bidirectional switch system |
| WO2024013222A2 (en) * | 2022-07-13 | 2024-01-18 | Infineon Technologies Austria Ag | Cascode device with one or more normally-on gates |
| US20240120918A1 (en) * | 2022-10-06 | 2024-04-11 | Infineon Technologies Austria Ag | Bidirectional power switch |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3521087A (en) | 1969-05-16 | 1970-07-21 | Spacelabs Inc | Current limiting circuit |
| JPS6040134U (ja) | 1983-08-24 | 1985-03-20 | 日本電気株式会社 | オン・オフ制御回路 |
| JPH0575110A (ja) * | 1991-09-13 | 1993-03-26 | Fuji Electric Co Ltd | 半導体装置 |
| JPH08321759A (ja) | 1995-05-26 | 1996-12-03 | Tokin Corp | 高周波大電力デバイス |
| US5748025A (en) * | 1996-03-29 | 1998-05-05 | Intel Corporation | Method and apparatus for providing high voltage with a low voltage CMOS integrated circuit |
| JP3529238B2 (ja) | 1997-03-18 | 2004-05-24 | 株式会社エヌ・ティ・ティ・データ | 半導体スイッチ |
| US6580306B2 (en) * | 2001-03-09 | 2003-06-17 | United Memories, Inc. | Switching circuit utilizing a high voltage transistor protection technique for integrated circuit devices incorporating dual supply voltage sources |
-
2004
- 2004-05-28 WO PCT/JP2004/007756 patent/WO2005002054A1/ja active Application Filing
- 2004-05-28 US US10/522,264 patent/US7245175B2/en active Active
- 2004-05-28 CN CNB2004800008671A patent/CN100359805C/zh not_active Expired - Fee Related
- 2004-05-28 JP JP2005510969A patent/JP3849712B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023120073A1 (ja) * | 2021-12-24 | 2023-06-29 | 株式会社村田製作所 | 高周波回路および通信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7245175B2 (en) | 2007-07-17 |
| CN100359805C (zh) | 2008-01-02 |
| WO2005002054A1 (ja) | 2005-01-06 |
| US20050225373A1 (en) | 2005-10-13 |
| CN1701510A (zh) | 2005-11-23 |
| JPWO2005002054A1 (ja) | 2006-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3849712B2 (ja) | 半導体スイッチ | |
| US6107844A (en) | Methods and apparatus for reducing MOSFET body diode conduction in a half-bridge configuration | |
| US6633195B2 (en) | Hybrid power MOSFET | |
| JP4618164B2 (ja) | スイッチ回路 | |
| EP2071726B1 (en) | Load driving device | |
| JP2002512498A (ja) | 極性誤り保護回路 | |
| JP5129701B2 (ja) | 過電流検出回路 | |
| JP2009207077A (ja) | 半導体集積回路装置 | |
| JP4123274B2 (ja) | 交流スイッチ | |
| JP2000164730A (ja) | Ｍｏｓ型半導体集積回路 | |
| EP2264900B1 (en) | Low-current inverter circuit | |
| US11196421B2 (en) | Logic circuit and circuit chip | |
| EP1001537B1 (en) | Control circuit | |
| US20060245122A1 (en) | Electrical load switch | |
| JP2007295209A (ja) | アナログスイッチ回路 | |
| KR100358254B1 (ko) | 반도체칩상에서비교적높은전압을스위칭하기위한회로장치및상기회로장치를동작시키기위한방법 | |
| EP2264899B1 (en) | Low-current logic-gate circuit | |
| JP7425623B2 (ja) | 高周波スイッチ回路 | |
| JP2008060494A (ja) | 半導体集積回路 | |
| JP2003338740A (ja) | 高耐圧スイッチング回路 | |
| JP2005269195A (ja) | 負荷駆動回路装置 | |
| JPS62100164A (ja) | 複合半導体装置 | |
| JPH0758618A (ja) | デプレション型ｍｏｓｆｅｔを用いた半導体リレー | |
| JPS6355970A (ja) | 入力保護回路 | |
| JPS63276322A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060620 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060808 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060821 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3849712 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |