JP3542703B2 - 過電流保護回路 - Google Patents
過電流保護回路 Download PDFInfo
- Publication number
- JP3542703B2 JP3542703B2 JP25776297A JP25776297A JP3542703B2 JP 3542703 B2 JP3542703 B2 JP 3542703B2 JP 25776297 A JP25776297 A JP 25776297A JP 25776297 A JP25776297 A JP 25776297A JP 3542703 B2 JP3542703 B2 JP 3542703B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- type dmos
- resistor
- dmos
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Protection Of Static Devices (AREA)
- Electronic Switches (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、過電流が流れた時、過電流を遮断して、負荷回路を保護する過電流保護回路に関する。
【０００２】
【発明が解決しようとする課題】
過電流保護回路には、保護される負荷回路が許容する程度の大きさの短時間の過電流は、流すことが出来る遅延特性が必要である。そして、その遅延特性は、コンデンサーと抵抗を直列に接続して、その時定数によって、調整している。
【０００３】
しかし、短絡電流のような非常に大きい過電流が流れた時には、過電流保護回路は、遅延特性ではなく、瞬時に過電流を遮断しなければならない。
【０００４】
本発明は、保護される負荷回路に合わせた遅延特性をもち、短絡電流のような非常に大きい過電流に対しては、瞬時に遮断することが出来る超速断特性をもつ過電流保護回路を提供することを目的としている。
【０００５】
【課題を解決するための手段】
過電流保護回路は、Ｎ型ディプレッション形ＭＯＳ（以下、Ｎ型ＤＭＯＳと略す）とＰ型ディプレッション形ＭＯＳ（以下、Ｐ型ＤＭＯＳと略す）を組み合わせ、Ｎ型ＤＭＯＳのゲートに、コンデンサーと抵抗を直列に接続して遅延特性を調整しているが、上記目的を達成するために、本発明の過電流保護回路は、Ｎ型ＤＭＯＳのゲートに小さい抵抗値の抵抗とコンデンサーと大きい抵抗値の抵抗を直列に接続し、小さい抵抗値の抵抗とコンデンサーの接続箇所に、ツェナーダイオードのカソードを接続することによって、非常に大きい過電流が流れた時は、コンデンサーの基準電位になるところの小さい抵抗値の抵抗とコンデンサーの接続箇所の電位を、瞬時に下げ、そして、Ｎ型ＤＭＯＳのゲート電圧も同時に下げて、遮断するものである。
【０００６】
【実施例】
実施例について、図１により説明する。
本発明の過電流保護回路は、Ｎ型ＤＭＯＳ１のソースとＰ型ＤＭＯＳ２のソースを接続し、Ｎ型ＤＭＯＳ１のゲートは、コンデンサー４に接続し、コンデンサー４のＮ型ＤＭＯＳ１のゲートに接続していない方の端を小さい抵抗値の抵抗３に接続し、抵抗３のコンデンサー４に接続していない方の端をＮ型ＤＭＯＳ１のドレインに接続し、同時に、Ｎ型ＤＭＯＳ１のゲートは、大きい抵抗値の抵抗５に接続し、抵抗５のＮ型ＤＭＯＳ１のゲートに接続していない方の端をＰ型ＤＭＯＳ２のドレインに接続し、Ｐ型ＤＭＯＳ２のゲートは、抵抗６に接続し、抵抗６のＰ型ＤＭＯＳ２に接続していない方の端をＮ型ＤＭＯＳ１のドレインに接続し、ツェナーダイオード７のアノードは、Ｐ型ＤＭＯＳ２のドレインに接続し、ツェナーダイオード７のカソードは、小さい抵抗値の抵抗３とコンデンサー４の接続箇所に接続し、Ｎ型ＤＭＯＳ１のドレインをプラスの端子Ａとし、Ｐ型ＤＭＯＳ２のドレインをマイナスの端子Ｂとするものである。
【０００７】
各部のはたらきを、以下に説明する。
この接続により、端子Ａにプラス、端子Ｂにマイナスの電圧ＶABがかかる時、Ｐ型ＤＭＯＳ２における電位差は、Ｎ型ＤＭＯＳ１のゲート電圧になり、Ｎ型ＤＭＯＳ１における電位差は、Ｐ型ＤＭＯＳ２のゲート電圧になる。
このために、電圧ＶABが徐々に大きくなると、Ｎ型ＤＭＯＳ１とＰ型ＤＭＯＳ２を流れる電流ＩABは、徐々に大きくなる。しかし、Ｎ型ＤＭＯＳ１における電位差が大きくなると、Ｐ型ＤＭＯＳ２のゲート電圧が大きくなり、同様に、Ｐ型ＤＭＯＳ２における電位差が大きくなると、Ｎ型ＤＭＯＳ１のゲート電圧が大きくなる。そのために、電圧ＶABが大きくなり、電流ＩABが大きくなると、Ｎ型ＤＭＯＳ１とＰ型ＤＭＯＳ２における電位差が大きくなり、そして、Ｎ型ＤＭＯＳ１とＰ型ＤＭＯＳ２のゲート電圧も大きくなる。
【０００８】
電圧ＶABがもっと大きくなっていくと、電流ＩABはさらに大きくなるが、Ｎ型ＤＭＯＳ１とＰ型ＤＭＯＳ２における電位差がもっと大きくなり、Ｎ型ＤＭＯＳ１とＰ型ＤＭＯＳ２のゲート電圧がもっと大きくなるために、電流ＩABが、回路設計上あらかじめ保護動作点とされる値に達すると、Ｎ型ＤＭＯＳ１とＰ型ＤＭＯＳ２は電流ＩABが大きくなるのを抑えるようになり、そして、次に、電流ＩABを減らすようになる。その後、Ｎ型ＤＭＯＳ１とＰ型ＤＭＯＳ２はピンチオフ状態に達して、電流ＩAB（過電流）を遮断する。
【０００９】
このように、電流ＩABはある程度の大きさまでは流れるが、それ以上大きな電流が流れると、Ｎ型ＤＭＯＳ１とＰ型ＤＭＯＳ２は、電流ＩAB（過電流）を遮断し、過電流保護のはたらきをする。
この過電流保護回路の遮断の静特性を表すＩ−Ｖ特性を、図３に示す。
【００１０】
この過電流保護回路の遮断の動特性を説明する。
今、抵抗３，５の抵抗値の比が、１：１０、あるいは、それ以上とすると、過電流保護回路に、保護される負荷回路が許容する程度の大きさの短時間の過電流が流れる時、端子ＡＢ間にかかる電圧ＶABと、コンデンサー４と抵抗５の時定数によって、遮断時間は決まり、遅延特性を調整することが出来る。
【００１１】
次に、短絡電流のような非常に大きな過電流が流れる時の遮断について説明する。
先ず、過電流保護回路におけるツェナーダイオードの従来の接続方法について、図２により説明する。
ツェナーダイオード８のアノードは、Ｐ型ＤＭＯＳ２のドレインに接続し、ツェナーダイオード８のカソードは、Ｎ型ＤＭＯＳ１のゲートに接続する。そして、この場合、コンデンサーのＮ型ＤＭＯＳ１のゲートに接続していない方の端は、直接Ｎ型ＤＭＯＳ１のドレインに接続する。抵抗３は接続しない。過電流保護回路の他の部分については、図１の過電流保護回路と同じである。
非常に大きな過電流が流れ、端子ＡＢ間に、ツェナーダイオード７のツェナー電圧以上の大きな電圧がかかと、ツェナーダイオード７は導通して、Ｎ型ＤＭＯＳ１のゲート電圧を急速に下げようとするが、Ｎ型ＤＭＯＳ１のドレインとゲート間にコンデンサー４が接続されているために、コンデンサー４が充電される時間分だけ遅れて、Ｎ型ＤＭＯＳ１のゲート電圧は下がり、Ｎ型ＤＭＯＳ１は遮断し、そして、その時間分だけ遅れて、過電流保護回路は過電流を遮断する。
【００１２】
過電流保護回路におけるツェナーダイオードの本発明の接続方法について、図１により説明する。
ツェナーダイオード７のアノードは、Ｐ型ＤＭＯＳ２のドレインに接続し、ツェナーダイオード７のカソードは、小さい抵抗値の抵抗３とコンデンサー４の接続箇所に接続する。
非常に大きな過電流が流れ、端子ＡＢ間に、ツェナーダイオード７のツェナー電圧以上の大きな電圧がかかと、ツェナーダイオード７は導通して、ツェナー電流は、Ｎ型ＤＭＯＳ１のドレインから、抵抗３、ツェナーダイオード７を通ってＰ型ＤＭＯＳ２のドレインに流れる。ツェナー電流が、抵抗３を流れることにより、抵抗３に電圧降下が発生するが、その電圧降下によって、コンデンサー４の基準電位になるところの小さい抵抗値の抵抗３とコンデンサー４の接続箇所の電位が、瞬時にその電圧降下分だけ下がることになる。
【００１３】
このことにより、コンデンサー４の基準電位が、Ｎ型ＤＭＯＳ１のゲート電位より下がるために、Ｎ型ＤＭＯＳ１のゲート電圧は、瞬時に下がり、Ｎ型ＤＭＯＳ１は遮断する。そして、過電流保護回路は、コンデンサー４による遅れがなく、過電流を遮断することができる。
【発明の効果】
本発明の過電流保護回路は、ツェナーダイオード７が、以上説明したように接続されているので、保護される負荷回路が許容する程度の大きさの短時間の過電流は、流すことが出来る遅延特性をもち、短絡電流のような非常に大きい過電流が流れた時には、瞬時に過電流を遮断することが出来る超速断特性をもつことができる。
それにより、非常に大きい過電流から、小さい過電流までの広い範囲にわたって、負荷回路に合わせて、過電流保護を行うことができる。
【図面の簡単な説明】
【図１】本発明の過電流保護回路の回路図である。
【図２】従来の過電流保護回路の回路図である。
【図３】過電流保護回路の遮断の静特性である。
【産業上の利用分野】
本発明は、過電流が流れた時、過電流を遮断して、負荷回路を保護する過電流保護回路に関する。
【０００２】
【発明が解決しようとする課題】
過電流保護回路には、保護される負荷回路が許容する程度の大きさの短時間の過電流は、流すことが出来る遅延特性が必要である。そして、その遅延特性は、コンデンサーと抵抗を直列に接続して、その時定数によって、調整している。
【０００３】
しかし、短絡電流のような非常に大きい過電流が流れた時には、過電流保護回路は、遅延特性ではなく、瞬時に過電流を遮断しなければならない。
【０００４】
本発明は、保護される負荷回路に合わせた遅延特性をもち、短絡電流のような非常に大きい過電流に対しては、瞬時に遮断することが出来る超速断特性をもつ過電流保護回路を提供することを目的としている。
【０００５】
【課題を解決するための手段】
過電流保護回路は、Ｎ型ディプレッション形ＭＯＳ（以下、Ｎ型ＤＭＯＳと略す）とＰ型ディプレッション形ＭＯＳ（以下、Ｐ型ＤＭＯＳと略す）を組み合わせ、Ｎ型ＤＭＯＳのゲートに、コンデンサーと抵抗を直列に接続して遅延特性を調整しているが、上記目的を達成するために、本発明の過電流保護回路は、Ｎ型ＤＭＯＳのゲートに小さい抵抗値の抵抗とコンデンサーと大きい抵抗値の抵抗を直列に接続し、小さい抵抗値の抵抗とコンデンサーの接続箇所に、ツェナーダイオードのカソードを接続することによって、非常に大きい過電流が流れた時は、コンデンサーの基準電位になるところの小さい抵抗値の抵抗とコンデンサーの接続箇所の電位を、瞬時に下げ、そして、Ｎ型ＤＭＯＳのゲート電圧も同時に下げて、遮断するものである。
【０００６】
【実施例】
実施例について、図１により説明する。
本発明の過電流保護回路は、Ｎ型ＤＭＯＳ１のソースとＰ型ＤＭＯＳ２のソースを接続し、Ｎ型ＤＭＯＳ１のゲートは、コンデンサー４に接続し、コンデンサー４のＮ型ＤＭＯＳ１のゲートに接続していない方の端を小さい抵抗値の抵抗３に接続し、抵抗３のコンデンサー４に接続していない方の端をＮ型ＤＭＯＳ１のドレインに接続し、同時に、Ｎ型ＤＭＯＳ１のゲートは、大きい抵抗値の抵抗５に接続し、抵抗５のＮ型ＤＭＯＳ１のゲートに接続していない方の端をＰ型ＤＭＯＳ２のドレインに接続し、Ｐ型ＤＭＯＳ２のゲートは、抵抗６に接続し、抵抗６のＰ型ＤＭＯＳ２に接続していない方の端をＮ型ＤＭＯＳ１のドレインに接続し、ツェナーダイオード７のアノードは、Ｐ型ＤＭＯＳ２のドレインに接続し、ツェナーダイオード７のカソードは、小さい抵抗値の抵抗３とコンデンサー４の接続箇所に接続し、Ｎ型ＤＭＯＳ１のドレインをプラスの端子Ａとし、Ｐ型ＤＭＯＳ２のドレインをマイナスの端子Ｂとするものである。
【０００７】
各部のはたらきを、以下に説明する。
この接続により、端子Ａにプラス、端子Ｂにマイナスの電圧ＶABがかかる時、Ｐ型ＤＭＯＳ２における電位差は、Ｎ型ＤＭＯＳ１のゲート電圧になり、Ｎ型ＤＭＯＳ１における電位差は、Ｐ型ＤＭＯＳ２のゲート電圧になる。
このために、電圧ＶABが徐々に大きくなると、Ｎ型ＤＭＯＳ１とＰ型ＤＭＯＳ２を流れる電流ＩABは、徐々に大きくなる。しかし、Ｎ型ＤＭＯＳ１における電位差が大きくなると、Ｐ型ＤＭＯＳ２のゲート電圧が大きくなり、同様に、Ｐ型ＤＭＯＳ２における電位差が大きくなると、Ｎ型ＤＭＯＳ１のゲート電圧が大きくなる。そのために、電圧ＶABが大きくなり、電流ＩABが大きくなると、Ｎ型ＤＭＯＳ１とＰ型ＤＭＯＳ２における電位差が大きくなり、そして、Ｎ型ＤＭＯＳ１とＰ型ＤＭＯＳ２のゲート電圧も大きくなる。
【０００８】
電圧ＶABがもっと大きくなっていくと、電流ＩABはさらに大きくなるが、Ｎ型ＤＭＯＳ１とＰ型ＤＭＯＳ２における電位差がもっと大きくなり、Ｎ型ＤＭＯＳ１とＰ型ＤＭＯＳ２のゲート電圧がもっと大きくなるために、電流ＩABが、回路設計上あらかじめ保護動作点とされる値に達すると、Ｎ型ＤＭＯＳ１とＰ型ＤＭＯＳ２は電流ＩABが大きくなるのを抑えるようになり、そして、次に、電流ＩABを減らすようになる。その後、Ｎ型ＤＭＯＳ１とＰ型ＤＭＯＳ２はピンチオフ状態に達して、電流ＩAB（過電流）を遮断する。
【０００９】
このように、電流ＩABはある程度の大きさまでは流れるが、それ以上大きな電流が流れると、Ｎ型ＤＭＯＳ１とＰ型ＤＭＯＳ２は、電流ＩAB（過電流）を遮断し、過電流保護のはたらきをする。
この過電流保護回路の遮断の静特性を表すＩ−Ｖ特性を、図３に示す。
【００１０】
この過電流保護回路の遮断の動特性を説明する。
今、抵抗３，５の抵抗値の比が、１：１０、あるいは、それ以上とすると、過電流保護回路に、保護される負荷回路が許容する程度の大きさの短時間の過電流が流れる時、端子ＡＢ間にかかる電圧ＶABと、コンデンサー４と抵抗５の時定数によって、遮断時間は決まり、遅延特性を調整することが出来る。
【００１１】
次に、短絡電流のような非常に大きな過電流が流れる時の遮断について説明する。
先ず、過電流保護回路におけるツェナーダイオードの従来の接続方法について、図２により説明する。
ツェナーダイオード８のアノードは、Ｐ型ＤＭＯＳ２のドレインに接続し、ツェナーダイオード８のカソードは、Ｎ型ＤＭＯＳ１のゲートに接続する。そして、この場合、コンデンサーのＮ型ＤＭＯＳ１のゲートに接続していない方の端は、直接Ｎ型ＤＭＯＳ１のドレインに接続する。抵抗３は接続しない。過電流保護回路の他の部分については、図１の過電流保護回路と同じである。
非常に大きな過電流が流れ、端子ＡＢ間に、ツェナーダイオード７のツェナー電圧以上の大きな電圧がかかと、ツェナーダイオード７は導通して、Ｎ型ＤＭＯＳ１のゲート電圧を急速に下げようとするが、Ｎ型ＤＭＯＳ１のドレインとゲート間にコンデンサー４が接続されているために、コンデンサー４が充電される時間分だけ遅れて、Ｎ型ＤＭＯＳ１のゲート電圧は下がり、Ｎ型ＤＭＯＳ１は遮断し、そして、その時間分だけ遅れて、過電流保護回路は過電流を遮断する。
【００１２】
過電流保護回路におけるツェナーダイオードの本発明の接続方法について、図１により説明する。
ツェナーダイオード７のアノードは、Ｐ型ＤＭＯＳ２のドレインに接続し、ツェナーダイオード７のカソードは、小さい抵抗値の抵抗３とコンデンサー４の接続箇所に接続する。
非常に大きな過電流が流れ、端子ＡＢ間に、ツェナーダイオード７のツェナー電圧以上の大きな電圧がかかと、ツェナーダイオード７は導通して、ツェナー電流は、Ｎ型ＤＭＯＳ１のドレインから、抵抗３、ツェナーダイオード７を通ってＰ型ＤＭＯＳ２のドレインに流れる。ツェナー電流が、抵抗３を流れることにより、抵抗３に電圧降下が発生するが、その電圧降下によって、コンデンサー４の基準電位になるところの小さい抵抗値の抵抗３とコンデンサー４の接続箇所の電位が、瞬時にその電圧降下分だけ下がることになる。
【００１３】
このことにより、コンデンサー４の基準電位が、Ｎ型ＤＭＯＳ１のゲート電位より下がるために、Ｎ型ＤＭＯＳ１のゲート電圧は、瞬時に下がり、Ｎ型ＤＭＯＳ１は遮断する。そして、過電流保護回路は、コンデンサー４による遅れがなく、過電流を遮断することができる。
【発明の効果】
本発明の過電流保護回路は、ツェナーダイオード７が、以上説明したように接続されているので、保護される負荷回路が許容する程度の大きさの短時間の過電流は、流すことが出来る遅延特性をもち、短絡電流のような非常に大きい過電流が流れた時には、瞬時に過電流を遮断することが出来る超速断特性をもつことができる。
それにより、非常に大きい過電流から、小さい過電流までの広い範囲にわたって、負荷回路に合わせて、過電流保護を行うことができる。
【図面の簡単な説明】
【図１】本発明の過電流保護回路の回路図である。
【図２】従来の過電流保護回路の回路図である。
【図３】過電流保護回路の遮断の静特性である。
Claims (1)
- Ｎ型ディプレッション形ＭＯＳ（Ｎ型ＤＭＯＳ）１のソースとＰ型ディプレッション形ＭＯＳ（Ｐ型ＤＭＯＳ）２のソースを接続し、Ｎ型ＤＭＯＳ１のゲートは、コンデンサー４に接続し、コンデンサー４のＮ型ＤＭＯＳ１のゲートに接続していない方の端を小さい抵抗値の抵抗３に接続し、抵抗３のコンデンサー４に接続していない方の端をＮ型ＤＭＯＳ１のドレインに接続し、同時に、Ｎ型ＤＭＯＳ１のゲートは、大きい抵抗値の抵抗５に接続し、抵抗５のＮ型ＤＭＯＳ１のゲートに接続していない方の端をＰ型ＤＭＯＳ２のドレインに接続し、Ｐ型ＤＭＯＳ２のゲートは、抵抗６に接続し、抵抗６のＰ型ＤＭＯＳ２に接続していない方の端をＮ型ＤＭＯＳ１のドレインに接続し、Ｎ型ＤＭＯＳ１のドレインをプラスの端子Ａとし、Ｐ型ＤＭＯＳ２のドレインをマイナスの端子Ｂとする過電流保護回路において、ツェナーダイオード７のアノードは、Ｐ型ＤＭＯＳ２のドレインに接続し、ツェナーダイオード７のカソードは、小さい抵抗値の抵抗３とコンデンサー４の接続箇所に接続したことを特徴とする過電流保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25776297A JP3542703B2 (ja) | 1997-09-05 | 1997-09-05 | 過電流保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25776297A JP3542703B2 (ja) | 1997-09-05 | 1997-09-05 | 過電流保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1189075A JPH1189075A (ja) | 1999-03-30 |
| JP3542703B2 true JP3542703B2 (ja) | 2004-07-14 |
Family
ID=17310752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25776297A Expired - Fee Related JP3542703B2 (ja) | 1997-09-05 | 1997-09-05 | 過電流保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3542703B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4618164B2 (ja) * | 2005-09-20 | 2011-01-26 | 株式会社デンソー | スイッチ回路 |
| CN111562522B (zh) * | 2020-06-23 | 2022-09-13 | 岱新（上海）电子科技有限公司 | 一种短路保护检测装置 |
-
1997
- 1997-09-05 JP JP25776297A patent/JP3542703B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1189075A (ja) | 1999-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4533970A (en) | Series current limiter | |
| US7324315B2 (en) | Protection device | |
| JP3566512B2 (ja) | 静電気保護回路 | |
| US6181541B1 (en) | Transistor-PTC circuit protection devices | |
| US5696659A (en) | Overcurrent protective circuit and semiconductor device | |
| EP0893867B1 (en) | Resettable overcurrent protective circuit | |
| US3992650A (en) | Apparatus to prevent overcurrent or overvoltage | |
| JPH08512191A (ja) | 電界効果トランジスタを用いた保護デバイス | |
| JP3660566B2 (ja) | 過電流制限型半導体素子 | |
| JP7038531B2 (ja) | 電源逆接続保護機能を備えた負荷駆動回路 | |
| JP3542703B2 (ja) | 過電流保護回路 | |
| JPH0365020A (ja) | 過電流保護回路と半導体装置 | |
| US6061219A (en) | Device for the protection of an electrical load and power supply circuit having such a device | |
| JPH03145918A (ja) | 過電圧過電流保護回路 | |
| JP3113929B2 (ja) | 過電流保護 | |
| JP3113931B2 (ja) | 過電流保護装置 | |
| JPH10108359A (ja) | 入力保護回路 | |
| JPH07112045B2 (ja) | 過電流保護回路と半導体装置 | |
| JPH0386013A (ja) | 過電流保護回路 | |
| JPH06177662A (ja) | 入出力保護回路 | |
| JP3629156B2 (ja) | 過電流保護回路 | |
| JP2002176347A (ja) | 過電流制限型半導体素子 | |
| JP2000208639A (ja) | 半導体装置 | |
| JP3108917B2 (ja) | 半導体保護装置 | |
| JPS6042627B2 (ja) | Ｍｏｓ集積回路の入出力保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040305 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040316 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040401 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |