JPH03145918A

JPH03145918A - 過電圧過電流保護回路

Info

Publication number: JPH03145918A
Application number: JP28573089A
Authority: JP
Inventors: Masaya Maruo; 昌也圓尾
Original assignee: Individual
Current assignee: Individual
Priority date: 1989-10-31
Filing date: 1989-10-31
Publication date: 1991-06-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（１）産業上の利用分野本発明は、負荷である回路を過電圧と過電流から保護す
るようにしたデプレッション形電界効果半導体による過
電圧過電流保護回路に関するものである。

（２）従来の技術負荷に直列に接続して過電流から負荷を保護する装置と
して、ヒユーズやブレーカ−等が使用されている。また
、過電圧保護として、負荷に並列に接続するツェナー・
ダイオードやサージアブソーバ等が使用されている。ヒ
ユーズは、過電流が流れると溶断するため、そのたびに
、交換しなければならない。ブレーカ−は、遮断速度が
遅いために、速動性を必要とする回路には使用できない
。

また、過電圧保護としてのツェーナー・ダイオードやサ
ージアブソーバは、短時間の過電圧に対する保護として
は使用できるが、電源部の故障等による電源電圧の長時
間の過電圧に対しては、その過電圧を遮断することがで
きないために、長時間の過電圧保護としてのはたらきを
しない。

（３）発明の目的本発明は、ヒユーズやブレーカーのように、必要なとこ
ろに簡単に負荷に直列に接続することができ、過電流が
流れるたびに交換する必要がなく、遮断特性を負荷に合
わせて、連動形にも、遅延形にもでき、また、電源部の
故障等による電源電圧の長時間の過電圧に対しても、過
電圧を感知して瞬時に過電圧過電流を遮断することがで
きる、デプレッション形電界効果半導体による過電圧過
電流保護回路を提供することを目的とする。

（４）発明の概要本発明は、デプレッション形（接合形、絶縁ゲート形と
も）電界効果半導体による過電流保護回路に、過電圧を
感知するためのツェナー・ダイオードを接続して、過電
圧を瞬時に遮断できるようにした過電圧過電流保護回路
である。通常の過電流保護回路は、その回路の電源投入
時の突入電流を許容するための遅延性をもっている。し
かし、正常な電源電圧における異常電流に許容されるの
と同じ時間、異常な電源電圧の過電圧による同じ大きさ
の異常電流を負荷（負荷回路）にかけると、負荷は耐え
ることができず、壊れてしまう。これを防ぐためには、
異常な電源電圧の過電圧による異常電流は、その回路に
許容されている電源投入時の突入電流に対する遅延性と
は関係なく、瞬時に遮断することが必要である。そのた
めに、過電流保護回路に、過電圧を感知するためのツェ
ナー・ダイオードを接続して、過電圧を瞬時に遮断でき
るようにした過電圧過電流保護回路である。Ｎ型デプレ
ッション形電界効果半導体（以下Ｎ型ＤＦＥＴと略す）
のソースと、Ｐ型デプレッション形電界効果半導体（以
下Ｐ型ＤＦＥＴと略す）のソースとを接続し、Ｎ型ＤＦ
ＥＴのゲートは、コンデンサーを通じてＮ型ＤＦＥＴの
ドレインに、順方向のダイオードと抵抗とを通じてＰ型
ＤＦＥＴのドレインに接続し、またＰ型ＤＦＥＴのゲー
トは、コンデフサ−を通じてＰ型ＤＦＥＴのドレインに
、逆方向のダイオードど抵抗とを通じてＮ型ＤＦＥＴの
ドレインに接続する。この′１１３電流保護回路に過電
圧を感知−するためのツェナー・ダイオードを接続ノる
。ＮηＪ、ＤＦＥＴのドレインを電源のプラス側に、Ｐ
型ＤＦＥＴのドレインを負荷のプラス側に接続して、こ
の過電流保護回路を負Ａと電源との間に直列に接続し、
負殉のマイナス側は、グランドに接続する。史に、過電
圧を感知するために、Ｎ型り’ＦＥＴのゲートを順方１
りのダイ１−ドど逆方向のツェナー・ダイオードど抵抗
を通じてグランドｌこ接Ｆｃする。。

はじめに、過電流保護回路について説明Ｊる。

Ｌ記の接続により、Ｎ型Ｔ）ＦＥＴにおける電位差が、
Ｐ型ＤＦＥＴのゲート電圧になり、Ｐ型ＤＦＥＴにＪり
ける電佇差が、Ｎ型ＤＦＥＴのゲート電圧になる。今、
Ｎ型Ｌ）　Ｆ　Ｅ　Ｔのドレインにプラス、Ｐ　型Ｄ　
ＦＥ　Ｔのドレインにマイナスの電圧がかかり、その電
圧が徐々に大きくなると、Ｎ型ＤＦＥＴとＰ型ＤＦＥＴ
を流れる電流は、少しずつ大きくなる。電圧が大きくな
り、電流がある値以上に大きくなり、Ｎ型ＤＦＥＴとＰ
型ＤＦＥＴにおける電位差がある値以上に大きくなると
、Ｎ型ＤＦＥＴとＰ型ＤＦＥＴのゲート電圧が大きくな
るために、Ｎ型ＤＦＥＴとＰ型ＤＦＥＴは、電流をおさ
えるようになる。電圧がより大きくｋると、Ｎ型ＤＦＥ
ＴとＰ型ＤＦＥＴにおける電位差は更に大きくｔｉす、
Ｎ型ＤＦＥＴとＰ型ＤＦＥＴのゲート電圧も更に大きく
なり、電流は減少する。電圧かもつどより大きくなると
、ゲート電圧がより大きくなり、電流はより減少する。

これか繰り返され、電流は遮断される。

このように、この過電流保護回路は、Ｎ型ＤＦＥＴに１
３ける電位差が、Ｐ型ＤＦＥＴのゲート電圧になり、Ｐ
型ＤＦＥＴにおける電位差がＮ型ＤＦＥＴのゲート電圧
になることによって、Ｎ型ＤＦＥＴとＰ型ＤＦＥＴとが
相補的に作用し合って過電流を遮断する。

次に、過電圧保護について説明する。上記の過電流保護
回路のＮ型ＤＦＥＴのゲートは、順方向のダイオードと
逆方向のツェナー・ダイオードと抵抗を通じてグランド
に接続されているが、正常な電源電圧より少し高いツェ
ナー電圧をもつツェナー・ダイオードが接続されている
。このために、電源部の故障等で、電源電圧が２倍ある
いは３倍とツェナー電圧以上Ｊこ高くなり、ツェナー・
ダイオードが導通状態になると、Ｎ型ＤＦＥＴのゲーＩ
−電位は急に下がる。ゲートＴｒ１位が急に下がること
は、そのゲート電圧が急に大きくなることである。従っ
て、Ｎ型Ｄ　Ｆ　ＥＴのゲート電圧が大きくなると、Ｎ
型ＤＦＥＴにおける電位差が大きくなり、Ｐ型ＤＦＥＴ
のゲート電圧が大きくなり、Ｐ型ＤＦＥＴにおける電位
差が大きくなる。これが繰り返されて、上記の過電流保
護回路のところで説明したようにＮ型ＤＦＥＴとＰ型Ｄ
ＦＥＴとが、瞬時に過電流を遮断して過電圧を遮断する
。

そして、Ｎ型ＤＦＥＴのゲートは、コンデンサを通じて
Ｎ型ＤＦＥＴのドレインに、順方向のダイオードと抵抗
を通じてＰ型ＤＦＥＴのドレインに接続され、ＰｆｆＪ
ＤＦＥＴのゲートは、コンデンサーを通じてＰｙＭＤＦ
ＥＴのドレインに、逆方向のダイオードと抵抗を通じて
Ｎ型ＤＦＥＴのドレインに接続されているために、Ｎ型
ＤＦＥＴとＰ型ＤＦＥＴとが相補的に作用し合って過電
流を遮断すると、それぞれのゲートは、遮断しｔ：時に
かかったゲート電圧を保持する。その後、Ｎ型ＤＦＥＴ
のドレインとＰ型ＤＦＥＴのドレインとの間にかかる電
圧がＯＶに下がっても、それぞれのゲートは、しばらく
の間、遮断した時のゲート電圧を保持し、Ｎ型ＤＦＥＴ
とＰ型ＤＦＥＴは遮断状態を保持することができる。こ
のために、次の間欠的な過電圧、過電流がかかっても、
異常電流を流すことなく遮断し続けることができる。そ
して、コンデンサーと抵抗との時定数によって、遮断特
性を連動性、あるいは、遅延性にすることができる過電
圧過電流保護回路である。

（５）発明の実施例本発明を実施例により、詳細に説明する。接合形電界効
果半導体による過電圧過電流保護回路の１実施例を第１
図により説明する。Ｎ型接合形電界効果半゛導体（以下
Ｎ型ＪＦＥＴと略す）ｌのソスとＰ型接合形電界効果半
導体（以下Ｐ型ＪＦＥＴと略す）２のソースとを接続す
る。Ｎ型ＪＦＥＴＩのゲートは、コンデンサー７を通じ
てＮ型ＪＦＥＴＩのドレインに、Ｎ型ＪＦＥＴＩのゲト
から見て順方向のダイオード８と抵抗９とを通じてＰ　
ｐ！！Ｊ　Ｆ　Ｅ　Ｔ　２のドレインに接続し、Ｐ型Ｊ
ＦＥＴ２のゲートは、コンデンサー６を通じてＰ型ＪＦ
ＥＴ２のドレインに、Ｐ型ＪＦＥＴ２のゲトから見て逆
方向のダイオード５と抵抗４とを通じてＮ型ＪＦＥＴＩ
のドレインに接続する。（ダイオードの接続の方向は、
接続するゲートから見たときの方向で決め、プラス側が
ゲートに接続するダイオードを順方向のダイオード、マ
イナス側がゲートに接続するダイオードを逆方向のダイ
オードとし、以下単に、順方向のダイオード、あるいは
、逆方向のダイオードと表示する。）　更に、Ｎ型ＪＦ
ＥＴＩのゲートは、順方向のダイオード１０と逆方向の
ツェナー・ダイオードＩＩと抵抗１２とを通じてグラン
ドに接続する。このツェナー・ダイオード１１には、正
常な電源電圧より少し大きいツェナー電圧のものを使用
する。そして、Ｎ型ＪＦＥＴｌのドレインは、電源のプ
ラス側に接続され、Ｐ型ＪＦＥＴ２のドレインは、負荷
のプラス側に接続され、負荷のマイナス側はグランドに
接続されている。

この接続により、Ｎ型ＪＦＥＴＩにおける電位差は、Ｐ
型ＪＦＥＴ２のゲート電圧になり、Ｐ型ＪＦＥＴ２にお
ける電位差は、Ｎ型ＪＦＥＴＩのゲート電圧になる。Ｎ
型ＪＦＥＴＩのドレインをＡ側、Ｐ型ＪＦＥＴ２のドレ
インをＢ側として、Ａ側にプラス、Ｂ側にマイナスの電
圧がかかり、その電圧ｖＡＲが徐々に大きくなると、Ｎ
型ＪＦＥＴｌとＰ型ＪＦＥＴ２を流れる電流ＴＡＢは、
少しずつ大きくなる。Ｎ型ＪＦＥＴＩにおける電位差が
大きくなると、Ｐ型ＪＦＥＴ２のゲート電圧は大きくな
り、また、Ｐ型ＪＦＥＴ２における電位差が大きくなる
と、Ｎ型ＪＦＥＴＩのゲート電圧は大きくなる。電圧ｖ
ＡＢがある値になるまでは、電流ＴＡＢは大きくなるが
、電圧ＶＡＩがある値以上に大きくなった場合、Ｎ型Ｊ
ＦＥＴＩとＰ型ＪＦＥＴ２とは、飽和して、電流■、を
おさえるようになる。ＡＢ間の電圧ＶＡＢが更に大きく
なると、Ｎ型ＪＦＥＴＩとＰ型ＪＦＥＴ２における電位
差はより大きくなり、Ｎ型ＪＦＥＴＩとＰ型ＪＦＥＴ２
のゲート電圧がもっと大きくなって、電流１、は減少す
る。そして、電圧ｖＡ！ｌが、もっとより大きくなると
、ゲート電圧がより大きくなって、電流ＩＡＩＩがより
減少する。これが繰り返されて、電流ＩＡＢは遮断され
る。このように、Ｎ型ＪＦＥＴｌにおける電位差がＰ型
ＪＦＥＴ２のゲート電圧になり、Ｐ型ＪＦＥＴ２におけ
る電位差がＮ型ＪＦＥＴＩのゲート電圧になることによ
って、Ｎ型ＪＦＥＴＩとＰ型ＪＦＥＴ２とが相補的に作
用し合って過電流を遮断し、過電流保護のはたらきをす
る。

第８図は、過電流保護回路にかかる電圧Ｖを横軸に、電
流■を縦軸にして、過電流の遮断特性の概略を示したも
のである。Ｎ型ＪＦＥＴＩとＰ型ＪＦＥＴ２の半導体特
性（コンダクタンス、ピンチオフ電圧等）を変えること
によって遮断特性を（ａ）（ｂ）（ｃ）のように変える
ことができる。

次に、電源部の故障等で、電源電圧が異常に大きくなっ
た場合、Ｎ型ＪＦＥＴＩのドレイン（Ａ側）とグランド
（以下、Ｇ側とする）との間にかかる電圧ＶＡＧが、Ｎ
型ＪＦＥＴＩのゲートに接続されたツェナー・ダイオー
ド１１のツェナー電圧より大きくなると、ツェナー・ダ
イオード１１は導通状態になり、Ｎ型ＪＦＥＴＩのゲー
ト電位は、コンデンサー７と抵抗１２との時定数による
僅かな遅延性をもって下がる。Ｎ型ＪＦＥＴＩのゲート
電位が下がることは、そのゲート電圧が大きくなること
である。このために、Ｎ型ＪＦＥＴＩは、飽和し、そし
て、すぐ電流ＴＡＢをおさえるようになる。これととも
に、Ｎ型ＪＦＥＴＩにおける電位差が大きくなって、Ｐ
型ＪＦＥＴ２のゲート電圧が大きくなり、Ｐ型ＪＦＥＴ
２も電流■。をおさえるとともに、Ｐ型ＪＦＥＴ２にお
ける電位差が太きくなる。これが繰り返されて、Ｎ型Ｊ
ＦＥＴ１とＰ型ＪＦＥＴ２とが、相補的に作用し合って
過電流を遮断し、過電圧を遮断することができる。

過電流保護としての遅延性は、コンデンサー７と抵抗９
との時定数と、コンデンサ−６と抵抗４との時定数によ
って決よるが、過電圧保護とし−Ｃの遅延性は、コンデ
ンサ−７と抵抗１２との時定数によってほぼ決まるので
、電源投入吟の突入電流に文４−４る必要な過’ｔａ　
ｖｚ保護としての遅延性とは関係なく、過電圧保護とし
ての遅延性を選ぶことかできる。従って、過電ＩＥ保護
としての遅延性を大変小さく１れば、過電圧を瞬時に遮
断することかできる。

第１０図は、遮断時間Ｔを横軸に、電流Ｉを縦軸にして
、同じ大きさの過電流が流れた場合の、過電流保護とし
ての遮断特性を（ｇ）に、過電圧保護としての遮断特性
を（ｈ）に示し、過電流保護と過電圧保護に幻する遅延
性の違いを示したものである。

そして、Ｎ型ＪＦＥＴＩのゲートはコンデンサー７を通
じてＮ型ＪＦＥＴＩのドレインに、順方向のダイオード
８と抵抗９とを通じてＰ型ＪＦＥＴ２のドレインに接続
され、Ｐ型ＪＦＥＴ２のゲートは、コンデンサ−６を通
じてＰ型ＪＦＥＴ２のドレインに、逆方向のダイオード
５と抵抗４とを通じてＮ型ＪＦＥＴＩのドレインに接続
されている。このために、Ｎ型ＪＦＥＴＩとＰ型ＪＦＥ
Ｔ２とが相補的に作用し合って過電流を遮断ノると、そ
れぞれのゲート（ま、遮断し！二時にかかっｊ二ゲート
電圧を保持する。その後、電圧ＶＡＢがＯＶ４こ下がっ
ても、それぞれのゲートは、しばらくの間、遮断した時
のゲート電圧を保持し、Ｎ型ＪＦＥＴＩとＰ型ＪＦＥＴ
２は遮断状態を保持することができる。そのために、再
び、電圧Ｖ　ＡＲか大きくなっても、Ｎ型ＪＦＥＴＩと
Ｐ型ＪＦＥＴ２は遮断状態を保持したまま過電流を通さ
ない、。

これにより、この過電圧過電流保護回路は、コンデンサ
ーと抵抗との時定数に頼ることなく、間欠的な過電流、
過電圧を遮断することができる。

次に、交流用の過電圧過電流保護回路のｌ実施例を、第
２図により説明する。

この交流用の過電圧過電流保護回路は、第１図の過電圧
過電流保護回路に同じ過電流保護回路を逆向き並列に接
続したものである。第１図の過電圧過電流保護回路にあ
たる部分の結線の説明は、上記の説明と同じである。こ
こでは、逆向き並列に接続される部分から説明する。Ｎ
型ＪＦＥＴ１４のソースとＰ型ＪＦＥＴ１３のソースと
を接続し、Ｎ型ＪＦＥＴ１４のドレインはＰ型ＪＦＥＴ
２のドレイン（Ｂ側）に、Ｐ型ＪＦＥＴＩ３のドレイン
はＮ型ＪＦＥＴＩのドレイン（Ａ側）に接続する。Ｎ型
ＪＦＥＴＩ４のゲートはコンデンサー２０を通じてＮ型
ＪＦＥＴＩ４のドレインに、順方向のダイオード１９と
抵抗１８とを通じてＰ型ＪＦＥＴ１３のドレインに接続
し、Ｐ型ＪＦＥＴ１３のゲートは、コンデンサー１５を
通じてＰ型ＪＦＥＴ１３のドレインに、逆方向のダイオ
ード１６と抵抗１７とを通じてＮ！！Ｓ！！ＪＰＥＴ＋
４のドレインに接続する。更に、Ｐ型ＪＦＥＴＩ３のゲ
ートは、順方向のツェナー・ダイオード２１と逆方向の
ダイオード２２と抵抗１２とを通じて電源の反対極（グ
ランドではないため、Ｃ側とする）に接続する。ツェナ
ー・ダイオード２１は、ツェナー・ダイオードＩＩと同
じツェナー電圧をもつものである。

過′醒流保護について説明する。今、ＡＣ間に正常に交
流電圧ＶＡｃがかかっている。負荷の故障で過電流ＩＡ
ｃ（交流であるので、ＩＡＢでもあるが、ＴＡＣと表示
する）が流れた場合、Ａ側がプラス、Ｃ側がマイナスの
時の半波の過電流ＴＡＣは、Ｎ型ＪＦＥＴＩとＰ型ＪＦ
ＥＴ２とか相補的に作用し合って遮断し、Ａ側がマイナ
ス、Ｃ側がプラスの時の半波の過電流ＩＡＣは、Ｎ型Ｊ
ＦＥＴ１４とＰ型ＪＦＥＴ１３とが相補的に作用し合っ
て遮断する。

負荷が短絡したような大きな過電流ＩＡＣが流れた場合
の遮断のようすを、遮断時間Ｔを横軸に、電流Ｉを縦軸
にして、第１１図に示す。（ｉ）は遮断電流、（ｊ）は
短絡電流である。正常へ電流の２倍、４倍程度の過電流
ＩＡＣが流れた場合の遮断のようすを、遮断時間Ｔを横
軸に、電流Ｉを縦軸にして、第１２図に示す。

過電圧保護について説明する。電源部の故障によりＡＣ
間に交流の過電圧ＶＡｃがかかった場合、Ａ側がプラス
、Ｃ側がマイナスの時の半波の過電圧■Ａｃは、ツェナ
ー・ダイオードＩＩが導通状態になってＮ型ＪＦＥＴＩ
のゲートの電位が下がって、Ｎ型ＪＦＥＴＩとＰ型ＪＦ
ＥＴ２とが相補的に作用し合って遮断し、Ａ側がマイナ
ス、Ｃ側がプラスの時の半波の過電圧ＶＡｃは、ツェナ
ー・ダイオード２１が導通状態になってＰ型ＪＦＥＴ１
３のゲトの電位が上がって、Ｐ型ＪＦＥＴＩ３とＮ型Ｊ
ＦＥＴ１４とか相補的に作用し合って遮断する。過電圧
の遮断の場合は、コンデンサー７と抵抗１２による時定
数とコンデンサー１５と抵抗１２による時定数を小さく
することによって、過電圧に対する遮断の遅延性を小さ
くすれば、その時流れる過電流■ＡＣが、正常な電流の
２倍、４１Ｂ程度であっても、第１１図と同じように、
１サイクル以内で遮断できる。

Ｎ型ＪＦＥＴＩのゲートは、コンデンサー７を通じてＮ
型ＪＦＥＴＩのドレインに、順方向のダイオード８と抵
抗９とを通じてＰ型ＪＦＥＴ２のようにドレインに接続
され、Ｐ型ＪＦＥＴ２のゲートは、コンデンサー６を通
じてＰ型ＪＦＥＴ２のドレインに、逆方向のダイオード
５と抵抗４とを通じてＮ型ＪＦＥＴＩのドレインに接続
され、Ｐ型ＪＦＥＴ１３のゲートは、コンデンサー１５
を通じてＰ型ＪＦＥＴＩ３のドレインに、逆方向のダイ
オード１６と抵抗１７とを通じてＮ型ＪＦＥＴ１４のド
レインに接続され、Ｎ型ＪＦＥＴＩ４のゲートは、コン
デンサー２０を通じてＮ型ＪＦＥＴ１４のドレインに、
順方向のダイオード】９と抵抗１８とを通じてＰ１！１
．ＪＦＥＴ１３のドレインに接続されている。このため
に、第１図の実施例と同じように、Ｎ型ＪＦＥＴｌとＰ
型ＪＦＥＴ２、そして、Ｐ型ＪＦＥＴＩ３とＮ型ＪＦＥ
Ｔ１４は、電圧Ｖ　ＡＣ（Ｖ　Ａ１１）がＯＶに下がっ
ても、過電流を遮断した時にかかったゲート電圧を保持
して、遮断状態を保持することができるので、交流の過
電流、過電圧を遮断することができる。

次の実施例について説明する。

第１図、第２図の過電圧過電流保護回路のＮ型ＪＦＥＴ
とＰ型ＪＦＥＴのそれぞれの半導体特性のコンダクタン
スとピンチオフ電圧は、絶対値において同じぐらいの大
きさであることが必要である。特に、絶対値においてピ
ンチオフ電圧が大きく違うと、過電流の遮断特性は、第
８図のようむ三角形にならずに、第１４図のような台形
になる。

第１４図は、横軸が電圧ｖ１縦軸が電流Ｉで、（ｎ）が
遮断電流である。製造工程において、全部のＮ型ＪＦＥ
ＴとＰ型ＪＦＥＴのピンチオフ電圧を、絶対値において
０．４〜０．６Ｖ程度に揃えるのは難しい。

普通のダイオードは、ダイオードにかかる順方向電圧が
０．４Ｖ程度から、少しずつ電流が流れ始めて、導通状
態になり、順方向電圧が０．３Ｖ以下では不導通状態で
ある。今、Ｐ型ＪＦＥＴのゲートを、高抵抗の抵抗を通
じてそのＰ型ＪＦＥＴのドレインに接続し、そして、逆
方向のダイオードを通じて、そのＰ型ＪＦＥＴのソース
側に接続すれば、Ｐｙ！ｌ！ＪＦＥＴのピンチオフ電圧
が、０．３Ｖ以下で、０．０５〜０．３Ｖ程度にバララ
イでも、Ｐ型ＪＦＥＴのゲート電圧が、０．４Ｖ以上に
なって、ダイオードが導通状態になるまでは、Ｐ型ＪＦ
ＥＴのゲートは、そのＰ型ＪＦＥＴのドレインに接続さ
れているので、Ｐ型ＪＦＥＴは、飽和（ピンチオフ）し
ない。そして、Ｐ型ＪＦＥＴのゲート電圧が、０．４Ｖ
以上になって、ダイオードが導通状態になって、はじめ
てＰ型ＪＦＥＴは飽和する。

これにより、Ｐ型ＪＦＥＴは、実際のピンチオフ電圧が
、０．３Ｖ以下でバラライても、過電流を遮断する時は
、ピンチオフ電圧が、０．４〜０．５Ｖ程度に揃ったＰ
型ＪＦＥＴとして機能する。第９図は、このことを示し
たものである。縦軸は電流！、横軸は電圧Ｖである。（
ｄ）は、Ｎ型あるいはＰ型ＪＦＥＴ　（ピンチオフ電圧
が、０．３Ｖ以下）のゲートを、そのソースに接続した
時の、一般的な電流電圧Ｎｏ−ｖｏ）特性である。（ｅ
）は、上記のＪＦＥＴのゲートを、そのドレインに接続
した時の電流電圧特性である。（ｆ）は、上記のＪＦＥ
Ｔのゲートの接続を、ダイオードの導通により、徐々に
ドレインからソース側へ切り換えた時の、電流電圧特性
の変化のようすを示している。（Ｘ）は、実際のピンチ
オフ電圧を示し、（Ｙ）は、過電流を遮断−４る時の機
能としてのビンヂオフｙ、ｆ　７−Ｆを示している。

？　＆Ｊ　Ｊ　Ｆ　Ｅ　Ｔのゲートを、高抵抗の抵抗を
通じてそのＰ型ＪＦＥＴのドレインに接続したタイプの
過電圧過電流保護囲路の実施例を第３図により説１ｊｌ
−孝る、。

Ｎ準ＩＰＥＴ２４のソ＝−スどＰ型ＪＦＥＴ２５のソー
スとを接続し、Ｎ型ＪＦＥＴ２４のドレインとＮ型ＪＦ
ＥＴ２３のソースとを接続−４ろ。Ｎ型Ｊ　ＦＥＴ２７
１のゲートは、１１ンデンシー３０を通してＮ型ＪＦＥ
Ｔ２４のドレインに、順方向のダイオ−ド３１と抵抗３
２とを通じてＰ型ＪＦＥＴ２５のドレインに接続し、Ｐ
型ＪＦＥＴ２５のゲートは、高抵抗の抵抗２９を通じて
Ｐ型ＪＦＥＴ２５のドレイ〉に、逆方トリのダイオード
２８と抵抗２７とを通じてＮ型ＪＦＥＴ２４のドｌ−イ
ンに接続する。Ｎ型ＪＦＥＴ２３のゲートは、ＮやＪＦ
ＥＴ２４のゲートに接続する。１更に、Ｎ型ＪＦＥＴ２
４のゲートに接続された順方向のダイオード３１のマイ
ナス側を、逆方向のツェナー・タイオード３３と抵抗３
４とを通じてグランドに接続する。このツェナー　・ダ
イオードには、正常な電ｙ：ｒ　＊圧より少し人きいツ
ェナー電圧のものを使用する。そして、Ｎ型ＪＦＥＴ２
３のドレインは、電源のプラス側に接続され、Ｐ型ＪＦ
ＥＴ２５のドレインは、負荷のプラス側に接続され、負
荷のマイナス側はグランドに接続されている。

Ｎ型ＪＦＥ”ｌ−２／Ｉのピンヂオ７電ｌＥは、０．３
〜０．７Ｖ程度どし、Ｐ型ＪＦＥＴ２５のピンチオフ電
圧は、０．０５〜０．３Ｖ程度どする。Ｎ型ＪＦＥＴ２
３のコンダクタンス、ピンチオフ電圧は、Ｎ型Ｉ　Ｆ　
Ｅ　Ｔ２４のコンダクタンス、ピンチオフ電圧より大き
いものと−４る。

この接続により、Ｎ型ＪＦＥＴ２４にＪｉける電位差は
、Ｐ型ＪＦＥＴ２５のゲート電圧になり、Ｐ型ＪＦＥＴ
２５にＪｉける電位差は、Ｎ型ＪＦＥＴ２４のゲーｉ−
電圧になる２、Ｎ＾＋ノＪ　Ｆ　Ｅ　Ｔ２３のドレイン
をＤ側、Ｐ型ＪＦＥＴ２５のドレインをＥ側どして、Ｄ
側にプラス、Ｅ側にマイナスの電圧がかかり、その電圧
Ｖ□が徐々に大きくなるど、Ｎ型ＪＦＥＴ２３．２４と
Ｐ型ＪＦＥＴ２５を流れる電流■。、は、少（７ずつ大
きくムる。Ｎ型ＪＦＥＴ２４における電ｆ１シ、差か大
きくなると、Ｐ型ＪＦＥＴ２５のゲート電圧は大さくな
り、また、Ｐ型ＪＦＥＴ２５における電位ｌが大きくな
ると、Ｎ型ＪＦＥＴ２４のゲート電圧は大きくなる。電
ｒＩＦ、ＶｏＥがより大きくなり、Ｎ型ＪＦＥＴ２４に
おける電位差が０．４Ｖ以−Ｅになって、ダイオード２
８が導通状態になるまでは、Ｐ型ＪＦＥＴ２５のゲート
は、Ｐ型ＪＦＥＴ２５のドレインに接続されていること
になり、実際のビンヂオ）ミルを越えても飽和ぜず、電
流Ｉ０はより大きくムる。電ｆＥＶ　ｎえがもっと大き
くなり、Ｎ型ＪＦＥＴ２４における電位差が０．４Ｖ以
上になって、ダイオード２８が導通状態になると、Ｐ型
ＪＦＥＴ２５は飽和し、そして、Ｎ型ＪＦＥＴ２４も飽
和して、電流Ｉｏｘをおさえるようになる。電圧Ｖ□か
、もっとより大きくなると、Ｎ型ＪＦＥＴ２４とＰ型Ｊ
ＦＥＴ２５における電位差はより大きくなり、Ｎ型ＪＦ
ＥＴ２４とＰ型ＪＦＥＴ２５のゲート電圧がもっと大き
くむって、電流Ｉ。８は減少する。Ｎ型ＪＦＥＴ２４と
Ｐ型ＪＦＥＴ２５がともに飽和した後は、電圧Ｖ。、が
大きくなると、それぞれのゲート電圧が大きくなって、
電流ＴＯＥが減少することが、繰り返されて、電流Ｉ。

Ｅは遮断される。このように、Ｎ型Ｊ　Ｆ　Ｅ　Ｔ２４
Ｊこおける電位差がＰ型ＪＦＥＴ２５のゲート電圧にな
り、Ｐ型ＪＦＥＴ２５における電位差がＮ型ＪＦＥＴ２
４のゲート電圧になることによって、Ｎ型ＪＦＥＴ２４
とＰ型ＪＦＥＴ２５とが相補的に作用し合って過電流を
遮断し、その後ずぐに、Ｎ１ｆＩｊ、Ｊ　Ｆ　Ｅ　′「
２３も遮断して、過電流保護回路のはたらきをする。

そして、Ｎ型ＪＦＥＴ２３は、Ｎ型ＪＦＥＴ２４とＰ型
ＪＦＥＴ２５とが、過電流を遮断すると、遮断後寸ぐに
、電源電圧が過電流保護回路にかかってくるが、その電
源電圧の大部分は、Ｎ型ＪＦＥＴ２３にかかって、Ｎ型
ＪＦＥＴ２４とＰ型Ｊｌ’；ＥＴ２５とに、大きなＮ、
源電圧がかかるのを防ぐはたらきをする。

第１図の実施例と同じように、過電流の遮断特性のｗ１
略は、第８図のようになる。Ｎ型ＪＦＥＴ２４とＰ型Ｊ
ＦＥＴ２５の半導体特性（コンダクタンス、ピンチオフ
電圧等）を変えることによって遮断特性を（ａＸｂＸｃ
）のように変えることができる。

次に、１ｔｉ、幹部の故障で、電源電圧が異常に太きく
ｋった場合、Ｎ型ＪＦＥＴ２３のドレイン（Ｄ側）どグ
ランド（Ｇ側）との間にかかる電圧Ｖ。６が、Ｎ型ＪＦ
ＥＴ２４のゲートに接続されたツェナダイオード３３の
ツェナー電圧より大きくなると、ツェナー・ダイオード
３３は導通状態になり、Ｎ型Ｊ　Ｆ　Ｅ　Ｔ２３．２４
のゲート電位は、共に、コンデン勺−３０と抵抗３４と
の時定数による憚かな遅延性をもって下かる。ゲート電
位が下がることは、ゲート電圧が大きくなることである
。このために、Ｎ型ＪＦＥＴ２４は飽和し、そして、す
ぐ電流■。６をおさえるように起る。そして、Ｎ型ＪＦ
ＥＴ２４における電位差が大きくなって、Ｐ型ＪＦＥＴ
２５のゲート電圧が大きくなり、Ｐ型ＪＦＥＴ２５も電
流ＩｎＦをおさえると同時に、Ｐ型ＪＦＥＴ２５におけ
る電位差が大きくなる。これが繰り返されて、Ｎ型ＪＦ
ＥＴ２４とＰ型ＪＦＥＴ２５とが相補的に作用し合って
過電流を遮断し、その後すぐに、Ｎ型ＪＦＥＴ２３も遮
断して、過電圧を遮断することができる。

第１図の実施例と同じように、電源投入時の突入電流に
対する必要な過電流保護としての遅延性とは関係なく、
過電圧保護としての遅延性を選ぶことができるので、過
電圧保護としての遅延性を大変小さくすれば、過電圧を
瞬時に遮断することかできる。

Ｎ型Ｊ　Ｆ　Ｅ　Ｔ２３．２４のゲートは、共に、コン
デンサ−３０を通じてＮ１ｊ１ＪＦＥＴ２４のドレイン
に、順方向のダイオード３１と抵抗３２とを通じてＰ型
ＪＦＦ、Ｔ２５のドレインに接続されている。このため
に、第１図の実施例と同じように、Ｎ型ＪＦＥＴ２３．
２４は、電圧Ｖ。１がＯＶに下がっても、過電流を遮断
した時にかかったゲート電圧を保持して、遮断状態を保
持することができるので、間欠的な過電流、過電圧を遮
断することができる。

次に、ＰＷＪＦＥＴのゲートを、高抵抗の抵抗を通じて
そのＰ型ＪＦＥＴのドレインに接続したタイプの別の過
電圧過電流保護回路の実施例を、第４図により説明する
。

Ｎ型ＪＦＥＴ３６のソースとＰ型ＪＦＥＴ３７のソスと
を接続し、Ｎ型ＪＦＥＴ３６のドレインとＮ３＋ｑ　Ｊ
　Ｆ　Ｅ　Ｔ３５のソースとを接続する。Ｎ型ＪＦＥＴ
３６のゲートは、Ｎ型ＪＦＥＴ３５のゲートに接続し、
そして、共に、コンデンサー４１を通じてＮ型ＪＦＥＴ
３５のドレインに接続し、順方向のダイオド４２と抵抗
４３とを通じてＰ型ＪＦＥＴ３７のドレインに接続する
。Ｐ型ＪＦＥＴ３７のゲートは、逆方向のダイオード３
９を通じてＮ型ＪＦＥＴ３６のドレインに接続し、高抵
抗の抵抗４０を通じてＰ型ＪＦＥＴ３７のドレインに接
続する。更に、Ｎ型ＪＦＥ　Ｔ　３５，３６のゲートを
、順方向のダイオード４４と逆方向のツェナー・ダイオ
ード４５と抵抗４６とを通じてグランドに接続する。こ
のツェナー・ダイオードには、正常々電源電圧より少し
大きいツェナ電圧のものを使用する。そして、Ｎ型ＪＦ
ＥＴ３５のドレイン（Ｆ側とする）は、電源のプラス側
に接続され、Ｐ型ＪＦＥＴ３７のドレイン（Ｈ側とする
）は、負荷のプラス側に接続され、負荷のマイナス側は
グランドに接続されている。

Ｎ型ＪＦＥＴ３６のピンチオフ電圧は、０．３〜０．７
Ｖ程度とし、Ｐ型ＪＦＥＴ３７のピンチオフ電圧は、０
．０５〜０．３Ｖ程度とする。Ｎ型ＪＦＥＴ３５のコン
ダクタンス、ピンチオフ電圧は、Ｎ型ＪＦＥＴ３６のコ
ンダクタンス、ピンチオフ電圧より大きいものとする。

この第４図の実施例は、第３図の実施例において、２つ
のＮ型ＪＦＥＴのゲートが、コンデンサーを通じて２つ
のＮ型ＪＦＥＴの間のドレインに接続されているのを、
コンデンサーを通じて、電源のプラス側に接続するＮ型
ＪＦＥＴのドレインに接続するように変えたものである
。従って、第３図の実施例とほぼ同じ、過電流保護、そ
して、過電圧保護のはたらきをするので、ここでは、そ
の説明は省く。

次に、交流用の過電圧過電流保護回路の１実施例を、第
５図により説明する。

この交流用の保護回路は、第４図の過電圧過電流保護回
路に、その過電流保護回路のＮ型ｌＦＥＴをＰ型Ｊ　Ｆ
ＥＴに、Ｐ型ＪＦＥＴをＮ型ｌＦＥＴに置き換えた同じ
構造の過電流保護回路を、並列に接続したものである。

第４図の過電圧過’を流保護回路にあたる部分の結線の
説明は、上記の説明と同じである。ここでは、並列に接
続される部分から説明する。Ｐ型ＪＦＥＴ４８のソース
とＮ型ｌＦＥＴ４９のソースとを接続し、Ｐ型ＪＦＥＴ
４８のドレインとＰ型ＪＦＥＴ４７のソースとを接続す
る。Ｐ型ＪＦＥＴ４７のドレインは、Ｎ型ｌＦＥＴ３５
のドレイン（Ｆ側）に接続し１、Ｎ型ｌＦＥＴ４９のド
レインは、Ｐ型ＪＦＥＴ３７のドレイン（ＴＴ側）に接
続する。Ｐ型ＪＦＥＴ４８のゲートは、Ｐ型ＪＦＥＴ４
７のゲートに接続し、そして、共に、コンデンサー５２
を通じてＰ型ＪＦＥＴ４７のドレインに接続し、逆方向
のダイオード５３と抵抗５４とを通じてＮ型ｌＦＥＴ４
９のドレインに接続する。Ｎ型ｌＦＥＴ４９のゲートは
、順方向のダイオード５０を通じてＰ型ＪＦＥ７４８の
ドレインに接続し、高抵抗の抵抗５１を通じてＮ型ｌＦ
ＥＴ４９のドレインに接続する。さらに、Ｐ　ｆｉ　Ｊ
　Ｆ　Ｅ　Ｔ４７．４８のゲートは、順方向のツェナー
・ダイオード５５と逆方向のダイオード５６と抵抗４６
とを通じて電源の反対極（Ｉ側とする）に接続する。ツ
ェナー・ダイオード５５は、ツェナー・ダイオード４５
と同じツェナー電圧をもつものである。

Ｐ型ＪＦＥＴ４８のピンチオフ電圧は、０．３〜０．７
Ｖ程度とし、Ｎ型ｌＦＥＴ４９のピンチオフ電圧は、０
．０５〜０．３Ｖ程度とする。Ｐ型ＪＦＥＴ４７のコン
タクタンス、ヒンチオ７ｒｉ、圧ハ、Ｐ型ＪＦＥＴ４８
のコンダクタンス、ピンチオフ電圧より大きいものとす
る。

過電流保護について説明する。今、ＦＩ間に正常な交流
電圧Ｖ、がかかっている。負荷の故障で交流の過電流Ｉ
ＦＩか流れた場合、Ｆ側がプラス、■側がマイナスの時
の半波の過電流ＩＦ＋は、Ｎ型ｌＦＥＴ３６とＰ型ＪＦ
ＥＴ３７とが相補的に作用し合って遮断し、そして、Ｎ
型ｌＦＥＴ３５が遮断する。Ｆ側がマイナス、■側がプ
ラスの時の過電流■□は、Ｐ型ＪＦＥＴ４８とＮ型ｌＦ
ＥＴ４９とが相補的に作用し合って遮断し、そして、Ｐ
型ＪＦＥＴ４７が遮断する。遮断後にかかってくる電源
″Ｎ、）Ｈの大部分は、Ｎ型ｌＦＥＴ３５とＰ型ＪＦＥ
Ｔ４７にかかる。負荷が短絡したような大きな過電流■
□が流れた場合の遮断のようすを第１３図に示す。（１
）は遮断電流、（ｍ）は短絡電流である。また、正常な
電流の２倍、４倍程度の過電流Ｉ□が流れた場合の遮断
は、第２図の実施例と同じように第１２図のようになる
。

過電圧保護について説明する。電源部の故障によりＦＩ
間に交流の過電圧■□がかかった場合、Ｆ側がプラス、
■側がマイナスの時の半波の過電圧Ｖ□は、ツェナー・
ダイオード４５が導通状態になってＮ型Ｊ　Ｆ　Ｅ　Ｔ
　３５．３６のゲート電位が下かり、Ｎ型ｌＦＥＴ３６
とＰ型ＪＦＥＴ３７とが相補的に作用し合って遮断し、
そして、Ｎ型ｌＦＥＴ３５が遮断する。Ｆ側がマイナス
、■側がプラスの時の半波の過電圧Ｖ□は、ツェナー・
ダイオード５５が導通状態になってＰ型Ｊ　Ｆ　Ｅ　Ｔ
４７．４８のゲート電圧が上がり、Ｐ型ＪＦＥＴ４８と
Ｎ型ｌＦＥＴ４９とが相補的に作用し合って遮断し、そ
して、Ｐ型ＪＦＥＴ４７が遮断する。過電圧の遮断の場
合は、コンデンサー４１と抵抗４６による時定数とコン
デンサー５２と抵抗４６による時定数を小さくすること
によって、過電圧に対する遮断の遅延性を小さくすれば
、その時流れる過電流１．が、正常な電流の２倍、４倍
程度であっても、第２図の実施例と同じように、第１３
図のように、ｌサイクル以内で遮断できる。

Ｎ型Ｊ　Ｆ　Ｅ　Ｔ３５．３６のゲートは、共に、コン
デンサー４１を通じてＮ型ｌＦＥＴ３５のドレイン（Ｆ
側）に、順方向のダイオード４２と抵抗４３とを通じて
Ｐ型ＪＦＥＴ３７のドレイン（Ｉ（側）に接続し、Ｐ型
Ｊ　Ｆ　Ｅ　７４７．４８のゲートは、共に、コンデン
サー５２を通じてＰ型ＪＦＥＴ４７のドレイン（Ｆ側）
に、逆方向のダイオード５３と抵抗５４とを通じてＮ型
ｌＦＥＴ４９のドレイン（Ｈ側）に、接続されている。

このために、Ｎ　）Ｊ、ｊ　Ｊ　Ｆ　Ｅ　Ｔ３５．３６
とＰ型ＪＦ　Ｅ　Ｔ　４７，４８は、電圧ＶＦＩＩがＯ
Ｖに下がっても、過電流を遮断した時にかかったゲート
電圧を保持して、遮断状態を保持することができるので
、交流の過電流、過電圧を遮断することができる。

次に、Ｎ型ＪＦＥＴのゲートを、高抵抗の抵抗を通じて
、そのＮ型ＪＦＥＴのドレインに接続したタイプの過電
圧過電流保護回路の実施例を、第６図により説明する。

Ｎ型ＪＦＥＴ５８のソースとＰ型ＪＦＥＴ５９のソスと
を接続し、Ｎ〜！ＪＦＥ７５８のドレインとＮ型ＪＦｒ
ｉ：Ｔ５７のソースとを接続する。Ｎ型ＪＦＥＴ５８の
ゲートは、高抵抗の抵抗６７を通じてＮ型Ｊ１？ＥＴ５
８のドレインに、順方向のダイオード６８を通してＰ型
ＪＦＥＴ５９のドレインに接続し、Ｐ型ＪＦＥＴ５９の
ゲートは、逆方向のダイオード６５と抵抗６４とを通じ
てＮｑＪＦＥＴ５７のドレインに、コンデンサー６６を
通じてＰ型ＪＦＥＴ５９のドレインに接続し、Ｎ型ＪＦ
ＥＴ５７のゲートは、：ｌンデンザー６１を通じてＮ型
ＪＦＥＴ５７のドレインに、順方向のダイオード６２と
抵抗６３とを通じてＰ型ＪＦＥＴ５９のドレインに接続
する。更に、Ｎ型ＪＦＥＴ５７のゲートは、順方向のダ
イオード６９と逆方向のツェナー・ダイオード７０と抵
抗７１とを通じてグランドに接続する。このツェナー・
ダイオードには、正常な電源電圧より少し大きいツェナ
ー電圧のものを使用する。そして、Ｎ型ＪＦＥＴ５７の
ドレインは、電源のプラス側に接続され、Ｐ型ＪＦＥＴ
５９のドレインは、負荷のプラス側に接続され、負荷の
マイナス側はグランドに接続されている。

Ｎ型ＪＦＥＴ５８のピンチオフ電圧は、０．０５〜０゜
３Ｖ程度とし、ＰｆｆＪＦＥＴ５９のピンチオフ電圧は
、０．３〜０．７Ｖ程度とする。Ｎ型ＪＦＥＴ５７のコ
ンダクタンス、ピンチオフ電圧は、Ｐ型ＪＦＥＴ５９の
コンダクタンス、ピンチオフ電圧より大きいものとする
。

この接続により、Ｐ型ＪＦＥＴ５９における電位差が、
Ｎ型ＪＦＥＴ５８のゲート電圧になり、Ｎ型Ｊ　Ｆ　Ｅ
Ｔ５７．５８における電位差が、Ｐ型ＪＦＥＴ５９のゲ
ート電圧になり、Ｎ型ＪＦＥＴ５８とＰ型ＪＦＥＴ５９
とにおける電位差が、Ｎ型ＪＦＥＴ５７のゲート電圧に
なる。Ｎ型ＪＦＥＴ５７のドレインをＪ側、Ｐ型ＪＦＥ
Ｔ５９のドレインをに側として、Ｊ側にプラス、Ｋ側に
マイナスの電圧がかかり、その電圧Ｖ１ｇが徐々に大き
くなると、Ｎ型ＪＦＥ７５７．５８とＰ型ＪＦＥＴ５９
を流れる電流ＩＩＫは、少しずつ大きくなる。電圧ｖ、
Ｋがより大きくなり、Ｐ型ＪＴ？ＥＴ５９における電位
差が０．４Ｖ以上になって、ダイオード６８が導通状態
になるまでは、Ｎ型ＪＦＥＴ５８のゲートは、Ｎ型ＪＦ
ＥＴ５８のドレインに接続されていることになり、実際
のピンチオフ電圧を越えても飽和せず、電流１１１には
より大きく収る。電圧Ｖ□がもっと大きくなり、Ｐ型Ｊ
ＦＥＴ５９のおける電位差が０．４Ｖ以上になって、ダ
イオード６８が導通状態になると、ＮｖＪＦＥＴ５８は
飽和し、そして、Ｐ型ＪＦＥ７５９も飽和して、電流Ｉ
ＩＩをおさえるようになる。Ｎ型ＪＦＥＴ５８とＰ型Ｊ
ＦＥＴ５９が、共に飽和した後は、電圧Ｖ１、が大きく
なると、それぞれのゲート電圧が大きくなって、電流Ｉ
□か減少することが、繰り返されて、電流Ｉ□は遮断さ
れる。このように、Ｎ型ＪＦＥＴ５ＢとＰ型ＪＦＥＴ５
９とが相補的に作用し合って過電流を遮断し、その後す
ぐに、Ｎ型ＪＦＩＥＴ５７が遮断して、過電流保護回路
のはたらきをする。

そして、Ｎ型ＪＦＥＴ５７とＰ型ＪＦＥＴ５９は、Ｎ型
ＪＦＥＴ５８とＰ型ＪＦＥＴ５９とが、過電流を遮断す
ると、遮断後すぐに、電源電圧が過電流保護回路にかか
ってくるが、その電源電圧の大部分は、Ｎ型ＪＦＥＴ５
７とＰ型ＪＦＥＴ５９にかかって、Ｎ型ＪＦＥＴ５８に
、大きな電源電圧がかかるのを防ぐはたらきをする。

第１図の実施例と同じように、過電流の遮断特性の概略
は、第８図のようになる。Ｎ型ＪＦＥＴ５８とＰ型ＪＦ
ＥＴ５９の半導体特性（コンダクタンス、ピンチオフ電
圧等）を変えることによって遮断特性を（ａ）（ｂＸｃ
）のように変えることができる。

次に、電源部の故障で、電源電圧が異常に大きくなった
場合、Ｎ型ＪＦＥＴ５７のドレイン（Ｊ側）とグランド
（Ｇ側）との間にかかる電圧Ｖ、Ｇが、Ｎ型ＪＦＥＴ５
７のゲートに接続されたツェナー・ダイオード７０のツ
ェナー電圧より大きくなると、ツェナー・ダイオード７
０は導通状態になり、Ｎ型ＪＦＥＴ５７のゲート電位は
、コンデンサー６１と抵抗７１との時定数による憚かな
遅延性をもって下がる。

ゲート電位が下がることは、ゲート電圧が大きくなるこ
とである。このために、Ｎ型ＪＦＥＴ５７は飽和し、そ
して、すぐ電流ＴＩＫをおさえるようになる。そして、
Ｎ型ＪＦＥＴ５７における電位差が人きくなって、Ｐ型
ＪＦＥＴ５９のゲート電圧が大きくなり、Ｐ型ＪＦＥＴ
５９も電流ＩＩＫをＪｉさえると同時に、Ｐ型ＪＦＥＴ
５９にＪｆける電位差が大きくなる。これが繰り返され
て、Ｎ型ＪＦＥＴ５７とＰ型ＪＦＥＴ５９とが、相補的
に作用し合って過電流を遮断し、過電圧を遮断すること
ができる。

第１図の実施例と同じように、′ｉ１ｆ源投入時の突入
電流に対する必要な１３電流保護としての遅延性とは関
係なく、過電圧保護としての遅延性を選ぶことができる
ので、過電圧保護としての遅延性を大変小さくすれば、
過電圧を瞬時に遮断することができる。

Ｎ型ＪＦＥＴ５７のゲートは、コンデンサ−６１を通じ
てＮ型ＪＦＥＴ５７のドレインに、順方向のダイオード
６２と抵抗６３とを通じてＰ型ＪＦＥＴ５９のドレイン
に接続され、Ｐ型ＪＦＥＴ５９のゲートは、＝ｌンデン
サー６６を通じてＰ型ＪＦＥＴ５９のドレインに、逆方
向のダイオード６５と抵抗６４とを通じてＮ型ＪＦＥＴ
５７のドレインに接続されている。このために、第１　
ＥＸ］の実施例と同じように、Ｎ型ＪＦＥＴ５７とＰ型
ＪＦＥＴ５９は、電圧ＶＩＥかＯＶに下がっても、過電
流を遮断した時にかかったゲト電圧を保持して、遮断状
態を保持することができるので、間欠的な過′ｆｒＬ流
、過？ｔｌＪＴＥを遮断することができる。

次に、Ｎ型ＪＦＥＴのゲートを、高抵抗の抵抗を通じて
、そのＮ型Ｊ　ＦＥＴのドレインに接続し、Ｐ型ＪＦＥ
Ｔのゲートを、高抵抗の抵抗を通じて、そのＰ型ＪＦＥ
Ｔのドレインに接続したタイプのＡ電圧過電流保護回路
の実施例を第７図により説明する。

Ｎ型ＪＦＥＴ７３のソースとＰ型ＪＦＥＴ７４のソース
とを接続し、Ｎ型ＪＦＥＴ７３のドレインとＮ型ＪＦＥ
Ｔ７２のソースとを接続し、ＰＱＪＦＥＴ７４のドレイ
ンとＰ型ＪＦＥＴ７５のドレインとを接続する。Ｎ型Ｊ
ＦＥＴ７３のゲートは、高抵抗の抵抗８５と並列のコン
デンサー８８とを通じてＮ型ＪＦＥＴ７３のドレインに
、順方向のダイオード８６と抵抗８７とを通じてＰ型Ｊ
ＦＥＴ７４のドレインに接続し、Ｐ型ＪＦＥＴ７４のゲ
ートは、高抵抗の抵抗８４を通じてＰ型ＪＦＥＴ７４の
ドレインに、逆方向のダイオード８３を通じてＮをＪＦ
ＥＴ７３のドレインに接続する。Ｎ型ＪＦＥＴ７２のゲ
ートは、コンデンサー７７を通じてＮ型ＪＦＥＴ７２の
ドレインに、順方向のダイオード７８と抵抗７９とを通
じてＰ型ＪＦＥＴ７５のドレインに接続し、Ｐ型ＪＦＥ
Ｔ７５のゲートは、コンデンサー８２を通じてＰ型ＪＦ
ＥＴ７５のドレインに、逆方向のダイオード８１と抵抗
８０とを通じてＮ型ＪＦＥＴ７２のドレインに接続する
。

更に、Ｎ型ＪＦＥＴ７２のゲートは、順方向のダイオー
ド８９と逆方向のツェナー・ダイオード９０と抵抗９１
とを通じてグランドに接続する。このツェナー・ダイオ
ードには、正常な′ホ源電圧より少し大きいツェナー電
圧のものを使用する。そして、Ｎ型ｒＦＥＴ７２のドレ
インは、電源のプラス側に接続され、Ｐ型ＪＦＥＴ７５
のドレインは、負荷のプラス側に接続され、負荷のマイ
ナス側はグランドに接続されている。

Ｎ型ＪＦＥＴ７３とＰ型ＪＦＥＴ７４のピンチオフ電圧
は、０．０５〜０．３Ｖ程度とする。Ｎ梨ＪＦＥＴ７２
とＰ型ＪＦＥＴ７５のコンダクタンス、ピンチオフ電圧
は、ＮＱＪＦＥＴ７３とＰ型ＪＦＥＴ７４か過電流保護
として機能する時の、コンダクタンス、ピンチオフ電１
Ｅより大きいものとする。

この接続により、Ｎ型ＪＦＥＴ７３における電位差が、
Ｐ型ＪＦＥＴ７４のゲート電圧にムリ、Ｐ型ＪＦＥＴ７
４における電位差が、Ｎ型ＪＦＥＴ７３のゲーｉ−電圧
になり、Ｎ型Ｊ　Ｆ　Ｅ　７７２．７３とＰ型ＪＦＥＴ
７＝１における電位差が、Ｐ型ＪＦＥＴ７５のゲート電
圧になり、Ｎ型ＪＦＥＴ７３とＰ型ＪＦＥＴ７４．７５
における電位差が、Ｎ型ＪＦＥＴ７２のゲート電圧にな
る。Ｎ型ＪＦＥＴ７２のドレインをＬ側、Ｐ型ＪＦＥＴ
７５のドレインをＭ側として、Ｌ側にプラス、Ｍ側にマ
イナスの電圧がかかり、その電圧ＶＬＭが徐々に太きく
　１すると、Ｎ型Ｊ　Ｆ　Ｅ　Ｔ７２．７３とＰ型Ｊ　
Ｆ　ＨＴ　７４．７５を流れる電流■、は、少しずつ大
きくなる。電圧ＶＬＭがより大きくなり、Ｎ型ＪＦＥＴ
７３とＰ型ＪＦＥＴ７４におけるそれぞれの電位差が０
．４Ｖ以上になって、ダイオード８３．８６が導油状態
になるまでは、Ｎ型ＪＦＥＴ７３とＰ型ＪＦＥＴ７４の
ゲートは、それぞれのドレインに接続されていることに
なり、実際のピンチオフ電圧を越えても飽和せず、電流
ＴＬＭはより大きくなる。

電圧ｖＬＭかもっと大きくなり、Ｎ型ＪＦＥＴ７３とＰ
攪ＪＦＩＥＴ７４における電位差が、０，４Ｖ以上にな
って、ダイオード８３　、８６が導通状態に起ると、Ｎ
型ＪＦＥＴ７３とＰ型ＪＦＥＴ７４は、コンデンサー８
８と抵抗８７との時定数による遅延性をもって飽和し、
電流Ｉ４をおさえるようになる。Ｎ型ＪＦＥＴ７３とＰ
型ＪＦＥＴ７４が共に飽和した後は、電圧■、が大きく
なると、それぞれのゲート電圧が大きくなって、電流Ｉ
ＬＭが減少することが、繰り返されて、電流■、は遮断
される。このように、Ｎ型ＪＦＥＴ７３とＰ型ＪＦＥＴ
７４とが相補的に作用し合って過電流を遮断し、その後
、Ｎ型ＪＦＥＴ７２とＰ型ＪＦＥＴ７５とが相補的に作
用し合って過電流を遮断して過電流保護回路のはたらき
をする。

そして、過電流を遮断すると、すぐに、電源電圧が過電
流保護回路にかかってくるが、その電源電圧の大部分は
、Ｎ型ＪＦＥＴ７２とＰ型ＪＦＥＴ７５にかかる。

第１図の実施例と同じように、過電流の遮断特性の概略
は、第８図のようになる。Ｎ型ＪＦＥＴ７３とＰ型ＪＦ
ＥＴ７４の半導体特性（コンダクタンス、ピンチオフ電
圧等）を変えることによって遮断特性を（ａＸｂＸｃ）
のように変えることができる。

次に、電源部の故障で、電源電圧が異常に大きくなった
場合、Ｎ型ＪＦＥＴ７２のドレイン（１，側）とグラン
ド（Ｇ側）との間にかかる電圧ＶＬ、が、Ｎ型ＪＦＥＴ
７２のゲートに接続されたツェナー・ダイオード９０の
ツェナー電圧より大きくなると、ツェナー・ダイオード
９０は導通状態になり、Ｎ型ＪＦＥＴ７２のゲート電位
は、コンデンサー７７と抵抗９１との時定数による僅か
な遅延性をもって下がる。

ゲート電位が下がることは、ゲート電圧が大きくなるこ
とである。このために、Ｎ型ＪＦＥＴ７２は飽和し、そ
して、すぐに電流ＩＬＭをおさえるようになる。そして
、Ｎ型ＪＦＥＴ７２における電位差か大きくなって、Ｐ
型ＪＦＥＴ７５のゲート電圧が大きくなり、Ｐ型ＪＦＥ
Ｔ７５も電流ＩＬＭをおさえると同時に、Ｐ型ＪＦＥＴ
７５における電位差が大きくなる。これが繰り返されて
、Ｎ型ＪＦＥＴ７２とＰ型ＪＦＥＴ７５とが、相補的に
作用し合って過電流を遮断し、過電圧を遮断することが
できる。

Ｎ型ＪＦＥＴ７２のゲートは、コンデンサー７７を通じ
てＮ型ＪＦＥＴ７２のドレインに、順方向のダイオード
７８と抵抗７９とを通じてＰ型ＪＦＥＴ７５のドレイン
に接続され、Ｐ型ＪＦＥ７７５のゲートは、コンデンサ
ー８２を通じてＰ型ＪＦＥＴ７５のドレインに、逆方向
のダイオード８１と抵抗８０とを通じてＮ型ＪＦＥＴ７
２のドレインに接続されている。このために、第１図の
実施例と同じように、Ｎ型ＪＦＥＴ７２．！−Ｐ型ＪＦ
ＥＴ７５は、電圧ＶＬＭがＯｖに下がっても、過電流を
遮断した時にかかったゲート電圧を保持して、遮断状態
を保持することができるので、間欠的な過電流、過電圧
を遮断することができる。

第６図、第７図の実施例の過電圧過電流保護回路も、そ
の保護回路をそれぞれ逆並列に接続して、第２図、第５
図のような交流用の過電圧過電流保護回路にすることが
できる。

これらの実施例の過電圧過電流保護回路の接合対電界効
果半導体を、デグレッション形絶縁ゲート形電界効果半
導体装置き換えることもできる。

また、接合対電界効果半導体を、ショットキーバリア形
電界効果半導体に、ダイオードをショットキーバリア形
ダイオードに置き換えて、高周波特性の良くすることも
できる。

（６）発明の効果本発明の過電圧過電流保護回路は、デプレンシコン形電
界効果半導体で構成されている。そのために、ピンチオ
フ電圧が小さい電界効果半導体で構成すれば、正常電流
が流れる時の過電圧過電流保護回路における電圧降下を
、０．２〜０．３Ｖ程度にすることができる。このため
、電源電圧の低い回路に使用しても、負荷に対する電源
電圧をほとんど下げることがないので、電源電圧の低い
回路にも簡単に使用することができる。また、１つのＰ
Ｎ接合をも、横切らｋいので、きれいな電流を流すこと
ができる。

電界効果半導体のゲートを、高抵抗の抵抗でそのドレイ
ンに接続し、そのゲートに接続したダイオードの導通、
不導通によって、ゲートの接続をそのドレインからソー
ス側へ切り換える方式により、その電界効果半導体の、
実際には、ばらりいているピンチオフ電圧を、ダイオー
ドの導通開始電圧に揃えることができるので、遮断特性
の揃った過電Ｉ１三過電流保護回路が、容易に生産でき
る。

また、実際のピンチオフ電圧以上の電圧で使用できるの
で、過電圧過電流保護回路を小さくすることができる。

それぞれの電界効果半導体は、コンデンサーと抵抗との
時定数に頼ることなく、遮断した時のゲート電圧を保持
し、遮断状態を保持することができるので、大きい容量
のコンデンサーを使用することなく、直流の間欠的な過
電流、過電圧や交流の過電流、過電圧を容易に遮断する
ことかできる。

また、使用する時の正常電流（定格電流）、遮断電流の
大きさが、ＦＡ（マイクロアンペア−）単位から、Ａ（
アンペア−）単位までの広い範囲にわたって、過電圧過
電流保護回路をつくることかできる。

【図面の簡単な説明】

第１図、第３図、第４図、第６図、第７図は、本発明の
直流用の接合層電界効果半導体による過電圧過電流保護
回路の回路図である。第２図、第５図は、本発明の交流用の接合層電界効果半
導体による過電圧過電流保護回路の回路図である。第８図、第１４図は、本発明の過電圧過電流保護回路の
遮断の電流電圧（１−Ｖ）特性である。第９図は、通常の接合層電界効果半導体の電流電圧ｃｒ
ｏ　　ｖｏ）特性である。第１０図は、本発明の過電圧過電流保護回路の直流の遮
断電流・遮断時間（１−Ｔ）特性である。第１＋図、第１２図、第１３図は、本発明の過電圧過電
流保護回路の交流の遮断電流・遮断時間（Ｉ−Ｔ）特性
である。１、Ｉ４．２３，２４，３５．３６．４９．５７，５８
．７２．７３＝　Ｎ型接合形電界効果半導体２、＋３．２５，３７．４７．４８．５９．７４．７５
＝　Ｐ型接合形電界効果半導体５．８．　Ｉ　Ｏ，１６，＋９．２２．２８．３１．３
９．４２．４４　、５０．５３．５６．６２．６５．６
８，６９．７８．８１８３．８６．８９−ダイオード１
１．２１．３３．４５．５５．７０．９０−ツェナー・
ダイオード６．７．１５．２０．３０．４１，５２．６
１．６６．７７．８２．８８−コンデンサー４．９．１２．１７．１８，２７．２９．３２．３４　
、４０，４３．４６．５＋　、５４　、６３．６４．６
７．７＋　、７９．８０，８４．８５，８７，９１−抵
抗３．２６．３８．６０．７６−負荷

Claims

【特許請求の範囲】

（１）デプレッション形電界効果半導体のＮ型電界効果
半導体（１）のソースとＰ型電界効果半導体（２）のソ
ースとを接続し、Ｎ型電界効果半導体（１）のゲートは
、コンデンサー（７）を通じてＮ型電界効果半導体（１
）のドレインに、順方向のダイオード（８）と抵抗（９
）とを通じてＰ型電界効果半導体（２）のドレインに接
続し、Ｐ型電界効果半導体（２）のゲートは、コンデン
サー（６）を通じてＰ型電界効果半導体（２）のドレイ
ンに、逆方向のダイオード（５）と抵抗（４）とを通じ
てＮ型電界効果半導体（１）のドレインに接続し、過電
圧を感知するために、前記Ｎ型電界効果半導体（１）の
ゲートを、順方向のダイオード（１０）と逆方向のツェ
ナー・ダイオード（１１）と抵抗（１２）とを通じてグ
ランドに接続することを特徴とし、Ｎ型電界効果半導体
（１）のドレインは、電源のプラス側に接続し、Ｐ型電
界効果半導体（２）のドレインは、負荷のプラス側に接
続し、負荷のマイナス側はグランドに接続され、負荷に
直列に接続する直流用の過電圧過電流保護回路。
（２）請求項（１）記載の過電圧過電流保護回路に、同
じ過電流保護回路を逆並列に接続し、過電圧を感知する
ために、前記の逆並列に接続した過電流保護回路のＰ型
電界効果半導体（１３）のゲートを、順方向のツェナー
・ダイオード（２１）と逆方向のダイオード（２２）と
抵抗（１２）とを通じて電源の反対極に接続することを
特徴とし、Ｎ型電界効果半導体（１）のドレインは、電
源の１方の極に接続し、Ｐ型電界効果半導体（２）のド
レインは、負荷に接続し、負荷の反対側は電源の反対極
に接続され、負荷に直列に接続する交流用の過電圧過電
流保護回路。
（３）Ｎ型電界効果半導体（２４）のソースとＰ型電界
効果半導体（２５）のソースとを接続し、Ｎ型電界効果
半導体（２４）のドレインとＮ型電界効果半導体（２３
）のソースとを接続し、互いに接続したＮ型電界一効果
半導体（２３）（２４）のゲートは、コンデンサー（３
０）を通じてＮ型電界効果半導体（２４）のドレインに
、順方向のダイオード（３１）と抵抗（３２）とを通じ
てＰ型電界効果半導体（２５）のドレインに接続し、Ｐ
型電界効果半導体（２５）のゲートは、抵抗（２９）を
通じてＰ型電界効果半導体（２５）のドレインに、逆方
向のダイオード（２８）と抵抗（２７）とを通じてＮ型
電界効果半導体（２４）のドレインに接続し、過電圧を
感知するために、ダイオード（３１）と抵抗（３２）と
の接続点を、逆方向のツェナー・ダイオード（３３）と
抵抗（３４）とを通じてグランドに接続することを特徴
とし、Ｎ型電界効果半導体（２３）のドレインは、電源
のプラス側に接続し、Ｐ型電界効果半導体（２５）のド
レインは、負荷のプラス側に接続し、負荷のマイナス側
は、グランドに接続され、負荷に直列に接続する直流用
の過電圧過電流保護回路。
（４）Ｎ型電界効果半導体（３６）のソースとＰ型電界
効果半導体（３７）のソースとを接続し、Ｎ型電界効果
半導体（３６）のドレインとＮ型電界効果半導体（３５
）のソースとを接続し、互いに接続したＮ型電界効果半
導体（３５）（３６）のゲートは、コンデンサー（４１
）を通じてＮ型電界効果半導体（３５）のドレインに、
順方向のダイオード（４２）と抵抗（４３）とを通じて
Ｐ型電界効果半導体（３７）のドレインに接続し、Ｐ型
電界効果半導体（３７）のゲートは、抵抗（４０）を通
じてＰ型電界効果半導体（３７）のドレインに、逆方向
のダイオード（３９）を通じてＮ型電界効果半導体（３
６）のドレインに接続し、過電圧を感知するために、前
記Ｎ型電界効果半導体（３５）（３６）のゲートを、順
方向のダイオード（４４）と逆方向のツェナー・ダイオ
ード（４５）と抵抗（４６）とを通じてグランドに接続
することを特徴とし、Ｎ型電界効果半導体（３５）のド
レインは、電源のプラス側に接続し、Ｐ型電界効果半導
体（３７）のドレインは、負荷のプラス側に接続し、負
荷のマイナス側は、グランドに接続され、負荷に直列に
接続する直流用の過電圧過電流保護回路。
（５）請求項（４）記載の過電圧過電流保護回路に、そ
の過電流保護回路のＮ型電界効果半導体をＰ型電界効果
半導体に、Ｐ型電界効果半導体をＮ型電界効果半導体装
置き換えた同じ構造の過電流保護回路を並列に接続し、
過電圧を感知するために、前記の並列に接続した部分の
過電流保護回路の、互いに接続したＰ型電界効果半導体
（４７）（４８）のゲートを、順方向のツェナー・ダイ
オード（５５）と逆方向のダイオード（５６）と抵抗（
４６）とを通じて電源の反対極に接続することを特徴と
し、Ｎ型電界効果半導体（３５）のドレインは、電源の
１方の極に接続し、Ｐ型電界効果半導体（３７）のドレ
インは、負荷に接続し、負荷の反対側は電源の反対極に
接続され、負荷に直列に接続する交流用の過電圧過電流
保護回路。
（６）Ｎ型電界効果半導体（５８）のソースとＰ型電界
効果半導体（５９）のソースとを接続し、Ｎ型電界効果
半導体（５８）のドレインとＮ型電界効果半導体（５７
）のソースとを接続し、Ｎ型電界効果半導体（５８）の
ゲートは、抵抗（６７）を通じてＮ型電界効果半導体（
５８）のドレインに、順方向のダイオード（６８）を通
じてＰ型電界効果半導体（５９）のドレインに接続し、
Ｐ型電界効果半導体（５９）のゲートは、コンデンサー
（６６）を通じてＰ型電界効果半導体（５９）のドレイ
ンに、逆方向のダイオード（６５）と抵抗（６４）とを
通じてＮ型電界効果半導体（５７）のドレインに接続し
、Ｎ型電界効果半導体（５７）のゲートは、コンデンサ
ー（６１）を通じてＮ型電界効果半導体（５７）のドレ
インに、順方向のダイオード（６２）と抵抗（６３）と
を通じてＰ型電界効果半導体（５９）のドレインに接続
し、過電圧を感知するために、前記Ｎ型電界効果半導体
（５７）のゲートを、順方向のダイオード（６９）と逆
方向のツェナー・ダイオード（７０）と抵抗（７１）と
を通じてグランドに接続することを特徴とし、Ｎ型電界
効果半導体（５７）のドレインは、電源のプラス側に接
続し、Ｐ型電界効果半導体（５９）のドレインは、負荷
のプラス側に接続し、負荷のマイナス側は、グランドに
接続され、負荷に直列に接続する直流用の過電圧過電流
保護回路。
（７）Ｎ型電界効果半導体（７３）のソースとＰ型電界
効果半導体（７４）のソースとを接続し、Ｎ型電界効果
半導体（７３）のドレインとＮ型電界効果半導体（７２
）のソースとを接続し、Ｐ型電界効果半導体（７４）の
ドレインとＰ型電界効果半導体（７５）のソースとを接
続し、Ｎ型電界効果半導体（７３）のゲートは、抵抗（
８５）と並列のコンデンサー（８８）とを通じてＮ型電
界効果半導体（７３）のドレインに、順方向のダイオー
ド（８６）と抵抗（８７）とを通じてＰ型電界効果半導
体（７４）のドレインに接続し、Ｐ型電界効果半導体（
７４）のゲートは、抵抗（８４）を通じてＰ型電界効果
半導体（７４）のドレインに、逆方向のダイオード（８
３）を通じてＮ型電界効果半導体（７３）のドレインに
接続し、Ｐ型電界効果半導体（７５）のゲートは、コン
デンサー（８２）を通じてＰ型電界効果半導体（７５）
のドレインに、逆方向のダイオード（８１）と抵抗（８
０）とを通じてＮ型電界効果半導体（７２）のドレイン
に接続し、Ｎ型電界効果半導体（７２）のゲートは、コ
ンデンサー（７７）を通じてＮ型電界効果半導体（７２
）のドレインに、順方向のダイオード（７８）と抵抗（
７９）とを通じてＰ型電界効果半導体（７５）のドレイ
ンに接続し、過電圧を感知するために、前記Ｎ型電界効
果半導体（７２）のゲートを、順方向のダイオード（８
９）と逆方向のツェナー・ダイオード（９０）と抵抗（
９１）とを通じてグランドに接続することを特徴とし、
Ｎ型電界効果半導体（７２）のドレインは、電源のプラ
ス側に接続し、Ｐ型電界効果半導体（７５）のドレイン
は、負荷のプラス側に接続し、負荷のマイナス側は、グ
ランドに接続され、負荷に直列に接続する直流用の過電
圧過電流保護回路。