JP2010200449A

JP2010200449A - 電圧制限回路

Info

Publication number: JP2010200449A
Application number: JP2009041044A
Authority: JP
Inventors: Hiroshi Hibino; 寛日比野
Original assignee: Daikin Industries Ltd
Current assignee: Daikin Industries Ltd
Priority date: 2009-02-24
Filing date: 2009-02-24
Publication date: 2010-09-09
Anticipated expiration: 2029-02-24
Also published as: JP5532625B2

Abstract

【課題】本発明の目的は、負荷などに流れる電流やスイッチング素子の電圧を計測するための回路を保護しながら、消費電力を低減できる電圧制限回路を提供することにある。
【解決手段】電圧制限回路１０は、第１抵抗Ｒ１と、第１抵抗Ｒ１に直列接続されたユニポーラ素子Ｓ０と、ユニポーラ素子Ｓ０にカソードが直列接続され、アノードがユニポーラ素子Ｓ０のゲートに接続されたツェナーダイオードＺＤと、ユニポーラ素子Ｓ０に並列に接続された第２抵抗Ｒ２とを備える。
【選択図】図２

Description

本発明は、負荷などに流れる電流やスイッチング素子の電圧を計測するときに、電圧計測回路を保護するための電圧制限回路に関するものである。

従来、モータなどの負荷に流れる電流を計測し、インバータやコンバータに備えられたスイッチング素子を制御している。例えば、図９に示すように、インバータ２の出力線にシャント抵抗Ｒｓを接続し、シャント抵抗Ｒｓの両端に分圧抵抗ｒ１，ｒ２を接続する。分圧抵抗ｒ１，ｒ２の出力を電圧計測回路ＯＰに入力し、シャント抵抗Ｒｓの電位差を差動出力する。差動出力は制御回路４ｃに入力され、差動出力から電流が求められ、インバータ２のスイッチングのタイミングを制御する。同様の回路は、特許文献１にも開示されている。インバータ２の上側アームのスイッチング素子Ｓ１がオンになったときに、高電圧が出力されるが、分圧抵抗ｒ１，ｒ２によって電圧計測回路ＯＰを保護することができる。

しかし、シャント抵抗Ｒｓの抵抗値は小さいため、分圧することによって測定する電位差がさらに小さくなる。このため、電流の検出精度が低下するおそれがある。

また、インバータ２の上側アームのスイッチング素子Ｓ１がオンになったときは高電圧が出力される。そのとき、分圧抵抗ｒ１，ｒ２における消費電力が大きくなる。消費電力を低減させようとすると、分圧抵抗ｒ１，ｒ２のインピーダンスを高くする必要がある。しかし、インピーダンスを高くすると、ノイズの影響を受けやすくなる。

特開２００４−３０９３８６号公報

本発明の目的は、負荷などに流れる電流やスイッチング素子の両端電圧を計測するための回路を保護しながら、消費電力を低減できる電圧制限回路を提供することにある。

本発明の電圧制限回路は、スイッチング素子を有する電力変換回路の該スイッチング素子と並列に接続され、両端電圧が第１の所定値よりも小さい、もしくは所定の範囲内である場合、該両端電圧と同じ電圧を出力し、前記両端電圧が第１の所定値よりも大きい場合、該所定値と同じ電圧を出力し、もしくは前記所定の範囲外である場合、該所定の範囲内の電圧を出力し、前記スイッチング素子と出力との間に抵抗成分を有する電圧制限回路であって、前記両端電圧が第２の所定値よりも大きい、もしくは前記所定の範囲外である場合、電圧制限回路の抵抗成分のインピーダンスを増加させる。なお、第１の所定値≧第２の所定値となるように選定される。

前記抵抗成分は、少なくともユニポーラ素子を有し、前記ユニポーラ素子がオン状態からオフ状態になることにより、前記抵抗成分のインピーダンスを増加させる。

前記抵抗成分は、少なくとも第１抵抗および前記第１抵抗に直列接続されたユニポーラ素子を有し、前記抵抗成分に直列接続された第１ツェナーダイオードを備え、前記第１ツェナーダイオードの両端電圧により、前記ユニポーラ素子のオン・オフ状態が切り替わるように構成され、前記第１の所定値が第１ツェナーダイオードのブレークダウン電圧で決定される。

前記ユニポーラ素子は、ノーマリーオン型のユニポーラ素子である。

前記電力変換回路が、上側アームと下側アームにそれぞれスイッチング素子を備えたインバータまたはコンバータであり、電圧制限回路は下側アームのスイッチング素子と並列接続されている。

前記ユニポーラ素子に並列に接続された第２抵抗を備え、前記第１抵抗よりも第２抵抗のインピーダンスが高い。

前記第１ツェナーダイオードのカソードに、前記ユニポーラ素子が直列接続され、該第１ツェナーダイオードのアノードに、該ユニポーラ素子のゲートが接続され、該第１ツェナーダイオードのブレークダウン電圧が、該ユニポーラ素子のスレッショールド電圧よりも高い。

電圧制限回路は、第１抵抗と、前記第１抵抗に直列接続されたユニポーラ素子と、前記ユニポーラ素子にカソードが直列接続された第１ツェナーダイオードと、前記第１ツェナーダイオードと並列接続されており、カソードがユニポーラ素子のゲートに接続された第２ツェナーダイオードと、前記第１ツェナーダイオードのカソードと第２ツェナーダイオードのカソードの間に接続された第３抵抗とを備え、第１ツェナーダイオードのブレークダウン電圧よりも、第２ツェナーダイオードのブレークダウン電圧が小さい。

前記第１ツェナーダイオードと第２ツェナーダイオードのブレークダウン電圧の電位差が、前記ユニポーラ素子のスレッショールド電圧よりも高い。

本発明は、ツェナーダイオードによって所望の電圧の範囲に制限することができ、電圧制限回路に接続される回路の保護をおこなうことができる。インピーダンスを増加させることによって消費電力を低減することができる。ユニポーラ素子が自動的にオン・オフされる構成であり、複雑な回路構成ではない。ユニポーラ素子と並列に高抵抗を接続することにより、ユニポーラ素子を安定に制御することができる。

また、ツェナーダイオードを２つ使用した場合、ツェナーダイオードのブレークダウン電圧によって、ユニポーラ素子のターンオフのゲート電圧を設定することができる。ツェナーダイオードとユニポーラ素子の選択幅が広がり、回路設計の自由度が増す。

本発明の電圧制限回路を負荷に流れる電流を計測するためにインバータに取り付けた図である。本発明の電圧制限回路の具体的な回路構成を示す図である。本発明の電圧制限回路をインバータのスイッチング素子の両端電圧を計測するためにインバータに取り付けた図である。図２の電圧制限回路に保護のためのダイオードやツェナーダイオードを取り付けた図である。本発明の電圧制限回路をコンバータに入力される電流を計測するためにコンバータに取り付けた図である。本発明の電圧制限回路をコンバータのスイッチング素子の両端電圧を計測するためにコンバータに取り付けた図である。本発明の電圧制限回路であり、ツェナーダイオードを２つ使用した回路である。図７の電圧制限回路に保護のためのダイオードやツェナーダイオードを取り付けた図である。従来の分圧抵抗を使用して負荷に流れる電流を計測するための構成を示す図である。

本発明について図面を用いて説明する。本発明の電圧制限回路は、インバータやコンバータなどの電力変換回路のスイッチング素子（トランジスタとダイオード）に並列接続されるものである。電圧制限回路は、負荷に流れる電流やスイッチング素子の両端電圧を計測するときに、電圧計測回路を保護する。まず、インバータから負荷に流れる電流を計測する場合を説明する。

図１に示すように、インバータ２の出力線に電流計測用のシャント抵抗Ｒｓが直列接続されている。そのシャント抵抗Ｒｓの両端にそれぞれ電圧制限回路１０が接続されている。シャント抵抗Ｒｓの両端電圧の電位差を差動出力する電圧計測回路ＯＰが電圧制限回路１０に接続されている。制御回路４は、電圧計測回路ＯＰの出力によってシャント抵抗Ｒｓに流れる電流を求め、インバータ２のスイッチングのタイミングを調節する。電圧計測回路ＯＰは、例えば、差動増幅回路やインスツルメンテーション・アンプを使用してもよいし、Ａ／Ｄ変換器により直接ディジタル値に変換しても良い。

図１ではインバータ２は１相のみを示しており、３相交流出力のインバータであれば少なくとも２相の出力に電圧制限回路１０などを取り付ける。インバータ２の構成に応じて適宜電圧制限回路１０を取り付ける。

インバータ２は上側アームの電力線と下側アームの電力線にスイッチング素子Ｓ１，Ｓ２が接続されている。そのスイッチング素子Ｓ１，Ｓ２のオン・オフが交互に切り替わる。上側アームのスイッチング素子Ｓ１がオンになると高電圧が出力される。下側アームのスイッチング素子Ｓ２がオンになると低電圧が出力される。高電圧の一例としては２８０Ｖ、低電圧の一例としては−３〜＋３Ｖである。インバータ２からの出力は大きく変動するため、電圧制限回路１０がインバータ２から高電圧が出力されたときに電圧計測回路ＯＰを保護する。

具体的な電圧制限回路１０の構成を図２に示す。電圧制限回路１０は、第１抵抗Ｒ１と、第１抵抗Ｒ１に直列接続されたユニポーラ素子Ｓ０と、ユニポーラ素子Ｓ０にカソードが直列接続され、アノードがユニポーラ素子Ｓ０のゲートに接続されたツェナーダイオードＺＤと、ユニポーラ素子Ｓ０に並列に接続された第２抵抗Ｒ２とを備える。

第１抵抗Ｒ１がインバータ２の出力線に接続され、ツェナーダイオードＺＤのアノードがインバータ２の下側アームの電源線に接続される。したがって、電圧制限回路１０はインバータ２の下側アームのスイッチング素子Ｓ２と並列になる。また、ユニポーラ素子Ｓ０のソースがツェナーダイオードＺＤのカソードと電圧計測回路ＯＰに接続されている。

ユニポーラ素子Ｓ０はノーマリーオン型である。ユニポーラ素子Ｓ０は、ゲートに所定の電圧が印加されることによりオフになる。ユニポーラ素子Ｓ０としては、例えばＪＦＥＴが挙げられる。

上記のように、インバータ２は高電圧と低電圧とを交互に出力しており、その出力電圧は大きく変動する。高電圧が出力され、スイッチング素子Ｓ２と並列に接続された電圧制限回路１０の両端電圧が所定値よりも大きい、もしくは所定の範囲外になるときに、電圧計測回路ＯＰを保護する必要がある。すなわち、インバータ２から高電圧が出力されたときに、電圧計測回路ＯＰに入力される電圧が電圧計測回路ＯＰの許容電圧よりも低くなればよい。ツェナーダイオードＺＤが電圧計測回路ＯＰの許容電圧よりも低い値でブレークダウンすれば電圧計測回路ＯＰが保護される。したがって、ツェナーダイオードＺＤのブレークダウン電圧は、電圧計測回路ＯＰの許容電圧よりも小さい。

また、インバータ２から低電圧が出力され、スイッチング素子Ｓ２と並列に接続された電圧制限回路１０の両端電圧が所定値よりも小さい、もしくは所定の範囲内になるときに、電圧計測回路ＯＰがシャント抵抗Ｒｓの両端の電位差を出力する。したがって、インバータ２の下側アームのスイッチング素子Ｓ２がオンになったとき、ツェナーダイオードＺＤがブレークダウンしないようにする。

以上をまとめると、インバータ２の上側アームのスイッチング素子Ｓ１がオンになったときに、ツェナーダイオードＺＤがブレークダウンし、下側アームのスイッチング素子Ｓ２がオンになったときに、ツェナーダイオードＺＤはブレークダウンしない。ツェナーダイオードＺＤのブレークダウン電圧が、例えば−１５Ｖであるとする。上側アームのスイッチング素子Ｓ１がオンになると１５Ｖの電圧が電圧計測回路ＯＰに入力される。下側アームのスイッチング素子Ｓ２がオンになると、シャント抵抗Ｒｓの両端電圧が入力される。

上記のようにユニポーラ素子Ｓ０は、ノーマリーオン型である。ツェナーダイオードＺＤの両端電圧がユニポーラ素子Ｓ０のゲートに印加される。ツェナーダイオードＺＤの両端電圧がユニポーラ素子Ｓ０のスレッショールド電圧を超えると、ユニポーラ素子Ｓ０はオフになる。ユニポーラ素子Ｓ０がオフになれば、ユニポーラ素子Ｓ０に並列接続された第２抵抗Ｒ２に電流が流れる。オン状態のユニポーラ素子Ｓ０よりも第２抵抗Ｒ２の抵抗値が非常に高く、流れる電流が小さくなり、第２抵抗Ｒ２によって消費電力が低減される。すなわち、ユニポーラ素子Ｓ０のオンからオフになることにより、電圧制限回路１０の抵抗成分のインピーダンスが増加し、消費電力低減が可能になる。ユニポーラ素子Ｓ０のオン・オフ制御は、スイッチング素子Ｓ２と並列に接続された電圧制限回路１０の両端電圧によって自動的におこなわれるため、構成が非常に簡単である。

ツェナーダイオードＺＤがブレークダウンしなければ、電圧制限回路１０には電圧計測回路にのみ電流が流れ、電圧計測回路の入力インピーダンスが高ければ、消費電力はほぼ０である。ユニポーラ素子Ｓ０がオンであれば、電圧制限回路１０のインピーダンスは第１抵抗Ｒ１となり、ユニポーラ素子Ｓ０がオフであれば、電圧計測回路１０のインピーダンスは第１抵抗Ｒ１と第２抵抗Ｒ２の和となる。

また、第２抵抗Ｒ２を第１抵抗Ｒ１よりも大きくする。例えば、第１抵抗Ｒ１が１ｋΩであり、第２抵抗Ｒ２が２７ｋΩである。第２抵抗Ｒ２が大きくなるため、ツェナーダイオードＺＤがブレークダウンしたときに、ツェナーダイオードＺＤに流れる電流を小さくすることができる。ツェナーダイオードＺＤの電圧を安定させることができる。この安定により、ユニポーラ素子Ｓ０の発振を防ぐことができる。また、電圧計測回路の入力インピーダンスに比べ、第１抵抗Ｒ１のインピーダンスを小さくすると、ユニポーラ素子Ｓ０がオンでの電圧制限回路１０のインピーダンスを小さくする事ができる。これにより、電圧制限回路１０のインピーダンスによる影響を小さくする事ができ、第１抵抗Ｒ１に高精度な抵抗を使用しなくとも、精度よく電圧計側ができる。

以上のように、インバータ２の下側アームのスイッチング素子Ｓ２がオンになると、ユニポーラ素子Ｓ０はオンであり、ツェナーダイオードＺＤはブレークダウンしない。電圧計測回路ＯＰはシャント抵抗Ｒｓの両端電圧の電位差を差動出力する。上側アームのスイッチング素子Ｓ１がオンになると、ツェナーダイオードＺＤはブレークダウンし、ユニポーラ素子Ｓ０はオフになる。電圧計測回路ＯＰに入力される電圧は、いずれもツェナーダイオードＺＤのブレークダウン電圧であり、電圧計測回路ＯＰの差動出力は０である。なお、実際のブレークダウン電圧は負の値であるが、ツェナーダイオードＺＤに逆バイアスが印加されるため、電圧計測回路ＯＰへの電圧は正の値となる。

電圧計測回路ＯＰの差動出力が０になると、制御回路４ではシャント抵抗Ｒｓに流れる電流は求められない。制御回路４は待機することとなる。この場合、上記のように第２抵抗Ｒ２が消費電力を低減しており、本発明は待機時の消費電力低減がなされている。

なお、電圧計測回路の出力は、制御回路４に入力され、インバータ２のスイッチングのタイミングなどを決定するのに使用される。

本発明は、ツェナーダイオードＺＤのブレークダウン電圧を適宜選択することによって、電圧計測回路ＯＰの保護をおこなうことができる。また、ユニポーラ素子Ｓ０と第２抵抗Ｒ２を並列に接続して、インバータ２から高電圧が出力されたときの消費電力の低減をおこなう。複雑な制御を必要とせず、自動的にユニポーラ素子Ｓ０と第２抵抗Ｒ２が切り替えられる。このことにより、自動的に電圧計測回路ＯＰによる差動出力をおこなうタイミングと電圧計測回路ＯＰの保護や消費電力の低減をおこなうタイミングを切り替えられる。

なお、インバータの出力線にシャント抵抗を直列接続しているため、負荷がインダクタンス負荷であれば、上側アームのトランジスタＳｐｕがオフになった後もインバータ２から電流が流れようとする。この場合、負荷から、下側アームのダイオードＤｎｕ、下側アームの電源線、他相の下側アームのトランジスタを介して負荷に電流が流れる。このときにシャント抵抗Ｒｓに流れる電流を検出することもできる。

上記の説明はインバータ２から負荷に流れる電流の検出であったが、インバータ２のスイッチング素子Ｓ２の電圧を検出するために本願の電圧制限回路１０を使用することができる。図３に示すように、インバータ２に並列に電圧制限回路１０を接続する。電圧制限回路１０は、図２の回路１０と同じである。電圧計測回路ＯＰには電圧制限回路１０とインバータ２の下側アームが接続される。

インバータ２の下側アームのスイッチング素子Ｓ２がオンになると、ユニポーラ素子Ｓ０はオンのままで、ツェナーダイオードＺＤもブレークダウンしない。スイッチング素子Ｓｎｕの両端電圧が電圧計測回路ＯＰに入力され、差動出力が出力される。この差動出力は、制御回路４ｂがインバータ２のスイッチング制御に使用する。

インバータ２の上側アームのスイッチング素子Ｓ１がオンになると、ツェナーダイオードＺＤはブレークダウンし、ユニポーラ素子Ｓ０もオフになる。電圧計測回路ＯＰには同電位が入力され、差動出力は０になる。このとき、第２抵抗Ｒ２に電流が流れるが、第２抵抗Ｒ２の抵抗値が高いため、消費電力が低減される。

また、図４に示すように、必要に応じて回路保護のためのダイオードＤｏやツェナーダイオードＺＤｏを設けても良い。図４の回路１０ｂでは、ユニポーラ素子Ｓ０に並列に保護ダイオードＤｏが取り付けられ、ツェナーダイオードＺＤと直列にツェナーダイオードＺＤｏが取り付けられている。低電圧が出力されたときに、電圧制限回路１０ｂのツェナーダイオードＺＤとツェナーダイオードＺＤｏはブレークダウンしないので、インピーダンスの変化はない。回路構成上、保護のためのダイオードＤｏなどは電圧計測回路ＯＰの動作に影響を及ぼさない。ツェナーダイオードＺＤｏを設けると、電圧制限回路１０の出力電圧の下限値が、ツェナーダイオードＺＤの順電圧からツェナーダイオードＺＤｏのブレークダウン電圧となり、計測可能な電圧範囲を広げる事ができる。

本発明の電圧制限回路１０をインバータ２に適用した実施形態を説明したが、コンバータ６に適用することもできる。図５に示すように、コンバータ６の入力線にシャント抵抗Ｒｓが接続されており、その両端にそれぞれ電圧制限回路１０が取り付けられる。電圧制限回路１０に電圧計測回路ＯＰが接続され、電圧計測回路ＯＰがシャント抵抗Ｒｓの両端電圧の電位差を差動出力する。差動出力は制御回路８に入力され、制御回路８がコンバータ６のスイッチング制御をおこなうタイミングなどを決定するのに使用される。

図５のコンバータ６は１相のみであるが、３相入力のコンバータであれば少なくとも２相に電圧制限回路１０などが取り付けられる。

電圧制限回路１０の回路構成は、図２の回路１０と同じである。第１抵抗Ｒ１、第１抵抗Ｒ１に直列接続されたユニポーラ素子Ｓ０、ユニポーラ素子Ｓ０に直列接続されたツェナーダイオードＺＤ、ユニポーラ素子Ｓ０に並列接続された第２抵抗Ｒ２を備える。ツェナーダイオードＺＤのアノードはユニポーラ素子Ｓ０のゲートに接続され、かつ、コンバータ６の下側アームに接続される。

コンバータ６の下側アームのスイッチング素子Ｓ４がオンになると、ユニポーラ素子Ｓ０はオンのままで、ツェナーダイオードＺＤもブレークダウンしない。シャント抵抗Ｒｓの両端電圧が電圧計測回路ＯＰに入力され、差動出力が出力される。この差動出力は、コンバータ６のスイッチング制御に使用される。

コンバータ６の上側アームのスイッチング素子Ｓ３がオンになると、ツェナーダイオードＺＤはブレークダウンし、ユニポーラ素子Ｓ０もオフになる。電圧計測回路ＯＰには２つの電圧制限回路１０から同電位が入力され、差動出力は０になる。このとき、第２抵抗Ｒ２に電流が流れるが、第２抵抗Ｒ２の抵抗値が高いため、消費電力が低減される。

また、コンバータ６の下側アームのスイッチング素子Ｓ４の電圧を計測するために、本発明の電圧制限回路１０を使用することもできる（図６）。電圧制限回路１０はスイッチング素子Ｓ４と並列に接続される。電圧計測回路ＯＰは、電圧制限回路１０とコンバータ６の下側アームの差動出力を出力するようにする。

インバータ２の場合と同様に、コンバータ６の下側アームのスイッチング素子Ｓ４がオンになると、ユニポーラ素子Ｓ０はオンのままで、ツェナーダイオードＺＤもブレークダウンしない。スイッチング素子Ｓ４の両端電圧が電圧計測回路ＯＰに入力され、差動出力が出力される。コンバータ６の上側アームのスイッチング素子Ｓ３がオンになると、ツェナーダイオードＺＤはブレークダウンし、ユニポーラ素子Ｓ０もオフになる。電圧計測回路ＯＰには同電位が入力され、差動出力は０になる。

コンバータ６に本発明の電圧制限回路１０を使用した場合であっても、図４に示したような保護のためのダイオードＤｏやツェナーダイオードＺＤｏを取り付けても良い。

以上のように、コンバータ６に本発明の電圧制限回路１０を適用した場合でも、ツェナーダイオードＺＤによって電圧計測回路ＯＰの保護をおこなうことができる。ツェナーダイオードＺＤのブレークダウンの有無によってユニポーラ素子Ｓ０を自動的にオン・オフすることができ、高電圧印加時の消費電力を低減することもできる。

以上、本発明について実施形態を説明したが、本発明は上記に実施形態に限定されるものではない。本発明には、図７に示す電圧制限回路２０も含まれる。この電圧制限回路２０は、第１抵抗Ｒ１と、第１抵抗Ｒ１に直列接続されたユニポーラ素子Ｓ０と、ユニポーラ素子Ｓ０にカソードが直列接続された第１ツェナーダイオードＺＤ１と、ユニポーラ素子Ｓ０に並列に接続された第２抵抗Ｒ２と、第１ツェナーダイオードＺＤ１と並列接続されており、カソードがユニポーラ素子Ｓ０のゲートに接続された第２ツェナーダイオードＺＤ２と、第１ツェナーダイオードＺＤ１のカソードと第２ツェナーダイオードＺＤ２のカソードの間に接続された第３抵抗Ｒ３とを備える。

第１抵抗Ｒ１、第２抵抗Ｒ２、ユニポーラ素子Ｓ０については上記の実施形態で説明したものと同様であり、説明を省略する。

先の実施形態とは異なり、ツェナーダイオードの数が２個に増えている。また、ツェナーダイオードＺＤ１，ＺＤ２のカソード間に第３抵抗Ｒ３を設けている。２つのツェナーダイオードＺＤ１，ＺＤ２は、高電圧が印加されたときにブレークダウンし、電圧計測回路ＯＰの保護をおこなう。また、２つのツェナーダイオードＺＤ１，ＺＤ２は、低電圧が印加されたときにブレークダウンせず、電圧計測回路ＯＰはシャント抵抗Ｒｓの両端電圧を差動出力する。

２つのツェナーダイオードＺＤ１，ＺＤ２のブレークダウン電圧は電圧計測回路ＯＰの許容電圧よりも低い値であるが、各ツェナーダイオードＺＤ１，ＺＤ２のブレークダウン電圧は異なるようにする。ブレークダウン電圧が異なることにより、一方もしくは両方のツェナーダイオードＺＤ１，ＺＤ２がブレークダウンしたとき、カソード間に電位差が生じ、第３抵抗Ｒ３に電流が流れる。このとき生じた電圧は、ユニポーラ素子Ｓ０をターンオフさせるゲート電圧となる。第２ツェナーダイオードＺＤ２のブレークダウン電圧とユニポーラ素子Ｓ０をターンオフさせるゲート電圧の和は、第１ツェナーダイオードＺＤ１のブレークダウン電圧よりも小さくなるように、第１ツェナーダイオードＺＤ１と第２ツェナーダイオードＺＤ２を選定する。この場合、第１ツェナーダイオードＺＤ１のブレークダウン電圧は第２ツェナーダイオードＺＤ２のブレークダウン電圧よりも大きい。また、第１ツェナーダイオードＺＤ１と第２ツェナーダイオードＺＤ２のブレークダウン電圧の電位差が、ユニポーラ素子Ｓ０のスレッショールド電圧よりも高くなる。具体的には、ユニポーラ素子Ｓ０のスレッショールド電圧を−３Ｖとすれば、第１ツェナーダイオードＺＤ１のブレークダウン電圧を１５Ｖ、第２ツェナーダイオードＺＤ２のブレークダウン電圧を１０Ｖにする。なお、第２ツェナーダイオードＺＤ２のブレークダウン電圧以下では、ユニポーラ素子Ｓ０はターンオフしない。

各ツェナーダイオードＺＤ１，ＺＤ２のブレークダウン電圧を異ならせることによって、ユニポーラ素子Ｓ０をターンオフさせるゲート電圧を選択できる。ツェナーダイオードＺＤ１，ＺＤ２やユニポーラ素子Ｓ０の選択幅が広がり、回路設計の自由度が増す。ツェナーダイオードＺＤ１，ＺＤ２の数が増えたが、自動的にユニポーラ素子Ｓ０をオン・オフすることができ、消費電力の低減が可能である。

この２つのツェナーダイオードＺＤ１，ＺＤ２を使用した電圧制限回路２０は、図１、図３、図５、図６と同様にインバータ２やコンバータ６に適用できる。また、必要に応じて、図８に示すように保護用のダイオードＤｏやツェナーダイオードＺＤｏを取り付けることもできる。

その他、本発明は、その主旨を逸脱しない範囲で当業者の知識に基づき種々の改良、修正、変更を加えた態様で実施できるものである。

２：インバータ
４，４ｂ、８，８ｂ：制御回路
６：コンバータ
１０，１０ｂ，２０，２０ｂ：電圧制限回路
Ｓｐｕ，Ｓｎｕ，Ｓｐｒ，Ｓｎｒ：トランジスタ
Ｓ１，Ｓ２，Ｓ３，Ｓ４：スイッチング素子
Ｓ０：ユニポーラ素子
Ｒｓ：シャント抵抗
Ｒ１，Ｒ２，Ｒ３：抵抗
ＯＰ：電圧計測回路
ＺＤ，ＺＤ１，ＺＤ２，ＺＤｏ：ツェナーダイオード
Ｄｐｕ，Ｄｎｕ，Ｄｐｒ，Ｄｎｒ，Ｄｏ：ダイオード

Claims

スイッチング素子を有する電力変換回路の該スイッチング素子と並列に接続され、
両端電圧が第１の所定値よりも小さい、もしくは所定の範囲内である場合、該両端電圧と同じ電圧を出力し、
前記両端電圧が第１の所定値よりも大きい場合、該所定値と同じ電圧を出力し、もしくは前記所定の範囲外である場合、該所定の範囲内の電圧を出力し、
前記スイッチング素子と出力との間に抵抗成分を有する電圧制限回路であって、
前記両端電圧が第２の所定値よりも大きい、もしくは前記所定の範囲外である場合、電圧制限回路の抵抗成分のインピーダンスを増加させる
電圧制限回路。
前記抵抗成分は、少なくともユニポーラ素子を有し、
前記ユニポーラ素子がオン状態からオフ状態になることにより、前記抵抗成分のインピーダンスを増加させる
請求項１の電圧制限回路。
前記抵抗成分は、少なくとも第１抵抗および前記第１抵抗に直列接続されたユニポーラ素子を有し、
前記抵抗成分に直列接続された第１ツェナーダイオードを備え、
前記第１ツェナーダイオードの両端電圧により、前記ユニポーラ素子のオン・オフ状態が切り替わるように構成され、
前記第１の所定値が第１ツェナーダイオードのブレークダウン電圧で決定される請求項１または２の電圧制限回路。
前記ユニポーラ素子は、ノーマリーオン型のユニポーラ素子である請求項２または３の電圧制限回路。
前記電力変換回路が、上側アームと下側アームにそれぞれスイッチング素子を備えたインバータまたはコンバータであり、電圧制限回路は下側アームのスイッチング素子と並列接続されている請求項４の電圧制限回路。
前記ユニポーラ素子に並列に接続された第２抵抗を備え、前記第１抵抗よりも第２抵抗のインピーダンスが高い請求項２乃至５のいずれかの電圧制限回路。
前記第１ツェナーダイオードのカソードに、前記ユニポーラ素子が直列接続され、該第１ツェナーダイオードのアノードに、該ユニポーラ素子のゲートが接続され、
該第１ツェナーダイオードのブレークダウン電圧が、該ユニポーラ素子のスレッショールド電圧よりも高い
請求項３乃至６のいずれかの電圧制限回路。
第１抵抗と、
前記第１抵抗に直列接続されたユニポーラ素子と、
前記ユニポーラ素子にカソードが直列接続された第１ツェナーダイオードと、
前記第１ツェナーダイオードと並列接続されており、カソードがユニポーラ素子のゲートに接続された第２ツェナーダイオードと、
前記第１ツェナーダイオードのカソードと第２ツェナーダイオードのカソードの間に接続された第３抵抗と、
を備え、
第１ツェナーダイオードのブレークダウン電圧よりも、第２ツェナーダイオードのブレークダウン電圧が小さい請求項１の電圧制限回路。
前記第１ツェナーダイオードと第２ツェナーダイオードのブレークダウン電圧の電位差が、前記ユニポーラ素子のスレッショールド電圧よりも高い請求項８の電圧制限回路。