JP2005277860A - 負荷駆動装置及び負荷駆動装置の高電圧印加試験方法 - Google Patents
負荷駆動装置及び負荷駆動装置の高電圧印加試験方法 Download PDFInfo
- Publication number
- JP2005277860A JP2005277860A JP2004089197A JP2004089197A JP2005277860A JP 2005277860 A JP2005277860 A JP 2005277860A JP 2004089197 A JP2004089197 A JP 2004089197A JP 2004089197 A JP2004089197 A JP 2004089197A JP 2005277860 A JP2005277860 A JP 2005277860A
- Authority
- JP
- Japan
- Prior art keywords
- load
- switch circuit
- driving device
- high voltage
- resistance element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
Abstract
【解決手段】 負荷2のローサイドに2つのFET3,4を直列に接続して負荷2を駆動する負荷駆動装置21において、クランプ回路9,10をFET3,4のドレイン−ゲート間に夫々接続し、FET3のゲート−ソース間に抵抗素子11及びスイッチ回路22を直列に接続する。そして、通常の駆動動作を行なう場合はスイッチ回路22を閉じて、高電圧印加試験を行う場合には、スイッチ回路22を開いて各FET3,4のソース,ドレイン側とゲートとの間に高電圧を印加する。
【選択図】 図1
Description
図11は、上記構成の負荷駆動装置について、特許文献1に開示されているクランプ回路をそのまま適用した場合を示す。この負荷駆動装置はロウサイド駆動に対応して構成されたもので、電源1に接続される負荷2とグランドとの間には、2つのNチャネルMOSFET3及び4が直列に接続されている。そして、これらのゲートには、ドライバ7,8を介して同一論理のゲート信号が与えられることで、負荷に対する通断電を行うようになっている。
テスト用端子M1,M2は、FET3,4のゲート酸化膜に通常動作時よりも高い電圧を印加してバーンインテストなどを実施し、スクリーニングを行うために設けられている。この場合、FET3のドレイン,FET4のソース及びテスト用端子M2をグランドレベルに設定し、テスト用端子M1に高電圧を印加する。
斯様に構成すれば、スイッチ回路を閉じて通常動作を行なう場合、2つのMOSFETは、夫々に配置されているクランプ回路のクランプ開始電圧を合わせた電圧を超えるレベルの過電圧が、第1MOSFETのドレイン側に印加されなければ同時にオンすることはない。従って、2つのMOSFETが同時にオンすることをより確実に防止することができる。そして、高電圧印加試験を行う場合には、スイッチ回路を開いて、各FETのソース,ドレイン側とゲートとの間に高電圧を印加すればよいので、試験を簡単に実施することができる。
以下、本発明の第1実施例について図1を参照して説明する。尚、図11と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。本実施例の負荷駆動装置21は、FET4(第2MOSFET)側に配置されて図11では一端がFET3(第1MOSFET)のドレインに接続されていたクランプ回路10を、FET3のドレインに代えてFET4のドレインに接続している。そして、抵抗素子11(第1抵抗素子)の一端を、スイッチ回路22を介してテスト用端子M2に接続している。また、M3は、スイッチ回路22の開閉を制御するための端子である。
図2は、本発明の第2実施例を示すものであり、第1実施例と同一部分には同一符号を付し説明を省略し、以下異なる部分についてのみ説明する。第2実施例では、スイッチ回路22の具体的構成として、PNPトランジスタ(半導体素子)23を用いたものである。また、トランジスタ23のベースコレクタ間には、抵抗素子60が接続されている。以上が負荷駆動装置24を構成している。
図3は、本発明の第3実施例を示すものであり、第2実施例と異なる部分についてのみ説明する。第3実施例は、第2実施例の構成に加えて、抵抗素子11,12に対して並列に、ツェナーダイオード25,26を夫々接続したものであり、以上が負荷駆動装置27を構成している。斯様に構成した第3実施例によれば、ツェナーダイオード25,26によってFET3,4のゲートに印加される過電圧をクランプして保護することが出来る。
図4は、本発明の第4実施例を示すものであり、第3実施例と異なる部分についてのみ説明する。第4実施例は、第3実施例の構成におけるトランジスタ23に替えて、PチャネルMOSFET(半導体素子)28を配置したものであり、以上が負荷駆動装置29を構成している。斯様に構成した場合も、第2,第3実施例と同様に、制御端子M3をハイレベルにすればFET28をオフさせることができ、制御端子M3をオープンにすればFET28をオンさせることができる。従って、第3実施例と同様の効果が得られる。
図5は、本発明の第5実施例を示すものであり、第3実施例と異なる部分についてのみ説明する。第5実施例は、第3実施例の構成におけるクランプ回路9,10を、具体的な構成として示すものである。即ち、クランプ回路9は、FET3のドレイン側からみて順方向となるダイオード30と逆方向となるツェナーダイオード31とで構成されており、クランプ回路10についても同様に、ダイオード32とツェナーダイオード33とで構成されている。ダイオード30,32は、ゲート電位が上昇した場合の逆流防止用であり、ツェナーダイオード31,33のツェナー電圧によってクランプ作用を行う。以上が負荷駆動装置34を構成している。斯様に構成した場合も、第3実施例と同様の効果が得られる。
図6は、本発明の第6実施例を示すものである。第6実施例は、負荷2をハイサイド駆動する場合対応した構成である。2つのPチャネルMOSFET35,36は直列に接続されており、FET35(第2MOSFET)のソースは電源1の正側端子に接続され、FET36(第1MOSFET)のドレインは、負荷2を介してグランドに接続されている。
FET36のドレイン側に負極性の過電圧が印加された場合、FET36のドレインとFET35のゲートとの間には、クランプ回路41,38が直列に挿入されているため、これら2つのクランプ回路分に相当する2倍のクランプ開始電圧を下回る電圧が印加されなければFET35はオンしない。そして、FET35がオンしなければFET36もオンすることはないので、これら2つのFET35,36はオフ状態を維持する。
以上のように第6実施例によれば、負荷2のハイサイドに2つのFET35,36を直列に接続して負荷2を駆動する構成において、クランプ回路38,41をFET35,36ドレイン−ゲート間に夫々接続する。そして、FET36ゲート−ソース間に抵抗素子39及びスイッチ回路40を直列に接続し、FET35のゲートには抵抗素子37接続した。
図7は、本発明の第7実施例を示すものであり、第6実施例と同一部分には同一符号を付し説明を省略し、以下異なる部分についてのみ説明する。第7実施例では、スイッチ回路40の具体的構成として、NPNトランジスタ(半導体素子)45を用いたものである。またトランジスタ45のコレクタとベースとの間には、抵抗素子46が接続されている。以上が負荷駆動装置47を構成している。
図8は、本発明の第8実施例を示すものであり、第7実施例と異なる部分についてのみ説明する。第8実施例は、第7実施例の構成に加えて、抵抗素子37,39に対して並列に、ツェナーダイオード48,49を夫々接続したものであり、以上が負荷駆動装置50を構成している。斯様に構成した第8実施例によれば、ツェナーダイオード48,49によってFET35,36のゲートに印加される過電圧をクランプして保護することが出来る。
図9は、本発明の第9実施例を示すものであり、第8実施例と異なる部分についてのみ説明する。第9実施例は、第8実施例の構成におけるトランジスタ45に替えて、NチャネルMOSFET(半導体素子)51を配置したものであり、以上が負荷駆動装置52を構成している。斯様に構成した場合も、第7,第8実施例と同様に、制御端子M3をロウレベルにすればFET51をオフさせることができ、制御端子M3をオープンにすればFET51をオンさせることができる。従って、第8実施例と同様の効果が得られる。
図10は、本発明の第10実施例を示すものであり、第8実施例と異なる部分についてのみ説明する。第10実施例は、第8実施例の構成におけるクランプ回路38,41を、具体的な構成として示すものである。即ち、クランプ回路38は、FET35のゲート側からみて順方向となるダイオード53と、逆方向となるツェナーダイオード54とで構成されており、クランプ回路41についても同様に、ダイオード55とツェナーダイオード56とで構成されている。以上が負荷駆動装置57を構成している。斯様に構成した場合も、第3実施例と同様の効果が得られる。
抵抗素子46,60を削除して、スイッチ回路をオンするための制御信号を出力しても良い。
車両に搭載されるものに限らず、2つのFETを直列に接続して負荷に直流通電を行って駆動するものであれば適用が可能である。
Claims (7)
- 電源より負荷に対して通電を行う経路内に直列に接続される同一導電型の2つのMOSFETと、
これら2つのMOSFETのドレイン−ゲート間に夫々接続されるクランプ回路と、
負荷側に配置される第1MOSFETのゲート−ソース間に直列に接続される第1抵抗素子及びスイッチ回路と、
他方の第2MOSFETのゲートに接続される第2抵抗素子とで構成されることを特徴とする負荷駆動装置。 - 前記2つのMOSFETは、負荷とグランドとの間に配置されるNチャネルMOSFETであることを特徴とする請求項1記載の負荷駆動装置。
- 前記スイッチ回路を、制御端子にロウレベル信号が与えられるとオンする半導体素子で構成し、
前記半導体素子の制御端子と前記第1MOSFETのソースとを接続する抵抗素子を備えたことを特徴とする請求項2記載の負荷駆動装置。 - 前記2つのMOSFETは、電源と負荷との間に配置されるPチャネルMOSFETであることを特徴とする請求項1記載の負荷駆動装置。
- 前記スイッチ回路を、制御端子にハイレベル信号が与えられるとオンする半導体素子で構成し、
前記半導体素子の制御端子と前記第1MOSFETのソースとを接続する抵抗素子を備えたことを特徴とする請求項4記載の負荷駆動装置。 - 請求項2又は3記載の負荷駆動装置について、
前記スイッチ回路を開き、
前記第1MOSFETのドレイン,前記2つのMOSFETの共通接続点,第2MOSFETのソースとをグランド電位に設定すると共に、前記第1抵抗素子及びスイッチ回路の共通接続点と前記第2抵抗素子の開放端子に高電圧を印加することを特徴とする負荷駆動装置の高電圧印加試験方法。 - 請求項4又は5記載の負荷駆動装置について、
前記スイッチ回路を開き、
第1MOSFETのドレイン,前記2つのMOSFETの共通接続点,第2MOSFETのソースに高電圧を印加すると共に、前記第1抵抗素子及びスイッチ回路の共通接続点と前記第2抵抗素子の開放端子をグランド電位に設定することを特徴とする負荷駆動装置の高電圧印加試験方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004089197A JP4228960B2 (ja) | 2004-03-25 | 2004-03-25 | 負荷駆動装置及び負荷駆動装置の高電圧印加試験方法 |
US11/063,853 US7167030B2 (en) | 2004-03-25 | 2005-02-24 | Drive circuit and method of applying high voltage test thereon |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004089197A JP4228960B2 (ja) | 2004-03-25 | 2004-03-25 | 負荷駆動装置及び負荷駆動装置の高電圧印加試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005277860A true JP2005277860A (ja) | 2005-10-06 |
JP4228960B2 JP4228960B2 (ja) | 2009-02-25 |
Family
ID=34989077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004089197A Expired - Fee Related JP4228960B2 (ja) | 2004-03-25 | 2004-03-25 | 負荷駆動装置及び負荷駆動装置の高電圧印加試験方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7167030B2 (ja) |
JP (1) | JP4228960B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009207077A (ja) * | 2008-02-29 | 2009-09-10 | Denso Corp | 半導体集積回路装置 |
US7971630B2 (en) | 2003-11-27 | 2011-07-05 | Jfe Steel Corporation | Method and apparatus for detecting a crater end of a continuously cast product |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7589550B2 (en) * | 2007-09-07 | 2009-09-15 | Freescale Semiconductor, Inc. | Semiconductor device test system having reduced current leakage |
US8339181B2 (en) * | 2009-11-05 | 2012-12-25 | Honeywell International Inc. | Low-side driver high-voltage transient protection circuit |
JP2012049861A (ja) | 2010-08-27 | 2012-03-08 | Renesas Electronics Corp | 出力回路 |
ITMI20111139A1 (it) * | 2011-06-23 | 2012-12-24 | St Microelectronics Srl | Circuito elettronico e metodo per testare e mantenere spento un transistore mos |
JP6315321B2 (ja) * | 2014-04-07 | 2018-04-25 | 株式会社ケーヒン | 燃料噴射制御装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0135735B1 (ko) * | 1992-11-04 | 1998-05-15 | 기다오까 다까시 | 소음발생을 억제하는 개량된 출력 드라이버 회로 및 번인테스트를 위한 개량된 반도체 집적회로 장치 |
US6392463B1 (en) | 2000-07-07 | 2002-05-21 | Denso Corporation | Electrical load driving circuit with protection |
-
2004
- 2004-03-25 JP JP2004089197A patent/JP4228960B2/ja not_active Expired - Fee Related
-
2005
- 2005-02-24 US US11/063,853 patent/US7167030B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7971630B2 (en) | 2003-11-27 | 2011-07-05 | Jfe Steel Corporation | Method and apparatus for detecting a crater end of a continuously cast product |
JP2009207077A (ja) * | 2008-02-29 | 2009-09-10 | Denso Corp | 半導体集積回路装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4228960B2 (ja) | 2009-02-25 |
US7167030B2 (en) | 2007-01-23 |
US20050212568A1 (en) | 2005-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7212036B2 (en) | Driving apparatus of H bridge circuit and protection method of the same | |
EP2071726B1 (en) | Load driving device | |
US8970265B2 (en) | Systems and methods for driving a load under various power conditions | |
JP4895623B2 (ja) | 電力供給制御装置 | |
JP2008289048A (ja) | 半導体素子駆動回路 | |
JP4018077B2 (ja) | 電力用スイッチのためのバッテリ逆接続の保護回路 | |
JP5383426B2 (ja) | 異常検出時急速放電回路 | |
JP4618164B2 (ja) | スイッチ回路 | |
JPWO2008108330A1 (ja) | グロープラグ駆動装置 | |
US7167030B2 (en) | Drive circuit and method of applying high voltage test thereon | |
JP2007019812A (ja) | 電源の逆接続保護機能を備えた負荷駆動装置 | |
JP2009207077A (ja) | 半導体集積回路装置 | |
JPH0883909A (ja) | 半導体集積回路 | |
JP3642113B2 (ja) | nチャネルMOSFETの駆動回路及び電流方向切換回路 | |
JP2008276727A (ja) | 負荷駆動装置 | |
JPH11146558A (ja) | バッテリー逆接続保護付きipd及びバッテリー逆接続保護付きipdを備えた駆動装置 | |
JP4821394B2 (ja) | 半導体素子駆動回路 | |
JP2020123893A (ja) | 負荷駆動装置 | |
JP4895624B2 (ja) | 電力供給制御装置 | |
JP2007209121A (ja) | 電源装置 | |
JP2021005950A (ja) | トランジスタ駆動回路及びトランジスタのゲート電圧制御方法 | |
KR101836247B1 (ko) | 인버터 구동 장치 | |
JP7310591B2 (ja) | 駆動装置 | |
JP2007336620A (ja) | 電源入力回路 | |
JP6555181B2 (ja) | 逆接保護回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080610 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080714 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081111 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081124 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4228960 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |