WO2013114746A1 - ドライバ回路 - Google Patents

ドライバ回路 Download PDF

Info

Publication number
WO2013114746A1
WO2013114746A1 PCT/JP2012/082638 JP2012082638W WO2013114746A1 WO 2013114746 A1 WO2013114746 A1 WO 2013114746A1 JP 2012082638 W JP2012082638 W JP 2012082638W WO 2013114746 A1 WO2013114746 A1 WO 2013114746A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
power supply
transistor
supply node
driver circuit
Prior art date
Application number
PCT/JP2012/082638
Other languages
English (en)
French (fr)
Inventor
誠一郎 木原
仲嶋　明生
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to EP18180550.8A priority Critical patent/EP3416286A1/en
Priority to EP12867057.7A priority patent/EP2811631B1/en
Priority to CN201280067187.6A priority patent/CN104067495B/zh
Priority to US14/374,927 priority patent/US9397563B2/en
Publication of WO2013114746A1 publication Critical patent/WO2013114746A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0072—Low side switches, i.e. the lower potential [DC] or neutral wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Definitions

  • the present invention relates to a driver circuit, and more particularly, to a driver circuit that uses a normally-on transistor whose threshold voltage is a negative voltage or a normally-off transistor whose threshold voltage is as low as about 2 V as a switching element. .
  • An element formed of a wide band gap semiconductor typified by GaN or SiC has excellent characteristics such as high-speed switching and low on-resistance as compared with an element formed of a silicon semiconductor.
  • an element formed of a wide bandgap semiconductor exhibits normally-on characteristics in which a drain current flows even when the gate voltage is 0 V, or normally-off characteristics having a low threshold voltage of about 2 V. In order to reliably turn off, it is necessary to drive the gate voltage to a negative voltage.
  • Patent Document 1 describes a semiconductor circuit for a switching element having a normally-on characteristic or a switching element having a normally-off characteristic with a low threshold voltage.
  • a power supply circuit that generates a negative voltage to be supplied to a high-side (high voltage side) switching element and a power supply circuit that generates a negative voltage to be supplied to a low-side (low voltage side) switching element.
  • the high voltage side of the high side power supply circuit is connected to the + terminal of the high voltage power supply.
  • a control capacitor having one electrode connected to the low voltage (negative voltage) side of the high-side power supply circuit is provided, and the control circuit for controlling on / off of the switching element includes a control capacitor when the switching element is on. Operating power is supplied from the control capacitor to be charged.
  • the power supply circuit an example is shown in which a current is supplied to a capacitor via another switching element, and a Zener diode is connected in parallel with the capacitor to constitute a negative voltage power supply.
  • Patent Document 2 discloses a power converter that supplies a negative voltage to a high-side normally-on switching element using a constant voltage diode (zener diode). ing.
  • Non-Patent Document 1 describes a buffer circuit that is driven by a negative gate bias voltage.
  • Non-Patent Document 1 describes that an insulated power supply is necessary on the high side.
  • Patent Document 1 since the high-side internal power supply circuit is configured by connecting the high voltage side to the + terminal of the high-voltage power supply as described above, there is a risk that a current flows from the high-voltage power supply and short-circuits. There is a need for an insulated power supply to prevent the short circuit. Moreover, a power supply is required for each of the high side and the low side.
  • Patent Document 1 a high-side power supply is realized by using a switching element, a capacitor, and a Zener diode.
  • a Zener diode having a high withstand voltage, which limits the power supply voltage range. It was.
  • the constant voltage diode (zener diode) used in Patent Document 2 is also limited in the power supply voltage range that can be used due to the limitation of withstand voltage.
  • a main object of the present invention is to provide a driver circuit that is small in size and simple in configuration.
  • a driver circuit includes a first transistor connected between a first voltage line and an output terminal, and a second voltage line lower than the first voltage and the output terminal.
  • the first transistor has a second transistor connected to the first power supply node and a first power supply node, and the voltage of the first power supply node is controlled by the first transistor in response to the input signal being set to the first logic level.
  • the first transistor is turned on by applying to the electrode, and the voltage of the second power supply node is applied to the control electrode of the first transistor in response to the input signal being set to the second logic level.
  • the second control circuit includes a first control circuit to be turned off, and third and fourth power supply nodes.
  • the voltage of the fourth power supply node is controlled by the second transistor in response to the input signal being set to the first logic level.
  • Give the electrode a second transition A second control circuit for turning on the second transistor by applying the voltage of the third power supply node to the control electrode of the second transistor in response to the input signal being set to the second logic level. It is equipped with.
  • the first power supply node is connected to the output terminal, the third power supply node receives a second voltage, and the fourth power supply node receives a third voltage lower than the second voltage.
  • the driver circuit further includes a capacitor connected between the first and second power supply nodes, a switch element connected between the second and fourth power supply nodes, a voltage of the output terminal, A third control circuit that turns on the switch element and charges the capacitor in response to the voltage difference from the voltage being lower than a predetermined voltage.
  • each of the first and second transistors is a normally-on transistor.
  • the normally-on transistor is an n-channel FET formed of a wide band gap semiconductor.
  • the switch element is an n-channel MOSFET.
  • the third control circuit switches the switch when the voltage difference between the output terminal voltage and the second voltage is lower than a predetermined voltage and the input signal is at the second logic level. Turn on the element.
  • the third voltage is set to a voltage that allows reverse conduction operation of the first or second transistor when the first or second transistor is turned off.
  • the third voltage is set so that the reverse conduction rising voltage of the first or second transistor is in the range of -1.5V to -3.0V.
  • Another driver circuit includes a first transistor connected between a first voltage line and an output terminal, and a second voltage line lower than the output terminal and the first voltage. And a first power supply node in response to the input signal being set to the first logic level, the second transistor connected between the first power supply node and the first power supply node. Is applied to the control electrode of the first transistor to turn on the first transistor, and the voltage of the second power supply node is applied to the control electrode of the first transistor in response to the input signal being set to the second logic level.
  • a first control circuit for turning off one transistor, and third and fourth power supply nodes, and the voltage of the fourth power supply node is set to the second in response to the input signal being set to the first logic level.
  • a second control circuit that turns off the transistor and turns on the second transistor by applying the voltage of the third power supply node to the control electrode of the second transistor in response to the input signal being set to the second logic level. It is equipped with.
  • the third power supply node receives a third voltage that is higher than the second voltage
  • the fourth power supply node receives a fourth voltage that is lower than the second voltage.
  • the driver circuit further includes a diode having an anode receiving a third voltage and a cathode connected to the first power supply node, and a first capacitor connected between the first power supply node and the output terminal.
  • a second capacitor connected between the second power supply node and the output terminal, a switch element connected between the second and fourth power supply nodes, and a difference between the voltage of the output terminal and the second voltage
  • a third control circuit that turns on the switch element and charges the second capacitor in response to the voltage being lower than a predetermined voltage.
  • each of the first and second transistors is a normally-off transistor.
  • the normally-off transistor is an n-channel FET formed of a wide band gap semiconductor.
  • the switch element is an n-channel MOSFET.
  • the third control circuit switches the switch when the voltage difference between the output terminal voltage and the second voltage is lower than a predetermined voltage and the input signal is at the second logic level. Turn on the element.
  • the switch element is turned on to make the low-voltage side electrode of the capacitor negative in response to the voltage difference between the output terminal voltage and the second voltage being lower than a predetermined voltage.
  • the negative voltage is applied to the second power supply node of the first control circuit. Therefore, it is possible to supply a negative voltage to the first control circuit without separately providing an insulated power supply, and a small and simple driver circuit can be realized.
  • FIG. 1 is a circuit block diagram showing a configuration of a driver circuit according to a first embodiment of the present invention.
  • FIG. 2 is a circuit block diagram illustrating a configuration of a control circuit 3 illustrated in FIG. 1.
  • 3 is a time chart illustrating an operation of the driver circuit illustrated in FIG. 1.
  • 6 is a circuit block diagram showing a first modification of the first embodiment.
  • FIG. 10 is a circuit block diagram illustrating a second modification of the first embodiment. It is a figure for demonstrating the driver circuit by Embodiment 2 of this invention. It is a circuit block diagram which shows the structure of the driver circuit by Embodiment 3 of this invention.
  • the driver circuit As shown in FIG. 1, the driver circuit according to the first embodiment of the present invention includes input terminals T1 and T2, output terminal T3, normally-on transistors Q1 and Q2, control circuits 1 to 3, a capacitor 4, a switch element 5 and the like. And power supplies 6 and 7.
  • the input terminal T1 receives the control signal ⁇ 1, and the input terminal T2 receives the control signal ⁇ 2.
  • the control signal ⁇ 2 is a complementary signal (inverted signal) of the control signal ⁇ 1.
  • the driver circuit outputs “H” level (high voltage V1) to output terminal T3 in response to control signals ⁇ 1 and ⁇ 2 being set to “H” level and “L” level, respectively.
  • the driver circuit outputs “L” level (reference voltage V2) to output terminal T3 in response to control signals ⁇ 1 and ⁇ 2 being set to “L” level and “H” level, respectively.
  • each of the normally-on type transistors Q1 and Q2 is an n-channel FET (Field effect transistor) formed of a wide band gap semiconductor.
  • Each of the normally-on transistors Q1 and Q2 has a threshold voltage Vth of about -3V, and is turned on even when the gate-source voltage is 0V.
  • the wide band gap semiconductor means a semiconductor having a band gap larger than that of silicon, in particular, a semiconductor having a band gap of 2.2 eV or more which is about twice the band gap of silicon (1.12 eV).
  • SiC, GaN, diamond and the like are semiconductors having a band gap larger than that of silicon, in particular, a semiconductor having a band gap of 2.2 eV or more which is about twice the band gap of silicon (1.12 eV).
  • the drain of the transistor Q1 receives the positive voltage V1 (for example, 400V) of the power source 6, its gate receives the control signal ⁇ 3, and its source is connected to the output terminal T3.
  • the negative electrode of the power supply 6 receives a reference voltage V2 (for example, 0 V that is a ground voltage).
  • Transistor Q2 has its drain connected to output terminal T3, its gate receiving control signal ⁇ 4, and its source receiving reference voltage V2.
  • Transistors Q1 and Q2 constitute a half bridge circuit.
  • the control circuit 1 on the high side includes an input node 1a connected to the input terminal T1, an output node 1b connected to the gate of the transistor Q1, and a high voltage side power supply node 1c connected to the output terminal T3. And the low-voltage power supply node 1d.
  • Control signal ⁇ 1 is applied to input node 1a via input terminal T1.
  • a signal appearing at the output node 1b is the control signal ⁇ 3.
  • control circuit 1 When the control signal ⁇ 1 is set to “H” level, the control circuit 1 outputs the voltage of the high-voltage side power supply node 1c to the output node 1b after elapse of a predetermined delay time td1, and the control signal ⁇ 1 is set to “L” level.
  • the voltage When the voltage is set, the voltage of the low-voltage power supply node 1d is output to the output node 1b.
  • the delay time td1 is set to prevent the transistors Q1 and Q2 from being turned on simultaneously.
  • the low side (low voltage side) control circuit 2 includes an input node 2a connected to the input terminal T2, an output node 2b connected to the gate of the transistor Q2, a high voltage side power supply node 2c receiving the reference voltage V2, and a low voltage side Power supply node 2d.
  • Control signal ⁇ 2 is applied to input node 2a via input terminal T2.
  • a signal appearing at the output node 2b is the control signal ⁇ 4.
  • the control circuit 2 outputs the voltage of the high-voltage side power supply node 2c to the output node 2b when the control signal ⁇ 2 is set to “H” level, and a predetermined delay when the control signal ⁇ 2 is set to “L” level. After the elapse of time td2, the voltage of the low-voltage power supply node 2d is output to the output node 2b.
  • the delay time td2 is set to prevent the transistors Q1 and Q2 from being turned on simultaneously.
  • the capacitor 4 is connected between the high voltage side power supply node 1c and the low voltage side power supply node 1d of the control circuit 1.
  • the switch element 5 is connected between the low voltage side power supply node 1 d of the control circuit 1 and the low voltage side power supply node 2 b of the control circuit 2. Switch element 5 is turned on when control signal ⁇ 5 is at “H” level, and turned off when control signal ⁇ 5 is at “L” level.
  • the positive electrode of the power supply 7 is connected to the line of the reference voltage V 2, and the negative electrode thereof is connected to the low voltage side power supply node 2 d of the control circuit 2.
  • the negative electrode of the power supply 7 becomes a negative voltage V3.
  • Negative voltage V3 is lower than threshold voltage Vth of transistors Q1 and Q2, and is, for example, about ⁇ 10V.
  • the control circuit 3 includes a detection node 3a connected to the output terminal T3, a reference voltage node 3b receiving the reference voltage V2, and an output node 3c connected to the control electrode of the switch element 5.
  • a signal appearing at the output node 3c is the control signal ⁇ 5.
  • control circuit 3 sets the control signal ⁇ 5 to the “L” level, and the voltage VO When ⁇ V2 is lower than a predetermined reference voltage VR, control signal ⁇ 5 is set to “H” level.
  • the reference voltage VR is a positive voltage of about 0V.
  • FIG. 2 is a circuit block diagram showing the configuration of the control circuit 3.
  • the control circuit 3 includes power supplies 10 and 11, a resistance element 12, a diode 13, a comparator 14, and a level shifter 15.
  • the negative electrodes of power supplies 10 and 11 are both connected to reference voltage node 3b.
  • the positive electrode of the power supply 10 is connected to the detection node 3 a via the resistance element 12 and the diode 13.
  • the + terminal of the comparator 14 receives the positive voltage V11 of the power supply 11, and the-terminal receives the voltage V12 of the anode of the diode 13.
  • the comparator 14 outputs an “H” level signal when V11> V12, and outputs an “L” level signal when V11 ⁇ V12.
  • the level shifter 15 shifts the level of the output signal of the comparator 14 by a predetermined voltage and outputs it to the output node 3c.
  • a signal appearing at the output node 3c is the control signal ⁇ 5.
  • the voltage V10 of the power supply 10 is set higher than the voltage V11 of the power supply 11.
  • the forward voltage of the diode 13 is VF.
  • V10-VF the diode 13 is turned on, and V12 ⁇ V11 ⁇ V10, and the control signal ⁇ 5 becomes “H” level.
  • V10-VF is set to be as close to 0V as possible.
  • the diode 13 may be replaced with a plurality of diodes connected in series in the forward direction.
  • the switch element 5 is turned on when the voltage VO of the output terminal T3 becomes substantially equal to the reference voltage V2, and is turned off when the output voltage VO becomes higher than the reference voltage V2 by a predetermined voltage.
  • 3A to 3E are time charts showing the operation of the driver circuit.
  • the control signals ⁇ 1 and ⁇ 2 are complementary to each other. This is to prevent the transistors Q1 and Q2 from being turned on simultaneously. If the transistors Q1 and Q2 are turned on simultaneously, a through current flows from the positive electrode of the power supply 6 to the line of the reference voltage V2 via the transistors Q1 and Q2, and the transistors Q1 and Q2 are destroyed.
  • the control signal ⁇ 3 is generated by delaying the rising edge of the control signal ⁇ 1 by a predetermined time td1
  • the control signal ⁇ 4 is generated by delaying the falling edge of the control signal ⁇ 2 by a predetermined time td2.
  • the output voltage VO operates with a delay from the control signals ⁇ 1 and ⁇ 2. If the switch element 5 is turned on during the period T1 when the control signal ⁇ 2 is at the “H” level, the voltage difference between the high voltage V1 and the negative voltage V3 is applied to the capacitor 4 and the control circuit 1, and the circuit is destroyed. End up. On the other hand, in the first embodiment, since the switch element 5 is turned on in the period T2 in which the output voltage VO is at the “L” level, the circuit is not destroyed. The period T3 will be described later.
  • the transistor Q1 When the switch element 5 is on, the transistor Q1 is off and the transistor Q2 is on. Therefore, the positive electrode of the power source 7 is connected to the high voltage side electrode of the capacitor 4 via the transistor Q2, and the negative electrode of the power source 7 is connected to the low voltage side electrode of the capacitor 4 via the switch element 5, so that the capacitor 4 is charged. Is done. At this time, the negative voltage V3 of the power supply 7 is input to the gate of the transistor Q1 through the switch element 5 and the low-voltage power supply node 1d as a negative gate voltage for maintaining the transistor Q1 in the off state.
  • the transistors Q1, Q2 and the switch element 5 are controlled based on the control signals ⁇ 1, ⁇ 2, the transistor Q1 is turned on, and the transistor Q2 and the switch element 5 are turned off. Since the transistor Q1 is normally on, the source voltage is applied to the gate as the voltage of the high-voltage power supply node 1c, so that the transistor Q1 is turned on. When the transistor Q1 is turned on, the output voltage VO rises to near the positive voltage V1 of the power supply 6.
  • the capacitor 4 is disconnected from the power source 7 and functions as the power source of the control circuit 1. Since the voltage of the high-voltage side electrode of the capacitor 4 is the output voltage VO and the voltage of the low-voltage side electrode of the capacitor 4 is lower than the output voltage VO, it is possible to supply a voltage lower than the output voltage VO to the gate of the transistor Q1. As a result, the transistor Q1 can be reliably turned off at the subsequent switching timing.
  • the negative voltage V3 can be supplied to the high-side control circuit 1 without separately providing an insulating power supply, so that the apparatus can be downsized and the configuration can be simplified. Can do.
  • transistors Q1 and Q2 formed of wide band gap semiconductors are used, the on-resistance value of the switching element can be reduced and the switching speed can be increased, and the driver circuit can be increased in speed and power consumption can be reduced. Can be achieved.
  • FIG. 4 is a circuit block diagram showing a first modification of the first embodiment, and is a diagram contrasted with FIG. Referring to FIG. 4, Modification 1 is different from Embodiment 1 in that switch element 5 is replaced with n-channel MOSFET 16. In other words, the switch element 5 is composed of an n-channel MOSFET 16. The drain of MOSFET 16 is connected to low-voltage side power supply node 1d of control circuit 1, its gate receives control signal ⁇ 5, and its source receives negative voltage V3.
  • control signal ⁇ 5 When the control signal ⁇ 5 is set to “H” level, the MOSFET 16 is turned on, and when the control signal ⁇ 5 is set to “L” level, the MOSFET 16 is turned off. Since the drain of the MOSFET 16 is connected to the negative voltage V3 lower than the reference voltage V2 (0V), the “H” level of the control signal ⁇ 5 is higher than the voltage obtained by adding the threshold voltage of the MOSFET 16 to the negative voltage V3. Is done.
  • the “L” level of the control signal ⁇ 5 is set to a voltage lower than the voltage obtained by adding the threshold voltage of the MOSFET 16 to the negative voltage V3.
  • the switch element 5 may be composed of a bipolar transistor, and the switch element 5 may be composed of an element formed of a wide band gap semiconductor.
  • FIG. 5 is a circuit block diagram showing a second modification of the first embodiment, which is compared with FIG. Referring to FIG. 5, Modification 2 is different from Modification 1 in that an AND gate 17 is added.
  • the AND gate 17 supplies a logical product signal of the control signals ⁇ 5 and ⁇ 2 to the gate of the MOSFET 16. Therefore, as shown in FIGS. 3A to 3E, MOSFET 16 is turned on during period T3 when output voltage VO is about 0 V and control signal ⁇ 2 is at “H” level. For this reason, it is possible to reliably prevent the MOSFET 16 from being turned on when the output voltage VO is high.
  • the configuration of the driver circuit of the second embodiment is the same as that of the driver circuit of FIG. In the second embodiment, the value of the negative voltage V3 in FIG. 1 will be examined.
  • Each of the normally-on type transistors Q1 and Q2 in FIG. 1 is a normally-on type n-channel FET.
  • FIG. 6 is a diagram showing the gate voltage Vgs dependence of the reverse conduction characteristics of a normally-on type n-channel FET.
  • An FET having a threshold voltage Vth of ⁇ 2.5V was used.
  • the reverse conduction characteristic of the FET is that when a predetermined gate voltage Vgs is applied between the gate and the source of the FET, the negative voltage Vds applied between the drain and the source of the FET, and the current Id flowing between the drain and the source This is a characteristic showing the relationship.
  • FIG. 6 shows the change in characteristics when Vgs is increased from ⁇ 5 V in steps of +0.5 V from the left.
  • the reverse conduction rise that becomes the reverse conduction state when the gate voltage Vgs applied in the off state is ⁇ 5.0 V, ⁇ 4.5 V, and ⁇ 4.0 V
  • the voltages are -2.5V, -2.0V, and -1.5V, respectively.
  • the value of the negative voltage V3 is adjusted so that the reverse conduction rising voltage of the transistors Q1 and Q2 is in the range of ⁇ 1.5V to ⁇ 3.0V. That is, the negative voltage V3 is set to ⁇ 5.0V to ⁇ 4.0V so that the gate voltage Vgs supplied to the transistors Q1 and Q2 via the control circuits 1 and 2 is in the range of ⁇ 5.0V to ⁇ 4.0V. Set to the range of 0V. Thereby, the reverse conduction operation of the transistors Q1 and Q2 is possible with the reverse conduction rising voltage having a small absolute value in the range of -1.5V to -3.0V.
  • the forward voltage of FWD usually used in the inverter circuit is about 1.5V to 3.0V. Therefore, in the second embodiment, the reverse conduction operation of the transistors Q1 and Q2 can be surely performed without providing the FWD that normally needs to be connected in parallel to the inverter switching element.
  • FIG. 7 is a circuit block diagram showing the configuration of the driver circuit according to the third embodiment of the present invention, which is compared with FIG. Referring to FIG. 7, this driver circuit is different from the driver circuit of FIG. 5 in that normally-on transistors Q1 and Q2 are replaced with normally-off transistors Q11 and Q12 formed of wide bandgap semiconductors, respectively.
  • a power source 20, a diode 21, and a capacitor 22 are added.
  • Each of the normally-off transistors Q11 and Q12 is an n-channel FET having a threshold voltage of about 2V.
  • a power source 20, a diode 21, and a capacitor 22 are added.
  • the negative electrode of the power source 20 is connected to the reference voltage V2 line.
  • the positive electrode of the power supply 20 is directly connected to the high-voltage power supply node 2 c of the control circuit 2 and is connected to the high-voltage power supply node 1 c of the control circuit 1 through the diode 21.
  • the capacitor 22 is connected between the cathode of the diode 21 and the output terminal T3.
  • the voltage V4 between the positive electrode and the negative electrode of the power supply 20 is set to a voltage (for example, + 10V) higher than the threshold voltage (2V) of the transistors Q11 and Q12.
  • the diode 21 and the capacitor 22 constitute a boost strap circuit.
  • control signals ⁇ 1 and ⁇ 2 are at “L” level and “H” level, respectively, control signals ⁇ 3 and ⁇ 4 are set to “L” level (VO + V3) and “H” level (V4) by control circuits 1 and 2, respectively. Is done. As a result, the transistor Q11 is turned off, the transistor Q12 is turned on, the output voltage VO becomes the reference voltage V2, and the MOSFET 16 is turned on.
  • the negative electrode of the power source 7 is connected to the low-voltage side electrode of the capacitor 4 via the MOSFET 16, and the positive electrode of the power source 7 is connected to the high-voltage side electrode of the capacitor 4 via the transistor Q12. Charged to V3. Further, the positive electrode of the power source 20 is connected to the high voltage side electrode of the capacitor 22 via the diode 21, and the negative electrode of the power source 20 is connected to the low voltage side electrode of the capacitor 22 via the transistor Q12. Charged to V4.
  • control signals ⁇ 1 and ⁇ 2 are set to “H” level and “L” level, respectively, control signals ⁇ 3 and ⁇ 4 are set to “H” level (VO + V4) and “L” level ( V3).
  • the transistor Q11 is turned on, the transistor Q12 is turned off, and the output voltage VO becomes the high voltage V1.
  • the apparatus since the negative voltage V3 can be supplied to the high-side control circuit 1 without separately providing an insulating power supply, the apparatus can be downsized and the configuration can be simplified.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

　ドライバ回路は、ノーマリーオン型の第１および第２のトランジスタ（Ｑ１，Ｑ２）と、第１の制御信号（φ１）に応答して第１のトランジスタ（Ｑ１）を制御する第１の制御回路（１）と、第２の制御信号（φ２）に応答して第２のトランジスタ（Ｑ２）を制御する第２の制御回路（２）と、第１の制御回路（１）の第１および第２の電源ノード（１ｃ，１ｄ）間に接続されたコンデンサ（４）と、第２の制御回路（２）の第３および第４の電源ノード（２ｃ，２ｄ）間に接続された電源（７）と、第１および第４の電源ノード（１ｄ，２ｄ）間に接続されたスイッチ素子（５）と、出力電圧（ＶＯ）が約０Ｖになったときにスイッチ素子（５）をオンさせる第３の制御回路（３）とを備える。

Description

ドライバ回路
　この発明はドライバ回路に関し、特に、閾値電圧が負電圧であるノーマリーオン型トランジスタもしくは閾値電圧が２Ｖ程度と低いノーマリーオフ型トランジスタをスイッチング素子として使用し、たとえばインバーター回路に用いられるドライバ回路に関する。
　ＧａＮやＳｉＣ等に代表されるワイドバンドギャップ半導体で形成された素子は、シリコン半導体で形成された素子に比べ、高速スイッチング、低オン抵抗値等の優れた特性を有している。一方、ワイドバンドギャップ半導体で形成された素子は、ゲート電圧が０Ｖであってもドレイン電流が流れるノーマリーオン特性、あるいは２Ｖ程度の低い閾値電圧を有するノーマリーオフ特性を示すので、当該素子を確実にオフさせるためには、ゲート電圧を負電圧まで駆動する必要がある。
　特開２００７－２８８９９２号公報（特許文献１）には、ノーマリーオン特性を有するスイッチング素子または閾値電圧が低いノーマリーオフ特性を有するスイッチング素子のための半導体回路が記載されている。
　特許文献１では、ハイサイド（高電圧側）のスイッチング素子に供給するための負電圧を生成する電源回路と、ローサイド（低電圧側）のスイッチング素子に供給するための負電圧を生成する電源回路とが設けられ、ハイサイドの電源回路の高電圧側は、高圧電源の＋端子と接続されている。さらに、一方電極がハイサイドの電源回路の低電圧（負電圧）側に接続された制御用コンデンサが設けられ、スイッチング素子のオン／オフを制御する制御回路には、当該スイッチング素子がオンの時に充電される当該制御用コンデンサから動作電源が供給される。また、電源回路の例として、コンデンサに別のスイッチング素子を介して電流を流し、ツェナーダイオードを当該コンデンサと並列に接続して負電圧電源を構成する例が示されている。
　また、特開２００６－３１４１５４号公報（特許文献２）には、定電圧ダイオード（ツェナーダイオード）を用いて、ハイサイドのノーマリーオン型のスイッチング素子に負電圧を供給する電力変換器が開示されている。
　また、インターナショナル・レクティファイヤー・ジャパン　アプリケーションノート　ＡＮ－１１２０（非特許文献１）には、負のゲート・バイアス電圧で駆動するバッファ回路が記載されている。
特開２００７－２８８９９２号公報 特開２００６－３１４１５４号公報
インターナショナル・レクティファイヤー・ジャパン　アプリケーションノート　ＡＮ－１１２０
　ローサイドの回路からハイサイドの回路に負電圧を供給する場合、ダイオードの極性の問題から、インバーター用ゲートドライバ回路で使用されるダイオードとコンデンサからなるブートストラップ回路を使用することができず、このため、非特許文献１には、ハイサイドには絶縁された電源が必要と記載されている。
　また、特許文献１では、ハイサイドの内部電源回路は、上述の通り、高電圧側を高圧電源の＋端子と接続して構成されているため、高圧電源から電流が流れ込んでショートする危険性があり、当該ショート防止のため絶縁された電源である必要がある。また、ハイサイドとローサイドのそれぞれで電源を必要とする。
　さらに、特許文献１では、スイッチング素子、コンデンサ、およびツェナーダイオードを用いてハイサイドの電源を実現しているが、高い耐圧のツェナーダイオードを製造することは困難であり、電源電圧範囲の制限となっていた。
　同様に、特許文献２で用いられている定電圧ダイオード（ツェナーダイオード）も耐圧の制限により、利用可能な電源電圧範囲の制限となっていた。
　また、通常、インバーター回路では、逆電力損失やノイズを抑制するため、スイッチング素子に逆方向リカバリー電流の少ないＦＷＤ(free　wheel　diode)を並列接続する必要がある。ノーマリーオン型トランジスタにおいても、ユニポーラ動作をする横型デバイスでは自身に逆導通機能はあるものの、そのオフ時の低いゲート電圧（通常－１０Ｖ以下）によって逆導通立ち上り電圧の絶対値が大きくなるため、同様にＦＷＤを並列接続する必要があった。
　これらの課題はドライバ回路の大型化、複雑化によるコストアップを招き、ワイドバンドギャップ半導体を用いたドライバ回路の普及の妨げとなっていた。
　それゆえに、この発明の主たる目的は、小型で構成が簡単なドライバ回路を提供することである。
　この発明に係るドライバ回路は、第１の電圧のラインと出力端子との間に接続された第１のトランジスタと、出力端子と第１の電圧よりも低い第２の電圧のラインとの間に接続された第２のトランジスタと、第１および第２の電源ノードを有し、入力信号が第１の論理レベルにされたことに応じて第１の電源ノードの電圧を第１のトランジスタの制御電極に与えて第１のトランジスタをオンさせ、入力信号が第２の論理レベルにされたことに応じて第２の電源ノードの電圧を第１のトランジスタの制御電極に与えて第１のトランジスタをオフさせる第１の制御回路と、第３および第４の電源ノードを有し、入力信号が第１の論理レベルにされたことに応じて第４の電源ノードの電圧を第２のトランジスタの制御電極に与えて第２のトランジスタをオフさせ、入力信号が第２の論理レベルにされたことに応じて第３の電源ノードの電圧を第２のトランジスタの制御電極に与えて第２のトランジスタをオンさせる第２の制御回路とを備えたものである。第１の電源ノードは出力端子に接続され、第３の電源ノードは第２の電圧を受け、第４の電源ノードは第２の電圧よりも低い第３の電圧を受ける。また、このドライバ回路は、さらに、第１および第２の電源ノード間に接続されたコンデンサと、第２および第４の電源ノード間に接続されたスイッチ素子と、出力端子の電圧と第２の電圧との差の電圧が予め定められた電圧よりも低下したことに応じて、スイッチ素子をオンさせてコンデンサを充電させる第３の制御回路とを備える。
　好ましくは、第１および第２のトランジスタの各々はノーマリーオン型トランジスタである。
　また好ましくは、ノーマリーオン型トランジスタはワイドバンドギャップ半導体で形成されたｎチャネルＦＥＴである。
　また好ましくは、スイッチ素子はｎチャネルＭＯＳＦＥＴである。
　また好ましくは、第３の制御回路は、出力端子の電圧と第２の電圧との差の電圧が予め定められた電圧よりも低下し、かつ入力信号が第２の論理レベルである場合にスイッチ素子をオンさせる。
　また好ましくは、第３の電圧は、第１または第２のトランジスタがオフされている場合に、第１または第２のトランジスタの逆導通動作が可能な電圧に設定されている。
　また好ましくは、第１または第２トランジスタの逆導通立ち上がり電圧が－１．５Ｖ～－３．０Ｖの範囲となるように、第３の電圧が設定されている。
　また、この発明に係る他のドライバ回路は、第１の電圧のラインと出力端子との間に接続された第１のトランジスタと、出力端子と第１の電圧よりも低い第２の電圧のラインとの間に接続された第２のトランジスタと、第１および第２の電源ノードを有し、入力信号が第１の論理レベルにされたことに応じて第１の電源ノードの電圧を第１のトランジスタの制御電極に与えて第１のトランジスタをオンさせ、入力信号が第２の論理レベルにされたことに応じて第２の電源ノードの電圧を第１のトランジスタの制御電極に与えて第１のトランジスタをオフさせる第１の制御回路と、第３および第４の電源ノードを有し、入力信号が第１の論理レベルにされたことに応じて第４の電源ノードの電圧を第２のトランジスタの制御電極に与えて第２のトランジスタをオフさせ、入力信号が第２の論理レベルにされたことに応じて第３の電源ノードの電圧を第２のトランジスタの制御電極に与えて第２のトランジスタをオンさせる第２の制御回路とを備えたものである。第３の電源ノードは第２の電圧よりも高い第３の電圧を受け、第４の電源ノードは第２の電圧よりも低い第４の電圧を受ける。また、このドライバ回路は、さらに、アノードが第３の電圧を受け、カソードが第１の電源ノードに接続されたダイオードと、第１の電源ノードおよび出力端子間に接続された第１のコンデンサと、第２の電源ノードおよび出力端子間に接続された第２のコンデンサと、第２および第４の電源ノード間に接続されたスイッチ素子と、出力端子の電圧と第２の電圧との差の電圧が予め定められた電圧よりも低下したことに応じて、スイッチ素子をオンさせて第２のコンデンサを充電させる第３の制御回路とを備える。
　好ましくは、第１および第２のトランジスタの各々はノーマリーオフ型トランジスタである。
　また好ましくは、ノーマリーオフ型トランジスタはワイドバンドギャップ半導体で形成されたｎチャネルＦＥＴである。
　また好ましくは、スイッチ素子はｎチャネルＭＯＳＦＥＴである。
　また好ましくは、第３の制御回路は、出力端子の電圧と第２の電圧との差の電圧が予め定められた電圧よりも低下し、かつ入力信号が第２の論理レベルである場合にスイッチ素子をオンさせる。
　この発明に係るドライバ回路では、出力端子の電圧と第２の電圧との差の電圧が予め定められた電圧よりも低下したことに応じて、スイッチ素子をオンさせてコンデンサの低圧側電極を負の電圧に充電し、その負の電圧を第１の制御回路の第２の電源ノードに与える。したがって、絶縁電源を別途設けることなく、第１の制御回路に負電圧を供給することが可能となり、小型で構成が簡単なドライバ回路を実現することができる。
この発明の実施の形態１によるドライバ回路の構成を示す回路ブロック図である。 図１に示した制御回路３の構成を示す回路ブロック図である。 図１に示したドライバ回路の動作を示すタイムチャートである。 実施の形態１の変更例１を示す回路ブロック図である。 実施の形態１の変更例２を示す回路ブロック図である。 この発明の実施の形態２によるドライバ回路を説明するための図である。 この発明の実施の形態３によるドライバ回路の構成を示す回路ブロック図である。
　［実施の形態１］
　本発明の実施の形態１によるドライバ回路は、図１に示すように、入力端子Ｔ１，Ｔ２、出力端子Ｔ３，ノーマリーオン型トランジスタＱ１，Ｑ２、制御回路１～３、コンデンサ４、スイッチ素子５、および電源６，７を備える。
　入力端子Ｔ１は制御信号φ１を受け、入力端子Ｔ２は制御信号φ２を受ける。制御信号φ２は、制御信号φ１の相補信号（反転信号）である。ドライバ回路は、制御信号φ１，φ２がそれぞれ「Ｈ」レベルおよび「Ｌ」レベルにされたことに応じて出力端子Ｔ３に「Ｈ」レベル（高電圧Ｖ１）を出力する。また、ドライバ回路は、制御信号φ１，φ２がそれぞれ「Ｌ」レベルおよび「Ｈ」レベルにされたことに応じて出力端子Ｔ３に「Ｌ」レベル（基準電圧Ｖ２）を出力する。
　すなわち、ノーマリーオン型トランジスタＱ１，Ｑ２の各々は、ワイドバンドギャップ半導体で形成されたｎチャネルＦＥＴ（Field　effect　transistor：電界効果トランジスタ）である。ノーマリーオン型トランジスタＱ１，Ｑ２の各々は、－３Ｖ程度の閾値電圧Ｖｔｈを有し、ゲート－ソース間電圧が０Ｖであってもオンする。
　ここで、ワイドバンドギャップ半導体とは、バンドギャップがシリコンよりも大きな半導体、特に、シリコンのバンドギャップ（１．１２ｅＶ）の２倍程度である２．２ｅＶ以上のバンドギャップを有する半導体を言い、たとえば、ＳｉＣ、ＧａＮ、ダイヤモンドなどである。
　トランジスタＱ１のドレインは電源６の正極の電圧Ｖ１（たとえば、４００Ｖ）を受け、そのゲートは制御信号φ３を受け、そのソースは出力端子Ｔ３に接続される。電源６の負極は、基準電圧Ｖ２（たとえば、接地電圧である０Ｖ）を受ける。トランジスタＱ２のドレインは出力端子Ｔ３に接続され、そのゲートは制御信号φ４を受け、そのソースは基準電圧Ｖ２を受ける。トランジスタＱ１，Ｑ２は、ハーフブリッジ回路を構成する。
　ハイサイド（高圧側）の制御回路１は、入力端子Ｔ１に接続された入力ノード１ａと、トランジスタＱ１のゲートに接続された出力ノード１ｂと、出力端子Ｔ３に接続された高圧側電源ノード１ｃと、低圧側電源ノード１ｄとを含む。制御信号φ１は、入力端子Ｔ１を介して入力ノード１ａに与えられる。出力ノード１ｂに現れる信号が制御信号φ３となる。
　制御回路１は、制御信号φ１が「Ｈ」レベルにされた場合は、所定の遅延時間ｔｄ１の経過後に高圧側電源ノード１ｃの電圧を出力ノード１ｂに出力し、制御信号φ１が「Ｌ」レベルにされた場合は低圧側電源ノード１ｄの電圧を出力ノード１ｂに出力する。遅延時間ｔｄ１は、トランジスタＱ１，Ｑ２が同時にオンするのを防止するために設定されている。
　ローサイド（低圧側）の制御回路２は、入力端子Ｔ２に接続された入力ノード２ａと、トランジスタＱ２のゲートに接続された出力ノード２ｂと、基準電圧Ｖ２を受ける高圧側電源ノード２ｃと、低圧側電源ノード２ｄとを含む。制御信号φ２は、入力端子Ｔ２を介して入力ノード２ａに与えられる。出力ノード２ｂに現れる信号が制御信号φ４となる。
　制御回路２は、制御信号φ２が「Ｈ」レベルにされた場合は高圧側電源ノード２ｃの電圧を出力ノード２ｂに出力し、制御信号φ２が「Ｌ」レベルにされた場合は、所定の遅延時間ｔｄ２の経過後に低圧側電源ノード２ｄの電圧を出力ノード２ｂに出力する。遅延時間ｔｄ２は、トランジスタＱ１，Ｑ２が同時にオンするのを防止するために設定されている。
　コンデンサ４は、制御回路１の高圧側電源ノード１ｃと低圧側電源ノード１ｄの間に接続されている。スイッチ素子５は、制御回路１の低圧側電源ノード１ｄと制御回路２の低圧側電源ノード２ｂとの間に接続されている。スイッチ素子５は、制御信号φ５が「Ｈ」レベルである場合にオンし、制御信号φ５が「Ｌ」レベルである場合にオフする。電源７の正極は基準電圧Ｖ２のラインに接続され、その負極は制御回路２の低圧側電源ノード２ｄに接続される。電源７の負極は、負の電圧Ｖ３になる。負の電圧Ｖ３は、トランジスタＱ１，Ｑ２の閾値電圧Ｖｔｈよりも低く、たとえば－１０Ｖ程度である。
　制御回路３は、出力端子Ｔ３に接続された検出ノード３ａと、基準電圧Ｖ２を受ける基準電圧ノード３ｂと、スイッチ素子５の制御電極に接続された出力ノード３ｃとを含む。出力ノード３ｃに現れる信号が制御信号φ５となる。
　制御回路３は、検出ノード３ａの電圧ＶＯと基準電圧ノード３ｂの電圧Ｖ２との差の電圧ＶＯ－Ｖ２が所定の参照電圧ＶＲよりも高い場合は制御信号φ５を「Ｌ」レベルにし、電圧ＶＯ－Ｖ２が所定の参照電圧ＶＲよりも低い場合は制御信号φ５を「Ｈ」レベルにする。参照電圧ＶＲは、約０Ｖの正の電圧である。
　図２は、制御回路３の構成を示す回路ブロック図である。図２において、制御回路３は、電源１０，１１、抵抗素子１２、ダイオード１３、コンパレータ１４、およびレベルシフタ１５を含む。電源１０，１１の負極はともに基準電圧ノード３ｂに接続される。電源１０の正極は、抵抗素子１２およびダイオード１３を介して検出ノード３ａに接続される。
　コンパレータ１４の＋端子は電源１１の正極の電圧Ｖ１１を受け、その－端子はダイオード１３のアノードの電圧Ｖ１２を受ける。コンパレータ１４は、Ｖ１１＞Ｖ１２の場合は「Ｈ」レベルの信号を出力し、Ｖ１１＜Ｖ１２の場合は「Ｌ」レベルの信号を出力する。レベルシフタ１５は、コンパレータ１４の出力信号のレベルを所定の電圧だけシフトして出力ノード３ｃに出力する。出力ノード３ｃに現れる信号が制御信号φ５となる。
　電源１０の電圧Ｖ１０は、電源１１の電圧Ｖ１１よりも高い電圧に設定されている。ダイオード１３の順方向電圧をＶＦとする。ＶＯがＶ１０－ＶＦよりも高い場合は、ダイオード１３がオフし、Ｖ１２＝Ｖ１０となって制御信号φ５は「Ｌ」レベルになる。ＶＯがＶ１０－ＶＦよりも低い場合は、ダイオード１３がオンし、Ｖ１２＜Ｖ１１＜Ｖ１０となって制御信号φ５は「Ｈ」レベルになる。ここで、Ｖ１０－ＶＦは可能な限り０Ｖに近くなるように設定される。また、ダイオード１３が破壊されるのを防止するため、順方向に直列接続された複数のダイオードでダイオード１３を置換してもよい。
　これにより、スイッチ素子５は、出力端子Ｔ３の電圧ＶＯが基準電圧Ｖ２に略等しくなるタイミングでオンされ、出力電圧ＶＯが基準電圧Ｖ２よりも所定電圧だけ高くなったタイミングでオフされる。
　図３（ａ）～（ｅ）は、ドライバ回路の動作を示すタイムチャートである。図３（ａ）～（ｅ）において、制御信号φ１とφ２は、互いに相補な関係にある。これは、トランジスタＱ１とＱ２が同時にオンするのを防止するためである。もしトランジスタＱ１とＱ２が同時にオンすると、電源６の正極からトランジスタＱ１，Ｑ２を介して基準電圧Ｖ２のラインに貫通電流が流れ、トランジスタＱ１，Ｑ２が破壊されてしまう。
　しかし、制御信号φ１の遅延時間と制御信号φ２の遅延時間が同じでない場合や、負荷の状態によっては、制御信号φ１とφ２を相補な関係にするだけでは十分ではない。そこで、制御信号φ１の立ち上がりエッジを所定時間ｔｄ１だけ遅延させて制御信号φ３を生成するとともに、制御信号φ２の立ち下がりエッジを所定時間ｔｄ２だけ遅延させて制御信号φ４を生成している。
　そのため出力電圧ＶＯは、制御信号φ１，φ２よりも遅延して動作する。もし制御信号φ２が「Ｈ」レベルである期間Ｔ１にスイッチ素子５をオンさせると、高電圧Ｖ１と負の電圧Ｖ３との差の電圧がコンデンサ４や制御回路１に印加され、回路が破壊されてしまう。これに対して本実施の形態１では、出力電圧ＶＯが「Ｌ」レベルである期間Ｔ２においてスイッチ素子５をオンさせるので、回路が破壊されることはない。期間Ｔ３については後述する。
　スイッチ素子５がオンしているとき、トランジスタＱ１がオフし、トランジスタＱ２がオンしている。このため、電源７の正極がトランジスタＱ２を介してコンデンサ４の高圧側電極に接続されるとともに、電源７の負極がスイッチ素子５を介してコンデンサ４の低圧側電極に接続され、コンデンサ４が充電される。このとき、トランジスタＱ１をオフ状態に維持するための負のゲート電圧として、電源７の負電圧Ｖ３がスイッチ素子５および低圧側電源ノード１ｄを介してトランジスタＱ１のゲートに入力されている。
　その後、制御信号φ１，φ２に基づいてトランジスタＱ１，Ｑ２およびスイッチ素子５が制御され、トランジスタＱ１がオンし、トランジスタＱ２およびスイッチ素子５がオフする。トランジスタＱ１はノーマリーオン型であるので、高圧側電源ノード１ｃの電圧としてソース電圧がゲートに印加されることでトランジスタＱ１はオン状態となる。トランジスタＱ１がオン状態になると、出力電圧ＶＯは電源６の正極の電圧Ｖ１近くまで上昇する。
　このとき、トランジスタＱ２およびスイッチ素子５がオフしているので、コンデンサ４は電源７と切り離され、制御回路１の電源として機能する。コンデンサ４の高圧側電極の電圧は出力電圧ＶＯであり、コンデンサ４の低圧側電極の電圧は出力電圧ＶＯよりも低くなるので、トランジスタＱ１のゲートに出力電圧ＶＯよりも低い電圧を供給することができ、結果、その後のスイッチングタイミングにおいてトランジスタＱ１を確実にオフにすることができる。
　以上のように、この実施の形態１では、絶縁電源を別途設けることなく、ハイサイドの制御回路１に負電圧Ｖ３を供給することができるので、装置の小型化、構成の簡単化を図ることができる。また、ワイドバンドギャップ半導体で形成されたトランジスタＱ１，Ｑ２を使用するので、スイッチング素子のオン抵抗値の低減化、スイッチング速度の高速化を図ることができ、ドライバ回路の高速化、低消費電力化を図ることができる。
　［変更例１］
　図４は、実施の形態１の変更例１を示す回路ブロック図であって、図１と対比される図である。図４を参照して、変更例１が実施の形態１と異なる点は、スイッチ素子５がｎチャネルＭＯＳＦＥＴ１６で置換されている点である。換言すると、スイッチ素子５がｎチャネルＭＯＳＦＥＴ１６で構成されている。ＭＯＳＦＥＴ１６のドレインは制御回路１の低圧側電源ノード１ｄに接続され、そのゲートは制御信号φ５を受け、そのソースは負電圧Ｖ３を受ける。
　制御信号φ５が「Ｈ」レベルにされるとＭＯＳＦＥＴ１６がオンし、制御信号φ５が「Ｌ」レベルにされるとＭＯＳＦＥＴ１６がオフする。ＭＯＳＦＥＴ１６のドレインが基準電圧Ｖ２（０Ｖ）よりも低い負電圧Ｖ３に接続されているので、制御信号φ５の「Ｈ」レベルは、負電圧Ｖ３にＭＯＳＦＥＴ１６の閾値電圧を加算した電圧よりも高い電圧にされる。制御信号φ５の「Ｌ」レベルは、負電圧Ｖ３にＭＯＳＦＥＴ１６の閾値電圧を加算した電圧よりも低い電圧にされる。
　この変更例１では、スイッチ素子５をＭＯＳＦＥＴ１６で置換したので、より高速のスイッチングに対応することができ、ドライバ回路の応答速度の高速化が可能となる。
　なお、スイッチ素子５をバイポーラトランジスタで構成してもよいし、スイッチ素子５をワイドバンドギャップ半導体で形成された素子で構成してもよいことは言うまでもない。
　［変更例２］
　図５は、実施の形態１の変更例２を示す回路ブロック図であって、図４と対比される図である。図５を参照して、変更例２が変更例１と異なる点は、ＡＮＤゲート１７が追加されている点である。ＡＮＤゲート１７は、制御信号φ５とφ２の論理積信号をＭＯＳＦＥＴ１６のゲートに与える。したがって、ＭＯＳＦＥＴ１６は、図３（ａ）～（ｅ）に示すように、出力電圧ＶＯが約０Ｖとなり、かつ制御信号φ２が「Ｈ」レベルである期間Ｔ３にオンする。このため、出力電圧ＶＯが高いときにＭＯＳＦＥＴ１６がオンするのを確実に防止することができる。
　［実施の形態２」
　実施の形態２のドライバ回路の構成は、図１のドライバ回路と同じである。この実施の形態２では、図１の負電圧Ｖ３の値について検討する。図１のノーマリーオン型トランジスタＱ１，Ｑ２の各々は、ノーマリーオン型のｎチャネルＦＥＴである。
　図６は、ノーマリーオン型のｎチャネルＦＥＴの逆導通特性のゲート電圧Ｖｇｓ依存性を示す図である。ＦＥＴとしては、閾値電圧Ｖｔｈが－２．５Ｖのものを使用した。ＦＥＴの逆導通特性とは、ＦＥＴのゲート－ソース間に所定のゲート電圧Ｖｇｓを印加した場合において、ＦＥＴのドレイン－ソース間に印加した負の電圧Ｖｄｓと、ドレイン－ソース間に流れる電流Ｉｄとの関係を示す特性である。図６では、左から、Ｖｇｓを－５Ｖから＋０．５Ｖステップで増加させた場合の特性の変化が示されている。
　図６において、閾値電圧Ｖｔｈが－２．５Ｖ程度の場合、オフ状態において印加するゲート電圧Ｖｇｓが－５．０Ｖ、－４．５Ｖ、－４．０Ｖのとき、逆導通状態となる逆導通立ち上り電圧は、それぞれ－２．５Ｖ、－２．０Ｖ、－１．５Ｖとなる。本実施の形態２では、トランジスタＱ１，Ｑ２の逆導通立ち上がり電圧が－１．５Ｖ～－３．０Ｖの範囲となるように、負電圧Ｖ３の値を調整する。すなわち、制御回路１，２を介してトランジスタＱ１，Ｑ２に供給されるゲート電圧Ｖｇｓが－５．０Ｖ～－４．０Ｖの範囲となるように、負電圧Ｖ３を－５．０Ｖ～－４．０Ｖの範囲に設定する。これにより、－１．５Ｖ～－３．０Ｖの範囲の絶対値が小さな逆導通立ち上がり電圧でトランジスタＱ１，Ｑ２の逆導通動作が可能となる。
　インバーター回路において通常用いられるＦＷＤの順方向電圧は１．５Ｖ～３．０Ｖ程度である。したがって、本実施の形態２では、通常はインバーター用スイッチング素子に並列接続する必要があるＦＷＤを具備することなく、確実にトランジスタＱ１，Ｑ２の逆導通動作を行なわせることが可能になる。
　［実施の形態３］
　図７は、この発明の実施の形態３によるドライバ回路の構成を示す回路ブロック図であって、図５と対比される図である。図７を参照して、このドライバ回路が図５のドライバ回路と異なる点は、ノーマリーオン型トランジスタＱ１，Ｑ２がそれぞれワイドバンドギャップ半導体で形成されたノーマリーオフ型トランジスタＱ１１，Ｑ１２で置換され、電源２０、ダイオード２１、およびコンデンサ２２が追加されている点である。
　ノーマリーオフ型トランジスタＱ１１，Ｑ１２の各々は、閾値電圧が２Ｖ程度のｎチャネルＦＥＴである。トランジスタＱ１１，Ｑ１２をオンさせるためには、制御回路１，２の高圧側電源ノード１ｃ，２ｃの電圧をトランジスタＱ１１，Ｑ１２の閾値電圧（２Ｖ）よりも高くする必要がある。このため、電源２０、ダイオード２１、およびコンデンサ２２が追加されている。
　電源２０の負極は、基準電圧Ｖ２のラインに接続されている。また、電源２０の正極は、制御回路２の高圧側電源ノード２ｃに直接接続されるとともに、ダイオード２１を介して制御回路１の高圧側電源ノード１ｃに接続されている。コンデンサ２２は、ダイオード２１のカソードと出力端子Ｔ３の間に接続されている。電源２０の正極－負極間の電圧Ｖ４は、トランジスタＱ１１，Ｑ１２の閾値電圧（２Ｖ）よりも高い電圧（たとえば＋１０Ｖ）に設定されている。ダイオード２１およびコンデンサ２２は、ブーストストラップ回路を構成している。
　制御信号φ１，φ２がそれぞれ「Ｌ」レベルおよび「Ｈ」レベルである場合は、制御回路１，２によって制御信号φ３，φ４がそれぞれ「Ｌ」レベル（ＶＯ＋Ｖ３）および「Ｈ」レベル（Ｖ４）にされる。これにより、トランジスタＱ１１がオフするとともにトランジスタＱ１２がオンし、出力電圧ＶＯは基準電圧Ｖ２となり、ＭＯＳＦＥＴ１６がオンする。
　このとき、電源７の負極がＭＯＳＦＥＴ１６を介してコンデンサ４の低圧側電極に接続されるとともに、電源７の正極がトランジスタＱ１２を介してコンデンサ４の高圧側電極に接続され、コンデンサ４が負の電圧Ｖ３に充電される。また、電源２０の正極がダイオード２１を介してコンデンサ２２の高圧側電極に接続されるとともに、電源２０の負極がトランジスタＱ１２を介してコンデンサ２２の低圧側電極に接続され、コンデンサ２２が正の電圧Ｖ４に充電される。
　次に、制御信号φ１，φ２がそれぞれ「Ｈ」レベルおよび「Ｌ」レベルにされると、制御回路１，２によって制御信号φ３，φ４がそれぞれ「Ｈ」レベル（ＶＯ＋Ｖ４）および「Ｌ」レベル（Ｖ３）にされる。これにより、トランジスタＱ１１がオンするとともにトランジスタＱ１２がオフし、出力電圧ＶＯは高電圧Ｖ１となる。
　この実施の形態３では、絶縁電源を別途設けることなく、ハイサイドの制御回路１に負電圧Ｖ３を供給することができるので、装置の小型化、構成の簡単化を図ることができる。
　なお、以上の実施の形態１～３および変更例を適宜組み合わせてもよいことは言うまでもない。
　今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明でなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１，２，３　制御回路、４，２２　コンデンサ、５　スイッチ素子、６，７，１０，１１，２０　電源、１２　抵抗素子、１３，２１　ダイオード、１４　コンパレータ、１５　レベルシフタ、１６　ｎチャネルＭＯＳＦＥＴ、１７　ＡＮＤゲート、Ｑ１，Ｑ２　ノーマリーオン型トランジスタ、Ｑ１１，Ｑ１２　ノーマリーオフ型トランジスタ。

Claims (12)

  1. 　第１の電圧のラインと出力端子との間に接続された第１のトランジスタと、
    　前記出力端子と前記第１の電圧よりも低い第２の電圧のラインとの間に接続された第２のトランジスタと、
    　第１および第２の電源ノードを有し、入力信号が第１の論理レベルにされたことに応じて前記第１の電源ノードの電圧を前記第１のトランジスタの制御電極に与えて前記第１のトランジスタをオンさせ、前記入力信号が第２の論理レベルにされたことに応じて前記第２の電源ノードの電圧を前記第１のトランジスタの制御電極に与えて前記第１のトランジスタをオフさせる第１の制御回路と、
    　第３および第４の電源ノードを有し、前記入力信号が前記第１の論理レベルにされたことに応じて前記第４の電源ノードの電圧を前記第２のトランジスタの制御電極に与えて前記第２のトランジスタをオフさせ、前記入力信号が前記第２の論理レベルにされたことに応じて前記第３の電源ノードの電圧を前記第２のトランジスタの制御電極に与えて前記第２のトランジスタをオンさせる第２の制御回路とを備え、
    　前記第１の電源ノードは前記出力端子に接続され、
    　前記第３の電源ノードは前記第２の電圧を受け、
    　前記第４の電源ノードは前記第２の電圧よりも低い第３の電圧を受け、
    　さらに、前記第１および第２の電源ノード間に接続されたコンデンサと、
    　前記第２および第４の電源ノード間に接続されたスイッチ素子と、
    　前記出力端子の電圧と前記第２の電圧との差の電圧が予め定められた電圧よりも低下したことに応じて、前記スイッチ素子をオンさせて前記コンデンサを充電させる第３の制御回路とを備える、ドライバ回路。
  2. 　前記第１および第２のトランジスタの各々はノーマリーオン型トランジスタである、請求項１に記載のドライバ回路。
  3. 　前記ノーマリーオン型トランジスタはワイドバンドギャップ半導体で形成されたｎチャネルＦＥＴである、請求項２に記載のドライバ回路。
  4. 　前記スイッチ素子はｎチャネルＭＯＳＦＥＴである、請求項１から請求項３までのいずれかに記載のドライバ回路。
  5. 　前記第３の制御回路は、前記出力端子の電圧と前記第２の電圧との差の電圧が前記予め定められた電圧よりも低下し、かつ前記入力信号が前記第２の論理レベルである場合に前記スイッチ素子をオンさせる、請求項１から請求項４までのいずれかに記載のドライバ回路。
  6. 　前記第３の電圧は、前記第１または第２のトランジスタがオフされている場合に、前記第１または第２のトランジスタの逆導通動作が可能な電圧に設定されている、請求項１から請求項５までのいずれかに記載のドライバ回路。
  7. 　前記第１または第２トランジスタの逆導通立ち上がり電圧が－１．５Ｖ～－３．０Ｖの範囲となるように、前記第３の電圧が設定されている、請求項６に記載のドライバ回路。
  8. 　第１の電圧のラインと出力端子との間に接続された第１のトランジスタと、
    　前記出力端子と前記第１の電圧よりも低い第２の電圧のラインとの間に接続された第２のトランジスタと、
    　第１および第２の電源ノードを有し、入力信号が第１の論理レベルにされたことに応じて前記第１の電源ノードの電圧を前記第１のトランジスタの制御電極に与えて前記第１のトランジスタをオンさせ、前記入力信号が第２の論理レベルにされたことに応じて前記第２の電源ノードの電圧を前記第１のトランジスタの制御電極に与えて前記第１のトランジスタをオフさせる第１の制御回路と、
    　第３および第４の電源ノードを有し、前記入力信号が前記第１の論理レベルにされたことに応じて前記第４の電源ノードの電圧を前記第２のトランジスタの制御電極に与えて前記第２のトランジスタをオフさせ、前記入力信号が前記第２の論理レベルにされたことに応じて前記第３の電源ノードの電圧を前記第２のトランジスタの制御電極に与えて前記第２のトランジスタをオンさせる第２の制御回路とを備え、
    　前記第３の電源ノードは前記第２の電圧よりも高い第３の電圧を受け、
    　前記第４の電源ノードは前記第２の電圧よりも低い第４の電圧を受け、
    　さらに、アノードが前記第３の電圧を受け、カソードが前記第１の電源ノードに接続されたダイオードと、
    　前記第１の電源ノードおよび前記出力端子間に接続された第１のコンデンサと、
    　前記第２の電源ノードおよび前記出力端子間に接続された第２のコンデンサと、
    　前記第２および第４の電源ノード間に接続されたスイッチ素子と、
    　前記出力端子の電圧と前記第２の電圧との差の電圧が予め定められた電圧よりも低下したことに応じて、前記スイッチ素子をオンさせて前記第２のコンデンサを充電させる第３の制御回路とを備える、ドライバ回路。
  9. 　前記第１および第２のトランジスタの各々はノーマリーオフ型トランジスタである、請求項８に記載のドライバ回路。
  10. 　前記ノーマリーオフ型トランジスタはワイドバンドギャップ半導体で形成されたｎチャネルＦＥＴである、請求項９に記載のドライバ回路。
  11. 　前記スイッチ素子はｎチャネルＭＯＳＦＥＴである、請求項８から請求項１０までのいずれかに記載のドライバ回路。
  12. 　前記第３の制御回路は、前記出力端子の電圧と前記第２の電圧との差の電圧が前記予め定められた電圧よりも低下し、かつ前記入力信号が前記第２の論理レベルである場合に前記スイッチ素子をオンさせる、請求項８から請求項１１までのいずれかに記載のドライバ回路。
PCT/JP2012/082638 2012-01-30 2012-12-17 ドライバ回路 WO2013114746A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP18180550.8A EP3416286A1 (en) 2012-01-30 2012-12-17 Driver circuit
EP12867057.7A EP2811631B1 (en) 2012-01-30 2012-12-17 Driver circuit
CN201280067187.6A CN104067495B (zh) 2012-01-30 2012-12-17 驱动器电路
US14/374,927 US9397563B2 (en) 2012-01-30 2012-12-17 Driver circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-016493 2012-01-30
JP2012016493A JP5236822B1 (ja) 2012-01-30 2012-01-30 ドライバ回路

Publications (1)

Publication Number Publication Date
WO2013114746A1 true WO2013114746A1 (ja) 2013-08-08

Family

ID=48904804

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/082638 WO2013114746A1 (ja) 2012-01-30 2012-12-17 ドライバ回路

Country Status (5)

Country Link
US (1) US9397563B2 (ja)
EP (2) EP3416286A1 (ja)
JP (1) JP5236822B1 (ja)
CN (1) CN104067495B (ja)
WO (1) WO2013114746A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015182175A1 (ja) * 2014-05-28 2015-12-03 シャープ株式会社 ドライバ回路
WO2016057878A1 (en) 2014-10-10 2016-04-14 Efficient Power Conversion Corporation High voltage zero qrr bootstrap supply
JP2018531577A (ja) * 2015-09-21 2018-10-25 シンプトート テクノロジーズ エルエルシー 回路を保護するための単一トランジスタデバイスおよびそのための自己触媒電圧変換

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9007103B2 (en) * 2013-08-01 2015-04-14 Infineon Technologies Austria Ag Switch circuit arrangements and method for powering a driver circuit
CN105940453B (zh) * 2014-01-28 2019-08-23 施耐德电气It公司 双极栅极驱动器
EP3001563B1 (en) * 2014-09-25 2019-02-27 Nexperia B.V. A cascode transistor circuit
US9634655B2 (en) * 2015-02-24 2017-04-25 Panasonic Corporation Drive device having first and second switching devices with different gate widths
JP5945027B1 (ja) * 2015-04-21 2016-07-05 日本電信電話株式会社 パルス生成回路
JP6555521B2 (ja) * 2015-08-28 2019-08-07 パナソニックＩｐマネジメント株式会社 電力変換装置
EP3309964A1 (de) * 2016-10-14 2018-04-18 Siemens Aktiengesellschaft Anordnung zur schaltzustandserkennung eines spannungsgesteuerten halbleiterschaltelements
DE112018003235T5 (de) * 2017-06-13 2020-03-12 Fuji Electric Co., Ltd. Antriebsvorrichtung und leistungswandlervorrichtung
FR3075508A1 (fr) * 2017-12-15 2019-06-21 Exagan Dispositif de commutation autoalimente et procede de fonctionnement d'un tel dispositif
DE102019103005B3 (de) 2019-02-07 2020-06-18 Dr. Ing. H.C. F. Porsche Aktiengesellschaft Verfahren und Schaltung zu einer Gateansteuerung mit negativer Spannung
JP6962946B2 (ja) * 2019-02-19 2021-11-05 シャープ株式会社 整流回路および電源装置
JP2020150575A (ja) * 2019-03-11 2020-09-17 セイコーエプソン株式会社 駆動制御装置、駆動回路および移動体
US10862472B1 (en) * 2019-07-11 2020-12-08 Infineon Technologies Ag System and method of charging a buffer capacitor

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006314154A (ja) 2005-05-06 2006-11-16 Sumitomo Electric Ind Ltd 電力変換器
JP2007288992A (ja) 2006-03-20 2007-11-01 Hitachi Ltd 半導体回路
JP2008211703A (ja) * 2007-02-28 2008-09-11 Hitachi Ltd 半導体回路
JP2010035389A (ja) * 2008-07-31 2010-02-12 Daikin Ind Ltd インバータ回路
JP2011229011A (ja) * 2010-04-21 2011-11-10 Sumitomo Heavy Ind Ltd スイッチングトランジスタの制御回路およびそれを用いた電力変換装置
JP2012110205A (ja) * 2010-10-18 2012-06-07 Sharp Corp ドライバ回路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365118A (en) * 1992-06-04 1994-11-15 Linear Technology Corp. Circuit for driving two power mosfets in a half-bridge configuration
US5666280A (en) * 1993-05-07 1997-09-09 Philips Electronics North America Corporation High voltage integrated circuit driver for half-bridge circuit employing a jet to emulate a bootstrap diode
JP2896342B2 (ja) * 1995-05-04 1999-05-31 インターナショナル・レクチファイヤー・コーポレーション 半波ブリッジ構成における複数のパワートランジスタを駆動し、かつ出力ノードの過度の負の振動を許容する方法及び回路、並びに上記回路を組み込む集積回路
JP3607033B2 (ja) * 1997-03-31 2005-01-05 三菱電機株式会社 半導体装置
US7215189B2 (en) * 2003-11-12 2007-05-08 International Rectifier Corporation Bootstrap diode emulator with dynamic back-gate biasing
US7248093B2 (en) * 2004-08-14 2007-07-24 Distributed Power, Inc. Bipolar bootstrap top switch gate drive for half-bridge semiconductor power topologies
JP5310425B2 (ja) 2009-09-15 2013-10-09 株式会社デンソー 電力変換器
US8416015B2 (en) * 2009-12-22 2013-04-09 Fujitsu Semiconductor Limited Active rectifying apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006314154A (ja) 2005-05-06 2006-11-16 Sumitomo Electric Ind Ltd 電力変換器
JP2007288992A (ja) 2006-03-20 2007-11-01 Hitachi Ltd 半導体回路
JP2008211703A (ja) * 2007-02-28 2008-09-11 Hitachi Ltd 半導体回路
JP2010035389A (ja) * 2008-07-31 2010-02-12 Daikin Ind Ltd インバータ回路
JP2011229011A (ja) * 2010-04-21 2011-11-10 Sumitomo Heavy Ind Ltd スイッチングトランジスタの制御回路およびそれを用いた電力変換装置
JP2012110205A (ja) * 2010-10-18 2012-06-07 Sharp Corp ドライバ回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PALMA, MARCO ET AL.: "'Application Note: AN-1120 Daidenryoku Yoto Muke Hihowa Hogo Kino Tsuki Kotaiatsu IC no Tameno Fuden'atsu Gate Bias-yo Buffer Interface'", INTERNATIONAL RECTIFIER JAPAN, 2007, Retrieved from the Internet <URL:http://www.irf-japan.com/technical-info/appnotes/AN-1120.pdf> [retrieved on 20130225] *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015182175A1 (ja) * 2014-05-28 2015-12-03 シャープ株式会社 ドライバ回路
CN106464247A (zh) * 2014-05-28 2017-02-22 夏普株式会社 驱动电路
CN106464247B (zh) * 2014-05-28 2019-07-23 夏普株式会社 驱动电路
WO2016057878A1 (en) 2014-10-10 2016-04-14 Efficient Power Conversion Corporation High voltage zero qrr bootstrap supply
EP3205021A4 (en) * 2014-10-10 2018-06-13 Efficient Power Conversion Corporation High voltage zero qrr bootstrap supply
US10084445B2 (en) 2014-10-10 2018-09-25 Efficient Power Conversion Corporation High voltage zero QRR bootstrap supply
JP2018531577A (ja) * 2015-09-21 2018-10-25 シンプトート テクノロジーズ エルエルシー 回路を保護するための単一トランジスタデバイスおよびそのための自己触媒電圧変換

Also Published As

Publication number Publication date
CN104067495A (zh) 2014-09-24
EP2811631A4 (en) 2016-06-22
EP2811631A1 (en) 2014-12-10
US20140375292A1 (en) 2014-12-25
CN104067495B (zh) 2016-08-17
EP3416286A1 (en) 2018-12-19
US9397563B2 (en) 2016-07-19
EP2811631B1 (en) 2018-09-19
JP5236822B1 (ja) 2013-07-17
JP2013158139A (ja) 2013-08-15

Similar Documents

Publication Publication Date Title
JP5236822B1 (ja) ドライバ回路
US8952730B2 (en) Driver circuit
US10103725B2 (en) Driving circuit of a power circuit
US8928363B2 (en) Semiconductor drive circuit and power conversion apparatus using same
US8860472B2 (en) Power switch driving circuits and switching mode power supply circuits thereof
US20220321116A1 (en) Gate drive circuit of switching circuit
JP4618164B2 (ja) スイッチ回路
US9912332B2 (en) Semiconductor device
TW201236348A (en) Bridge rectifier circuit
JP6271723B2 (ja) ドライバ回路
US9490800B2 (en) Control circuit of semiconductor switching element
US9595967B2 (en) Level shift circuit and driver circuit
JP7378372B2 (ja) 半導体装置
US20150236635A1 (en) Inverter output circuit
US10128749B2 (en) Method and circuitry for sensing and controlling a current
US10622987B2 (en) Semiconductor device and apparatus
US11196421B2 (en) Logic circuit and circuit chip
JP2022135911A (ja) バイポーラパルス電圧ゲートドライバ
US10581429B2 (en) Electronic circuit with several electronic switches connected in series and a drive circuit
US20190214992A1 (en) Level shift device and ic device
US11606030B1 (en) Driver for driving a p-type power switch
JP2011250646A (ja) 整流回路及び該整流回路の制御回路
JP2012227992A (ja) レベルシフト回路、制御回路及びｄｃ−ｄｃコンバータ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12867057

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14374927

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2012867057

Country of ref document: EP