KR101650812B1

KR101650812B1 - 하프-브릿지 3-레벨 ｐｗｍ 증폭기 및 그 구동 방법

Info

Publication number: KR101650812B1
Application number: KR1020090018097A
Authority: KR
Inventors: 김봉주
Original assignee: 삼성전자주식회사
Priority date: 2009-03-03
Filing date: 2009-03-03
Publication date: 2016-08-24
Also published as: TWI511443B; TW201115911A; US20100225391A1; KR20100099544A; CN101826846A; US8115541B2; CN101826846B

Abstract

하프-브릿지 3-레벨 PWM 증폭기 및 그 구동 방법이 개시된다. 본 발명의 하프-브릿지 3-레벨 PWM 증폭기는 입력 신호의 크기에 따라 제1 레벨의 펄스 폭 또는 제2 레벨의 펄스 폭을 가변함으로써, 상기 제1 레벨, 상기 제2 레벨 및 기준 레벨을 가지는 3-레벨 펄스폭 변조 신호를 출력하는 PWM 생성기, 및 상기 3-레벨 펄스폭 변조 신호에 기초하여 부하의 일 단자에 연결되는 출력 노드를 제1 전원 전압, 제2 전원 전압, 또는 그라운드 레벨로 구동하는 출력 스테이지를 구비하여, 불필요한 정적 전류의 소모를 줄임으로써 효율을 향상시킨다.

Description

하프-브릿지 3-레벨 ＰＷＭ 증폭기 및 그 구동 방법{Half-Bridge 3-Level Pulse-Width Modulation Amplifier, Audio Apparatus and Driving method of the PWM Amplifier}

본 발명은 증폭기에 관한 것으로, 특히, 하프-브릿지(half-bridge) PWM 방식의 증폭기에 관한 것이다.

PWM 방식은 변조 신호의 크기에 따라서 펄스의 폭을 변화시켜 변조하는 방식으로서, 고효율, 고해상도 및 저전력 특성으로 인해 증폭기(예컨대, 클래스 D 증폭기)나 오디오 장치에 많이 사용된다. 따라서 PWM 증폭기는 클래스-D 증폭기라 불리우기도 한다.

일반적으로 PWM 방식의 오디오 장치는 오디오 신호의 샘플레이트에 비해 높은 주파수를 갖는 PWM 변조 신호에 오디오 신호를 실어서 전달한다. PWM 증폭기는 오디오 신호를 디지털 신호의 한 형태인 PWM 신호로 변환시키고 이를 증폭하여 스피커나 헤드폰(헤드셋, 이어폰 등)으로 출력한다.

스피커를 구동하기 위해서는 통상 풀-브릿지(full-bridge) 형태의 PWM 증폭기가 사용되며, 헤드폰과 같이 제로(zero) 전압인 그라운드 레벨을 기준으로 입력 신호가 인가되는 장치를 구동하기 위해서는 일반적으로 하프-브릿지(Half-Bridge) 형태의 PWM 증폭기가 사용된다.

통상의 PWM 신호의 구동 방식은 2-레벨 구동 방식으로서, PWM 신호에 따라 미리 정해진 양(+) 전압과 그라운드 레벨을 스위칭하는 방식이거나 양 전압과 음(-) 전압을 스위칭하는 방식이다.

이러한 2-레벨 PWM 구동 방식은 입력 신호가 '0' 일 때에도 출력단은 계속 50:50 의 PWM 듀티를 유지하면서 스위칭 하기 때문에 오디오 신호가 소모하는 동적(dynamic) 전류 이외의 불필요한 정적(Static) 전류가 항상 소모되면서 출력 효율이 떨어진다.

따라서 본 발명이 이루고자 하는 기술적인 과제는 정적(static) 전류 소모를 줄여 효율을 높일 수 있는 하프-브릿지 3-레벨 PWM 증폭기 및 그 구동 방법을 제공하는 것이다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 하프-브릿지 3-레벨 PWM 증폭기는 PWM 생성기 및 출력 스테이지를 구비한다.

상기 PWM 생성기는 입력 신호의 크기에 따라 제1 레벨의 펄스 폭 또는 제2 레벨의 펄스 폭을 가변함으로써, 상기 제1 레벨, 상기 제2 레벨 및 기준 레벨을 가지는 3-레벨 펄스폭 변조 신호를 출력한다. 상기 출력 스테이지는 상기 3-레벨 펄스폭 변조 신호에 기초하여 부하의 일 단자에 연결되는 출력 노드를 제1 전원 전압, 제2 전원 전압, 또는 제3 전원 전압으로 구동한다.

상기 PWM 생성기는 상기 입력 신호 중 상기 기준 레벨 이상인 제1 입력 신호의 크기에 따라 상기 제1 레벨의 펄스폭을 가변한 제1 펄스폭 변조 신호와 상기 입력 신호 중 상기 기준 레벨 이하인 제2 입력 신호의 크기에 따라 상기 제2 레벨의 펄스폭을 가변한 제2 펄스폭 변조 신호를 결합하여 상기 3-레벨 펄스폭 변조 신호를 출력할 수 있다.

상기 기준 레벨은 그라운드 레벨이고, 상기 제1 입력 신호는 양의 입력 신호이고, 상기 제2 입력 신호는 음의 입력 신호일 수 있다.

상기 PWM 생성기는 상기 양의 입력 신호를 상기 제1 레벨과 상기 기준 레벨 사이를 스윙하는 제1 삼각파 신호와 비교하여 상기 제1 펄스폭 변조 신호를 생성하는 제1 비교기; 및 상기 음의 입력 신호를 상기 기준 레벨과 상기 제2 레벨 사이를 스윙하는 제2 삼각파 신호와 비교하여 상기 제2 펄스폭 변조 신호를 생성하는 제2 비교기를 구비할 수 있다. 상기 제2 삼각파 신호는 상기 제1 삼각파 신호와 파형은 동일하나, 상기 제1 삼각파 신호의 스윙폭만큼 레벨-다운된 신호일 수 있다.

상기 출력 스테이지는 제1 인에이블 신호에 응답하여 상기 출력 노드를 상기 제1 전원 전압으로 구동하는 풀업부; 제2 인에이블 신호에 응답하여 상기 출력 노드를 상기 제2 전원 전압으로 구동하는 풀다운부; 및 제3 인에이블 신호에 응답하여 상기 출력 노드를 상기 제3 전원 전압으로 구동하는 스위칭부를 포함할 수 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 하프-브릿지 3-레벨 PWM 증폭기의 구동 방법은 제1 레벨, 기준 레벨 및 제2 레벨을 스윙하며, 입력 신호의 크기에 따라 상기 제1 레벨의 펄스 폭 또는 상기 제2 레벨의 펄스 폭이 가변되는 3-레벨 펄스폭 변조 신호를 생성하는 단계; 및 상기 3-레벨 펄스폭 변조 신호에 기초하여 부하의 일 단자에 연결되는 출력 노드를 제1 전원 전압, 제2 전원 전압, 또는 제3 전원 전압으로 구동하는 단계를 구비한다.

상술한 바와 같이 본 발명에 따르면, 본 발명의 일 실시예에 따른 3-레벨 하프-브릿지 PWM 증폭기는 정적 전류를 줄여 효율을 향상시키며 시스템의 전력 소모 를 감소시키고 더 긴 동작시간을 보장할 수 있는 효과가 있다.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.

하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.

비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성 요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.

도 1은 증폭기 입력 신호의 일 예를 나타내는 파형도이다. 도 2는 도 1에 도시된 증폭기 입력 신호에 대한 통상의 2-레벨 PWM 변조 신호를 나타낸다. 도 1에 도시된 바와 같이, 증폭기의 입력 신호를 양의 피크 전압(MAX)와 음의 피크 전압(MIN) 사이를 스윙하는 신호로 가정한다.

이 경우 통상의 PWM 변조 신호는 2-레벨(VDD와 VSS)을 가지는 펄스 신호이다. 도 1과 도 2에 도시된 바와 같이, 증폭기 입력 신호가 양의 피크 전압(MAX)일 때는 VDD 레벨을 가지는 'High' 구간이 최대이고, 증폭기 입력 신호가 음의 피크 전압(MIN)일 때는 VSS 레벨을 가지는 'Low' 구간이 최대이다. 즉, 증폭기 입력 신호가 양의 피크 전압(MAX) 쪽으로 증가할 때는 PWM 변조 신호는 VDD 레벨을 갖는 'High' 구간이 점점 커지고, 증폭기 입력 신호가 음의 피크 전압(MIN) 쪽으로 감소할 때는 PWM 변조 신호는 VSS 레벨을 갖는 'Low' 구간이 점점 커진다. 그리고 입력신호가 제로('0')일 때는 PWM 변조 신호의 'High' 구간과 'Low' 구간의 지속 시간이 같아져서 50:50 의 듀티비(duty ratio)를 갖는다.

PWM 증폭기(즉, Class-D 증폭기)는 기존의 Class-A, Class-B, Class-AB 에 비해 비교적 높은 효율을 갖는다. 그러나 PWM 증폭기 역시 VDD 레벨과 VSS 레벨(혹은 그라운드 레벨)로 스위칭하면서 신호성분 외에 불필요한 정적 전류가 지속적으로 소모된다. PWM 증폭기의 전력 소모를 줄여 효율을 높이기 위해서는 이러한 정적 전류를 줄일 필요가 있다.

도 3은 본 발명의 일 실시 예에 따른 하프-브릿지 PWM 증폭기(10)의 개략적인 구성을 나타내는 블록도이다.

이를 참조하면, 증폭기(10)는 델타-시그마 변조기(delta-sigma modulator, 110, 이하 DSM 변조기라 함), 3-레벨 PWM 생성기(3-level PWM generator, 120), 매퍼(130) 및 출력단(output stage, 140)을 구비한다.

DSM 변조기(110)는 입력 신호(IM)를 PCM 데이터의 비트 수보다 더 낮은 비트수로 양자화한다. DSM 변조는, 오버샘플링과 결합하여 PCM 데이터의 양자화 잡음을 줄이고, 적은 비트수로 고해상도를 얻기 위한 변조 방식이다. 예컨대, 증폭기가 오디오 증폭기인 경우, 오버샘플링된 오디오 입력신호는 바로 PWM 신호로 변환하기엔 해상도(Resolution)가 높다. 따라서 DSM 변조기(110)를 거쳐서 오디오 입력 신호의 해상도를 PWM 신호로 변환하기에 적합한 수준까지 낮출 필요가 있다.

도 4는 도 3에 도시된 DSM 변조기(110)의 일 구현예를 개략적으로 나타내는 블록도이다.

이를 참조하면, DSM 변조기(110)는 가산기(111), 루프 필터(Loop filter, 112) 및 M-비트 양자화기(Quantizer, 113)를 구비한다. 따라서, DSM 변조기(110)의 출력 신호(OM)는 M비트로 양자화된 신호이다. M은 PCM 데이터의 비트 수에 비하여 훨씬 적은 비트 수로서, 예컨대, PCM 데이터가 16 비트 혹은 20비트로 구성되면, DSM 변조기(110)의 출력 신호(OM)는 4 또는 5 비트로 구성될 수 있다.

도 5는 도 3에 도시된 3-레벨 PWM 생성기(120)의 일 구현예를 개략적으로 나타내는 블록도이다.

이를 참조하면, PWM 생성기(120)는 입력 신호(OM)의 크기(레벨)에 따라서 펄스의 폭을 가변하여 변조함으로써 펄스폭 변조 신호(PWM 신호)를 생성한다.

PWM 생성기(120)는 아날로그 방식의 PWM 생성기일 수 있다. PWM 생성기(120)는 램프 신호 발생기(122), 제1 및 제2 비교기(121a, 121b), 및 가산기(123)를 포함할 수 있다. 램프 신호 발생기(122)는 제1 및 제2 삼각파 신호(SA1, SA2)를 발생한다. 제1 삼각파 신호(SA1)는 도 7에 도시된 바와 같이 제1 레벨(예컨대, 미리 정해진 양의 전압)과 기준 레벨(예컨대, 그라운드 레벨) 사이를 주기적으로 증감하는 삼각파형의 신호일 수 있다. 제2 삼각파 신호(SA2)는 제1 삼각파 신호(SA1)와 파형은 동일하나, 기준 레벨(예컨대, 그라운드 레벨)과 제2 레벨(예컨대, 미리 정해진 음의 전압) 사이를 주기적으로 증감하는 삼각파형의 신호일 수 있다. 본 실시예에서는, 제1 레벨은 VDD 레벨, 기준 레벨은 그라운드 레벨, 제2 레벨은 VSS 레벨인 것으로 가정하나, 본 발명이 이에 한정되는 것은 아니다.

제1 비교기(121a)는 제1 삼각파 신호(SA1)와 제1 입력 신호(OM1)를 비교하여 그 비교 결과를 출력한다. 제2 비교기(121b)는 제2 삼각파 신호(SA2)와 제2 입력 신호(OM2)를 비교하여 그 비교 결과를 출력한다. 가산기(123)는 제1 비교기(121a)의 출력 신호(PWM_O1)와 제2 비교기(121b)의 출력 신호(PWM_O2)를 더하여 출력한다.

제1 입력 신호(OM1)는 DSM 출력 신호(OM) 중 기준 레벨(예컨대, 그라운드 레벨, 즉 '0') 이상의 신호일 수 있다. 제2 입력 신호(OM2)는 DSM 출력 신호(OM) 중 0 이하의 신호일 수 있다. 제1 비교기(121a)는 제1 입력 신호(OM1)가 제1 삼각파 신호(SA1)보다 크면 제1 레벨(예컨대, VDD)을 출력하고, 작으면 기준 레벨(예컨대, 그라운드 레벨)을 출력하고, 제2 비교기(121b)는 제2 입력 신호(OM2)가 제2 삼각파 신호(SA2)보다 크면 기준 레벨(예컨대, 그라운드 레벨)을 출력하고, 작으면 제2 레벨(예컨대, VSS)을 출력한다.

이와 같이 함으로써, PWM 생성기(120)는 제1 레벨, 제2 레벨 및 기준 레벨을 가지는 3-레벨 펄스폭 변조 신호인 PWM 출력 신호(PWM_Out)를 출력할 수 있다.

한편, PWM 생성기(120)는 입력 신호(OM)의 레벨에 따라 디지털 클럭을 카운트하는 방식으로 PWM 변조 신호(PWM_Out)을 생성할 수 있다.

도 6은 도 3에 도시된 출력 스테이지(140)를 도시하는 회로도이다.

출력 스테이지(140)는 3-레벨 PWM 출력 신호(PWM_Out)에 기초하여 출력 노드(NO)를 제1 전원 전압, 제2 전원 전압, 또는 제3 전원 전압으로 구동한다.

도 6을 참조하면, 출력 스테이지(140)는 풀업 트랜지스터(PUT), 풀다운 트랜지스터(PDT) 및 스위칭부(SW)를 포함한다. 풀업 트랜지스터(PUT)는 제1 전원(VDD)과 출력 노드(NO) 사이에 접속되고 제1 인에이블 신호(VDD_EN)에 응답하여 출력 노드(NO)를 제1 전원 전압(VDD) 레벨로 구동한다. 출력 노드(NO)는 부하(예컨대, 헤드폰, 이어폰, 헤드셋 등)의 일 단자에 연결된다. 부하의 다른 일 단자는 그라운드에 연결된다.

풀다운 트랜지스터(PDT)는 출력 노드(NO)와 제2 전원 전압(VSS) 사이에 접속되고 제2 인에이블 신호(VSS_EN)에 응답하여 출력 노드(NO)를 제2 전원 전압(VSS) 레벨로 구동한다. 스위칭부(SW)는 출력 노드(NO)와 제 3 전원(GND) 사이에 접속되고, 제3 인에이블 신호(GND_EN)에 응답하여 온/오프된다. 스위칭부(SW)가 온되는 경우 출력 노드(NO)는 제3 전원 전압(예컨대, 그라운드)에 접속되어 출력 노드의 전압은 그라운드 레벨이 된다. 스위칭부(SW)는 하나 이상의 스위치 소자로 구성될 수 있으며, 스위치 소자는 트랜지스터나 트랜스미션 게이트 등으로 구현될 수 있다.

도 3에 도시된 바와 같이 매퍼(130)는 PWM 변조 신호(PWM_Out)에 따라 제1 내지 제3 인에이블 신호(VDD_EN, VSS_EN, GND_EN)를 발생하기 위한 것으로 이에 대한 구체적인 설명은 후술한다.

도 7, 도 8a 및 도 8b는 본 발명의 일 실시예에 따른 PWM 증폭기의 동작을 설명하기 위한 파형도로서, 도 7은 PWM 생성기(120)의 입력 신호들(OM1, OM2, SA1, SA2)의 파형도이고 도 8a 및 도 8b는 PWM 출력 신호(PWM_Out)의 파형도이다.

도 3 내지 도 8b를 참조하여, PWM 증폭기(10)의 동작을 설명하면 다음과 같다.

양의 입력 신호(입력 신호 중 0보다 큰 신호, OM1)가 입력되는 구간에서는, 제1 비교기(121a)는 제1 삼각파 신호(SA1)와 양의 입력 신호(즉, 제1 입력 신호(OM1))를 비교하여 제1 입력 신호(OM1)가 제1 삼각파 신호(SA1) 보다 큰 구간에서는 제1 전원 전압(VDD)을 출력하고, 작으면 제3 전원 전압(GND)을 출력한다.

이 구간 동안 제2 비교기(121b)는 도 8b에 도시된 바와 같이, 제2 삼각파 신호(SA2)의 매 주기 마다(예컨대, 제2 삼각파 신호(SA2)가 0이 될 때마다) 제2 전원 전압(VSS)을 가지는 최소 펄스 신호를 출력할 수 있다. PWM 출력 신호(PWM_Out)의 펄스폭은 미리 설정된 최소크기에서부터 최대크기까지 변화할 수 있다. 최소 펄스 신호란, PWM 출력 신호가 가질 수 있는 펄스 신호들 중 최소 크기의 펄스 폭을 가지는 신호로서, 리턴 제로 펄스라 칭하기도 한다.

음의 입력 신호(입력 신호 중 0보다 작은 신호, OM2)가 입력되는 구간에서는, 제2 비교기(121b)는 제2 삼각파 신호(SA2)와 음의 입력 신호(즉, 제2 입력 신호(OM2))를 비교하여 제2 입력 신호(OM2)가 제2 삼각파 신호(SA2)보다 큰 구간에서는 제3 전원 전압(GND)을 출력하고, 작으면 제2 전원 전압(VSS)을 출력한다. 이 구간 동안 제1 비교기(121a)는 도 8b에 도시된 바와 같이, 제1 삼각파 신호(SA1)의 매 주기 마다(예컨대, 제1 삼각파 신호(SA1)가 0이 될 때마다) 제1 전원 전압(VDD)을 가지는 최소 펄스 신호를 출력할 수 있다.

따라서, 제1 비교기(121a)의 출력 신호(PWM_O1)와 제2 비교기(121b)의 출력 신호(PWM_O2)를 더한 신호인 PWM 출력 신호(PWM_Out)는 도 8a에 도시된 바와 같이 제1 전원 전압(VDD), 제2 전원 전압(VSS) 및 제3 전원 전압(GND)을 가지는 3-레벨 펄스 신호들일 수 있다. 제1 비교기(121a) 및 제2 비교기(121b)로부터 최소 펄스 신호(리턴 제로 펄스)가 출력된다면, PWM 출력 신호(PWM_Out)는 도 8b에 도시된 펄스 신호들일 수 있다.

도 7에서는, 편의상 입력 신호(OM1, OM2)를 정현파 형태의 아날로그 신호로 도시하나, 실질적으로 삼각파 신호(SA1, SA2)와 비교되는 신호는 상술한 바와 같이 DSM 변조된 신호일 수 있다. 따라서, 도 7에 도시된 입력 신호(OM1, OM2)의 파형과는 다를 수 있다.

또한, 도 5의 예에서는 편의상 제1 비교기(121a)와 제2 비교기(121b)가 별도 로 구비되는 것으로 도시되나, 이에 한정되는 것은 아니다. 예컨대, 제1 비교기(121a)와 제2 비교기(121b)가 하나로 구현되어 양의 입력 신호(입력 신호 중 0보다 큰 신호, OM1)가 입력되는 구간에서는 이를 제1 삼각파 신호(SA1)와 비교하여 PWM 출력 신호(PWM_Out)를 출력하고, 음의 입력 신호(입력 신호 중 0보다 작은 신호, OM2)가 입력되는 구간에서는 이를 제2 삼각파 신호(SA2)와 비교하여 PWM 출력 신호(PWM_Out)를 출력할 수 있다.

도 9는 도 6에 도시된 출력 스테이지(140)의 각 레벨별 동작을 나타내는 회로도이다. 도 10은 도 3에 도시된 매퍼를 나타내는 테이블이다. 도 11은 PWM 출력 신호의 각 레벨을 나타내는 신호이다.

도 9 내지 도 11을 참조하면, 본 발명의 일 실시예에 따른 PWM 생성기의 출력 신호, 즉 PWM 출력 신호(PWM_Out)는 도 10에 도시된 바와 같이, 3-레벨(예컨대, 하이레벨(VDD), 제로(GND), 및 로우 레벨(VSS)을 가진다.

따라서, 출력 스테이지(140) 역시 PWM 출력 신호(PWM_Out)의 레벨에 따라 도 9에 도시된 바와 같이 3가지 동작 모드로 나뉠 수 있다. 도 9에 도시된 바와 같이 출력 스테이지(140)를 구동하기 위하여, 매퍼(130)는 도 11에 도시된 바와 같이, PWM 출력 신호(PWM_Out)에 따라 인에이블 신호들(VDD_EN, VSS_EN, GND_EN)을 선택적으로 활성화할 수 있다.

PWM 출력 신호(PWM_Out)가 VDD인 경우에는 제1 전원 전압 인에이블 신호(VDD_EN)만 "0"으로 활성화되고 나머지 신호(VSS_EN, GND_EN)는 비활성화됨으로써, 출력 스테이지(140)는 출력 노드(NO)를 제1 전원 전압(VDD)으로 구동한다.

PWM 출력 신호(PWM_Out)가 VSS 인 경우에는 제2 전원 전압 인에이블 신호(VSS_EN)만 "1"로 활성화되고 나머지 신호(VDD_EN, GND_EN)는 비활성화됨으로써, 출력 스테이지(140)는 출력 노드(NO)를 제2 전원 전압(VSS)으로 구동한다.

그리고, PWM 출력 신호(PWM_Out)가 GND 인 경우에는 제3 전원 전압 인에이블 신호(GND_EN)만 "1"로 활성화되고 나머지 신호(VDD_EN, VSS_EN)는 비활성화됨으로써, 출력 스테이지(140)는 출력 노드(NO)를 제3 전원 전압(GND)으로 구동한다.

도 12은 증폭기 입력 신호의 일 예를 나타내는 파형도이다. 도 13a 및 13b는 도 12에 도시된 증폭기 입력 신호에 대한 본 발명의 일 실시예에 따른 3-레벨 PWM 변조 신호(PWM_Out)를 나타낸다. 도 12에 도시된 바와 같이, 증폭기의 입력 신호를 양의 피크 전압(MAX)와 음의 피크 전압(MIN) 사이를 스윙하는 신호로 가정한다.

도 12 내지 도 13b를 참조하면, 도 12에 나타난 8 단계의 입력 신호 변화((1)~(8))에 대해서 각 경우별로 PWM 출력은 도 13a 및 13b에 도시된 바와 같이 3-레벨(VDD, GND, VSS Level)을 스위칭하게 된다.

먼저 (1)과 같이 0에서 양의 피크 전압(MAX) 방향으로 증가하는 입력신호에 대해서 PWM 출력 신호는 도 13a의 (1)과 같은 형태로 VDD 레벨의 펄스 폭이 증가한다. 이 경우 PWM 출력 신호의 한 주기마다 VSS 레벨의 최소 펄스도 출력될 수 있다. 점점 증가하는 펄스폭을 가지는 VDD 레벨의 펄스 외에는 그라운드 레벨이 출력되어 불필요한 정적 전류의 발생이 방지된다.

입력신호가 양의 피크 전압(MAX)에 도달하면 PWM 출력 신호는 도 13a의 (2)와 같은 형태로 VDD 펄스는 최대 폭이 된다. 입력신호가 양의 피크 전압(MAX)에서 0을 향해 감소하는 동안에는 도 13a의 (3)과 같이 VDD 펄스의 폭이 감소한다.

입력신호가 0이 되면 도 13a의 (4)와 같이 PWM 출력 신호는 대부분의 시간 동안 그라운드 레벨을 유지하게 된다.

도 1 및 2에 나타난 바와 같이, 통상의 2-레벨 PWM 출력인 경우에는 입력신호가 0 일 때 VDD 펄스와 VSS 펄스가 50:50 듀티를 갖고 스위칭하며 그라운드 레벨은 존재하지 않기 때문에 정적 전류가 최대로 소모되는 반면에 본 발명의 일 실시예에 따른 3-레벨 PWM 증폭기를 사용하면 0 입력에 대해 정적 전류가 거의 소모되지 않는다.

0에서 음의 피크 전압(MIN) 방향으로 감소하는 입력신호에 대해서 PWM 출력 신호는 도 13b의 (5)와 같은 형태로 VSS 레벨의 펄스 폭이 증가한다. 이때 VSS 펄스 외에는 그라운드 레벨이 출력되어 불필요한 정적 전류가 발생하지 않는다.

입력신호가 음의 피크 전압(MIN)에 도달하면 PWM 출력 신호는 도 13b의 (6)와 같은 형태로 VSS 펄스는 최대 폭이 된다. 입력신호가 음의 피크 전압(MIN)에서 0을 향해 증가하는 동안에는 도 13b의 (7)과 같이 VSS 펄스의 폭이 감소한다. 입력신호가 다시 0이 되면 도 13b의 (8)과 같이 PWM 출력 신호는 대부분의 시간 동안 그라운드 레벨을 유지하게 된다.

상술한 바와 같이 본 발명의 일 실시예에 따른 3-레벨 PWM 증폭기를 사용하게 되면 신호성분의 출력에 불필요한 구간을 모두 그라운드 레벨로 만들 수 있어서 평균적인 정적 전류가 크게 억제될 수 있다.

또한 통상의 2-레벨 PWM 증폭기를 사용하면 VDD 전압과 VSS 전압의 미스매 치(Mismatch)에 의해 DC 옵셋(DC-Offset)이 발생하여 팝업 잡음(Pop-Up Noise) 등이 발생할 우려가 있는 반면에, 본 발명의 일 실시예에 따른 3-레벨 PWM 증폭기를 사용하면 0 입력에 대해서는 대부분의 시간 동안 실제로 그라운드 레벨을 출력하게 되므로 전압 미스매치로 인한 DC-Offset 발생 우려도 상당 부분 해소될 수 있다.

이와 같이 본 발명의 일 실시예에 따른 3-레벨 하프-브릿지 PWM 증폭기는 정적 전류를 줄여 향상된 효율을 제공하여 시스템의 전력 소모를 감소시키고 더 긴 동작시간을 보장한다. 따라서, 시스템 설계상의 편의성과 신뢰성까지 동시에 제공할 수 있다.

본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다.

컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장장치 등이 있으며, 또한 본 발명에 따른 온라인 광고 방법을 수행하기 위한 프로그램 코드는 캐리어 웨이브(예를 들어, 인터넷을 통한 전송)의 형태로 전송될 수도 있다.

또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고 본 발명을 구현하기 위한 기능적인 (functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있다.

본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.

도 1은 증폭기 입력 신호의 일 예를 나타내는 파형도이다.

도 2는 도 1에 도시된 증폭기 입력 신호에 대한 통상의 2-레벨 PWM 변조 신호를 나타낸다.

도 3은 본 발명의 일 실시 예에 따른 하프-브릿지 PWM 증폭기의 개략적인 구성을 나타내는 블록도이다.

도 4는 도 3에 도시된 DSM 변조기의 일 구현예를 개략적으로 나타내는 블록도이다.

도 5는 도 3에 도시된 3-레벨 PWM 생성기의 일 구현예를 개략적으로 나타내는 블록도이다.

도 6은 도 3에 도시된 출력 스테이지를 도시하는 회로도이다.

도 7, 도 8a 및 도 8b는 본 발명의 일 실시예에 따른 PWM 증폭기의 동작을 설명하기 위한 파형도이다.

도 9는 도 6에 도시된 출력 스테이지의 각 레벨별 동작을 나타내는 회로도이다.

도 10은 도 3에 도시된 매퍼를 나타내는 테이블이다.

도 11은 PWM 출력 신호의 각 레벨을 나타내는 신호이다.

도 12은 증폭기 입력 신호의 일 예를 나타내는 파형도이다.

도 13a 및 13b는 도 12에 도시된 증폭기 입력 신호에 대한 본 발명의 일 실시예에 따른 3-레벨 PWM 변조 신호를 나타내는 파형도이다.

Claims

입력 신호의 크기에 따라 제1 레벨의 펄스 폭 또는 제2 레벨의 펄스 폭을 가변함으로써, 상기 제1 레벨, 상기 제2 레벨 및 기준 레벨을 가지는 3-레벨 펄스폭 변조 신호를 출력하는 PWM 생성기; 및

상기 3-레벨 펄스폭 변조 신호에 기초하여 부하의 일 단자에 연결되는 출력 노드를 제1 전원 전압, 제2 전원 전압, 또는 제3 전원 전압으로 구동하는 출력 스테이지를 구비하고,

상기 입력 신호가 0일 때, 상기 PWM 생성기는 상기 기준 레벨을 가지는 상기 3-레벨 펄스폭 변조 신호를 출력하는 하프-브릿지 3-레벨 PWM 증폭기.
제1 항에 있어서, 상기 PWM 생성기는

상기 입력 신호 중 상기 기준 레벨 이상인 제1 입력 신호의 크기에 따라 상기 제1 레벨의 펄스폭을 가변한 제1 펄스폭 변조 신호와 상기 입력 신호 중 상기 기준 레벨 이하인 제2 입력 신호의 크기에 따라 상기 제2 레벨의 펄스폭을 가변한 제2 펄스폭 변조 신호를 결합하여 상기 3-레벨 펄스폭 변조 신호를 출력하는 하프-브릿지 3-레벨 PWM 증폭기.
제2 항에 있어서,

상기 기준 레벨은 그라운드 레벨이고, 상기 제1 입력 신호는 양의 입력 신호이고, 상기 제2 입력 신호는 음의 입력 신호인 하프-브릿지 3-레벨 PWM 증폭기.
제3 항에 있어서, 상기 PWM 생성기는

상기 양의 입력 신호를 상기 제1 레벨과 상기 기준 레벨 사이를 스윙하는 제1 삼각파 신호와 비교하여 상기 제1 펄스폭 변조 신호를 생성하는 제1 비교기; 및

상기 음의 입력 신호를 상기 기준 레벨과 상기 제2 레벨 사이를 스윙하는 제2 삼각파 신호와 비교하여 상기 제2 펄스폭 변조 신호를 생성하는 제2 비교기를 구비하며,

상기 제2 삼각파 신호는 상기 제1 삼각파 신호와 파형은 동일하나, 상기 제1 삼각파 신호의 스윙폭만큼 레벨-다운된 신호인 하프-브릿지 3-레벨 PWM 증폭기.
제4 항에 있어서,

상기 제3 전원 전압은 상기 그라운드 레벨이고,

상기 제1 전원 전압은 상기 제3 전원 전압 보다 높은 양의 전압이며,

상기 제2 전원 전압은 상기 제3 전원 전압 보다 낮은 음의 전압인 하프-브릿지 3-레벨 PWM 증폭기.
제1 항에 있어서, 상기 출력 스테이지는,

제1 인에이블 신호에 응답하여 상기 출력 노드를 상기 제1 전원 전압으로 구동하는 풀업부;

제2 인에이블 신호에 응답하여 상기 출력 노드를 상기 제2 전원 전압으로 구동하는 풀다운부; 및

제3 인에이블 신호에 응답하여 상기 출력 노드를 상기 제3 전원 전압으로 구동하는 스위칭부를 포함하는 하프-브릿지 3-레벨 PWM 증폭기.
제6 항에 있어서,

상기 풀업부는 상기 출력 노드와 상기 제1 전원 전압 사이에 접속되고 상기 제1 인에이블 신호에 응답하여 턴온되는 풀업 트랜지스터를 포함하고,

상기 풀다운부는 상기 출력 노드와 상기 제2 전원 전압 사이에 접속되고 상기 제2 인에이블 신호에 응답하여 턴온되는 풀 다운 트랜지스터를 포함하며,

상기 스위칭부는 상기 출력 노드와 상기 제3 전원 전압 사이에 접속되고 상기 제3 인에이블 신호에 응답하여 턴온되는 적어도 하나의 스위치를 포함하는 하프-브릿지 3-레벨 PWM 증폭기.
제1 항에 있어서,

상기 입력 신호는 델타 시그마 변조된 신호인 하프-브릿지 3-레벨 PWM 증폭기.
제1 항에 있어서,

상기 부하의 다른 일 단자는 그라운드에 연결되는 하프-브릿지 3-레벨 PWM 증폭기.
하프-브릿지 3-레벨 PWM 증폭기를 포함하며,

상기 하프-브릿지 3-레벨 PWM 증폭기는

입력 신호의 크기에 따라 제1 레벨의 펄스 폭 또는 제2 레벨의 펄스 폭을 가변함으로써, 상기 제1 레벨, 상기 제2 레벨 및 기준 레벨을 가지는 3-레벨 펄스폭 변조 신호를 출력하는 PWM 생성기; 및

상기 3-레벨 펄스폭 변조 신호에 기초하여 부하의 일 단자에 연결되는 출력 노드를 제1 전원 전압, 제2 전원 전압, 또는 제3 전원 전압으로 구동하는 출력 스테이지를 구비하고,

상기 입력 신호가 0일 때, 상기 PWM 생성기는 상기 기준 레벨을 가지는 상기 3-레벨 펄스폭 변조 신호를 출력하는 오디오 장치.
제1 레벨, 기준 레벨 및 제2 레벨을 스윙하며, 입력 신호의 크기에 따라 상기 제1 레벨의 펄스 폭 또는 상기 제2 레벨의 펄스 폭이 가변되는 3-레벨 펄스폭 변조 신호를 생성하는 단계; 및

상기 3-레벨 펄스폭 변조 신호에 기초하여 부하의 일 단자에 연결되는 출력 노드를 제1 전원 전압, 제2 전원 전압, 또는 제3 전원 전압으로 구동하는 단계를 구비하고,

상기 입력 신호가 0일 때, 상기 3-레벨 펄스 폭 변조 신호는 상기 기준 레벨을 가지는 하프-브릿지 3-레벨 PWM 증폭기의 구동 방법.
제11 항에 있어서, 상기 3-레벨 펄스폭 변조 신호를 생성하는 단계는

상기 입력 신호 중 상기 기준 레벨 이상인 제1 입력 신호의 크기에 따라 상기 제1 레벨의 펄스폭을 가변하여 제1 펄스폭 변조 신호를 발생하는 단계;

상기 입력 신호 중 상기 기준 레벨 이하인 제2 입력 신호의 크기에 따라 상기 제2 레벨의 펄스폭을 가변하여 제2 펄스폭 변조 신호를 발생하는 단계; 및

상기 제1 펄스폭 변조 신호와 상기 제2 펄스폭 변조 신호를 결합하여 상기 3-레벨 펄스폭 변조 신호를 출력하는 단계를 포함하는 하프-브릿지 3-레벨 PWM 증폭기의 구동 방법.
제 12 항에 있어서,

상기 기준 레벨은 그라운드 레벨이고, 상기 제1 입력 신호는 양의 입력 신호이고, 상기 제2 입력 신호는 음의 입력 신호이며,

상기 제1 펄스폭 변조 신호를 발생하는 단계는

상기 양의 입력 신호를 상기 제1 레벨과 상기 기준 레벨 사이를 스윙하는 제1 삼각파 신호와 비교하는 단계를 포함하고,

상기 제2 펄스폭 변조 신호를 발생하는 단계는

상기 음의 입력 신호를 상기 기준 레벨과 상기 제2 레벨 사이를 스윙하는 제2 삼각파 신호와 비교하는 단계를 포함하며,

상기 제2 삼각파 신호는 상기 제1 삼각파 신호와 파형은 동일하나, 상기 제1 삼각파 신호의 스윙폭만큼 레벨-다운된 신호인 하프-브릿지 3-레벨 PWM 증폭기의 구동 방법.
제 12 항에 있어서,

상기 제1 입력 신호가 입력되는 구간에서는 상기 제1 레벨의 펄스폭은 상기 제1 입력 신호의 크기에 따라 가변되고 상기 제2 레벨의 펄스폭은 미리 정해진 최소 펄스폭을 가지고,

상기 제2 입력 신호가 입력되는 구간에서는 상기 제2 레벨의 펄스폭은 상기 제2 입력 신호의 크기에 따라 가변되고 상기 제1 레벨의 펄스폭은 상기 미리 정해진 최소 펄스폭을 가지는 하프-브릿지 3-레벨 PWM 증폭기의 구동 방법.
제 14 항에 있어서, 상기 3-레벨 펄스 폭 변조 신호는

상기 입력 신호가 상기 기준 레벨인 경우, 상기 최소 펄스폭을 가지는 상기 제1 레벨의 펄스 및 상기 제2 레벨의 펄스를 제외하고는 상기 기준 레벨을 가지는 하프-브릿지 3-레벨 PWM 증폭기의 구동 방법.
삭제