JP2005210280A - 電力増幅装置 - Google Patents

Abstract

【課題】 ブリッジ構成のスイッチング型の電力増幅装置で、消費電力を低減し得る電力増幅装置を提供する。
【解決手段】 直流電源１０３と第１のスイッチ回路１８２と第２のスイッチ回路１８３とからなるＢＴＬ１８１の出力間にインダクタ１８５と負荷１８６を接続し、入力信号Ｖｓに応じた幅のパルスを有する第１の変調信号Ｍ１と第２の変調信号Ｍ２を出力する変調回路１１０により、各スイッチ回路の出力端子に現れる電位の組合せが（Ｈ，Ｌ）、（Ｌ，Ｈ）、（Ｌ，Ｌ）の３状態になるように前記各スイッチを制御することで、各スイッチ回路の出力端子が高電位となる期間が短くなり、消費電力を低減することができる。
【選択図】図１

Description

本発明は、音響スピーカなどに電力を供給するためのスイッチング型の電力増幅装置に関するもので、特に、電力増幅装置自身が消費する電力を低減するものである。

音響スピーカの駆動には、構成が簡単なＡ級、Ｂ級、ＡＢ級などのリニア型の電力増幅装置が多く利用されている。このようなリニア型電力増幅装置は、動作原理上、電力増幅装置自身の電力損失が大きく、出力電力が大きくなるに従って電力増幅装置自身の消費電力による発熱が大きくなる。このため、これを放散させるための大きな放熱器が必要になるなどの課題がある。そこで出力電力が大きい電力増幅装置には、スイッチング型の電力増幅装置が使われるようになっている。

スイッチング型の電力増幅装置は、電力を供給する出力段のパワースイッチをオンまたはオフすることにより、出力端子間に正電源電圧またはゼロ電圧または負電源電圧を高速に切替発生させる。この出力端子と負荷との間に備えた電力ロー・パス・フィルタ（ＬＰＦ）で可聴外高周波数域電力を除去して、負荷に可聴帯域の電力のみを供給する。スイッチがオン状態の時は電流が流れるが端子間電圧は極めて小さく、また、オフ状態の時には電圧がかかるが通過電流はほとんどゼロになるため、これらの積であるスイッチ自身の電力消費は何れも小さくなる。これが、スイッチング型の電力増幅装置の消費電力が少ない理由である。なお、上述のような出力は、例えば、負荷の一端が接地されて他端に正電源電圧および負電源電圧を切替える構成や、負荷の両端それぞれにゼロまたは正の電圧を印加するブリッジ構成などがあり、後者の場合は、一つの電源のみで負荷に正負の電圧を印加することができる。

このようなスイッチング型の電力増幅装置の従来の技術としては、図１４の回路ブロック図に示されるような構成のものが知られている。これを従来の第１の電力増幅装置とする。この構成は、ブリッジ・タイド・ロード（Ｂｒｉｄｇｅ−Ｔｉｄｅ Ｌｏａｄ、以下、ＢＴＬと略称する）やＨブリッジと呼ばれ、その接続点を出力端子とする２つのスイッチの直列回路を並列に１対備え、各出力端子間に負荷部を接続したブリッジ構成のものである。図の左側に描いた２つのスイッチの直列回路を第１のスイッチ回路、右側を第２のスイッチ回路とする。以下にその動作を説明する。

図１４において、電力増幅装置は変調回路８１０及び主回路１８０を備える。主回路１８０は第１のスイッチ回路１８２と第２のスイッチ回路１８３と、電力ＬＰＦのインダクタ１８５と負荷１８６との直列回路からなる負荷部（電力ＬＰＦを構成する負荷１８６に並列のコンデンサは省略）と、電源部である直流電源１０３から構成される。直流電源１０３は基準電位となる負極を接地され、正極から電源電圧を主回路１８０へ供給する。更に、第１のスイッチ回路１８２はハイサイドスイッチ１８２１とローサイドスイッチ１８２２との直列回路、また、第２のスイッチ回路１８３はハイサイドスイッチ１８３１とローサイドスイッチ１８３２との直列回路で構成されている。ハイサイドスイッチとローサイドスイッチとの接続点が各スイッチ回路の出力端子である。

さらに、電力増幅装置は、第１の分配回路１２０、第２の分配回路１３０、ハイサイドスイッチ１８２１を制御するスイッチ制御回路１４０、ローサイドスイッチ１８２２を制御するスイッチ制御回路１５０、ハイサイドスイッチ１８３１を制御するスイッチ制御回路１６０、ローサイドスイッチ１８３２を制御するスイッチ制御回路１７０を含む。分配回路１２０は、変調回路８１０から出力される変調信号Ｍ１をスイッチ制御回路１４０とスイッチ制御回路１５０に分配し、分配回路１３０は、変調回路８１０から出力される変調信号Ｍ２をスイッチ制御回路１６０とスイッチ制御回路１７０に分配する。変調回路８１０は、入力信号Ｖｓを発生する入力信号源１１０、三角波信号Ｖｔを発生させる三角波発生器１１１、入力信号Ｖｓと三角波信号Ｖｔとを比較出力する比較器１１２を含む。電源１０２は変調回路８１０などの回路に電力を供給する。

さらに、各スイッチ制御回路１４０，１５０，１６０，１７０は、各々のスイッチのオン／オフ操作をするスイッチドライバ１４１，１５１，１６１，１７１と、各々のスイッチの過電流状態などを検出する状態検出回路１４２，１６２，１６２，１７２を備えている。主回路１８０の各スイッチには、半導体に集積しやすく、比較的小さい面積で低いオン抵抗が得られるＮチャネル型ＦＥＴを用いている。このＮチャネル型ＦＥＴをオンするためには、ゲート電位をソース電位に対して３〜５Ｖ高くすればよく、また、オフにするにはこれをゼロにすればよい。具体的に、ローサイドスイッチのＮチャネル型ＦＥＴをオンする場合は、ゲートには接地電位を基準に必要な電圧を与えればよく、直流電源１０２から電源供給される回路から直接駆動ができる。一方、ハイサイドスイッチのＮチャネル型ＦＥＴは、そのソースがスイッチ回路の出力端子であるため、接地電位と直流電源１０３の電源電圧の間で変動する。このために、ハイサイドスイッチのＮチャネル型ＦＥＴを駆動するには、特別に工夫されたスイッチ制御回路が必要になる。

図１４において、ハイサイドスイッチ１８２１を駆動するスイッチ制御回路１４０には、ハイサイドスイッチ１８２１のソース電位を基準とした浮動電源回路１４４と、変調回路８１０などの接地電位を基準とする回路との信号交換を担うレベルシフト回路１４３が備えられている。スイッチ制御回路１４０内の各電位は第１のスイッチ回路１８２の出力端子の電位変動に追従して動く。このため、第１のスイッチ回路１８２の出力端子の電位が変動しても、スイッチ制御回路１４０は常にスイッチ１８２１のソース電位を基準に動作する。浮動電源回路１４４は、コンデンサ１４４１とダイオード１４４２とで構成される。第１のスイッチ回路１８２の出力端子が接地電位（以後、低電位と表記する）の際は、直流電源１０２からの電流がダイオード１４４２を介してコンデンサ１４４１を充電すると共に、スイッチ制御回路１４０内の各回路に電力を供給する。第１のスイッチ回路１８２の出力端子が直流電源１０３の電源電圧（以後、高電位と表記する）になった際は、コンデンサ１４４１に蓄積されたエネルギーでスイッチ制御回路１４０内の回路の電力をまかなう。ダイオード１４４２は第１のスイッチ回路１８２の出力端子が高電位になった際に、コンデンサ１４４１の電荷が直流電源１０２に逆流しない役割を持っている。

レベルシフト回路１４３は、接地電位を基準として動作している分配回路１２０からのスイッチオン／オフ制御信号を、変動する第１のスイッチ回路１８２の出力端子の電位を基準とする回路に伝える役割を持っている。なお図示していないが、状態検出回路１４２からのスイッチ状態信号は、接地電位を基準とするシステムに伝える回路を備える。このような変動する基準レベル間の信号伝達では、送信側にて信号を電流に置き換えて電流源で出力し、受信側でこの電流をそのまま、または、電圧に置き換えて受け取る回路構成が一般的である。

図１５は、図１４に示した従来の第１の電力増幅装置の各部動作波形図である。以下に図１４の動作波形図を用いて、動作を説明する。入力信号源１０１からの入力信号Ｖｓと三角波発生器１１１からの三角波信号Ｖｔとの比較結果である、比較器１１２の出力信号Ｌ０は、入力信号Ｖｓが三角波信号Ｖｔより大きい（Ｖｓ＞Ｖｔ）場合にハイレベル（以後、“Ｈ”と表記する）になる。そして、この信号Ｌ０が“Ｈ”である時間幅は、入力信号Ｖｓが無信号（ゼロ電圧）の場合は三角波信号Ｖｔの周期Ｔの１／２になり、三角波信号Ｖｔの周期Ｔとの割合である時比率δで表わすと、δ＝０．５となる。さらに、入力信号Ｖｓの瞬時値が正の場合、時比率δは０．５より大きくなり（δ＞０．５）、また、入力信号Ｖｓの瞬時値が負の場合、時比率δは０．５より小さくなる（δ＜０．５）。

さて、この比較器１１２の信号Ｌ０は、そのまま変調回路８１０出力される変調信号Ｍ１になり、また、これをインバータ１１４０で反転したものが変調信号Ｍ２になる。さらに、信号Ｍ１は第１の分配回路１２０のバッファ１２１及びインバータ１２２を経由し、スイッチ制御回路１４０及びスイッチ制御回路１５０を経て、スイッチ１８２１及び１８２２をオン／オフ制御する。すなわち、信号Ｍ１が“Ｈ”の時、スイッチ制御回路１４０は、バッファ１２１からの“Ｈ”信号をレベルシフト回路１４３で受けて、スイッチドライバ１４１を介してスイッチ１８２１をオンさせ、また、スイッチ制御回路１５０は、インバータ１２２の“Ｌ” 信号を受けて、スイッチドライバ１５１を介してスイッチ１８２２をオフさせて、最終的に、第１のスイッチ回路１８２の出力は高電位になる。反対に、信号Ｍ１が“Ｌ”の時は、第１のスイッチ回路１８２の出力は低電位になる。信号Ｍ２は信号Ｍ１と論理反転しているため、第１のスイッチ回路１８２の出力が高電位の時は、第２のスイッチ回路１８３の出力が低電位になり、反対に、第１のスイッチ回路１８２の出力が低電位の時は、第２のスイッチ回路１８３の出力が高電位になる。

以上のような、各スイッチ回路の状態を表したのが図１６の状態遷移図である。第１のスイッチ回路１８２の出力端子と第２のスイッチ回路１８３の出力端子の電位は、互いに逆極性の関係にあり、「第１のスイッチ回路１８２の出力端子が高電位で第２のスイッチ回路１８３の出力端子が低電位（ＨＬ）」または「第１のスイッチ回路１８２の出力端子が低電位で第２のスイッチ回路１８３の出力端子が高電位（ＬＨ）」の２状態がある。そして、インダクタ１８５及び負荷１８６の直列体に印加される電圧Ｖｐｎのとり得る状態も、正の電源電圧または負の電源電圧の２通りになる。

ここで、上記の変調回路８１０で生成された信号Ｍ１及びＭ２のパルス幅（“Ｈ”の時間幅）と、入力信号Ｖｓとの関係を説明する。入力信号Ｖｓの瞬時値は、比較器１１２で三角波信号Ｖｔの瞬時値と比較され、信号Ｖｓの瞬時値に対応するパルス幅を信号Ｌ０が得られ、信号Ｌ０はそのまま信号Ｍ１となり、また、信号Ｌ０の論理反転結果が信号Ｍ２となる。三角波信号Ｖｔは、時間に対する電圧変化が線形になるように設定され、また、三角波信号Ｖｔの周期は信号Ｖｓの変化よりも十分に短く設定されているため、信号Ｍ１のパルス幅は信号Ｖｓの瞬時値に比例したものになる。いま、三角波信号Ｖｔの振幅をＶｐｔ（正及び負のピーク電圧の絶対値）とし、信号Ｍ１の周期Ｔにおけるパルス幅の割合を時比率δ１とすると、時比率δ１は下記の式（１）で表される。
δ１＝（１＋Ｖｓ／Ｖｐｔ）／２ （１）

同様に信号Ｍ２の周期Ｔにおけるパルス幅の割合を時比率δ２とする。信号Ｍ２は信号Ｍ１を論理反転したものなので、時比率δ２は１からδ１を減じた下記の式（２）で表わされる。
δ２＝（１−Ｖｓ／Ｖｐｔ）／２ （２）
但し、｜Ｖｓ／Ｖｐｔ｜＜１であり、この条件は、スイッチング型の電力増幅装置の変調信号の生成を、三角波と比較器で実現する方法の必要条件であり、もし、｜Ｖｓ／Ｖｐｔ｜の値が１を越えると、比較器１１２の信号Ｌ０は、三角波信号Ｖｔの一周期を通じて、“Ｈ”または“Ｌ”の状態に固定されるため、信号Ｖｓの大きさに比例した時比率のパルスの生成ができず、電力増幅としての動作ができない。

直流電源１０３の電源電圧をＶｈとする。信号Ｍ１が“Ｈ”且つ信号Ｍ２が“Ｌ”の場合、インダクタ１８５及び負荷１８６の直列体に印加される電圧Ｖｐｎは、正の電源電圧（Ｖｈ）となり、インダクタ１８５によって負荷１８６の通過電流が正方向に積分される。反対に、信号Ｍ１が“Ｌ”且つ信号Ｍ２が“Ｈ”の場合、電圧Ｖｐｎは負の電源電圧（−Ｖｈ）となり、インダクタ１８５によって負荷１８６の通過電流が負方向に積分される。最終的に、負荷１８６に発生する電圧Ｖｏは、正の電源電圧の印加時間から負の電源電圧の印加時時間を減じた値に比例し、さらに、その電源電圧Ｖｈを乗じた値になる。正の電源電圧の印加時間の１周期Ｔにおける割合は、信号Ｍ１の時比率δ１に等しく、負の電源電圧の印加時時間の１周期Ｔにおける割合は、信号Ｍ２の時比率δ２に等しい。すなわち、負荷１８６に発生する電圧Ｖｏは下記の式（３）ように表せ、式（１）及び（２）から、入力信号Ｖｓに比例した出力を得ることができる。
Ｖｏ＝（δ１−δ２）・Ｖｈ＝（Ｖｈ／Ｖｐｔ）・Ｖｓ （３）

このように、従来の第１の電力増幅装置では、直流電源１０３の電力は入力信号Ｖｓに比例した電力として負荷１８６へ変換供給される。

図１７は従来の第２の電力増幅装置のブロック図を示したもので、図１８は動作波形図である。図１７において、図１４に示した従来の第１の電力増幅装置と同じ構成と機能を有する要素については、同じ符号を付与し、その説明を省略する。図１４に示した従来の第１の電力増幅装置と異なるのは、変調回路９１０の構成であり、従来の第１の電力増幅装置の変調回路８１０に、比較器１１２２とリニア反転器１１３１が追加されている点である。比較器１１２１は、従来の第１の電力増幅装置の変調回路８１０の比較器１１２に相当する。

次に、図１８の動作波形図を用いて、動作を順を追って説明する。入力信号源１０１の入力信号Ｖｓは、比較器１１２１の正入力に印加されるとともに、リニア反転器１１３１で極性反転されて信号Ｖｓｒとなって、比較器１１２２の正入力に印加される。比較器１１２１及び比較器１１２２の各負入力には、三角波発生器１１１から周期Ｔの三角波信号Ｖｔが印加されている。比較器１１２１の出力信号Ｌ１は、入力信号Ｖｓが三角波信号Ｖｔより大きい時（Ｖｓ＞Ｖｔ）に“Ｈ”になり、また、比較器１１２２の出力信号Ｌ２は、信号Ｖｓｒが三角波信号Ｖｔより大きい時（Ｖｓｒ＞Ｖｔ）に“Ｈ”になる。前述のように、比較器１１２１の構成は、従来の第１の電力増幅装置の比較器１１２と同様であり、得られる出力信号Ｌ１も比較器１１２の出力信号Ｌ０と同様のものが得られる。一方の比較器１１２２から得られる出力信号Ｌ２のパルス幅は、正入力に印加される信号の極性が比較器１１２１と逆転しているため、出力信号Ｌ１のパルス幅の増減の傾向が逆になっている。信号Ｌ１が“Ｈ”である期間が１周期Ｔに占める割合である時比率δ１は、入力信号Ｖｓが無信号の場合は５０％となり、入力信号Ｖｓの瞬時値が正の場合は、時比率は５０％より大きくなり、また、入力信号Ｖｓの瞬時値が負の場合は５０％より小さくなる。一方、信号Ｌ２の時比率δ２は、入力信号Ｖｓが無信号の場合は５０％となり、入力信号Ｖｓの瞬時値が正の場合は、時比率は５０％より小さくなり、また、入力信号Ｖｓの瞬時値が負の場合は５０％より大きくなる。

さて、信号Ｌ１は、そのまま変調回路９１０の出力信号Ｍ１になり、また、信号Ｌ２も出力信号Ｍ２になる。そして、信号Ｍ１は第１のスイッチ回路側分配回路１２０のバッファ１２１及びインバータ１２２を経由して、スイッチ制御回路１４０及びスイッチ制御回路１５０を経て、スイッチ１８２１及びスイッチ１８２２をオン／オフ制御する。すなわち、信号Ｍ１が“Ｈ”の時、スイッチ制御回路１４０は、バッファ１２１の“Ｈ”をレベルシフト回路１４３で受けて、スイッチドライバ１４１を介してスイッチ１８２１をオンさせ、また、スイッチ制御回路１５０は、インバータ１２２の“Ｌ”を受けて、スイッチドライバ１５１を介してスイッチ１８２２をオフさせ、第１のスイッチ回路１８２の出力は高電位になる。反対に、信号Ｍ１が“Ｌ”の時は、第１のスイッチ回路１８２の出力は低電位になる。信号Ｍ２についても、第１のスイッチ回路側と同様で、信号Ｍ２が“Ｈ”の時は、第２のスイッチ回路１８３の出力は高電位になり、また、信号Ｍ２が“Ｌ”の時は、第２のスイッチ回路１８３の出力は低電位になる。

図１９は主回路１８０の各スイッチのオン／オフの状態を示した状態遷移図である。前述の従来の第１の電力増幅装置では、第１のスイッチ回路１８２と第２のスイッチ回路１８３の各出力電位は、同じタイミングで互いに逆極性の動作をしていたが、この従来の第２の電力増幅装置では、それぞれのスイッチ回路の出力状態は、互いに独立に変化し、その両方が高電位または低電位になる場合もある。すなわち、図１９に示したように、第１のスイッチ回路１８２と第２のスイッチ回路１８３の各出力状態は、「第１のスイッチ回路１８２の出力端子が高電位で第２のスイッチ回路１８３の出力端子が低電位（ＨＬ）」、「第１のスイッチ回路１８２の出力端子が高電位で第２のスイッチ回路１８３の出力端子も高電位（ＨＨ）」、「第１のスイッチ回路１８２の出力端子が低電位で第２のスイッチ回路１８３の出力端子が高電位（ＬＨ）」、「第１のスイッチ回路１８２の出力端子が低電位で第２のスイッチ回路１８３の出力端子も低電位（ＬＬ）」の４状態がある。（ＨＨ）または（ＬＬ）の状態は、インダクタ１８５及び負荷１８６の直列体の両端が短絡された状態であり、インダクタ１８５及び負荷１８６の直列体に印加される電圧Ｖｐｎのとり得る状態は、正の電源電圧またはゼロＶまたは負の電源電圧の３状態になる。

ここで、上記の変調回路９１０で生成された信号Ｍ１及びＭ２のパルス幅（“Ｈ”である時間幅）と、入力信号Ｖｓとの関係を説明する。三角波信号Ｖｔは、時間に対する電圧変化が線形になるように設定され、また、三角波信号Ｖｔの周期は入力信号Ｖｓの変化よりも十分に短く設定されているため、信号Ｍ１のパルス幅は入力信号Ｖｓの瞬時値に比例し、また、信号Ｍ２のパルス幅は入力信号Ｖｓｒの瞬時値に比例したものになる。いま、三角波信号Ｖｔの振幅をＶｐｔとすると、信号Ｍ１の時比率δ１は下記の式（４）で表される。
δ１＝（１＋Ｖｓ／Ｖｐｔ）／２ （４）

また、信号Ｍ２の時比率δ２は、入力信号Ｖｓの符号が逆であるため、上記の信号Ｍ１の入力信号Ｖｓの符号を変えた下記の式（５）で表現できる。
δ２＝（１−Ｖｓ／Ｖｐｔ）／２ （５）
ただし、｜Ｖｓ／Ｖｐｔ｜＜１であることは従来の第１の電力増幅装置の場合と同様である。

信号Ｍ１が“Ｈ”且つ信号Ｍ２が“Ｌ”の場合、インダクタ１８５及び負荷１８６の直列体に印加される電圧Ｖｐｎは、正の電源電圧（Ｖｈ）となり、インダクタ１８５によって負荷１８６の通過電流が正方向に積分される。また、信号Ｍ１が“Ｌ”且つ信号Ｍ２が“Ｈ”の場合、電圧Ｖｐｎは負の電源電圧（−Ｖｈ）となり、インダクタ１８５によって負荷１８６の通過電流が負方向に積分される。さらに、信号Ｍ１が“Ｈ”且つ信号Ｍ２が“Ｈ”の場合、もしくは、信号Ｍ１が“Ｌ”且つ信号Ｍ２が“Ｌ”の場合、インダクタ１８５と負荷１８６の直列回路の端子間電圧はゼロＶとなるため、外部からの電力供給はなくなる。

入力信号Ｖｓの変化が三角波信号Ｖｔの周期に対して十分に緩慢であると見なせば、信号Ｍ１及びＭ２の“Ｈ”区間は、それぞれ三角波信号Ｖｔのディップ時刻を中心とした対象形になり、あたかも、時比率の大きな方が小さな方を遮るように並んでいる。上記の状態（ＨＬ）の時比率は信号Ｍ１の時比率δ１から信号Ｍ２の時比率δ２を減じた値（δ１−δ２）になる。反対に、状態（ＬＨ）の時比率は信号Ｍ２の時比率δ２から信号Ｍ１の時比率δ１を減じた値（δ２−δ１）となる。なお、この状態（ＬＨ）の時比率（δ２−δ１）に出力電圧Ｖｏの極性を加味させると、正の場合と同じ（δ１−δ２）となり、式（４）及び（５）を考慮すると、負荷１８６に発生する電圧をＶｏは、以下の式（６）のように表せ、入力信号Ｖｓに比例した出力を得ることができる。
Ｖｏ＝（δ１−δ２）・Ｖｈ＝（Ｖｈ／Ｖｐｔ）・Ｖｓ （６）

図１８の動作波形図から判るように、入力信号Ｖｓが無信号や小信号レベルの時においては、第１のスイッチ回路１８２と第２のスイッチ回路１８３には時比率が５０％になるが、各スイッチ回路の出力電位が同期して同じ値になるため、インダクタ１８５及び負荷１８６の直列体に印加される電圧はゼロになる。一方、小信号のレベルが加わると、第１のスイッチ回路１８２と第２のスイッチ回路１８３の時比率は、一方は５０％を中心に微増し、他方は微減するため、インダクタ１８５及び負荷１８６の直列体には、それぞれのスイッチ回路の出力電位の立ち上がり立ち下がりの時差区間に狭パルスが印加される。このような無信号及び小信号の時には、インダクタ１８５及び負荷１８６の直列体に印加される正もしくは負の電源電圧のパルス幅が狭いので、電源から出力される電流が少なくなり、消費電力を小さくできる。同時に、電磁波の放射量も少なくすることができる。特に、一般的な音声信号のような平均レベルが低い信号では、このような従来の第２の電力増幅装置の構成の方が、先の従来の第１の電力増幅装置より有効である。

以上のように、従来の第２の電力増幅装置では、変調回路９１０に制御のもと、インダクタ１８５及び負荷１８６の直列体には、直流電源１０３の電圧が正方向または負方向またはゼロが加わり、直流電源１０３の電力は入力信号Ｖｓに比例した電力として負荷１８６へ変換供給される。その結果、入力信号Ｖｓの信号レベルが小さい際に、ゼロＶ印加状態が長くなり、消費電力と電磁波の輻射が低く抑えられる（例えば、特許文献１参照）。

上記２つの従来のスイッチング型の電力増幅装置における無信号時の出力時比率の違いは、リニア増幅器における出力トランジスタの無信号時のバイアス電流の違いによる区別と相似性が見出せる。すなわち、リニア増幅器のＡ級動作の無信号時のバイアス電流は最大出力時の５０％であり、ＡＢ級動作ではこれが数％まで小さく、さらに、Ｂ級動作ではこれがほぼゼロになる。これらをスイッチング型電力増幅器の時比率に対応させると、図１４の従来例のスイッチング型電力増幅装置はリニア増幅器のＡ級動作に対応し、また、図１７の従来例のスイッチング型電力増幅装置はリニア増幅器のＢ級動作に対応している。このリニア増幅器のＢ級動作およびＡＢ級動作の目的も、消費電力の低減である。

尚、スイッチング型の電力増幅装置には、三角波発生器を用いないものもある。例えば特許文献２や特許文献３のような、デルタシグマ変調方式と呼ばれる電力増幅装置である。これは、基本的には、入力信号Ｖｓと出力からの帰還パルス信号との差信号を求め、それを重み付けフィルタ（差分積分器）で処理した後に、比較器（１ビット量子化器）で電圧の量子化を行い、さらにクロック発生器と遅延器によって時間軸の量子化を行った後のパルス信号で主回路のスイッチ回路を操作するものである。そして、最終的に、入力信号Ｖｓと出力からの帰還パルス信号との差信号を小さくするように負帰還動作することで、主回路に接続された負荷に入力信号Ｖｓに比例した電圧が発生するようになっている。

実用新案登録第８５２５９７号 特開平５−０６３４５７号 特開平５−１５２８６７号

このような構成の従来のスイッチング型の電力増幅装置は、主回路の各スイッチの駆動や信号伝達の回路で消費する自己消費電力が大きく、出力電力の大きいシステムでは電力変換効率を高くすることができたが、出力電力が小さく、電池で動作するような携帯機器では効率が高められない欠点があった。

この従来の電力増幅装置における自己消費電力の大きなものに、主回路のハイサイドスイッチ制御回路内のレベルシフト回路での消費電力が挙げられる。特に、スイッチ回路の出力が高電位の際にレベルシフト回路での消費電力が大きくなる。このレベルシフト回路は、オン／オフ動作によってハイサイドスイッチの基準電位が変化しても、正しい信号伝送をするために信号を電流源に置換している。そのため、レベルシフト回路で消費する主な電力は、スイッチ回路の出力電位に浮動電源回路の電圧を加えた電圧に前記電流源の電流値を乗じることで得られる。この消費電力が大きくなるのは、スイッチ回路の出力端子が高電位の時である。これ以外に、スイッチ制御回路内の状態検出回路から、接地電位を基準に構成されたシステム制御部への信号伝送回路を考慮すると、スイッチ回路の出力端子が高電位の時の電力消費はさらに大きくなる。

本発明は、小出力電力であってもリニア型及び従来のスイッチング型よりも消費電力が少なく、更に小型化が可能な、携帯機器に好適な電力増幅装置を提供することを目的とする。

上記課題を解決するため、本発明の電力増幅装置は、電源部から電源電圧を供給され、接続点を出力端子とする２つのスイッチからなり、並列に接続された第１及び第２の直列回路を備え、各出力端子間に負荷部が接続された構成を有した電力増幅装置において、入力信号に対応したパルス幅またはパルス密度の変調信号を生成して各スイッチを駆動するとともに、第１及び第２の直列回路の出力端子の電圧がそれぞれ、電源電圧と基準電位、基準電位と電源電圧、基準電位と基準電位の３通りのうちのいずれかになるように、出力端子の電圧を制御する。

本発明に係る電力増幅装置は、第１のハイサイドスイッチと第１のローサイドスイッチとの直列回路であって第１のハイサイドスイッチと第１のローサイドスイッチとの接続点を出力端子とする第１のスイッチ手段と、第２のハイサイドスイッチと第２のローサイドスイッチとの直列回路であって第２のハイサイドスイッチと第２のローサイドスイッチとの接続点を出力端子とする第２のスイッチ手段と、基準電位に対して電源電圧を出力し、前記第１のスイッチ手段及び前記第２のスイッチ手段に並列に接続された電源と、第１のスイッチ手段の出力端と前記第２のスイッチ手段の出力端との間に接続された負荷部と、入力信号をパルス幅またはパルス密度に変換し、第１のスイッチ手段を駆動する第１の変調信号と、前記第２のスイッチ手段を駆動する第２の変調信号とを生成する変調手段とを備える。変調手段は、第１のスイッチ手段の出力端子の電圧と第２のスイッチ手段の出力端子の電圧がそれぞれ、電源電圧と基準電位、基準電位と電源電圧、基準電位と基準電位の３通りのうちのいずれかになるように前記変調信号を制御する。

変調手段はパルス幅変調器であってもよい。
変調手段は、入力信号の正の瞬時レベルに応じたパルス幅を有する第１の変調信号と、前記入力信号の負の瞬時レベルに応じたパルス幅を有する第２の変調信号とを出力するように構成されてもよい。具体的には、変調手段は、三角波信号を出力する三角波発生器と、入力信号から三角波信号を減算した結果が正の時にアクティブとなる第１の信号を出力する第１の比較器と、入力信号と三角波信号を加算した結果が負の時にアクティブとなる第２の信号を出力する第２の比較器とを有してもよい。第１の変調信号は、第１の信号がアクティブ且つ前記第２の信号が非アクティブである時にアクティブとなり、第２の変調信号は、第１の信号が非アクティブ且つ前記第２の信号がアクティブである時にアクティブとなる。

また、変調手段はさらに入力信号を正負反転するリニア反転器を有してもよい。このとき、第１の比較器は、入力信号と三角波信号を比較して第１の信号を生成し、第２の比較器は、リニア反転器から出力される入力信号の反転信号と三角波信号を比較して第２の信号を生成し、第２の信号の論理否定信号と第１の信号との論理積を第１の変調信号として出力し、第１の信号の論理否定信号と前記第２の信号との論理積を前記第２の変調信号として出力する。または、第２の比較器は、入力信号とリニア反転器から出力される三角波信号の反転信号を比較して第２の信号を生成してもよい。

また、変調手段は、三角波信号を出力する三角波発生器と、入力信号から三角波信号を減算した結果が正の時にアクティブとなる第１の信号を出力する第１の比較器と、入力信号と三角波信号を加算した結果が負の時にアクティブとなる第２の信号を出力する第２の比較器と、第１および第２の比較器に入力される入力信号と三角波信号の少なくとも何れか一方に時間オフセットを与える時間オフセット手段とを有してもよい。第１の変調信号は、第１の信号がアクティブ且つ第２の信号が非アクティブである時にアクティブとなり、第２の変調信号は、第１の信号が非アクティブ且つ第２の信号がアクティブである時にアクティブとなる。

ここで、時間オフセット手段は、三角波信号に同期した矩形波信号を出力する矩形波発生器と、三角波信号に矩形波信号を加算する加算手段とを有し、加算手段の出力信号を第１の比較器または前記第２の比較器の何れか一方に入力するようにしてもよい。または、時間オフセット手段は、加算手段の出力と異なる極性で三角波信号に矩形波信号を加算する第２の加算手段をさらに有してもよく、最初の加算手段の出力信号を第１の比較器に入力し、第２の加算手段の出力信号を第２の比較器に入力してもよい。

また、変調手段は、第１および第２の信号の少なくとも何れか一方に時間オフセットを与える時間オフセット手段を有してもよい。ここで、時間オフセット手段は、第１または第２の信号を遅延する遅延手段であってもよい。

また、変調手段は、三角波信号を出力する三角波発生器と、入力信号から三角波信号を減算した結果が正の時にアクティブとなる第１の信号を出力する第１の比較器と、三角波信号を振幅軸に対してオフセットする三角波信号オフセット手段と、入力信号と三角波信号オフセット手段の出力信号を加算した結果が負の時にアクティブとなる第２の信号を出力する第２の比較器とを有してもよい。このとき、第１の信号を第１の変調信号として出力し、第２の信号を第２の変調信号として出力する。

また、変調手段は、第１の変調信号のパルス幅に最小値を設定する第１の最小パルス幅設定手段と、第２の変調信号のパルス幅に最小値を設定する第２の最小パルス幅設定手段とを有してもよい。

さらに、第１の最小パルス設定手段は、三角波信号と交差し且つ三角波信号の下限値近傍に第１の最小パルス設定しきい値を設定し、三角波信号が前記第１の最小パルス設定しきい値以下の期間を第１の信号の最小パルス幅に設定し、第２の最小パルス設定手段は、三角波信号オフセット手段の出力と交差し且つ三角波信号オフセット手段の出力の上限値近傍に第２の最小パルス設定しきい値を設定し、三角波信号オフセット手段の出力が第２の最小パルス設定しきい値以上の期間を第２の信号の最小パルス幅に設定してもよい。三角波信号オフセット手段のオフセット量は、三角波信号の変化幅より所定値だけ小さい値であり、第１の最小パルス設定しきい値と前記第２の最小パルス設定しきい値とが等しくなるようにしてもよい。

また、変調手段は、第１の変調信号のパルス幅に最大値を設定する第１の最大パルス幅設定手段と、第２の変調信号のパルス幅に最大値を設定する第２の最大パルス幅設定手段とを有してもよい。第１の最大パルス設定手段は、三角波信号と交差し且つ三角波信号の上限値近傍に第１の最大パルス設定しきい値を設定し、三角波信号が前記第１の最大パルス設定しきい値以上の期間を前記第１の信号の最大パルス幅に設定してもよい。第２の最大パルス設定手段は、三角波信号オフセット手段の出力と交差し且つ前記三角波信号オフセット手段の出力の下限値近傍に第２の最大パルス設定しきい値を設定し、三角波信号オフセット手段の出力が第２の最大パルス設定しきい値以上の期間を前記第２の信号の最大パルス幅に設定してもよい。第１の変調信号と前記第２の変調信号の最小無パルス区間を、第１の変調信号と第２の変調信号の最小パルス幅より大きくしてもよい。

また、変調手段は、第１の変調信号のパルス幅に最大値を設定する第１の最大パルス幅設定手段と、第２の変調信号のパルス幅に最大値を設定する第２の最大パルス幅設定手段とを有してもよい。第１の最大パルス設定手段は、三角波信号と交差し且つ三角波信号の上限値近傍に第１の最大パルス設定しきい値を設定し、三角波信号が第１の最大パルス設定しきい値以上の期間を第１の信号の最大パルスに設定する。第２の最大パルス設定手段は、三角波信号オフセット手段の出力と交差し且つ三角波信号オフセット手段の出力の下限値近辺に第２の最大パルス設定しきい値を設定し、三角波信号オフセット手段の出力が第２の最大パルス設定しきい値以上の期間を第２の信号の最大パルスに設定する。

また、変調手段は、最小パルス幅を有しながら入力信号の正の瞬時レベルに応じた幅のパルスを有する第１の変調信号と、最小パルス幅を有しながら前記入力信号の負の瞬時レベルに応じた幅のパルスを有する第２の変調信号とを出力してもよい。第１の変調信号は、少なくとも第２の変調信号の最小パルス幅を含む期間だけはパルスを出力しないように最大パルス幅を有し、第２の変調信号は、少なくとも第１の変調信号の最小パルス幅を含む期間だけはパルスを出力しないように最大パルス幅を有してもよい。

さらに、変調手段は、入力信号の正の瞬時レベルに応じたパルス密度を有する第１の変調信号と、入力信号の負の瞬時レベルに応じたパルス密度を有する第２の変調信号を出力するパルス密度変調器であってもよい。

この場合、変調手段は、第１の変調信号または第１のスイッチ手段の出力信号を正極性で且つ第２の変調信号または第２のスイッチ手段の出力信号を負極性で重み付け加算する正負信号結合手段と、入力信号に正負信号結合手段の出力を負帰還の極性で加算する帰還入力手段と、帰還入力手段の出力信号を重み付けするフィルタ手段と、フィルタ手段の出力レベルを３つの領域に区別して第１および第２の信号を出力する判定手段と、第１の信号の状態変化時刻を量子化する第１の時刻量子化手段と、第２の信号の状態変化時刻を量子化する第２の時刻量子化手段とを有してもよい。第１の時刻量子化手段の出力を第１の変調信号とし、第２の時刻量子化手段の出力を第２の変調信号とする。

判定手段は、フィルタ手段の出力信号を正のしきい値と比較して第１の信号を生成し、帰還入力手段の出力信号を負のしきい値と比較して第２の信号を生成してもよい。

また、クロック信号を出力するクロック発生器を電力増幅回路にさらに設け、第１の時刻量子化手段は、第１の信号とクロック信号を入力し、それらの入力信号に基づいて第１の変調信号を生成する第１のラッチ回路で構成し、第２の時刻量子化手段は、第２の信号と前記クロック信号を入力し、それらの入力信号に基づいて第２の変調信号を生成する第２のラッチ回路で構成してもよい。

変調手段は、フィルタ手段の出力レベルを３つの領域に区別してその比較結果を時刻量子化した第１および第２の信号を出力する判定手段とを有してもよく、第１の信号を第１の変調信号とし、第２の信号を前記第２の変調信号としてもよい。正負信号結合手段を減算器で構成してもよい。判定手段を、オーバーサンプリング型で構成してもよい。

また、変調手段は、三角波信号を出力する三角波発生手段と、第１及び第２の帰還信号を出力する帰還信号変換手段と、第１の帰還信号と第２の帰還信号との差信号を入力信号に対して負帰還の極性になるように加算する帰還入力手段とを有してもよい。
この場合、第１の帰還信号は、三角波信号の下降期間と上昇期間の一方において、最初に第１のスイッチ手段の出力端子が電源電圧から基準電位に変化する時刻に、または最初に第２のスイッチ手段の出力端子が基準電位から電源電圧に変化する時刻にアクティブとる。また、三角波信号の下降期間と上昇期間の他方において、最初に第１のスイッチ手段の出力端子が基準電位から電源電圧に変化する時刻に、または最初に第２のスイッチ手段の出力端子が電源電圧から基準電位に変化する時刻で非アクティブとなる。
また、第２の帰還信号は、三角波信号の下降期間と上昇期間の一方において、最初に第２のスイッチ手段の出力端子が電源電圧から基準電位に変化する時刻に、または最初に第１のスイッチ手段の出力端子が基準電位から電源電圧に変化する時刻にアクティブとなる。また、三角波信号の下降期間と上昇期間の他方において、最初に第２のスイッチ手段の出力端子が基準電位から電源電圧に変化する時刻に、または最初に第１のスイッチ手段の出力端子が電源電圧から基準電位に変化する時刻で非アクティブとなる。

また、変調手段は、三角波信号を出力する三角波発生手段と、第１及び第２の帰還信号を出力する帰還信号変換手段と、第１の帰還信号と第２の帰還信号との差信号を入力信号に対して負帰還の極性になるように加算する帰還入力手段と、帰還入力手段の出力信号から前記三角波信号を減算したものが正なる際にアクティブとなる第１の信号を出力する第１の比較手段と、帰還入力手段の出力信号と三角波信号を加算したものが負なる際にアクティブとなる第２の信号を出力する第２の比較手段とを有してもよい。
第１の変調信号は、第１の信号がアクティブ且つ第２の信号が非アクティブである時にアクティブとなり、第２の変調信号は、前記第１の信号が非アクティブ且つ前記第２の信号がアクティブである時にアクティブとなる。
第１の帰還信号は、三角波信号の下降期間において、最初に第１のスイッチ手段の出力端子が電源電圧から基準電位に変化する時刻に、または最初に第２のスイッチ手段の出力端子が基準電位から電源電圧に変化する時刻にアクティブとなる。また、三角波信号の上昇期間において、最初に第１のスイッチ手段の出力端子が基準電位から電源電圧に変化する時刻に、または最初に第２のスイッチ手段の出力端子が電源電圧から基準電位に変化する時刻で非アクティブとなる。
第２の帰還信号は、三角波信号の下降期間において、最初に第２のスイッチ手段の出力端子が電源電圧から基準電位に変化する時刻に、または最初に第１のスイッチ手段の出力端子が基準電位から電源電圧に変化する時刻にアクティブとなる。また、三角波信号の上昇期間において、最初に第２のスイッチ手段の出力端子が基準電位から電源電圧に変化する時刻に、または最初に第１のスイッチ手段の出力端子が電源電圧から基準電位に変化する時刻で非アクティブとなる。
帰還入力手段は、入力信号を平衡で受け取るとともに帰還信号も平衡で受け取るように構成してもよい。または、帰還入力手段は平衡型ＬＰＦを備え、入力信号を平衡で受け取るとともに帰還信号出力も平衡型ＬＰＦを介して受け取るようにしてもよい。

本発明の電力増幅装置は、各スイッチ回路の出力端子が電源部の電源電圧、即ち高電位に滞在する期間が短くなるように構成されているため、浮動電源回路からの電力供給量が減り、スイッチ制御回路で消費する電力が低減できる。また、浮動電源回路の充電用コンデンサの容量を小さくすることができるという有利な効果が得られる。
また、本発明の電力増幅装置によれば、両スイッチ回路のローサイドスイッチ部のみで負荷を通過する電流の検出が可能である。第２の従来例では、主回路の各スイッチ回路の出力端子がともに“Ｈ”となる状態があるが、スイッチ回路の状態検出回路の一つとして、電流モニタ機能を考えた場合、この（HH）の状態の電流検出のために、ハイサイドスイッチに電流モニタ回路が必要であった。このため、ハイサイドスイッチ駆動部に、その検出回路や検出結果を接地レベルに伝送するレベルシフト回路などが必要で、それらの電力も浮動電源回路から供給せざるを得ず、電力損失が大きくなる欠点がある。これに対し、本発明の電力増幅装置は、主回路の各スイッチ回路の出力端子がともに“Ｈ”となる状態が無いので、ローサイドスイッチ部のみで通過電流検出ができるという効果を奏する。
さらに、入力信号の無信号時に両スイッチ回路の出力を低電位に固定して待機させれば、この待機中の主回路の電力源からの電力供給を遮断でき、電力消費を抑えることができる。そして、この待機の状態では、ハイサイドスイッチ制御回路の浮動電源は充電状態であるため、起動の際は速やかに動作することができる。さらに、待機中の出力電位が基準レベルであるため、主回路の動作が始まっても負荷に直流電位が発生せず、ポップ雑音が発生しない。また、主回路の電源電圧を昇圧コンバータなどから供給する場合、このコンバータの起動過程では両スイッチ回路の出力を低電位に固定しておけば、負荷電流が少なくなるため、起動が容易で且つ速やか立ち上げることができる。さらに、このような待機や通常動作の状態を、入力信号などに応じて間欠的に動作するようにすれば、より一層の低消費電力化が図れる。さらに、主回路の電源電圧を低電圧状態から規定値まで緩やかに上昇させることで、主回路が負荷に供給する駆動電力を滑らかに立ち上げることができるといった効果を有する。
さらに、出力信号振幅は電源電圧と変調信号の時比率で決まるため、ここで、電源電圧を加減すれば、出力信号振幅も加減することができ、音量調節をすることができる。従来例においても、これを適用すれば、同様に音量調節ができるが、この場合、各スイッチ回路の出力電圧の基準レベルが電源電圧の２分の１になっているため、電源電圧の加減による基準レベルの変動で、雑音が混入する場合がある。しかし、本発明の電力増幅装置では、基準レベルが基準電位（実施例では接地電位）に固定されているため、電源電圧の加減による雑音の混入はない。
さらに、帰還回路を有する場合、帰還信号に振幅情報も含めるような構成にすると、変調回路および主回路の電圧利得が負帰還回路で決定されるため、電源電圧の変動があっても、電力増幅装置の出力電圧には入力信号に利得を乗じた電圧は出力されるようになる。電源電圧の変動により主回路部分の利得は変動するが、負帰還により変調回路の利得が加減するため、電力増幅装置としての利得変化は表面に現れない。このような構成の電力増幅装置にあっては、出力レベルが小さい場合に主回路の電源電圧を減らしても、その利得が変化しないため、上記のような電源電圧を動的に変化させることで消費電力を低減する機構を導入しても、特に、利得を補償する機構は設ける必要がなく、上記と同様に、電源電圧を変動しても、雑音の混入はないなどの効果が得られる。
さらに、本発明の主回路のスイッチ状態を３状態にしたものでは、ゼロクロス付近でパルス幅が狭くなり、スイッチの動作遅れや、デッドタイム設定により、パルス幅の変化が線形にできないことがある（ゼロクロス歪み）が、これは、最小パルス幅の設定により解決することができる。
また、本発明の変調波形は、正または負の一方がそれぞれのスイッチ回路で出力されるため、信号レベルの増減により、その平均電圧が大きく変化するために、その合成から負帰還までの経路では、直流域から安定に動作する構成が必要である。また、負帰還を構成する際は、各別に入力信号と比較するか、正と負の帰還信号を一つの信号に合成した後に比較することになる。正または負のみの信号波形には、ゼロクロス付近に鋭角な部分があるため、これらを担う演算増幅器にはスルーレイトの高いものが必要である。また、正負の合成を行う場合は、ゼロクロス付近での合成に際し、オフセットを合わせる配慮も必要になる。しかし、この合成をデジタル信号域で行うことにより、これらのアナログに纏わる問題が生じない。そのため、変調波形に付加される主回路で発生する転流に依存した出力状態を含んだ出力電圧を、変調器に帰還させ、その歪みを低減することができる。また、入力部を平衡型にして、出力部からクロスで負帰還したり、変調後のデジタル波形からアナログ波形を生成するのに、単純なＬＰＦだけの構成で達成できる。

以下、添付の図面を参照しながら本発明の電力増幅装置の好ましい実施を説明する。

（実施の形態１）
図１は本発明の実施の形態１の電力増幅装置のブロック図である。電力増幅装置は、変調回路１１０と、第１及び第２の分配回路１２０と、１３０、第１及び第２のハイサイドスイッチ制御回路１４０、１６０と、第１及び第２のローサイドスイッチ制御回路１５０、１７０とを備える。

主回路１８０は第１のスイッチ回路１８２と第２のスイッチ回路１８３と、電力ＬＰＦのインダクタ１８５と負荷１８６との直列回路からなる負荷部（電力ＬＰＦを構成する負荷１８６に並列のコンデンサは省略）と、電源部である直流電源１０３から構成される。直流電源１０３は基準電位となる負極を接地され、正極から電源電圧を主回路１８０へ供給する。第１のスイッチ回路１８２は、第１のハイサイドスイッチ１８２１と、第１のローサイドスイッチ１８２２との直列回路で構成される。また、第２のスイッチ回路１８３は第２のハイサイドスイッチ１８３１と第２のローサイドスイッチ１８３２との直列回路で構成される。ハイサイドスイッチとローサイドスイッチとの接続点が各スイッチ回路の出力端子である。

第１のハイサイドスイッチ制御回路１４０は第１のハイサイドスイッチ１８２１を制御する。第１のローサイドスイッチ制御回路１５０は第１のローサイドスイッチ１８２２を制御する。第２のハイサイドスイッチ制御回路１６０は第２のハイサイドスイッチ１８３１を制御する。第２のローサイドスイッチ制御回路１７０は第２のローサイドスイッチ１８３２を制御する。第１の分配回路１２０は、変調回路１１０から出力される第１の変調信号Ｍ１を第１のハイサイドスイッチ制御回路１４０と第１のローサイドスイッチ制御回路１５０に分配し、第２の分配回路１３０は、変調回路１１０から出力される第２の変調信号Ｍ２を第２のハイサイドスイッチ制御回路１６０と第２のローサイドスイッチ制御回路１７０に分配する。

変調回路１１０は入力信号Ｖｓを発生する入力信号源１１０と、入力信号Ｖｓを、アナログ的に極性を反転するリニア反転器１１３１と、三角波信号Ｖｔを発生させる三角波発生器１１１と、比較器１１２１及び１１２２と、インバータ１１４１及び１１４２と、ＡＮＤゲート１１４３及び１１４４と、変調回路１１０などの回路に電力を供給する直流電源１０２とを含む。

各スイッチ制御回路１４０，１５０，１６０，１７０は、各々のスイッチのオン／オフ操作をするスイッチドライバ１４１，１６１，１６１，１７１と、各々のスイッチの過電流状態などを検出する状態検出回路１４２，１６２，１６２，１７２とを備えている。主回路１８０の各スイッチには、半導体に集積しやすく、比較的小さい面積で低いオン抵抗が得られるＮチャネル型ＦＥＴを用いている。このＮチャネル型ＦＥＴをオンするためには、ゲート電位をソース電位に対して３〜５Ｖ高くすればよく、また、オフにするにはこれをゼロにすればよい。具体的に、ローサイドスイッチのＮチャネル型ＦＥＴをオンする場合は、ゲートには接地電位を基準に必要な電圧を与えればよく、直流電源１０２から電源供給される回路から直接駆動ができる。一方、ハイサイドスイッチのＮチャネル型ＦＥＴは、そのソースがスイッチ回路の出力端子であるため、接地電位と直流電源１０３の電源電圧の間で変動する。このために、ハイサイドスイッチのＮチャネル型ＦＥＴを駆動するには、特別に工夫されたスイッチ制御回路が必要になる。

図１において、ハイサイドスイッチ１８２１を駆動するスイッチ制御回路１４０は、ハイサイドスイッチ１８２１のソース電位を基準とした浮動電源回路１４４と、変調回路１１０などの接地電位を基準とする回路との信号交換を担うレベルシフト回路１４３が備える。スイッチ制御回路１４０内の各電位は第１のスイッチ回路１８２の出力端子の電位変動に追従して動く。このため、第１のスイッチ回路１８２の出力端子の電位が変動しても、スイッチ制御回路１４０は常にスイッチ１８２１のソース電位を基準に動作させることができる。浮動電源回路１４４は、コンデンサ１４４１とダイオード１４４２とで構成される。第１のスイッチ回路１８２の出力端子が接地電位（以後、「低電位」と表記する。）の際は、直流電源１０２からの電流がダイオード１４４２を介してコンデンサ１４４１を充電すると共に、スイッチ制御回路１４０内の各回路に電力を供給する。第１のスイッチ回路１８２の出力端子が直流電源１０３の電源電圧（以後、「高電位」と表記する。）になった際は、コンデンサ１４４１に蓄積されたエネルギーでスイッチ制御回路１４０内の回路の電力をまかなう。ダイオード１４４２は第１のスイッチ回路１８２の出力端子が高電位になった際に、コンデンサ１４４１の電荷が直流電源１０２に逆流しない役割を持っている。

この異なる基準電位を有する分配回路１２０とレベルシフト回路１４３の間の信号のやりとりは、送信側にて信号を電流に置き換えて電流源で出力し、受信側でこの電流をそのまま、または、電圧に置き換えて受け取る回路構成が一般的である。

図２は、分配回路１２０とレベルシフト回路１４３をより詳しく表したブロック図である。図２において、分配回路１２０は平衡出力を有する平衡変換回路１２１１と、高耐圧ＦＥＴの１２１２及び１２１３とから構成され、レベルシフト回路１４３は抵抗１４３１及び１４３２と、差動受信回路１４３３とから構成されている。もう一方の分配回路１３０とレベルシフト回路１６３についても、これと同様な構成になっている。状態検出回路１５２はローサイドスイッチ１８２２の電流検出を行う回路であって、電流分流用スイッチ１５２１と電流検出抵抗１５２２を含み、ローサイドスイッチ１８２２に並列接続されている。増幅装置１５２３は、この電流検出抵抗１５２２の検出値を扱いやすいレベルまで増幅する。

変調回路１１０から出力され、接地電位を基準とした第１の変調信号Ｍ１は、先ず、バッファ１２１の平衡変換回路１２１１及び高耐圧ＦＥＴ１２１２及び１２１３によって平衡な電流信号対に変換される。この電流信号対はそれぞれレベルシフト回路１４３の抵抗１４３１及び１４３２に流れ、その端子間に平衡な信号電圧を発生する。この抵抗１４３１及び１４３２の一端は、浮動電源回路１４４に接続されているため、抵抗１４３１及び１４３２で発生した平衡な信号電圧の基準はスイッチ１８２１のソース電位に追従して変化する。この平衡な信号電圧は、同じように追従動作する差動受信回路１４３３にて、スイッチ１８２１のソース電位に追従動作する不平衡のスイッチオン／オフ制御信号に変換され、スイッチ１８２１のゲート・ソース間電圧になる。ところで、高耐圧ＦＥＴの１２１２及び１２１３は、素子の特性上、そのソース・ドレイン間電圧の変動があっても、そのドレイン電流は変動が少ない定電流動作をする。そのため、スイッチ１８２１のソース電位が高電位であっても、低電位であっても、電流値はほぼ同じ値であり、後段の差動受信回路１４３３で状態が判別できる。さらに、信号伝送を平衡にしているために、各スイッチのオン／オフに起因する雑音が混入してもこれが相殺され、誤動作し難くなっている。状態検出回路１５２は、ローサイドスイッチ１８２２に並列に、これと相似系な素子構造を持つ電流分流用スイッチ１５２１と電流検出抵抗１５２２とを隣接配置させて、ローサイドスイッチ１８２２の通過電流に比例した値を検出するように構成している。

図３は、図１に示したスイッチング型の電力増幅装置の各部の動作波形図である。図３の動作波形図を用いて、電力増幅装置の動作を説明する。

入力信号源１０１からの入力信号Ｖｓは、比較器１１２１の正入力に印加されるとともに、リニア反転器１１３１で極性反転されて信号Ｖｓrとなって、比較器１１２２の正入力に印加される。比較器１１２１及び１１２２の負入力には、三角波発生器１１１から周期Ｔの三角波信号Ｖｔが印加されており、三角波信号Ｖｔは、時間に対する電圧変化が線形になるように設定されている。比較器１１２１から出力される第１の信号Ｌ１は、入力信号Ｖｓが三角波信号Ｖｔより大きい時（Ｖｓ＞Ｖｔ）にハイレベル（“Ｈ”）になり、また、比較器１１２２から出力される第２の信号Ｌ２は、信号Ｖｓｒが三角波信号Ｖｔより大きい時（Ｖｓｒ＞Ｖｔ）に“Ｈ”になる。以上までの構成は、図１６の従来の第２の電力増幅装置の構成と同じで、信号Ｖｓの波形に対する各比較器から出力される第１の信号Ｌ１及び第２の信号Ｌ２の波形も同じになる。

今、三角波信号Ｖｔは平均値がゼロで且つ正負の両ピークの絶対値が同一であるとし、また、信号Ｖｓは正弦波で且つ平均値がゼロであるとすると、１周期Ｔにおける信号Ｌ１の“Ｈ”の期間の割合である時比率は、信号Ｖｓが無信号の場合は５０％となり、信号Ｖｓの瞬時値が正の場合は５０％より大きくなり、また、信号Ｖｓの瞬時値が負の場合は５０％より小さくなる。一方、信号Ｌ２の時比率は、信号Ｖｓが無信号の場合は５０％となり、信号Ｖｓの瞬時値が正の場合は５０％より小さくなり、また、信号Ｖｓの瞬時値が負の場合は５０％より大きくなり、Ｌ１と逆になる。

次に、第１の信号Ｌ１と、第２の信号Ｌ２の論理反転信号とが、ＡＮＤゲート１１４３にて論理積演算され、第１の変調信号Ｍ１が生成される。同様に、第２の信号Ｌ２と、第１の信号Ｌ１の論理反転信号とが、ＡＮＤゲート１１４４で論理積演算され、第２の変調信号Ｍ２が生成される。信号Ｍ１及び信号Ｍ２の波形は、図３のタイムチャートに示すとおりである。すなわち、信号Ｍ１は、信号Ｌ１の“Ｈ”の区間から信号Ｌ２の“Ｈ”の区間を切り取った波形に、また、信号Ｍ２は、信号Ｌ２の“Ｈ”の区間から信号Ｌ１の“Ｈ”の区間を切り取った波形になる。この信号Ｌ１及びＬ２の“Ｈ”の区間の変化は、時比率が５０％を上回った側が下回った側を、その立ち上がり／立ち下がりタイミングを隠すように広がるため、小さい時比率側は大きい時比率側を中央から抜き取ることになる。したがって、信号Ｍ１の時比率の値は、信号Ｌ１の時比率から信号Ｌ２の時比率を減じ、信号Ｌ１の時比率より信号Ｌ２の時比率が大きい場合はゼロになる。また、信号Ｍ２の時比率の値は、信号Ｌ２の時比率から信号Ｌ１の時比率を減じ、信号Ｌ２の時比率より信号Ｌ１の時比率が大きい場合はゼロになる。

例えば、信号Ｖｓが無信号時では信号Ｌ１の時比率は５０％であり、信号Ｌ２の時比率も５０％となるため、信号Ｌ１及び信号Ｌ２に判定の遅延が無ければ、各々の立ち上がり立ち下がりのタイミングが同じで、信号Ｍ１及び信号Ｍ２は互いに切り取られ、時比率は共に０％になる。一方、信号Ｖｓの瞬時値が正になると信号Ｌ１の時比率は５０％より大きく、信号Ｌ２の時比率が５０％より小さくなるため、信号Ｍ１の時比率は信号Ｌ１の時比率から信号Ｌ２の時比率を減じた値になり、他方の信号Ｍ２の時比率はゼロになる。反対に、信号Ｖｓの瞬時値が負になると信号Ｌ１の時比率は５０％より小さく信号Ｌ２の時比率が５０％より大きくなるため、信号Ｍ１の時比率はゼロになり、他方の信号Ｍ２の時比率は信号Ｌ２の時比率から信号Ｌ１の時比率を減じた値になる。これら、信号Ｍ１及びＭ２の信号は、各々の分配回路及びスイッチ制御回路を経て、主回路の各スイッチを制御するように構成されている。

さて、第１の変調信号Ｍ１は第１の分配回路１２０のバッファ１２１及びインバータ１２２を経由して、スイッチ制御回路１４０及びスイッチ制御回路１５０を経て、スイッチ１８２１及び１８２２をオン／オフ制御する。すなわち、信号Ｍ１が“Ｈ”の時、スイッチ制御回路１４０は、バッファ１２１の“Ｈ”をレベルシフト回路１４３で受けて、スイッチドライバ１４１を介してハイサイドスイッチ１８２１をオンさせ、また、スイッチ制御回路１５０は、インバータ１２２の“Ｌ”レベルを受けて、スイッチドライバ１５１を介してローサイドスイッチ１８２２をオフさせ、第１のスイッチ回路１８２の出力は高電位になる。反対に、信号Ｍ１が“Ｌ”の時は、第１のスイッチ回路１８２の出力は低電位になる。第２の変調信号Ｍ２についても、第１のスイッチ回路側と同様で、信号Ｍ２が“Ｈ”の時は、第２のスイッチ回路１８３の出力は高電位になり、また、信号Ｍ２が“Ｌ”の時は、第２のスイッチ回路１８３の出力は低電位になる。

図４は実施の形態１の電力増幅装置の主回路１８０の各スイッチのオン／オフの状態を示した状態遷移図である。第１のスイッチ回路１８２と第２のスイッチ回路１８３の各出力の状態として以下の３つの状態のみを含む。
（HL）：第１のスイッチ回路１８２の出力端子が高電位（H）、第２のスイッチ回路１８３の出力端子が低電位（L）。図４（ａ）参照。
（LH）：第１のスイッチ回路１８２の出力端子が低電位（L）、第２のスイッチ回路１８３の出力端子が高電位（H）。図４（ｃ）参照。
（LL）：第１のスイッチ回路１８２の出力端子が低電位（L）、第２のスイッチ回路１８３の出力端子も低電位（L）。図４（ｂ）参照。

すなわち、本実施形態の電力増幅装置では、図１８に示した従来の第２の電力増幅装置の状態遷移図のような「第１のスイッチ回路１８２の出力端子が高電位（Ｈ）で、第２のスイッチ回路１８３の出力端子も高電位（Ｈ）」となる状態（ＨＨ）が存在しない。（ＬＬ）の状態は、インダクタ１８５及び負荷１８６の直列体の両端が短絡された状態であり、印加される電圧Ｖｐｎのとり得る状態は、正の電源電圧またはゼロＶまた負の電源電圧の３状態になる。

ここで、上記の変調回路１１０で生成された第１の変調信号Ｍ１及び第２の変調信号Ｍ２のパルス幅（“Ｈ”である時間幅）と、入力信号Ｖｓとの関係を説明する。その前にまず、その基となる第１の信号Ｌ１及び第２の信号Ｌ２のパルス幅と、入力信号Ｖｓとの関係を確認する。信号Ｌ１及び信号Ｌ２は、前述の従来の第２の電力増幅装置と同一の回路構成をとっているために、その信号Ｍ１及び信号Ｍ２と同一の関係になる。すなわち、三角波信号Ｖｔは、時間に対する電圧変化が線形になるように設定され、また、三角波信号Ｖｔの周期は信号Ｖｓの変化よりも十分に短く設定されているため、信号Ｍ１のパルス幅は信号Ｖｓの瞬時値に比例し、同じように、信号Ｍ２のパルス幅は信号Ｖｓrの瞬時値に比例したものになる。いま、三角波信号Ｖｔの振幅をＶｐｔとすると、信号Ｌ１の時比率δ１’は下記の式（７）で表される。
δ１’＝（１＋Ｖｓ／Ｖｐｔ）／２ （７）

また、信号Ｌ２の時比率δ２’は、入力信号Ｖｓの符号が逆であるため、上記の信号Ｌ１の入力信号Ｖｓの符号を変えた下記の式（８）で表現できる。
δ２’＝（１−Ｖｓ／Ｖｐｔ）／２ （８）
ただし、｜Ｖｓ／Ｖｐｔ｜＜１であることは従来の電力増幅装置の場合と同様である。

上記で説明した動作より、第１の変調信号Ｍ１の時比率δ１の値は、式（９）のように、第１の信号Ｌ１の時比率δ１’から第２の信号Ｌ２の時比率δ２’を減じ（δ１＝δ１’−δ２’）、また、信号Ｌ１の時比率より信号Ｌ２の時比率が大きい場合はゼロになる。
δ１＝δ１’−δ２’＝Ｖｓ／Ｖｐｔ，
ただし、δ１’−δ２’＜０の時はδ１＝０ （９）

また、同様に、第２の変調信号Ｍ２の時比率の値は、式（１０）のように、第２の信号Ｌ２の時比率から第１の信号Ｌ１の時比率を減じ（δ２＝δ２’−δ１’）、また、信号Ｌ２の時比率より信号Ｌ１の時比率が大きい場合はゼロになる。
δ２＝δ２’−δ１’＝−Ｖｓ／Ｖｐｔ,
ただし、δ２’−δ１’＜０の時はδ２＝０ （１０）

信号Ｍ１が“Ｈ”且つ信号Ｍ２が“Ｌ”の場合、インダクタ１８５及び負荷１８６の直列体に印加される電圧Ｖｐｎは、正の電源電圧（Ｖｈ）となり、インダクタ１８５によって負荷１８６の通過電流が正方向に積分される。また、信号Ｍ１が“Ｌ”且つ信号Ｍ２が“Ｈ”の場合、電圧Ｖｐｎは負の電源電圧（−Ｖｈ）となり、インダクタ１８５によって負荷１８６の通過電流が負方向に積分される。さらに、信号Ｍ１が“Ｌ”且つ信号Ｍ２が“Ｌ”の場合、インダクタ１８５と負荷１８６の直列回路の端子間電圧はゼロVとなるため、外部からの電力供給はなくなる。

図３の動作波形図のように、状態（ＨＬ）となるのは、信号Ｌ１の時比率δ１’が５０％以上の時で、その時比率は信号Ｍ１の時比率δ１になる。また、状態（ＬＨ）となるのは、信号Ｌ１の時比率が５０％以下の時で、その時比率は信号Ｍ２の時比率δ２になる。なお、式（８）及び（１０）から、δ１及びδ２は、一方が正の時は、他方はゼロであるため、別な見方をすると、インダクタ１８５及び負荷１８６の直列体に正の電源電圧（Ｖｈ）を印加する量を時比率δ１で制御し、また、負の電源電圧（−Ｖｈ）を印加する量を時比率δ２で制御していることになる。以上から、負荷１８６に発生する電圧Ｖｏは、以下の式（１１）のように表せ、入力信号Ｖｓに比例した出力を得ることができる。
Ｖｏ＝（δ１−δ２）・Ｖｈ＝（Ｖｈ／Ｖｐｔ）・Ｖｓ （１１）

図３において、入力信号Ｖｓが無信号時では、第１のスイッチ回路１８２と第２のスイッチ回路１８３はともに時比率が０％になり、この動作が前述の従来の第２の電力増幅装置の時比率の５０％と大きく異なる点である。次に、入力信号Ｖｓが僅かに正または負に増加すると、第１のスイッチ回路１８２と第２のスイッチ回路１８３の時比率のうち、一方は０％から微増し、他方は０％のままで低電位を維持するため、インダクタ１８５及び負荷１８６の直列体には一方の側のスイッチ回路からの狭パルスのみが印加される。

このように、無信号及び小信号の時には、インダクタ１８５及び負荷１８６の直列体に印加されるパルス幅が狭いので、各スイッチが導通状態の際に流れる電流が少なくなり、各スイッチのオン抵抗による損失や、インダクタ１８５の等価直列抵抗による損失を低くすることができる。同時に、電流に起因する電磁波の放射量も少なくすることができる。これらは、音声信号のような平均レベルが低い信号では、平均パルス幅が狭くなるため、特に有効である。以上の効果は、従来の第２の電力増幅装置と同じである。この効果は、主回路１８０の導通損失が減少することで得られており、これらのスイッチング型の電力増幅装置は、インダクタ１８５及び負荷１８６の直列体に印加される電圧Ｖｐｎのとり得る状態が、正の電源電圧またはゼロＶまた負の電源電圧の３状態であるからである。

ところで、携帯機器のように負荷１８５のインピーダンスが高く、また、取り出す電力が小さくなると、負荷電流も小さくなるため、主回路の導通損失も低くなり、他の回路の損失が目立ってきて、電力変換の効率が低下する問題が生れる。一般に、スイッチング型の電力増幅装置での電力損失には、主回路１８０で発生するもの、スイッチ制御回路で発生するもの、変調回路で発生するものがあり、これまでの説明は、特に主回路１８０で発生する導通損失に関するものについて述べてきた。主回路１８０の損失には、導通損失以外にスイッチング損失があり、これは、主に、各スイッチ回路の出力の高／低の電圧変化によって伴って各スイッチの寄生容量などの充放電に関わるもので、オン／オフ回数に比例する。

本発明の実施の形態１の電力増幅装置は、このような問題を解決するために、上記に挙げた主回路１８０の各スイッチをオン／オフ制御する際にスイッチ制御回路で発生する損失の低減に着目し、これを実現している。すなわち、スイッチ制御回路で発生する損失には、Ｎチャネル型ＦＥＴのスイッチ１８２１，１８２２，１８３１，１８３２のゲート容量を充放電する電力と、ハイサイドスイッチ１８２１，１８３１のレベルシフト回路が信号伝達に使う電流によるものが大きい。前者のゲート容量の充放電による電力は断続的で、ＦＥＴのゲート端からみた静電容量及び必要な電圧値と、スイッチングの回数に依存する。後者は、例えば、図２のレベルシフト回路が定常的に流す電流による電力消費で、抵抗１４３１及び１４３２が浮動電源側から取り込む電流などによるもので、これらの抵抗に流れる総電流に浮動電源の正極の電位（高耐圧ＦＥＴ１２１２及び１２１３のソース電位との電位差）を乗じたものが電力の損失になる。

図４に示したレベルシフト回路は、回路構成上、抵抗１４３１及び１４３２に流れる電流は概ね定電流であることから、浮動電源の正極電位が高い時に、この部分で発生する損失が大きくなる。図１及び図２の構成において、抵抗１４３１及び１４３２の浮動電源側の電位は、ローサイドスイッチ１８２２がオンしている際は、電力源１０２から供給される電圧の電位である。高側スイッチ１８２１がオンしている時は、浮動電源１４４に一時的に蓄えられた電力源１０２からの電圧の電位と、第１のスイッチ回路の出力端子電圧（直流電源１０３の電源電圧相当）とを加えたものになる。このような、スイッチ制御回路におけるレベルシフトのための信号伝達用の電流による損失は、更に、電力増幅装置の最大出力電圧を大きくした場合、すなわち、主回路１８０の直流電源１０３の電圧Ｖｈが大きくなると更に増大する。

しかしながら、この損失は、各スイッチ回路の出力が上記のような高電位になる期間を短くすることで、低減することができる。本実施の形態の電力増幅装置は、各スイッチ回路の出力が高電位になる期間が、従来の第２の電力増幅装置よりも短くなるように構成されているため、消費電力を低く抑えることができる。

なお、第１のハイサイドスイッチ制御回路１４０に設けた状態検出回路１４２からの状態信号を、接地電位を基準に構成されたシステム制御部に伝送するレベルシフト回路（図示せず）の電力消費も考慮すると、本実施形態の電力増幅装置の構成は、損失の低減に有効である。また、各スイッチ回路の出力が高電位になる期間が短いため、浮動電源回路１４４のコンデンサ１４４１から放電される平均電流が小さくなるため、この静電容量値を小さくすることができる。

以上のような３つの状態を用いて、インダクタ１８５および負荷１８６の直列体に電力を供給する方法でも、従来のスイッチング型電力増幅装置と同様に、出力のパルス電圧が正の期間はインダクタ１８５によって電流が正方向に積分され、負の期間はこれが負方向に積分され、ゼロ電圧の期間は電流がゼロ方向にその絶対値が小さくなる方向に積分されるため、負荷１８６には入力信号Ｖｓに比例した電圧が得られる。また、入力信号Ｖｓが無信号もしくは小信号時では、インダクタ１８５及び負荷１８６の直列体に印加されるパルス幅が狭いため、電力源から出力される電流が少なくなり、消費する電力を小さくすることができるとともに、電磁波の放射量も少なくすることができる。

それに加えて、さらに、ＢＴＬ１８１の状態が、「第１のスイッチ回路１８２の出力端子が高電位で、第２のスイッチ回路１８３の出力端子が低電位（ＨＬ）」、「第１のスイッチ回路１８２の出力端子が低電位で、第２のスイッチ回路１８３の出力端子が高電位（ＬＨ）」、「第１のスイッチ回路１８２の出力端子が低電位で、第２のスイッチ回路１８３の出力端子も低電位（ＬＬ）」の３つの状態のみを含み、「第１のスイッチ回路１８２の出力端子が高電位で、第２のスイッチ回路１８３の出力端子が高電位（ＨＨ）」の状態を含まない。このため、各スイッチ回路の出力が高電位になる期間が、信号Ｖｓが無信号または微小な際には短くなる。このため、スイッチ制御回路におけるレベルシフトのための信号伝達用の電流による損失は、従来のスイッチング型の電力増幅装置よりも低く抑えることができる。これは、特に、取り出す電力が小さいインピーダンスが高い負荷を駆動する場合や、圧電デバイスのように駆動電圧が高い場合に、より効果的に消費電力を低く抑えることができる。

さらに、本実施形態のようなブリッジ構成のスイッチング型の電力増幅装置で、圧電デバイスのような静電容量系の負荷を駆動した場合は、圧電デバイスに一時的に蓄積された電荷が、再び電力源に戻される（回生）動作をする特徴があるため、電力源から供給される電力は更に少なくなる。そのため、圧電デバイスには駆動電圧が高い難点はあるものの、それ自身が静電容量であるために電力損失がほとんどなく、電力消費の面では電磁力を利用したデバイスよりも省電力になる利点がある。このような用途は電力源が限られた携帯機器などに適している。また、浮動電源回路のコンデンサの静電容量値が小さくできる点も、携帯機器などに適している。

ところで、従来の第２の電力増幅装置では、主回路の各スイッチ回路の出力端子がともに“Ｈ”となる状態があるが、スイッチ回路の状態検出回路の一つとして、電流モニタ機能を考えた場合、この（HH）の状態の電流検出のために、ハイサイドスイッチ側に電流モニタ回路が必要であった。このため、ハイサイドスイッチ駆動部に、その検出回路や検出結果を接地レベルに伝送するレベルシフト回路などが必要で、それらの電力も浮動電源回路から供給せざるを得ず、電力損失が大きくなる欠点があった。これに対し、本発明の実施の形態１の電力増幅装置は、主回路の各スイッチ回路の出力端子がともに“Ｈ”となる状態が無いので、ローサイドスイッチ部のみで通過電流検出ができるという効果を奏する。

さらに、本実施形態によれば、入力信号の無信号時に両スイッチ回路の出力端子を低電位に固定して待機させれば、この待機中の主回路の電力源からの電力供給を遮断でき、電力消費を抑えることができる。そして、この待機の状態では、ハイサイドスイッチ制御回路の浮動電源は充電状態であるため、起動の際は速やかに動作することができる。さらに、待機中の出力電位が基準レベルであるため、主回路の動作が始まっても負荷に直流電位が発生せず、ポップ雑音が発生しない。また、主回路の電源電圧を昇圧コンバータなどから供給する場合、このコンバータの起動過程では両スイッチ回路の出力を低電位に固定しておけば、負荷電流が少なくなるため、起動が容易で且つ速やか立ち上げることができる。さらに、このような待機や通常動作の状態を、入力信号などに応じて間欠的に動作するようにすれば、より一層の低消費電力化が図れる。さらに、主回路の電源電圧を低電圧状態から規定値まで緩やかに上昇させることで、主回路が負荷に供給する駆動電力を滑らかに立ち上げることができるといった効果を有する。

また、出力信号振幅は電源電圧と変調信号の時比率で決まるため、ここで、電源電圧を加減すれば、出力信号振幅も加減することができ、音量調節をすることができる。従来例においても、これを適用すれば、同様に音量調節ができるが、この場合、各スイッチ回路の出力電圧の基準レベルが電源電圧の２分の１になっているため、電源電圧の加減による基準レベルの変動で、雑音が混入する場合がある。しかし、本発明の電力増幅装置では、基準レベルが基準電位（実施例では接地電位）に固定されているため、電源電圧の加減による雑音の混入はない。

尚、本実施形態において、入力信号Ｖｓを、リニア反転器１１３１を介して得られる信号Ｖｓｒと三角波信号Ｖｔとを比較することによって、第２の信号Ｌ２を生成したが、第２の信号Ｌ２は、三角波信号Ｖｔを位相反転させた第２の三角波信号と入力信号Ｖｓとを比較することによっても同様にして得ることができる。

（実施の形態２）
図５Ａは、本発明の電力増幅装置の第２の実施形態のブロック図である。図５Ａにおいて、図１に示した実施の形態１の電力増幅装置と同じ機能と構成を有するものには同一の符号を付している。実施の形態２と実施の形態１との差異は、変調回路の構成である。以下、本実施形態の変調回路２１０の構成を説明する。

変調回路２１０は、実施の形態１の変調回路１１０に対して比較器１１２１、１１２に入力する三角波信号の波形が異なる。すなわち、実施の形態１では、比較器１１２１、１１２に対して、三角波発生器１１１の出力信号Ｖｔをそのまま、またはその極性を反転して入力していたが、本実施形態では三角波発生器１１１の出力信号Ｖｔに、矩形波信号Ｖｑを加算または減算したものを比較器１１２１、１１２に入力する。そのため、変調回路２１０は、三角波信号Ｖｔと同期した矩形波信号Ｖｑを発生させる矩形波発生器２２１１１と、矩形波信号Ｖｑを、アナログ的に極性を反転して極性反転信号Ｖｑｒを生成するリニア反転器２１５０と、リニア加算器２１５１、２１５２とを備える。リニア加算器２１５１は信号Ｖｑと三角波信号Ｖｔを加算して第１の三角波信号Ｖｔ１を生成し、出力する。第１の三角波信号Ｖｔ１は比較器１１２１の負入力に印加される。リニア加算器２１５２は、極性反転信号Ｖｑｒと三角波信号Ｖｔを加算し第２の三角波信号Ｖｔ２を生成し、出力する。第２の三角波信号Ｖｔ２は比較器１１２２の負入力に印加される。図５Ｂに信号Ｖｑと三角波信号Ｖｔを加算して生成される第１の三角波信号Ｖｔ１の波形を示す。

図６は、図５Ａに示した本実施形態の電力増幅装置の各部の動作波形図である。図６の動作波形図を用いて電力増幅装置の動作を説明する。

入力信号源１０１からの入力信号Ｖｓは、比較器１１２１の正入力に印加されるとともに、リニア反転器１１３１で極性反転されて信号Ｖｓrとなって、比較器１１２２の正入力に印加される。比較器１１２１の負入力には、三角波信号Ｖｔに矩形波信号Ｖｑが加算された第１の三角波信号Ｖｔ１が印加され、比較器１１２２の負入力には、三角波信号Ｖｔに矩形波信号Ｖｑの極性反転信号Ｖｑｒが加算された第２の三角波信号Ｖｔ２が印加されている。従って第１の三角波信号Ｖｔ１及び第２の三角波信号Ｖｔ２は、図６に示すように、三角波信号Ｖｔの上昇期間と下降期間が相補的にレベルシフトしたような波形となる。

比較器１１２１から出力される第１の信号Ｌ１は、入力信号Ｖｓが第１の三角波信号Ｖｔ１より大きい時（Ｖｓ＞Ｖｔ１）にハイレベル（“Ｈ”）になり、また、比較器１１２２から出力される第２の信号Ｌ２は、信号Ｖｓｒが三角波第２の三角波信号Ｖｔ２より大きい時（Ｖｓｒ＞Ｖｔ２）に“Ｈ”になる。このため、信号Ｌ１及び信号Ｌ２は実施の形態１の電力増幅装置に比べて時比率は同じであるが、信号Ｌ１は位相が所定量ΔＴだけ進み（＋ΔＴ）、信号Ｌ２は逆にわずかに遅れた（−ΔＴ）波形になる。以上の動作から、三角波発生器１１１、矩形波発生器２１１１、リニア反転器２１５０、リニア加算器２１５１および２１５２から成る構成は、実質的に、三角波信号Ｖｔの時間軸を進め遅らせる時間オフセット回路と見なすことができる。

変調回路において信号Ｌ１と信号Ｌ２から第１の変調信号Ｍ１と第２の変調信号Ｍ２が生成される構成は、実施の形態１の電力増幅装置の場合と同様である。従って、信号Ｍ１は、信号Ｌ１の“Ｈ”の区間から信号Ｌ２の“Ｈ”の区間を切り取った波形に、また、信号Ｍ２は、信号Ｌ２の“Ｈ”の区間から信号Ｌ１の“Ｈ”の区間を切り取った波形になる。

しかし、信号Ｌ１及び信号Ｌ２に位相のずれ（±ΔＴ）があるため、小さい時比率側では大きい時比率側の中央からΔＴの２倍（２ΔＴ）ずれて切り取ることになる。したがって、信号Ｍ１の時比率の値は、信号Ｌ１の時比率から信号Ｌ２の時比率を減じ、信号Ｌ１の時比率より信号Ｌ２の時比率がある程度大きい場合はゼロになる。また、信号Ｍ２の時比率の値は、信号Ｌ２の時比率から信号Ｌ１の時比率を減じ、信号Ｌ２の時比率より信号Ｌ１の時比率がある程度大きい場合はゼロになる。そして、信号Ｖｓが無信号時の場合、信号Ｌ１と信号Ｌ２の時比率はともに５０％であるが、上記の位相のずれ（２ΔＴ）に相当する狭パルスが、信号Ｍ１及び信号Ｍ２それぞれに発生する。

以下の主回路１８０の動作は、実施の形態１の電力増幅装置と同様である。すなわち、第１の変調信号Ｍ１が“Ｈ”の時、第１のスイッチ回路１８２の出力は高電位になり、“Ｌ”の時は低電位になる。また、第２の変調信号Ｍ２が“Ｈ”の時は、第２のスイッチ回路１８３の出力は高電位になり、“Ｌ”の時は低電位になる。

第１のスイッチ回路１８２と第２のスイッチ回路１８３の各出力の状態は以下の３つの状態のみを含む。
（ＨＬ）：第１の出力端子が電源電圧、第２の出力端子が基準電位
（ＬＨ）：第１の出力端子が基準電位、第２の出力端子が電源電圧
（ＬＬ）：第１の出力端子が基準電位、第２の出力端子も基準電位

インダクタ１８５及び負荷１８６の直列体に印加される電圧Ｖｐｎのとり得る状態は、正の電源電圧（Ｖｈ）、ゼロまたは負の電源電圧（−Ｖｈ）の３状態になる。

ここで、変調回路２１０で生成された第１の変調信号Ｍ１及び第２の変調信号Ｍ２のパルス幅（“Ｈ”である時間幅）と、入力信号Ｖｓとの関係を説明する。いま、三角波信号Ｖｔの振幅をＶｐｔとすると、信号Ｌ１の時比率δ１’は下記の式（１２）で表される。
δ１’＝（１＋Ｖｓ／Ｖｐｔ）／２ （１２）

また、信号Ｌ２の時比率δ２’は、入力信号Ｖｓの符号が逆であるため、上記の信号Ｌ１の入力信号Ｖｓの符号を変えた下記の式（１３）で表現できる。
δ２’＝（１−Ｖｓ／Ｖｐｔ）／２ （１３）

信号Ｍ１の周期Ｔにおける平均パルス幅の割合を時比率δ１とし、信号Ｌ１及び信号Ｌ２の位相ずれの周期Ｔに対する割合をδｘ（δｘ＝２ΔＴ／Ｔ）とすると、下記の式（１４）に示すように、時比率δ１は、信号Ｌ１の時比率δ１’から信号Ｌ２の時比率δ２’を減じた値がδｘの２倍（２・δｘ）以上の場合は、その差（δ１＝δ１’−δ２’）となり、−２・δｘから２・δｘの間にある場合は、その差の半分にδ３の２倍を加えた値（δ１＝（δ１’−δ２’）／２＋δｘ）となり、−δｘ以下の場合はゼロになる。
δ１’−δ２’≧２・δｘの時は、δ１＝δ１’−δ２’＝Ｖｓ／Ｖｐｔ，
−２・δｘ＜δ１’−δ２’＜２・δｘの時は、
δ１＝（δ１’−δ２’）／２＋δｘ＝Ｖｓ／Ｖｐｔ／２＋δｘ
δ１’−δ２’≦−２・δｘの時は、δ１＝０ （１４）

同様に、信号Ｍ２の周期Ｔにおける平均パルス幅の割合を時比率δ２とすると、下記の式（１５）のようになる。
δ２’−δ１’≧２・δｘの時は、δ２＝δ２’−δ１’＝−Ｖｓ／Ｖｐｔ，
−２・δｘ＜δ２’−δ１’＜２・δｘの時は、
δ２＝（δ２’−δ１’）／２＋δｘ＝−Ｖｓ／Ｖｐｔ／２＋δｘ
δ２’−δ１’≦−２・δｘの時は、δ２＝０ （１５）

負荷１８６に発生する電圧Ｖｏは、以下の式（１６）のように表せ、入力信号Ｖｓに比例した出力を得ることができる。
Ｖｏ＝（δ１−δ２）・Ｖｈ＝（Ｖｈ／Ｖｐｔ）・Ｖｓ （１６）

以上のように本実施形態の電力増幅装置は、変調回路２１０において、三角波信号Ｖｔに矩形波信号Ｖｑを加算して得られる第１の三角波信号Ｖｔ１と、入力信号Ｖｓとを比較し、また、三角波信号Ｖｔから矩形波信号Ｖｑを減算して得られる第２の三角波信号Ｖｔ２と反転入力信号Ｖｓｒとを比較し、第１の信号Ｌ１及び第２の信号Ｌ２を生成して、両信号間に微小な位相差を設けている。そのため、入力信号Ｖｓが無信号の場合においても、この位相差に相当する狭パルスが、第１の変調信号Ｍ１及び第２の変調信号Ｍ２のそれぞれに発生する。このことにより、本実施形態の電力増幅装置は、各スイッチ回路の出力端子が高電位となる期間が短くなって、消費電力が低く抑えられるといった実施の形態１の電力増幅装置の特徴に加え、さらに、信号のゼロクロス付近や低信号レベルの非線形歪みを軽減することができる。すなわち、ゼロクロス付近ではパルス幅が狭くなるため、スイッチの動作遅れや、デッドタイム設定によって失われているパルス幅の占める割合が大きくなり、その線形性が失われてくる。しかし、上述の構成では、ゼロクロス付近でもパルスが出ているため、負荷に加わる電圧は、正の電圧と負の電圧の差になるため、その影響を小さくすることができる。

尚、本実施形態の電力増幅装置では、三角波信号Ｖｔに矩形波信号Ｖｑを加算して第１の三角波信号Ｖｔ１を得、また、三角波信号Ｖｔに矩形波信号Ｖｑを減算して第２の三角波信号Ｖｔ２を得ているが、これら第１及び第２の三角波信号を逆にしても良く、また、三角波信号Ｖｔ１及び三角波信号Ｖｔ２の何れか一方と、元の三角波信号Ｖｔとを用いても良い。さらには、信号Ｌ１または信号Ｌ２を生成する比較器の入力部に電圧オフセットを持たせても良い。

本実施形態の要旨は、入力信号Ｖｓのゼロクロス付近で、変調信号Ｍ１、Ｍ２のパルス幅を確保するために、第１の信号Ｌ１及び第２の信号Ｌ２間に微小な位相差を設けるための時間オフセットを、三角波信号Ｖｔの時間と瞬時値の関係が線形であることを利用して、三角波信号Ｖｔにオフセット量に該当する直流電圧を加減算することで、得るようにしたものである。

（実施の形態３）
図７は、本発明の第３の実施形態の電力増幅装置のブロック図である。図７において、実施の形態１の電力増幅装置と同じ機能と構成を有するものには同一の符号を付与し、その説明は省略する。本実施形態の電力増幅装置は、実施の形態１の電力増幅装置と変調回路の構成が異なる。

すなわち、本実施形態の変調回路３１０が図１の変調回路１１０の構成と異なる点は、比較器１１２２の出力とＡＮＤゲート１１４４の入力間に遅延回路３１６を設けた点である。比較器１１２２の出力信号Ｌ２は遅延回路３１６を介して信号Ｌ３となってインバータ１１４１及びＡＮＤゲート１１４４に入力される。

図８は、図７に示した電力増幅装置の各部の動作波形図である。図８の動作波形図を用いて、電力増幅装置の動作を説明する。入力信号源１０１からの入力信号Ｖｓは、比較器１１２１の正入力に印加されるとともに、リニア反転器１１３１で極性反転されて信号Ｖｓrとなって、比較器１１２２の正入力に印加される。比較器１１２１及び比較器１１２２の負入力には、三角波信号Ｖｔが印加される。比較器１１２１から出力される第１の信号Ｌ１は、入力信号Ｖｓが第１の三角波信号Ｖｔ１より大きい時（Ｖｓ＞Ｖｔ１）にハイレベル（“Ｈ”）になり、また、比較器１１２２から出力される第２の信号Ｌ２は、信号Ｖｓｒが三角波第２の三角波信号Ｖｔ２より大きい時（Ｖｓｒ＞Ｖｔ２）に“Ｈ”になる。信号Ｌ２は、さらに遅延回路３１６を介して第３の信号Ｌ３として出力される。この遅延時間をΔＴとする。

変調回路３１０において第１の信号Ｌ１と第３の信号Ｌ３から第１の変調信号Ｍ１と第２の変調信号Ｍ２が生成される構成は、実施の形態１の電力増幅装置の場合と同様である。従って、信号Ｍ１は、信号Ｌ１の“Ｈ”の区間から信号Ｌ３の“Ｈ”の区間を切り取った波形に、また、信号Ｍ２は、信号Ｌ２の“Ｈ”の区間から信号Ｌ１の“Ｈ”の区間を切り取った波形になる。

しかし、第３の信号Ｌ３に遅延による位相のずれ（ΔＴ）があるため、小さい時比率側は大きい時比率側の中央からΔＴずれて切り取ることになる。したがって、信号Ｍ１の時比率の値は、信号Ｌ１の時比率から信号Ｌ２の時比率を減じ、信号Ｌ１の時比率より信号Ｌ２の時比率がある程度大きい場合はゼロになる。また、信号Ｍ２の時比率の値は、信号Ｌ２の時比率から信号Ｌ１の時比率を減じ、信号Ｌ２の時比率より信号Ｌ１の時比率がある程度大きい場合はゼロになる。そして、信号Ｖｓが無信号時の場合、信号Ｌ１と信号Ｌ２の時比率はともに５０％であるが、上記の位相のずれ（ΔＴ）に相当する狭パルスが、信号Ｍ１及び信号Ｍ２それぞれに発生する。

以下の主回路１８０の動作は、実施の形態１の電力増幅装置と同様である。すなわち、第１の変調信号Ｍ１が“Ｈ”の時、第１のスイッチ回路１８２の出力は高電位になり、“Ｌ”の時は低電位になる。また、第２の変調信号Ｍ２が”Ｈ”の時は、第２のスイッチ回路１８３の出力は高電位になり、“Ｌ”の時は低電位になる。第１のスイッチ回路１８２と第２のスイッチ回路１８３の各出力の状態は、「第１のスイッチ回路１８２の出力端子が高電位で第２のスイッチ回路１８３の出力端子が低電位（ＨＬ）」、「第１のスイッチ回路１８２の出力端子が基準電位で第２のスイッチ回路１８３の出力端子が高電位（ＬＨ）」、「第１のスイッチ回路１８２の出力端子が低電位で第２のスイッチ回路１８３の出力端子も低電位（ＬＬ）」の３状態であり、インダクタ１８５及び負荷１８６の直列体に印加される電圧Ｖｐｎのとり得る状態は、正の電源電圧（Ｖｈ）、ゼロＶまたは負の電源電圧（−Ｖｈ）の３状態になる。

ここで、変調回路３１０で生成された信号Ｍ１及び信号Ｍ２のパルス幅（“Ｈ” である時間幅）と、入力信号Ｖｓとの関係を説明する。いま、三角波信号Ｖｔの振幅をＶｐｔとすると、信号Ｌ１の時比率δ１’は下記の式（１７）で表される。
δ１’＝（１＋Ｖｓ／Ｖｐｔ）／２ （１７）
また、信号Ｌ３の時比率δ３’は、入力信号Ｖｓの符号が逆であるため、上記の信号Ｌ１の入力信号Ｖｓの符号を変えた下記の式（１８）で表現できる。
δ３’＝（１−Ｖｓ／Ｖｐｔ）／２ （１８）

信号Ｍ１の周期Ｔにおける平均パルス幅の割合を時比率δ１とし、信号Ｌ３の位相ずれの周期Ｔに対する割合をδｙ（δｙ＝ΔＴ／Ｔ）とすると、下記の式（１９）に示すように、時比率δ１は、信号Ｌ１の時比率δ１’から信号Ｌ２の時比率δ３’を減じた値がδｙの２倍（２・δｙ）以上の場合は、その差（δ１＝δ１’−δ３’）となり、−２・δｙから２・δｙの間にある場合は、その差の半分にδ３の２倍を加えた値（δ１＝（δ１’−δ３’）／２＋δｙ）となり、−２・δｙ以下の場合はゼロになる。
δ１’−δ３’≧２・δｙの時は、δ１＝δ１’−δ２’＝Ｖｓ／Ｖｐｔ，
−２・δｙ＜δ１’−δ３’＜２・δｙの時は、
δ１＝（δ１’−δ３’）／２＋δｙ＝Ｖｓ／Ｖｐｔ／２＋δｙ
δ１’−δ３’≦−２・δｙの時は、δ１＝０ （１９）

同様に、信号Ｍ２の周期Ｔにおける平均パルス幅の割合を時比率δ２とすると、下記の式（２０）のようになる。
δ３’−δ１’≧２・δｙの時は、δ２＝δ３’−δ１’＝−Ｖｓ／Ｖｐｔ，
−２・δｙ＜δ３’−δ１’＜２・δｙの時は、
δ２＝（δ３’−δ１’）／２＋δｙ＝−Ｖｓ／Ｖｐｔ／２＋δｙ
δ３’−δ１’≦−２・δｙの時は、δ２＝０ （２０）
負荷１８６に発生する電圧Ｖｏは、以下の式（２１）のように表せ、入力信号Ｖｓに比例した出力を得ることができる。
Ｖｏ＝（δ１−δ２）・Ｖｈ＝（Ｖｈ／Ｖｐｔ）・Ｖｓ （２１）

以上のように本実施形態の電力増幅装置は、変調回路３１０において遅延回路３１６を設け、比較器１１２２から出力される第２の信号Ｌ２が遅延回路３１６を介して第３の信号Ｌ３となってインバータ１１４１及びＡＮＤゲート１１４４に入力される構成とすることにより、両信号間に微小な位相差を設けている。そのため、この位相差に相当する狭パルスが、入力信号Ｖｓが無信号の場合においても第１の変調信号Ｍ１及び第２の変調信号Ｍ２それぞれに発生する。このことにより、実施の形態３の電力増幅装置は、各スイッチ回路の出力端子が高電位となる期間が短くなって消費電力が低く抑えられるといった、実施の形態１の電力増幅装置の特徴に加え、さらに、信号のゼロクロス付近や低信号レベルの非線形歪みを軽減することができる。すなわち、ゼロクロス付近ではパルス幅が狭くなるため、スイッチの動作遅れや、デッドタイム設定によって失われているパルス幅の占める割合が大きくなり、その線形性が失われてくる。しかし、上述の構成では、ゼロクロス付近でもパルスが出ているため、負荷に加わる電圧は、正の電圧と負の電圧の差になるため、その影響を小さくすることができる。

尚、本発明の実施の形態３の電力増幅装置では、第２の信号Ｌ２を遅延させて第３の信号Ｌ３を生成したが、第１の信号Ｌ１を遅延させて第３の信号Ｌ３を生成しても良い。また、信号Ｌ１またはＬ２を生成する比較器１１２１、１１２２の前段におけるアナログ信号に時間遅延を設けても良い。

本実施形態の要旨は、ゼロクロス付近でパルス幅を確保するために、第１の信号Ｌ１及び第２の信号Ｌ２の間に微小な位相差を設けるための時間オフセットを、上記のように、時間遅延の回路を用いることで、得るようにしたものである。そして、この時間遅延回路は、信号Ｌ１または信号Ｌ２を得る比較器の前段、後段のいずれにあっても良い。

（実施の形態４）
図９は、本発明の実施の形態４の電力増幅装置のブロック図である。図９において、実施の形態１の電力増幅装置と同じ機能と構成を有するものには同一の符号を付与し、その説明は省略する。本発明の実施の形態４の電力増幅装置が実施の形態１の電力増幅装置と異なるのは変調回路の構成である。

本実施形態の変調回路４１０は、入力信号Ｖｓを発生する入力信号源１０１、三角波信号Ｖｔを発生させる三角波発生器１１１、直流電圧Ｖ４１５３を出力する定電圧源４１５３、直流電圧Ｖ４１２７を出力する定電圧源４１２７、直流電圧Ｖ４１２８を出力する定電圧源４１２８、リニア反転器２１５０、リニア加算器２１５１及び２１５２、比較器１１２１，１１２２，１１２３，１１２４，４１２５及び４１２６、ＯＲゲート４１４５及び４１４６、ＡＮＤゲート１１４３及び１１４４を含む。

入力信号源１０１からの入力信号Ｖｓは、比較器１１２１の正入力及び比較器１１２２の負入力に印加される。定電圧源４１５３からの直流電圧Ｖ４１５３はリニア加算器２１５１に印加されるとともに、リニア反転器２１５０によって極性が反転され、出力電圧（−Ｖ４１５３）として、リニア加算器２１５２に印加される。リニア加算器２１５１は三角波信号Ｖｔと電圧Ｖ４１５３を加算して三角波信号Ｖｔｐ（＝Ｖｔ＋Ｖ４１５３）を出力する。リニア加算器２１５２は三角波信号Ｖｔとリニア反転器２１５０の出力電圧（−Ｖ４１５３）を加算して三角波信号Ｖｔｎ（＝Ｖｔ−Ｖ４１５３）を出力する。ここで、三角波信号Ｖｔを振幅Ｖｐｔで接地電位ゼロＶを中心に増減しているものとすると、電圧Ｖ４１５３は三角波振幅Ｖｐｔよりわずかに小さな値に設定される。

比較器１１２３の正入力及び比較器１１２４の負入力は接地される。比較器４１２５の正入力には定電圧源４１２７からの直流電圧Ｖ４１２７が印加される。直流電圧Ｖ４１２７は三角波振幅Ｖｐｔの２倍よりわずかに小さな値に設定される。比較器４１２６の正入力には定電圧源４１２７からの直流電圧Ｖ４１２７が印加される。直流電圧Ｖ４１２８は負電圧であり、その絶対値は直流電圧Ｖ４１２７に等しく、三角波振幅Ｖｐｔの２倍よりわずかに小さな値に設定される。比較器１１２１、比較器１１２３及び比較器４１２５の各負入力には、三角波信号Ｖｔｐが印加される。比較器１１２２、比較器１１２４及び比較器４１２６の正入力には、三角波信号Ｖｔｎが印加される。

比較器１１２１から出力される第１の信号Ｌ１と比較器１１２３から出力される第３の信号Ｌ１１はＯＲゲート４１４５に入力される。ＯＲゲート４１４５の出力信号と比較器４１２５から出力される第５の信号Ｌ１２はＡＮＤゲート１１４３に入力される。比較器１１２２から出力される第２の信号Ｌ２と比較器１１２４から出力される第４の信号Ｌ２１はＯＲゲート４１４６に入力される。ＯＲゲート４１４６の出力信号と比較器４１２６から出力される第６の信号Ｌ２２はＡＮＤゲート１１４４に入力される。ＡＮＤゲート１１４３から出力される第１の変調信号Ｍ１とＡＮＤゲート１１４４から出力される第２の変調信号Ｍ２が、変調回路４１０の出力信号として、それぞれ分配回路１２０及び１３０へ入力される。

図１０は、図９に示した電力増幅装置の各部動作波形図である。図１０の動作波形図を用いて、電力増幅装置の動作を説明する。

三角波信号Ｖｔｐはその振幅Ｖｐよりわずかに小さな電圧Ｖ４１５３だけ高電位にシフトしている。そのため、三角波信号Ｖｔｐは、下降から上昇に転じる直前で接地電位と交差し、上昇から下降に転じる直前で電圧Ｖ４１２７と交差する。そのため、比較器１１２３から出力される第３の信号Ｌ１１は、三角波信号Ｖｔｐが下降から上昇に転じる際に発生する狭パルスとなり、また、比較器４１２５から出力される第５の信号Ｌ１２は、三角波信号Ｖｔｐが上昇から下降に転じる際の狭隙を有するパルスとなる。一方、三角波信号Ｖｔｎもその振幅Ｖｐｔよりわずかに小さな電圧Ｖ４１５３だけ低電位にシフトしている。そのため、三角波信号Ｖｔｎは、上昇から下降に転じる直前で接地電位と交差し、下降から上昇に転じる直前で電圧Ｖ４１２８と交差する。そのため、比較器１１２４から出力される第４の信号Ｌ２１は、三角波信号Ｖｔｎが上昇から下降に転じる際に発生する狭パルスとなり、比較器４１２６から出力される第６の信号Ｌ２２は、三角波信号Ｖｔｎが下降から上昇に転じる際の狭隙を有するパルスとなる。説明の簡単化のため、これらの狭隙及び狭パルスの幅は全てΔＴとしておく。

第１の信号Ｌ１は、入力信号Ｖｓと三角波信号Ｖｔｐとの比較結果であるので、入力信号Ｖｓが接地電位よりわずかに低い電位以上の場合にパルス幅を有し、そのパルス幅は入力信号Ｖｓが高いほど広くなる。同様に、第２の信号Ｌ２は、入力信号Ｖｓと三角波信号Ｖｔｎとの比較結果であるので、入力信号Ｖｓが接地電位よりわずかに高い電位以下の場合にパルス幅を有し、そのパルス幅は入力信号Ｖｓが低いほど広くなる。

第１の変調信号Ｍ１は、第１の信号Ｌ１と第３の信号Ｌ１１との論理和と第５の信号Ｌ１２との論理積である。従って、信号Ｍ１は、信号Ｌ１に、三角波信号Ｖｔｐが下降から上昇に転じる際に発生する狭パルスと上昇から下降に転じる際の狭隙とを備えたものとなる。すなわち、信号Ｍ１の時比率の値は、信号Ｌ１１の時比率を最小値とし、信号Ｌ１２の時比率を最大値とする範囲内で、信号Ｌ１の時比率が反映される。一方、第２の変調信号Ｍ２は、第２の信号Ｌ２と第４の信号Ｌ２１との論理和と第６の信号Ｌ２２との論理積である。従って、信号Ｍ２は、信号Ｌ２に、三角波信号Ｖｔｎが上昇から下降に転じる際に発生する狭パルスと下降から上昇に転じる際の狭隙とを備えたものとなる。すなわち、信号Ｍ２の時比率の値は、信号Ｌ２１の時比率を最小値とし、信号Ｌ２２の時比率を最大値とする範囲内で、信号Ｌ２の時比率が反映される。

主回路１８０の動作は、実施の形態１の電力増幅装置のものと同様であるので、ここでの説明は省略する。

ここで、変調回路４１０で生成された第１の変調信号Ｍ１及び第２の変調信号Ｍ２のパルス幅と、入力信号Ｖｓとの関係を説明する。いま、信号Ｌ１１及び信号Ｌ１２の時比率をδｚ（＝ΔＴ／Ｔ）とすると、第１の変調信号Ｍ１の時比率δ１は下記の式（２２）で表される。
Ｖｓ＜０の場合、δ１＝δｚ
０≦Ｖｓ／Ｖｐｔ≦２−δｚの場合、δ１＝δｚ＋Ｖｓ／Ｖｐｔ／２
Ｖｓ／Ｖｐｔ＞１−２δｚの場合、δ１＝１−δｚ （２２）
また、第２の変調信号Ｍ２の時比率δ２は、下記の式（２３）で表される。
Ｖｓ＞０の場合、δ２＝δｚ
δｚ−２≦Ｖｓ／Ｖｐｔ≦０の場合、δ２＝δｚ−Ｖｓ／Ｖｐｔ／２
Ｖｓ／Ｖｐｔ＜δｚ−２の場合、δ２＝１−δｚ （２３）

負荷１８６に発生する電圧Ｖｏは、以下の式（２４）のように表せ、入力信号Ｖｓに比例した出力を得ることができる。
Ｖｏ＝（δ１−δ２）・Ｖｈ＝（Ｖｈ／Ｖｐｔ）・Ｖｓ （２４）
但し、｜Ｖｓ／Ｖｐｔ｜≦２−δｚである。

以上のように本発明の実施の形態４では、変調回路４１０において、三角波発生器１１１の三角波信号Ｖｔから、三角波振幅Ｖｐｔより所定量だけ小さな第１の直流電圧Ｖ４１５３だけ正負にシフトした２つの三角波信号ＶｔｐとＶｔｎを発生させる。第１の三角波信号Ｖｔｐと入力信号Ｖｓとの比較出力である第１の信号Ｌ１、三角波信号Ｖｔｐとゼロ電圧との比較出力である第３の信号Ｌ１１、電圧Ｖ４１５３の２倍以下の第２の直流電圧Ｖ４１２７との比較出力である第５の信号Ｌ１２とを生成する。

第１の信号Ｌ１と第３の信号Ｌ１１との論理和と、第５の信号Ｌ１２との論理積を第１の変調信号Ｍ１として出力する。また、第２の三角波信号Ｖｔｎと入力信号Ｖｓとの比較出力である第２の信号Ｌ２と、三角波信号Ｖｔｎとゼロ電圧との比較出力である第４の信号Ｌ２１と、負電位で電圧Ｖ４１５３の絶対値の２倍以下の第３の直流電圧Ｖ４１２８との比較出力である第６の信号Ｌ２２とを生成する。第２の信号Ｌ２と第４の信号Ｌ２１との論理和と第６の信号Ｌ２２との論理積を第２の変調信号Ｍ２として出力する構成とすることにより、信号Ｌ１１と信号Ｌ１２の時比率に最小時比率および最大時比率を設けたパルス信号Ｍ１およびＭ２が得られる。そのため、信号Ｖｓが無信号の場合においても、最小時比率に相当する狭パルスが、信号Ｍ１及び信号Ｍ２それぞれに出力される。

このことにより、実施の形態４の電力増幅装置は、各スイッチ回路の出力端子が高電位となる期間が短くなって消費電力が低く抑えられるといった実施の形態１の電力増幅装置の特徴に加え、さらに、信号のゼロクロス付近や低信号レベルの非線形歪みを軽減することができる。すなわち、ゼロクロス付近では、パルス幅が狭くなるため、スイッチの動作遅れや、デッドタイム設定によって失われているパルス幅の占める割合が大きくなり、その線形性が失われてくる。しかし、上述の構成では、ゼロクロス付近でもパルスが出ているため、負荷に加わる電圧は、正の電圧と負の電圧の差になるため、その影響を小さくすることができる。

さらに、入力信号Ｖｓの振幅が、三角波の振幅Ｖｔの２倍を越えた場合、第１の信号Ｌ１は常時“Ｈ”に、第２の信号Ｌ２は常時“Ｌ”になる。しかしながら第１の変調信号Ｍ１は、第５の信号Ｌ１２の有するパルスの狭隙との論理積を取られて出力されるので、この狭隙の期間は“Ｌ”となる。同時に、第２の変調信号Ｍ２には、第４の信号Ｌ２１のパルス幅が出力される。このような最大時比率の設定により、三角波信号Ｖｔの一周期を通じて“Ｈ”または“Ｌ”の状態に固定される事態は起こらなくなる。

尚、上記の最大時比率の設定機構において、第３の信号Ｌ１１と第４の信号Ｌ２１のパルス幅、及び第５の信号Ｌ１２と第６の信号Ｌ２２のパルスの狭隙はいずれもΔＴとしてきたので、第１の変調信号Ｍ１の狭隙と第２の変調信号Ｍ２のパルス幅は一致する。実際の設定はバラツキも考慮し、第１の変調信号Ｍ１の狭隙が第２の変調信号Ｍ２のパルス幅より広くなるように設定する必要がある。もし、第１の変調信号Ｍ１の狭隙よりも第２の変調信号Ｍ２のパルス幅の方が広くなると、第１のスイッチ回路の出力と第２のスイッチ回路の出力がともに“Ｈ”となる期間が発生し、本願の基本的な考えを実現することができなくなる。第２の直流電圧Ｖ４１２７及び第３の直流電圧Ｖ４１２８の大きさを、第１の直流電圧Ｖ４１５３の２倍以下としたのはそのためである。また、第１の変調信号M1と第２の変調信号M２の最小無パルス区間は、第１の変調信号M1と前記第２の変調信号M2の最小パルス幅より大きくするのが好ましい。

上記の第３の信号Ｌ１１は、三角波信号Ｖｔｐとゼロ電圧を比較した比較器１１２３の出力であって、このゼロ電圧は入力信号Ｖｓの交流振幅がゼロの際の入力信号Ｖｓの基準電位に相当する。いま、入力信号Ｖｓの交流振幅がゼロの場合、比較器１１２１にも、三角波信号Ｖｔｐと交流振幅がゼロの入力信号Ｖｓが入力されているため、その出力である第１の信号Ｌ１は、第３の信号Ｌ１１と同じになる。次に、入力信号Ｖｓの瞬時値がその基準電位よりも正側に増えると、第１の信号Ｌ１のパルス幅は、第３の信号Ｌ１１のパルス幅よりも大きくなる。反対に、負側に減ると、第１の信号Ｌ１のパルス幅は、第３の信号Ｌ１１のパルス幅よりも小さくなり、瞬時値が更に負側に減るとパルスは出なくなる。このような第１の信号Ｌ１と第３の信号Ｌ１１は、ＯＲゲート４１４５で論理和がとられる。このＯＲゲート４１４５から出力されるパルス幅は、入力信号Ｖｓが正側に増えている場合は、第１の信号Ｌ１のパルス幅に従い、負側に減っている場合は、第３の信号Ｌ１１のパルス幅で固定される。三角波信号Ｖｔｎ側の入力信号Ｖｓが負のときの動作もこれと同様になる。

このように入力信号Ｖｓの振幅のゼロ付近では、パルス幅の生成機構が切り替わるため、この切り替え近傍で不連続性や遅延があると、線形性を損ねる。そのため、本発明の実施の形態４の電力増幅器のような構成では、各比較器の入力オフセット電圧を小さくする必要がある。

上記の最大時比率の設定機構を従来の電力増幅器に搭載した場合、入力信号Ｖｓの振幅が、三角波の振幅Ｖｔを越えても、式（１）、（２）、（４）、（５）の条件である｜Ｖｓ／Ｖｐｔ｜＜１を満足することができ、各比較器の出力は、三角波信号Ｖｔの一周期を通じて、“Ｈ”または“Ｌ”の状態に固定される事態は起こらなくなる。そのため、入力部に過大な信号が印加されるのを防ぐ機構が不要になる利点がある。

尚、実施の形態１から４において、三角波発生器と入力信号の比較を、それぞれの信号を各別に２入力の比較器にそれぞれ印加している。この代わりとして、三角波発生器と入力信号をその符号を考慮して加算した後、参照値を内蔵した１入力の比較器に印加してもよい。

（実施の形態５）
図１１は、本発明の実施の形態５の電力増幅装置のブロック図である。図１１において、実施の形態１の電力増幅装置と同じ機能と構成を有するものには同一の符号を付与し、その説明は省略する。本実施形態の電力増幅装置が実施の形態１の電力増幅装置と異なるのは変調回路の構成である。

本実施形態の変調回路５１０は、入力信号Ｖｓを発生する入力信号源１０１、リニア加算器５１７１及び５１９３、積分器などの重み付けフィルタ５１７２、判定器５１８、第１及び第２のラッチ回路であるＤラッチ５１９１及び５１９２、及びクロック発生器５１９４を備える。

判定器５１８は、比較器５１８１、５１８２と、リニア反転器５１８３と、定電圧源５１８４とから構成される。クロック発生器５１９４は各Ｄラッチ５１９１、５１９２のD入力に印加されたパルスの立ち上がりまたは立ち下がり時刻を量子化する。

変調回路５１０の構成は、特許文献２や特許文献３で開示されたような、三角波発生器を用いない種類の電力増幅装置に対するものである。これは、入力信号Ｖｓと出力からの帰還パルス信号との差信号を求め、それを重み付けフィルタ（差分積分器）を通過させた後に、比較器で電圧の量子化を行い、さらにクロック発生器と遅延器によって時間軸の量子化を行った後のパルス信号で主回路１８０のスイッチ回路１８２、１８３を操作するものである。そして、入力信号Ｖｓと出力からの帰還パルス信号との差信号を小さくするように負帰還動作することで、主回路に接続された負荷に入力信号Ｖｓに比例した電圧を供給させるようにしている。

特許文献２や特許文献３の電力増幅装置における比較器は、入力しきい値が１つで比較出力が２値のものであるが、本発明の実施の形態５では、入力しきい値が２つで比較出力が３値である点が異なる。さらに、この判定器５１８から出力される３値を、それぞれ主回路の３状態になるように割り振る点が特許文献２や特許文献３と異なる。すなわち、「第１のスイッチ回路の出力端子が高電位で第２のスイッチ回路の出力端子が低電位（ＨＬ）」，「第１のスイッチ回路の出力端子が低電位で第２のスイッチ回路の出力端子が高電位（ＬＨ）」，「第１のスイッチ回路の出力端子が低電位で第２のスイッチ回路の出力端子も低電位（ＬＬ）」の３状態に割り振ることによって、前述の実施の形態１〜４の実施例と同様の効果が得られる。

以下に、変調回路５１０の詳細を説明する。まず、入力信号源１０１からの入力信号Ｖｓは、リニア加算器５１７１によって、帰還されたパルス変調された出力信号で減算され、このリニア加算器５１７１の出力には、入力信号Ｖｓとパルス変調された出力信号の誤差信号が得られる。この誤差信号は、重み付けフィルタ５１７２でパルスの高周波成分が抑えられた後、判定器５１８に入力される。判定器５１８において比較器５１８１と比較器５１８２には、極性の異なるしきい値がそれぞれ設定されている。
リニア加算器５１７１から出力される誤差信号の極性が正で比較器５１８１のしきい値よりも大きいときは、比較器５１８１から出力される第１の信号Ｌ１は“Ｈ”と、比較器５１８２から出力される第２の信号Ｌ２は“Ｌ”となる。また、誤差信号の絶対値がしきい値よりも小さいときはその極性にかかわらず、信号Ｌ１及び信号Ｌ２は共に“Ｌ”となる。そして、誤差信号が負極性でその絶対値が比較器５１８２のしきい値よりも大きいときは、信号Ｌ１は“Ｌ”、信号Ｌ２は“Ｈ”となるように構成されている。

信号Ｌ１及び信号Ｌ２は、それぞれＤラッチ５１９１及びＤラッチ５１９２のデータ入力に印加され、それぞれのＱ出力には、各々の入力状態がクロック発生器５１９４のタイミングで出力および保持され、変調回路５１０の出力である第１の変調信号Ｍ１及び第２の変調信号Ｍ２になる。そして、信号Ｍ１及び信号Ｍ２は、分配回路１２０及び１３０を介して、主回路１８０の出力状態を制御し、例えば、信号Ｍ１が“Ｈ”または“Ｌ”の場合、主回路１８０の第１のスイッチ回路の出力もまたそれぞれ“Ｈ”または“Ｌ”になり、他方の信号Ｍ２が“Ｈ”または“Ｌ”の場合も、主回路１８０の第２のスイッチ回路の出力もまたそれぞれ“Ｈ”または“Ｌ”になるように構成されている。

したがって、回路構成上、重み付けフィルタ５１７２の出力信号の極性および大きさによって、主回路１８０に接続された負荷には正の電圧が印加されたり、ゼロ電圧が印加されたり、負の電圧が印加されたりして、前述の実施の形態１〜４と同様な３状態が出力される。一方、第１の変調信号Ｍ１及び第２の変調信号Ｍ２は、それぞれリニア加算器５１９３にも供給され、信号Ｍ１から信号Ｍ２を減じるような極性になっており、（Ｍ１−Ｍ２）がリニア加算器５１７１の一方に帰還される。

ここで、入力信号源１０１からの入力信号Ｖｓが急に増加したときの振る舞いを説明する。入力信号Ｖｓが急に増加すると、リニア加算器５１９３からの帰還信号は未だ変化する前であるため、リニア加算器５１７１の出力は増加する。そのため、これに従属接続される重み付けフィルタ５１７２の出力も増加しようとするため、判定器５１８の出力（Ｌ１，Ｌ２）の値は、それぞれ、次のような方向に遷移しようとする。すなわち、重み付けフィルタ５１７２の出力値が比較器５１８１と比較器５１８２の何れのしきい値よりも低い状態にある際は、まず、比較器５１８１と比較器５１８２のしきい値の間の値に変化するため、出力（Ｌ１，Ｌ２）は、（Ｌ，Ｈ）→（Ｌ，Ｌ）に変化する。これから、さらに、重み付けフィルタ５１７２の出力値が増加すると、比較器５１８１と比較器５１８２の何れのしきい値よりも高い状態に変化するため、出力（Ｌ１，Ｌ２）は、（Ｌ，Ｌ）→（Ｈ，Ｌ）に変化する。これらの出力（Ｌ１，Ｌ２）は、Ｄラッチ５１９１，Ｄラッチ５１９２及びクロック発生器５１９４の構成により、クロックの時刻で変調回路の出力（Ｍ１，Ｍ２）に現れるようになっているため、タイミングは遅れるものの、出力（Ｌ１，Ｌ２）と同様に、それぞれ、この出力（Ｍ１，Ｍ２）は、（Ｌ，Ｈ）→（Ｌ，Ｌ）に、また、（Ｌ，Ｌ）→（Ｈ，Ｌ）に変化する。そのため、リニア加算器５１９３の出力には、回路構成上、（Ｍ１−Ｍ２）が現れ、それぞれ「負→ゼロ」，「ゼロ→正」のように、電圧が増加する方向に変化する。そして、これらの変化は、リニア加算器５１９３からの帰還信号を高め、リニア加算器５１７１の出力の絶対値を小さくする方向に誘導する。入力信号Ｖｓが急に減少した場合も、同様で、リニア加算器５１９３の出力（Ｍ１−Ｍ２）は、「正→ゼロ」，「ゼロ→負」のように、減少する方向に変化し、これもリニア加算器５１７１の出力の絶対値を小さくする方向に誘導する。このように、リニア加算器５１９３からの帰還信号（Ｍ１−Ｍ２）は、変調回路５１０に入力される信号Ｖｓに追従して変化するような負帰還動作をする。

上記のように得られた、リニア加算器５１７１の出力には、アナログ信号である入力信号Ｖｓから、正，ゼロ，負の３値を持つデジタルの帰還信号（Ｍ１−Ｍ２）を減じたアナログとデジタル混在の誤差信号が現れている。この高い周波数成分は、重み付けフィルタ５１７２によって除去された後、デジタル成分をアナログ化した誤差信号として得られる。この帰還系の一巡伝達関数の利得を高くすると、重み付けフィルタ５１７２の帯域内の誤差信号の振幅は小さくなるため、３値を持つデジタル信号である帰還信号（Ｍ１−Ｍ２）を積分したものは、入力信号Ｖｓに比例することになる。一方、主回路１８０に接続された負荷１８６およびインダクタ１８５の直列体に印加される電圧は、回路構成上、リニア加算器５１９３の出力の帰還信号（Ｍ１−Ｍ２）に比例するため、これを積分した後に負荷１８６に印加される電圧は、入力信号Ｖｓに比例する。負荷１８６に印加された電圧もインダクタ１８５で高い周波数成分が除去されるため、入力信号Ｖｓに比例したアナログ信号に戻る。特に、入力信号Ｖｓの大きさが小さいときは、リニア加算器５１９３から出力される帰還信号がこれに細かく追従するため、信号Ｍ１及び信号Ｍ２を頻繁に操作し、そのパルス幅は狭くなる。

このような３つの状態を出力する変調回路５１０を用いた方法でも、従来のスイッチング型の電力増幅装置と同様に、出力のパルス電圧が正の期間はインダクタ１８５によって電流が正方向に積分され、負の期間はこれが負方向に積分され、ゼロＶの期間は電流の絶対値が小さくなる方向に積分されるため、負荷１８６には入力信号Ｖｓに比例した電圧が得られ、また、無信号および小信号時では、インダクタ１８５および負荷１８６の直列体に印加されるパルス幅が狭く、電力源から出力される電流が少なくなり、消費する電力を小さくすることができるとともに、電磁波の放射量も少なくすることができる。

さらに、ＢＴＬ１８１の状態が、「第１のスイッチ回路の出力端子が高電位で第２のスイッチ回路の出力端子が低電位（ＨＬ）」、「第１のスイッチ回路の出力端子が低電位で第２のスイッチ回路の出力端子が高電位（ＬＨ）」、「第１のスイッチ回路の出力端子が低電位で第２のスイッチ回路の出力端子も低電位（ＬＬ）」の３状態のみである。よって、各スイッチ回路の出力が高電位になる期間が、入力信号Ｖｓが無信号または微小な際には短くなるため、スイッチ制御回路におけるレベルシフトのための信号伝達用の電流による損失は、従来のスイッチング型の電力増幅装置よりも低く抑えることができる。これにより、特に、取り出す電力が小さい負荷を駆動する場合や、圧電デバイスのように駆動電圧が高い場合に、より低い消費電力にすることができる。

このように、本実施形態５の電力増幅装置は、三角波発生器を用いた実施の形態１~４の電力増幅装置に要求される直線性の良い低歪の三角波を備える必要がない利点に加え、上記のような効果を有している。

尚、重み付けフィルタ５１７２は、Ｄラッチ５１９１、５１９２およびクロック発生器５１９４による時刻量子化の遅延の影響を含め、一巡伝達関数が安定するように設定される。重み付けフィルタ５１７２は、リニア加算器５１９３からの３値の帰還信号に含まれる高調波などの量子化雑音を除去する。このような電力増幅装置では、その通過信号の帯域幅や、ダイナミックレンジを高くするには、クロック発生器５１９４の周波数を高くしたり、この帰還信号の解像度を高くしたりする必要がある。前者は、主回路のスイッチング周波数が高くなり、そのまま主回路の制御信号にするには損失が増加するので好ましくない。また、後者の解像度を高める方法として、重み付けフィルタ５１７２後の比較器の更なる多値化があるが、やはり、そのままでは主回路の３状態との整合性が良くない。

これらを整合させる方法として、例えば、前者の場合、高いクロックでもって生成された繰り返し頻度の高いパルスで表現された時間解像度を、低い繰り返し頻度で細かく加減されたパルス幅で解像度を持った３値のパルス幅で表現するというデジタル領域での信号処理が考えられる。同様に、後者は多値化された比較器で生成された多値の振幅で表現された振幅解像度を、低い繰り返し頻度で細かく加減されたパルス幅で解像度を持った３値のパルス幅で表現する。このように、本発明の実施の形態５のような図１１の構成の変調回路５１０は、より高いクロック周波数を用いたり、より多くのレベルを判定する比較器を備えたりしても良く、最終的に、信号Ｍ１及びＭ２の状態表現（Ｍ１，Ｍ２）が、それぞれ（Ｈ，Ｌ），（Ｌ，Ｌ），（Ｌ，Ｈ）の３状態であれば、上記のような効果が得られる。

ところで、リニア加算器５１７１以降で時間量子化された処理を行うため、入力信号源１０１とリニア加算器５１７１の間にアンチエリアスフィルタ（図示せず）が必要であるが、前者のように高いクロック周波数を用いる場合は、このフィルタの肩特性を緩やかにできるため、その構成を簡単にすることができる。それから、重み付けフィルタ５１７２の伝達特性は、判定器５１８に入力される誤差信号のスペクトルに影響を与え、Ｄラッチ５１９１、５１９２およびクロック発生器５１９４による時刻量子化を含めた伝達関数の逆数の特性が、負帰還後に残された誤差信号である雑音のスペクトルの形になる。そのため、重み付けフィルタ５１７２の周波数特性によって、雑音スペクトラムを操作することができ、この雑音エネルギーを再生帯域幅の上限以上に移動させることで、再生帯域幅の雑音レベルを低くすることができる。

また、図１１の構成で、リニア加算器５１７１への負帰還を第１の変調信号Ｍ１及び第２の変調信号Ｍ２の差である（Ｍ１−Ｍ２）としているが、これは、それぞれ主回路１８０の第１のスイッチ回路の出力端子および第２のスイッチ回路の出力端子の差であっても良く、この場合、主回路で発生する遅延などによる歪みも併せて低減させることができる。

図１１の構成の変調回路では、リニア加算器５１７１，５１９３，重み付けフィルタ５１７２，比較器５１８１，５１８２などは、アナログ回路で表現しているが、これは、上記のような動作をデジタル信号領域での論理演算や代数演算で実現しても良い。

また、本実施形態では、判定器のしきい値の設定を正負の異なる極性で絶対値を同じにしているが、これは、重み付けフィルタ５１７２の出力信号の平均値をゼロとしているためであり、この値は、どのように設定しても良い。

（実施の形態６）
図１２は、実施の形態６の電力増幅装置のブロック図である。図１２において実施の形態１の電力増幅装置と同じ機能と構成を有するものには同一の符号を付与し、その説明は省略する。本実施の形態の電力増幅装置が実施の形態１の電力増幅装置と異なるのは変調回路の構成である。

本実施形態の変調回路６１０は、入力信号を差動入力とした帰還入力回路１０１０と、主回路１８０の各スイッチ回路の出力端子から帰還入力回路１０１０へ帰還信号変換回路６１００と、変調信号生成回路６２００とを備える。矩形波発生器２１１１は三角波発生器１１１の三角波信号Ｖｔと同期した矩形波信号Ｖｑを発生させる。

帰還入力回路１０１０は、差動入力信号を抵抗１０１２と１０１３を介して入力されるオペアンプ１０１１と、帰還信号変換回路６１００からの帰還信号Ｑ１およびＱ２の高調波成分を除去する平衡型ＬＰＦを構成する抵抗１０１８および１０１９とコンデンサ１０２０と、この平衡出力をオペアンプ１０１１の非反転入力端子へ印加する抵抗１０１４とその反転入力端子へ印加する抵抗１０１５と、オペアンプ１０１１の出力端子と非反転入力端子との間に接続される抵抗１０１６と、オペアンプ１０１１の反転入力端子と接地との間に接続される抵抗１０１７とから構成され、オペアンプ１０１１の出力を信号Ｖｓとして出力する。

帰還信号変換回路６１００は、第１のスイッチ回路１８２の出力端子を論理レベルに変換するレベル変換器６１１５と、その出力信号が入力されるインバータ６１０１とＮＯＲゲート６１０２とＡＮＤゲート６１０３とを有する。インバータ６１０１の出力はＮＯＲゲート６１０２とＡＮＤゲート６１０３に入力される。帰還信号変換回路６１００は、第２のスイッチ回路１８３の出力電圧を論理レベルに変換するレベル変換器６１１６と、その出力信号が入力されるインバータ６１０４とＮＯＲゲート６１０５とＡＮＤゲート６１０６を有する。インバータ６１０４の出力はＮＯＲゲート６１０５とＡＮＤゲート６１０６に入力される。

帰還信号変換回路６１００は、ＮＯＲゲート６１０２とＡＮＤゲート６１０６の各出力を入力されるＯＲゲート６１０７と、ＮＯＲゲート６１０５とＡＮＤゲート６１０３の各出力を入力されるＯＲゲート６１０８と、ＯＲゲート６１０７の出力と矩形波信号Ｖｑを入力されるＡＮＤゲート６１０９と、ＯＲゲート６１０８の出力と矩形波信号Ｖｑの反転信号を入力されるＡＮＤゲート６１１０と、ＯＲゲート６１０８の出力と矩形波信号Ｖｑを入力されるＡＮＤゲート６１１１と、ＯＲゲート６１０７の出力と矩形波信号Ｖｑの反転信号を入力されるＡＮＤゲート６１１２と、ＡＮＤゲート６１０９の出力信号Ｒ１をリセット端子に入力され、ＡＮＤゲート６１１０の出力信号Ｓ１をセット端子に入力されるＲＳラッチ６１１３と、ＡＮＤゲート６１１１の出力信号Ｒ２をリセット端子に入力され、ＡＮＤゲート６１１２の出力信号Ｓ２をセット端子に入力されるＲＳラッチ６１１４とを有し、ＲＳラッチ６１１３の出力Ｑ１とＲＳラッチ６１１４の出力Ｑ２を帰還入力回路１０１０へ入力する構成を成す。

今、説明の簡単化のために、帰還信号Ｑ１及びＱ２の影響がない場合を考えてみる。このような帰還入力回路１０１０において、抵抗１０１２と抵抗１０１３はそれぞれ等しい抵抗値Ｒ１を有し、抵抗１０１６と抵抗１０１７もそれぞれ等しい抵抗値Ｒ２を有し、オペアンプ１０１１の増幅率が充分大きい場合、入力信号Ｖｓｐ及びＶｓｎの差電圧（Ｖｓｐ−Ｖｓｎ）が信号Ｖｓとして出力される。信号Ｖｓによって変調回路６１０は、信号Ｍ１及びＭ２を出力する。信号Ｍ１は分配回路１２０及びスイッチ制御回路１４０及び１５０を介して第１のスイッチ回路１８２を駆動する。信号Ｍ２も分配回路１３０及びスイッチ制御回路１６０及び１７０を介して、第２のスイッチ回路１８３を駆動する。以上の動作は、図１に示した実施の形態１の電力増幅装置と同じである。

図１３は、図１２に示した電力増幅装置の各部の動作波形図である。以下に図１３の動作波形図を用いて、帰還信号変換回路６１００の動作を説明する。

第１のスイッチ回路１８２の出力Ｖｐは、信号Ｍ１の振幅が主回路１８０で拡大され、ハイサイドスイッチ１８２１とローサイドスイッチ１８２２のデッドタイムによる遅れ時間を伴った波形である。レベル変換器６１１５で論理レベルになった出力Ｖｐのタイミングを持つ信号は、インバータ６１０１とＮＯＲゲート６１０２とＡＮＤゲート６１０３によって、第１のスイッチ回路１８２の出力Ｖｐの立ち上りと立下りに同期したワンショットパルスを出力する。同様に、レベル変換器６１１６で論理レベルになった出力Ｖｎのタイミングを持つ信号は、インバータ６１０４とＮＯＲゲート６１０５とＡＮＤゲート６１０６によって、第２のスイッチ回路１８３の出力Ｖｎの立ち上りと立下りに同期したワンショットパルスを出力する。

信号Ｖｐの立ち上りに同期したワンショットパルスと信号Ｖｎの立下りに同期したワンショットパルスは、ＯＲゲート６１０７を経て矩形波信号ＶｑとのＡＮＤ演算され、リセット信号Ｒ１としてＲＳラッチ６１１３へ入力される。信号Ｖｐの立下りに同期したワンショットパルスと信号Ｖｎの立ち上りに同期したワンショットパルスは、ＯＲゲート６１０８を経て矩形波信号Ｖｑの反転信号とＡＮＤ演算され、セット信号Ｓ１としてＲＳラッチ６１１３へ入力される。従って、ＲＳラッチ６１１３の出力信号Ｑ１は、矩形波信号ＶｑがＬレベルの時の第１のスイッチ回路１８２の出力Ｖｐの立ち上りに同期して、Ｈレベルとなり、矩形波信号ＶｑがＨレベルの時の第１のスイッチ回路１８２の出力Ｖｐの立下りに同期して、Ｌレベルとなる。また、信号Ｑ１は、矩形波信号ＶｑがＬレベルの時の第２のスイッチ回路１８３の出力Ｖｐの立下りに同期して、Ｈレベルとなり、矩形波信号ＶｑがＨレベルの時の第２のスイッチ回路１８３の出力Ｖｎの立ち上りに同期して、Ｌレベルとなる。

一方、信号Ｖｐの立ち上りに同期したワンショットパルスと信号Ｖｎの立下りに同期したワンショットパルスは、ＯＲゲート６１０７を経て矩形波信号Ｖｑの反転信号とＡＮＤ演算され、セット信号Ｓ２としてＲＳラッチ６１１４へ入力される。信号Ｖｐの立下りに同期したワンショットパルスと信号Ｖｎの立ち上りに同期したワンショットパルスは、ＯＲゲート６１０８を経て矩形波信号ＶｑとＡＮＤ演算され、リセット信号Ｒ２としてＲＳラッチ６１１４へ入力される。従って、ＲＳラッチ６１１４の出力信号Ｑ２は、矩形波信号ＶｑがＬレベルの時の第１のスイッチ回路１８２の出力Ｖｐの立下りに同期してＨレベルとなり、矩形波信号ＶｑがＨレベルの時の第１のスイッチ回路１８２の出力Ｖｐの立ち上りに同期してＬレベルとなる。また、信号Ｑ２は、矩形波信号ＶｑがＬレベルの時の第２のスイッチ回路１８３の出力Ｖｐの立ち上りに同期して、Ｈレベルとなり、矩形波信号ＶｑがＨレベルの時の第２のスイッチ回路１８３の出力Ｖｎの立下りに同期して、Ｌレベルとなる。

以上のようにして得られた信号Ｑ１及びＱ２は、従来の第２の電力増幅装置の図１７および図１８における信号Ｌ１及びＬ２と同じような４つの状態を持つ信号であるが、主回路１８０の各スイッチ回路での遅延や設定されたデッドタイムなどの遅れを含んでいる。このように、帰還信号変換回路６１００は、本発明の実施の形態１〜３のような電力増幅装置の３つの状態を、４つの状態に変換するものである。ここで得られたＱ１とＱ２の差電圧（Ｑ１−Ｑ２）を積分した信号は、振幅を除けば、実質的に、負荷１８６に供給される電圧と相似の波形になる。

帰還信号変換回路６１００の出力Ｑ１およびＱ２は、帰還入力回路１０１０の平衡型ＬＰＦを構成する抵抗１０１８，１０１９，１０１５，１０１４，コンデンサ１０２０を介して、それぞれ負帰還になる極性で戻される。最終的に、本実施の形態６の電力増幅装置では、出力から平衡で、かつ、遅滞なく、負帰還をかけることができ、デッドタイムや電源電圧変動に起因する出力歪みを補正することができる。

上記の実施の形態１乃至５までの電力増幅装置においても、第１のスイッチ回路１８２の出力端子Ｖｐと第２のスイッチ回路１８３の出力端子Ｖｎの出力を負帰還することで、上記のような出力歪みを補正することができるが、この場合、第１のスイッチ回路１８２の出力端子Ｖｐおよび第２のスイッチ回路１８３の出力端子Ｖｎ電圧は、それぞれ一方の極性しか表現していないため、信号レベルの増減により、その平均電圧が大きく変化するために、その合成から負帰還までの経路では、直流域から安定に動作する構成が必要である。また、負帰還を構成する際は、各別に入力信号と比較するか、正と負の帰還信号を一つの信号に合成した後に比較することになる。正または負のみの信号波形には、ゼロクロス付近に鋭角な部分があるため、これらを担う演算増幅器にはスルーレイトの高いものが必要である。また、正負の合成を行う場合は、ゼロクロス付近での合成に際し、オフセットを合わせる配慮も必要になるなどの課題があった。

本実施形態では、この合成をデジタル的に行うため、これらのアナログに纏わる問題が生じない。すなわち、帰還信号変換回路６１００によって、主回路で出力される差電圧であるＶｐｎに比例した平衡な電圧が生成されるため、信号Ｑ１およびＱ２には波形の繋ぎ目がなく、また、信号の大小に関わらずその平均値は論理ＨおよびＬレベルの平均値（Ｈ＋Ｌ）／２になる。そのため、実際に負荷に印加されたＶｐｎを再び入力部に帰還させ、その歪みを低減させることを、簡素な回路構成で実現することができる。

なお、変調回路６１０から負荷に印加されるＶｐｎまでの経路で発生する歪みのほとんどは、主回路に纏わるものであり、貫通電流を防止するデッドタイム、各スイッチ回路のスイッチの動作遅れ、インダクタ１８５の慣性電流など、回路構成上、不可避なものであるため、このような簡素な負帰還は、本発明のような３つの状態で動作する構成では、特に、有益である。

また、図１２の帰還入力回路１０１０では、入力部を平衡型としているため、同じく並行型の主回路の出力信号は、受動素子の抵抗とコンデンサだけで構成した平衡型ＬＰＦだけで、遅滞なく負帰還をさせることができるため、能動素子にありがちな遅延やスルーレイトに関わる問題に煩わされることがない。また、平衡型は、主回路１８０のスイッチング動作に起因したノイズの影響を低減することができる利点もある。なお、入力部が不平衡である場合でも、主回路の出力Ｖｐと出力Ｖｎの差を演算する回路や、スイッチ回路１８２とスイッチ回路１８３の出力の何れか一方の極性を反転させ、それらを重ね合わせた正、負、接地の３値の出力信号を合成する回路などを備えれば、短い遅延時間や耐ノイズ性能は得られないが、負帰還の動作はさせることができる。

なお、図１２における各スイッチ回路の出力端子信号には、スイッチング時の雑音が多く含まれるため、これを除去するフィルタ機能をレベル変換器６１１５，６１１６に併せ持たせることで、帰還信号変換回路６１００の動作をより安定したものにすることができる。

また、上記の実施の形態１乃至３までの電力増幅装置においても、本実施形態のような機能を持つ帰還信号変換回路６１００や、帰還入力回路１０１０を、それぞれ備えることで、本実施形態と同様の効果を得ることができる。

本発明の電力増幅装置は、音声信号等を電力増幅して音響スピーカなどに供給する電力増幅装置として有用である。

本発明の実施の形態１の電力増幅装置の回路構成図 実施の形態１の電力増幅装置における要部の詳細な回路構成図 実施の形態１の電力増幅装置における動作波形図 実施の形態１の電力増幅装置における状態遷移図 本発明の実施の形態２の電力増幅装置の回路構成図 実施の形態２の変調回路における矩形波が加算された三角波の波形を示す図 実施の形態２の電力増幅装置における動作波形図 本発明の実施の形態３の電力増幅装置の回路構成図 実施の形態３の電力増幅装置における動作波形図 本発明の実施の形態４の電力増幅装置の回路構成図 実施の形態４の電力増幅装置の動作波形図 本発明の実施の形態５の電力増幅装置の回路構成図 本発明の実施の形態６の電力増幅装置の回路構成図 実施の形態６の電力増幅装置における動作波形図 第１の従来の電力増幅装置の回路構成図 第１の従来の電力増幅装置の動作波形図 第１の従来の電力増幅装置の状態遷移図 第２の従来の電力増幅装置の回路構成図 第２の従来の電力増幅装置の動作波形図 第２の従来の電力増幅装置の状態遷移図

符号の説明

１０１ 入力信号源
１０２ 直流電源
１０３ 直流電源
１１０ 変調回路
１１１ 三角波発生器
１１２１ 比較器
１１２２ 比較器
１１３１ リニア反転器
１１４１ インバータ
１１４２ インバータ
１１４３ ＡＮＤゲート
１１４４ ＡＮＤゲート
１２０ 第１の分配回路
１３０ 第２の分配回路
１４０ 第１のハイサイドスイッチ制御回路
１５０ 第１のローサイドスイッチ制御回路
１６０ 第２のハイサイドスイッチ制御回路
１７０ 第２のローサイドスイッチ制御回路
１８０ 主回路
１８１ ＢＴＬ
１８２ 第１のスイッチ回路
１８２１ 第１のハイサイドスイッチ
１８２２ 第１のローサイドスイッチ
１８３ 第２のスイッチ回路
１８３１ 第２のハイサイドスイッチ
１８３２ 第２のローサイドスイッチ
１８５ インダクタ
１８６ 負荷

Claims (37)

1. 第１のハイサイドスイッチと第１のローサイドスイッチとの直列回路であって、前記第１のハイサイドスイッチと前記第１のローサイドスイッチとの接続点を出力端子とする第１のスイッチ手段と、
   第２のハイサイドスイッチと第２のローサイドスイッチとの直列回路であって、前記第２のハイサイドスイッチと前記第２のローサイドスイッチとの接続点を出力端子とする第２のスイッチ手段と、
   基準電位に対して電源電圧を出力し、前記第１のスイッチ手段及び前記第２のスイッチ手段に並列に接続された電源と、
   前記第１のスイッチ手段の出力端と前記第２のスイッチ手段の出力端との間に接続された負荷部と、
   入力信号をパルス幅またはパルス密度に変換し、前記第１のスイッチ手段を駆動する第１の変調信号と、前記第２のスイッチ手段を駆動する第２の変調信号とを生成する変調手段とを備え、
   前記変調手段は、前記第１のスイッチ手段の出力端子の電圧と前記第２のスイッチ手段の出力端子の電圧がそれぞれ、電源電圧と基準電位、基準電位と電源電圧、基準電位と基準電位の３通りのうちのいずれかになるように前記変調信号を制御する、電力増幅装置。
2. 前記変調手段はパルス幅変調器である、請求項１記載の電力増幅装置。
3. 前記変調手段は、前記入力信号の正の瞬時レベルに応じたパルス幅を有する第１の変調信号と、前記入力信号の負の瞬時レベルに応じたパルス幅を有する第２の変調信号とを出力する、請求項２記載の電力増幅装置。
4. 前記第１の変調信号は、前記入力信号の正の瞬時レベルに比例したパルス幅を有し、前記第２の変調信号は、前記入力信号の負の瞬時レベルに比例したパルス幅を有することを特徴とする請求項３記載の電力増幅装置。
5. 前記変調手段は、三角波信号を出力する三角波発生器と、前記入力信号から前記三角波信号を減算した結果が正の時にアクティブとなる第１の信号を出力する第１の比較器と、前記入力信号と前記三角波信号を加算した結果が負の時にアクティブとなる第２の信号を出力する第２の比較器とを有し、
   前記第１の変調信号は、前記第１の信号がアクティブ且つ前記第２の信号が非アクティブである時にアクティブとなり、前記第２の変調信号は、前記第１の信号が非アクティブ且つ前記第２の信号がアクティブである時にアクティブとなる、請求項２記載の電力増幅装置。
6. 前記変調手段はさらに前記入力信号を正負反転するリニア反転器を有し、
   前記第１の比較器は、前記入力信号と前記三角波信号を比較して第１の信号を生成し、前記第２の比較器は、前記リニア反転器から出力される前記入力信号の反転信号と前記三角波信号を比較して第２の信号を生成し、前記第２の信号の論理否定信号と前記第１の信号との論理積を前記第１の変調信号として出力し、前記第１の信号の論理否定信号と前記第２の信号との論理積を前記第２の変調信号として出力する請求項５記載の電力増幅装置。
7. 前記変調手段は、前記三角波信号を正負反転するリニア反転器を有し、
   前記第１の比較器は、前記入力信号と前記三角波信号を比較して第１の信号を生成し、前記第２の比較器は、前記入力信号と前記リニア反転器から出力される前記三角波信号の反転信号を比較して第２の信号を生成し、前記第２の信号の論理否定信号と前記第１の信号との論理積を前記第１の変調信号として出力し、前記第１の信号の論理否定信号と前記第２の信号との論理積を前記第２の変調信号として出力する、請求項５記載の電力増幅装置。
8. 前記変調手段は、三角波信号を出力する三角波発生器と、前記入力信号から前記三角波信号を減算した結果が正の時にアクティブとなる第１の信号を出力する第１の比較器と、前記入力信号と前記三角波信号を加算した結果が負の時にアクティブとなる第２の信号を出力する第２の比較器と、前記第１および前記第２の比較器に入力される前記入力信号と前記三角波信号の少なくとも何れか一方に時間オフセットを与える時間オフセット手段とを有し、
   前記第１の変調信号は、前記第１の信号がアクティブ且つ前記第２の信号が非アクティブである時にアクティブとなり、前記第２の変調信号は、前記第１の信号が非アクティブ且つ前記第２の信号がアクティブである時にアクティブとなる、請求項２記載の電力増幅装置。
9. 前記時間オフセット手段は、前記三角波信号に同期した矩形波信号を出力する矩形波発生器と、前記三角波信号に前記矩形波信号を加算する加算手段とを有し、前記加算手段の出力信号を前記第１の比較器または前記第２の比較器の何れか一方に入力するように構成したことを特徴とする請求項８記載の電力増幅装置。
10. 前記時間オフセット手段は、前記三角波信号に同期した矩形波信号を出力する矩形波発生器と、前記三角波信号に前記矩形波信号を加算する第１の加算手段と、前記第１の加算手段と異なる極性で前記三角波信号に前記矩形波信号を加算する第２の加算手段を有し、前記第１の加算手段の出力信号を前記第１の比較器に入力し、前記第２の加算手段の出力信号を前記第２の比較器に入力するように構成したことを特徴とする請求項８記載の電力増幅装置。
11. 前記変調手段は、三角波信号を出力する三角波発生器と、前記入力信号から前記三角波信号を減算した結果が正の時にアクティブとなる第１の信号を出力する第１の比較器と、前記入力信号と前記三角波信号を加算した結果が負の時にアクティブとなる第２の信号を出力する第２の比較器と、前記第１および前記第２の信号の少なくとも何れか一方に時間オフセットを与える時間オフセット手段を有し、
    前記第１の変調信号は、前記第１の信号がアクティブ且つ前記第２の信号が非アクティブである時にアクティブとなり、前記第２の変調信号は、前記第１の信号が非アクティブ且つ前記第２の信号がアクティブである時にアクティブとなる、請求項２記載の電力増幅装置。
12. 前記時間オフセット手段は、前記第２の信号を遅延する遅延手段からなる、請求項１１記載の電力増幅装置。
13. 前記時間オフセット手段は、前記第１の信号を遅延する遅延手段からなる請求項１１記載の電力増幅装置。
14. 前記変調手段は、三角波信号を出力する三角波発生器と、前記入力信号から前記三角波信号を減算した結果が正の時にアクティブとなる第１の信号を出力する第１の比較器と、前記三角波信号を振幅軸に対してオフセットする三角波信号オフセット手段と、前記入力信号と前記三角波信号オフセット手段の出力信号を加算した結果が負の時にアクティブとなる第２の信号を出力する第２の比較器とを有し、
    前記第１の信号を前記第１の変調信号として出力し、前記第２の信号を前記第２の変調信号として出力する請求項２記載の電力増幅装置。
15. 前記変調手段は、前記第１の変調信号のパルス幅に最小値を設定する第１の最小パルス幅設定手段と、前記第２の変調信号のパルス幅に最小値を設定する第２の最小パルス幅設定手段とを有する請求項１４記載の電力増幅装置。
16. 前記第１の最小パルス設定手段は、前記三角波信号と交差し且つ前記三角波信号の下限値近傍に第１の最小パルス設定しきい値を設定し、前記三角波信号が前記第１の最小パルス設定しきい値以下の期間を前記第１の信号の最小パルス幅に設定し、
    前記第２の最小パルス設定手段は、前記三角波信号オフセット手段の出力と交差し且つ前記三角波信号オフセット手段の出力の上限値近傍に第２の最小パルス設定しきい値を設定し、前記三角波信号オフセット手段の出力が前記第２の最小パルス設定しきい値以上の期間を前記第２の信号の最小パルス幅に設定する、請求項１５記載の電力増幅装置。
17. 前記三角波信号オフセット手段のオフセット量は、前記三角波信号の変化幅より所定値だけ小さい値であり、前記第１の最小パルス設定しきい値と前記第２の最小パルス設定しきい値とが等しい、請求項１６記載の電力増幅装置。
18. 前記変調手段は、前記第１の変調信号のパルス幅に最大値を設定する第１の最大パルス幅設定手段と、前記第２の変調信号のパルス幅に最大値を設定する第２の最大パルス幅設定手段とを有する請求項１５記載の電力増幅装置。
19. 前記第１の最大パルス設定手段は、前記三角波信号と交差し且つ前記三角波信号の上限値近傍に第１の最大パルス設定しきい値を設定し、前記三角波信号が前記第１の最大パルス設定しきい値以上の期間を前記第１の信号の最大パルス幅に設定し、
    前記第２の最大パルス設定手段は、前記三角波信号オフセット手段の出力と交差し且つ前記三角波信号オフセット手段の出力の下限値近傍に第２の最大パルス設定しきい値を設定し、前記三角波信号オフセット手段の出力が前記第２の最大パルス設定しきい値以上の期間を前記第２の信号の最大パルス幅に設定する、請求項１８記載の電力増幅装置。
20. 前記第１の変調信号と前記第２の変調信号の最小無パルス区間が、前記第１の変調信号と前記第２の変調信号の最小パルス幅より大きい、請求項１８記載の電力増幅装置。
21. 前記変調手段は、前記第１の変調信号のパルス幅に最大値を設定する第１の最大パルス幅設定手段と、前記第２の変調信号のパルス幅に最大値を設定する第２の最大パルス幅設定手段とを有する、請求項１４記載の電力増幅装置。
22. 前記第１の最大パルス設定手段は、前記三角波信号と交差し且つ前記三角波信号の上限値近傍に第１の最大パルス設定しきい値を設定し、前記三角波信号が前記第１の最大パルス設定しきい値以上の期間を前記第１の信号の最大パルスに設定し、
    前記第２の最大パルス設定手段は、前記三角波信号オフセット手段の出力と交差し且つ前記三角波信号オフセット手段の出力の下限値近辺に第２の最大パルス設定しきい値を設定し、前記三角波信号オフセット手段の出力が前記第２の最大パルス設定しきい値以上の期間を前記第２の信号の最大パルスに設定する請求項２１記載の電力増幅装置。
23. 前記変調手段は、最小パルス幅を有しながら前記入力信号の正の瞬時レベルに応じた幅のパルスを有する第１の変調信号と、最小パルス幅を有しながら前記入力信号の負の瞬時レベルに応じた幅のパルスを有する第２の変調信号とを出力する、請求項２記載の電力増幅装置。
24. 前記第１の変調信号は、少なくとも前記第２の変調信号の最小パルス幅を含む期間だけはパルスを出力しないように最大パルス幅を有し、前記第２の変調信号は、少なくとも前記第１の変調信号の最小パルス幅を含む期間だけはパルスを出力しないように最大パルス幅を有する、請求項２３記載の電力増幅装置。
25. 前記変調手段はパルス密度変調器である請求項１記載の電力増幅装置。
26. 前記変調手段は、前記入力信号の正の瞬時レベルに応じたパルス密度を有する第１の変調信号と、前記入力信号の負の瞬時レベルに応じたパルス密度を有する第２の変調信号を出力する、請求項２５記載の電力増幅装置。
27. 前記変調手段は、前記第１の変調信号または前記第１のスイッチ手段の出力信号を正極性で且つ前記第２の変調信号または前記第２のスイッチ手段の出力信号を負極性で重み付け加算する正負信号結合手段と、
    前記入力信号に前記正負信号結合手段の出力を負帰還の極性で加算する帰還入力手段と、
    前記帰還入力手段の出力信号を重み付けするフィルタ手段と、
    前記フィルタ手段の出力レベルを３つの領域に区別して第１および第２の信号を出力する判定手段と、
    前記第１の信号の状態変化時刻を量子化する第１の時刻量子化手段と、
    前記第２の信号の状態変化時刻を量子化する第２の時刻量子化手段とを有し、
    前記第１の時刻量子化手段の出力を前記第１の変調信号とし、前記第２の時刻量子化手段の出力を前記第２の変調信号とする、請求項２５記載の電力増幅装置。
28. 前記判定手段は、前記フィルタ手段の出力信号を正のしきい値と比較して第１の信号を生成し、前記帰還入力手段の出力信号を負のしきい値と比較して第２の信号を生成する、請求項２７記載の電力増幅装置。
29. クロック信号を出力するクロック発生器をさらに有し、
    前記第１の時刻量子化手段は、前記第１の信号と前記クロック信号を入力し、それらの入力信号に基づいて第１の変調信号を生成する第１のラッチ回路で構成され、前記第２の時刻量子化手段は、前記第２の信号と前記クロック信号を入力し、それらの入力信号に基づいて第２の変調信号を生成する第２のラッチ回路で構成される、請求項２７記載の電力増幅装置。
30. 前記変調手段は、前記第１の変調信号または前記第１のスイッチ手段の出力端子を正極性で且つ前記第２の変調信号または前記第２のスイッチ手段の出力端子を負極性で重み付け加算する正負信号結合手段と、前記入力信号に前記正負信号結合手段の出力を負帰還の極性で加算する帰還入力手段と、前記帰還入力手段の出力信号を重み付けするフィルタ手段と、前記フィルタ手段の出力レベルを３つの領域に区別してその比較結果を時刻量子化した第１および第２の信号を出力する判定手段とを有し、
    前記第１の信号を前記第１の変調信号とし、前記第２の信号を前記第２の変調信号とすることを特徴とする請求項２５記載の電力増幅装置。
31. 前記正負信号結合手段を減算器で構成した、請求項２７または請求項３０記載の電力増幅装置。
32. 前記判定手段を、オーバーサンプリング型で構成したことを特徴とする請求項２７または請求項３０記載の電力増幅装置。
33. 前記変調手段は、
    三角波信号を出力する三角波発生手段と、
    第１及び第２の帰還信号を出力する帰還信号変換手段と、
    前記第１の帰還信号と前記第２の帰還信号との差信号を、前記入力信号に対して負帰還の極性になるように加算する帰還入力手段とを有し、
    前記第１の帰還信号は、
    前記三角波信号の下降期間と上昇期間の一方において、最初に第１のスイッチ手段の出力端子が電源電圧から基準電位に変化する時刻に、または最初に第２のスイッチ手段の出力端子が基準電位から電源電圧に変化する時刻にアクティブとなり、
    前記三角波信号の下降期間と上昇期間の他方において、最初に第１のスイッチ手段の出力端子が基準電位から電源電圧に変化する時刻に、または最初に第２のスイッチ手段の出力端子が電源電圧から基準電位に変化する時刻で非アクティブとなり、
    前記第２の帰還信号は、
    前記三角波信号の下降期間と上昇期間の一方において、最初に第２のスイッチ手段の出力端子が電源電圧から基準電位に変化する時刻に、または最初に第１のスイッチ手段の出力端子が基準電位から電源電圧に変化する時刻にアクティブとなり、
    前記三角波信号の下降期間と上昇期間の他方において、最初に第２のスイッチ手段の出力端子が基準電位から電源電圧に変化する時刻に、または最初に第１のスイッチ手段の出力端子が電源電圧から基準電位に変化する時刻で非アクティブとなる、
    請求項１記載の電力増幅装置。
34. 前記変調手段は、
    三角波信号を出力する三角波発生手段と、
    第１及び第２の帰還信号を出力する帰還信号変換手段と、
    前記第１の帰還信号と前記第２の帰還信号との差信号を、前記入力信号に対して負帰還の極性になるように加算する帰還入力手段と、
    前記帰還入力手段の出力信号から前記三角波信号を減算したものが正なる際にアクティブとなる第１の信号を出力する第１の比較手段と、
    前記帰還入力手段の出力信号と前記三角波信号を加算したものが負なる際にアクティブとなる第２の信号を出力する第２の比較手段とを有し、
    前記第１の変調信号は、前記第１の信号がアクティブ且つ前記第２の信号が非アクティブである時にアクティブとなり、前記第２の変調信号は、前記第１の信号が非アクティブ且つ前記第２の信号がアクティブである時にアクティブとなり、
    前記第１の帰還信号は、
    前記三角波信号の下降期間において、最初に第１のスイッチ手段の出力端子が電源電圧から基準電位に変化する時刻に、または最初に第２のスイッチ手段の出力端子が基準電位から電源電圧に変化する時刻にアクティブとなり、
    前記三角波信号の上昇期間において、最初に第１のスイッチ手段の出力端子が基準電位から電源電圧に変化する時刻に、または最初に第２のスイッチ手段の出力端子が電源電圧から基準電位に変化する時刻で非アクティブとなり、
    前記第２の帰還信号は、
    前記三角波信号の下降期間において、最初に第２のスイッチ手段の出力端子が電源電圧から基準電位に変化する時刻に、または最初に第１のスイッチ手段の出力端子が基準電位から電源電圧に変化する時刻にアクティブとなり、
    前記三角波信号の上昇期間において、最初に第２のスイッチ手段の出力端子が基準電位から電源電圧に変化する時刻に、または最初に第１のスイッチ手段の出力端子が電源電圧から基準電位に変化する時刻で非アクティブとなる、
    請求項１記載の電力増幅装置。
35. 前記帰還入力手段は、前記入力信号を平衡で受け取るとともに前記帰還信号も平衡で受け取るように構成したことを特徴とする請求項３３記載の電力増幅装置。
36. 前記帰還入力手段は、平衡型ＬＰＦを備え、前記入力信号を平衡で受け取るとともに前記帰還信号出力も前記平衡型ＬＰＦを介して受け取るように構成したことを特徴とする請求項３３記載の電力増幅装置。
37. 電源部から電源電圧を供給され、接続点を出力端子とする２つのスイッチからなり、並列に接続された第１及び第２の直列回路を備え、前記各出力端子間に負荷部が接続された構成を有し、入力信号に対応したパルス幅またはパルス密度の変調信号を生成して前記各スイッチを駆動するとともに、前記第１及び第２の直列回路の出力端子の電圧がそれぞれ、電源電圧と基準電位、基準電位と電源電圧、基準電位と基準電位の３通りのうちのいずれかになるように、前記出力端子の電圧を制御することを特徴とする電力増幅装置。
    

Images