JP2007325236A - Ｄ級増幅器およびその過電流保護方法 - Google Patents

Abstract

【課題】 Ｄ級増幅器の出力バッファ回路のスイッチング素子に過電流が発生した場合に、各スイッチング素子や負荷に大きなダメージを与えることなく各スイッチング素子をＯＦＦ状態に導く。
【解決手段】 出力バッファ回路１０のトランジスタＰＰ、ＮＰ、ＰＭおよびＮＭのいずれかの過電流が過電流検出部４０により検出されたとき、タイミング信号発生部５０およびゲート信号制御部６０は、過電流の検出されたトランジスタ以外の少なくとも１つのトランジスタを放電用スイッチング素子とし、各トランジスタのうち放電用スイッチング素子以外のトランジスタをＯＦＦ状態とし、放電用スイッチング素子であるトランジスタは所定時間だけＯＮ状態とした後にＯＦＦ状態とする。
【選択図】図１

Description

この発明は、オーディオ機器等に好適なＤ級増幅器に係り、特に過電流保護機能を備えたＤ級増幅器に関する。

Ｄ級増幅器として、４個のトランジスタからなるブリッジ回路を出力バッファ回路として備えたものが一般的に知られている。この種のＤ級増幅器では、高レベル電源線および低レベル電源線の間に直列に介挿された第１および第２のトランジスタと、同じく高レベル電源線および低レベル電源線の間に直列に介挿された第３および第４のトランジスタとにより出力バッファ回路たるブリッジ回路が構成される。そして、入力信号に応じて変調されたパルスにより、第１および第４のトランジスタの組と第２および第３のトランジスタの組が交互にＯＮ状態とされ、第１および第２のトランジスタの接続点と第３および第４のトランジスタの接続点との間に介挿されたスピーカ等の負荷の駆動が行われる。ここで、スピーカ等の負荷を適切に駆動するためには、第１〜第４のトランジスタのＯＮ抵抗を低くする必要がある。しかし、第１〜第４のトランジスタのＯＮ抵抗を低くした場合、負荷の一端の天絡または地絡、あるいは負荷の両端の短絡などがあった場合に、一部のトランジスタに許容範囲を越える過電流が流れ、最悪の場合、トランジスタが破壊に至る可能性がある。特許文献１は、この問題を解決するための技術として、各トランジスタに流れる電流を監視し、あるトランジスタにおいて過電流が検出された場合には、直ちに全てのトランジスタをＯＦＦ状態とする技術を提案している。
特開２００２−１７１１４０号公報

しかしながら、Ｄ級増幅器の負荷がスピーカ等の誘導性負荷である場合、過電流の検出により全てのトランジスタをＯＦＦ状態にすると、負荷のインダクタンスがそれまでに流れていた電流を維持しようとして、負荷の両端に大きな電圧が発生する。このため、出力バッファ回路の一部の出力ノードに電源電圧のレベルを越える大きな電圧が発生し、関係するトランジスタや負荷にダメージを与えるという問題が発生する。

この発明は、以上説明した事情に鑑みてなされたものであり、出力バッファ回路のスイッチング素子に過電流が発生した場合に、出力バッファ回路の各スイッチング素子や負荷に大きなダメージを与えることなく各スイッチング素子をＯＦＦ状態に遷移させることができるＤ級増幅器およびその過電流保護方法を提供することを目的とする。

この発明は、高レベル電源線および低レベル電源線の間に直列に介挿された第１および第２のスイッチング素子と前記高レベル電源線および前記低レベル電源線の間に直列に介挿された第３および第４のスイッチング素子とを有し、入力信号に応じて変調されたパルスにより、前記第１および第４のスイッチング素子の組と前記第２および第３のスイッチング素子の組を交互にＯＮ状態とすることにより、前記第１および第２のスイッチング素子の接続点と前記第３および第４のスイッチング素子の接続点との間に介挿された負荷を駆動するＤ級増幅器において、前記第１〜第４の各スイッチング素子における過電流を検出する過電流検出部と、前記第１〜第４の各スイッチング素子のいずれかにおける過電流が前記過電流検出部により検出されたとき、前記第１〜第４の各スイッチング素子のうち過電流の検出されたスイッチング素子以外の少なくとも１つのスイッチング素子を放電用スイッチング素子とし、前記第１〜第４のスイッチング素子のうち放電用スイッチング素子でないスイッチング素子をＯＦＦ状態とし、前記放電用スイッチング素子であるスイッチング素子は所定時間だけＯＮ状態とした後にＯＦＦ状態とする保護回路とを具備することを特徴とするＤ級増幅器を提供する。
かかる発明によれば、あるスイッチング素子において過電流が検出された場合、過電流の検出されたスイッチング素子以外の少なくとも１つのスイッチング素子が放電用スイッチング素子とされ、第１〜第４のスイッチング素子のうち放電用スイッチング素子でないスイッチング素子はＯＦＦ状態とされ、放電用スイッチング素子であるスイッチング素子は所定時間だけＯＮ状態とされた後にＯＦＦ状態とされる。従って、過電流の検出時、負荷に蓄積された電気エネルギーを放電用スイッチング素子を介して放電させることができ、各スイッチング素子に過大な電圧が加わるのを抑えることができる。

以下、図面を参照し、この発明の実施の形態を説明する。
＜第１実施形態＞
図１はこの発明の第１実施形態であるＤ級増幅器１００の構成を示す回路図である。図１において、高レベル電源線１は、図示しない電源の正極に接続されており、低レベル電源線２は、同電源の負極に接続されるとともに接地されている。Ｄ級増幅器１００を構成する各回路は、電界効果トランジスタ（以下、単にトランジスタという）等により構成されており、これら各回路には高レベル電源線１および低レベル電源線２を介して電源電圧ＶＤＤが与えられる。

出力バッファ回路１０は、Ｄ級増幅器１００の最終出力段をなしており、第１のスイッチング素子であるＰチャネルトランジスタＰＰと、第２のスイッチング素子であるＮチャネルトランジスタＮＰと、第３のスイッチング素子であるＰチャネルトランジスタＰＭと、第４のスイッチング素子であるＮチャネルトランジスタＮＭとにより構成されている。ここで、ＰチャネルトランジスタＰＰおよびＰＭの各ソースは高レベル電源線１に、ＮチャネルトランジスタＮＰおよびＮＭの各ソースは低レベル電源線２に接続されている。そして、ＰチャネルトランジスタＰＰおよびＮチャネルトランジスタＮＰのドレイン同士が接続され、この接続点が負荷Ｌの一端に接続されており、同様に、ＰチャネルトランジスタＰＭおよびＮチャネルトランジスタＮＭのドレイン同士が接続され、この接続点が負荷Ｌの他端に接続されている。

負荷Ｌは、例えばスピーカである。このＤ級増幅器１００の稼動時、この負荷Ｌの一端に天絡または地絡が発生し、あるいは負荷Ｌの両端が短絡される事故が発生し、出力バッファ回路１０を構成するトランジスタＰＰ、ＮＰ、ＰＭまたはＮＭのいずれかに許容範囲を越える電流値の過電流が流れる場合がある。本実施形態の特徴は、そのような過電流が検出された場合に、トランジスタＰＰ、ＮＰ、ＰＭおよびＮＭ並びに負荷Ｌに損傷を与えないように、トランジスタＰＰ、ＮＰ、ＰＭおよびＮＭの状態を遷移させ、速やかに過電流を減衰させる保護機能にある。なお、この保護機能のための回路構成については後述する。

ＰＷＭ変調部２０は、外部から与えられる入力信号ＩＮのレベルに応じてパルス幅変調された４相のパルスＰＷＭＰＰ、ＰＷＭＮＰ、ＰＷＭＰＭおよびＰＷＭＮＭを出力する。過電流発生等のない正常動作時においては、これらのパルスＰＷＭＰＰ、ＰＷＭＮＰ、ＰＷＭＰＭおよびＰＷＭＮＭが、そのままゲート信号制御部６０を通過し、ゲート信号ＣＮＴＰＰ、ＣＮＴＮＰ、ＣＮＴＰＭおよびＣＮＴＮＭとして、出力バッファ回路１０のトランジスタＰＰ、ＮＰ、ＰＭおよびＮＭの各ゲートに各々供給される。

図２は、この正常動作時におけるゲート信号ＣＮＴＰＰ、ＣＮＴＰＭ、ＣＮＴＮＰおよびＣＮＴＮＭ（パルスＰＷＭＰＰ、ＰＷＭＰＭ、ＰＷＭＮＰおよびＰＷＭＮＭ）の各波形を示すものである。図２において、期間ＴＡでは、ゲート信号ＣＮＴＰＰ、ＣＮＴＰＭ、ＣＮＴＮＰおよびＣＮＴＮＭが各々Ｌレベル、Ｈレベル、ＬレベルおよびＨレベルとされ、ＰチャネルトランジスタＰＰおよびＮチャネルトランジスタＮＭの組がＯＮ状態、ＰチャネルトランジスタＰＭおよびＮチャネルトランジスタＮＰの組がＯＦＦ状態とされる。従って、期間ＴＡでは、ＰチャネルトランジスタＰＰ、負荷ＬおよびＮチャネルトランジスタＮＭという経路を介して電源からの電流が流れる。

また、期間ＴＢでは、ゲート信号ＣＮＴＰＰ、ＣＮＴＰＭ、ＣＮＴＮＰおよびＣＮＴＮＭが各々Ｈレベル、Ｌレベル、ＨレベルおよびＬレベルとされ、ＰチャネルトランジスタＰＭおよびＮチャネルトランジスタＮＰの組がＯＮ状態、ＰチャネルトランジスタＰＰおよびＮチャネルトランジスタＮＭの組がＯＦＦ状態とされる。従って、期間ＴＢでは、ＰチャネルトランジスタＰＭ、負荷ＬおよびＮチャネルトランジスタＮＰという経路を介して電源からの電流が流れる。

期間ＴＡとその後の期間ＴＢとの間および期間ＴＢとその後の期間ＴＡとの間にはデッドタイムＴＤが介在している。このデッドタイムＴＤにおいては、トランジスタＰＰ、ＮＰ、ＰＭおよびＮＭの全てがＯＦＦ状態とされる。正常動作時においては、図示のように期間ＴＡおよびＴＢがデッドタイムＴＤを間に挟んで交互に繰り返され、出力バッファ回路１０による負荷Ｌのプッシュプル駆動が行われる。なお、期間ＴＡおよびＴＢの間にデッドタイムＴＤを設けるのは、貫通電流の発生を防止するためである。

図１において、基準レベル発生部３０は、高レベル電源線１および低レベル電源線２の間に直列に介挿されたＰチャネルトランジスタ３１および定電流源３２を有している。そして、Ｐチャネルトランジスタ３１のドレインと定電流源３２との接続点のレベルは基準レベルＲＥＦＰとして過電流検出部４０に出力される。ここで、Ｐチャネルトランジスタ３１のサイズとＰチャネルトランジスタＰＰまたはＰＭのサイズとの比は、定電流源３２の電流値とＰチャネルトランジスタＰＰまたはＰＭのドレイン電流の許容範囲の上限値との比に一致している。従って、基準レベルＲＥＦＰは、ＰチャネルトランジスタＰＰまたはＰＭに許容範囲の上限値に相当するドレイン電流が流れた場合の同トランジスタのドレインのレベルに相当するものとなる。また、基準レベル発生部３０は、同じく高レベル電源線１および低レベル電源線２の間に直列に介挿されたＮチャネルトランジスタ３３および定電流源３４を有している。そして、Ｎチャネルトランジスタ３３のドレインと定電流源３４との接続点のレベルは基準レベルＲＥＦＮとして過電流検出部４０に出力される。ここで、Ｎチャネルトランジスタ３３のサイズとＮチャネルトランジスタＮＰまたはＮＭのサイズとの比は、定電流源３４の電流値とＮチャネルトランジスタＮＰまたはＮＭのドレイン電流の許容範囲の上限値との比に一致している。従って、基準レベルＲＥＦＮは、ＮチャネルトランジスタＮＰまたはＮＭに許容範囲の上限値に相当するドレイン電流が流れた場合の同トランジスタのドレインのレベルに相当するものとなる。

過電流検出部４０には、基準レベルＲＥＦＰおよびＲＥＦＮが与えられるとともに、出力バッファ回路１０におけるＰチャネルトランジスタＰＰのドレインとＮチャネルトランジスタＮＰのドレインとの接続点の信号ＯＵＴＰと、ＰチャネルトランジスタＰＭのドレインとＮチャネルトランジスタＮＭのドレインとの接続点の信号ＯＵＴＭと、同出力バッファ回路１０の各トランジスタに対するゲート信号ＣＮＴＰＰ、ＣＮＴＮＰ、ＣＮＴＰＭおよびＣＮＴＮＭとが与えられる。そして、過電流検出部４０は、これらの入力信号に基づいて、出力バッファ回路１０の各トランジスタにおける過電流の発生を検出し、過電流の検出結果を示す過電流検出信号ＩＮ−ＰＣＨＰ、ＩＮ−ＰＣＨＭ、ＩＮ−ＮＣＨＰおよびＩＮ−ＮＣＨＭを出力する。

図３はこの過電流検出部４０の構成例を示す回路図である。図３において、コンパレータ４１は、信号ＯＵＴＰのレベルが基準レベルＲＥＦＰよりも低いときにＬレベルの信号ＣＰＰ、高いときにはＨレベルの信号ＣＰＰを出力する。そして、ローアクティブＡＮＤゲート４２は、ゲート信号ＣＮＴＰＰがＬレベル（すなわち、ＰチャネルトランジスタＰＰがＯＮ状態）であり、かつ、コンパレータ４１の出力信号ＣＰＰがＬレベルである場合に、ＰチャネルトランジスタＰＰに過電流が流れていることを示す過電流検出信号ＩＮ−ＰＣＨＰをアクティブレベルであるＨレベルとする。同様に、コンパレータ４３は、信号ＯＵＴＭのレベルが基準レベルＲＥＦＰよりも低いときにＬレベルの信号ＣＰＭを出力し、ローアクティブＡＮＤゲート４４は、ゲート信号ＣＮＴＰＭがＬレベルであり、かつ、コンパレータ４３の出力信号ＣＰＭがＬレベルである場合に、ＰチャネルトランジスタＰＭに過電流が流れていることを示す過電流検出信号ＩＮ−ＰＣＨＭをアクティブレベルであるＨレベルとする。

また、コンパレータ４５は、信号ＯＵＴＰのレベルが基準レベルＲＥＦＮよりも高いときにＨレベルの信号ＣＮＰを出力し、ＡＮＤゲート４６は、ゲート信号ＣＮＴＮＰがＨレベルであり、かつ、コンパレータ４５の出力信号ＣＮＰがＨレベルである場合に、ＮチャネルトランジスタＮＰに過電流が流れていることを示す過電流検出信号ＩＮ−ＮＣＨＰをアクティブレベルであるＨレベルとする。また、コンパレータ４７は、信号ＯＵＴＭのレベルが基準レベルＲＥＦＮよりも高いときにＨレベルの信号ＣＮＭを出力し、ＡＮＤゲート４８は、ゲート信号ＣＮＴＮＭがＨレベルであり、かつ、コンパレータ４７の出力信号ＣＮＭがＨレベルである場合に、ＮチャネルトランジスタＮＭに過電流が流れていることを示す過電流検出信号ＩＮ−ＮＣＨＭをアクティブレベルであるＨレベルとする。

図１において、タイミング信号発生部５０およびゲート信号制御部６０は、過電流検出部４０により過電流が検出された場合に、出力バッファ回路１０のトランジスタＰＰ、ＮＰ、ＰＭおよびＮＭ並びに負荷Ｌに損傷を与えないように、トランジスタＰＰ、ＮＰ、ＰＭおよびＮＭの状態を遷移させ、速やかに過電流を減衰させる保護回路として機能する。ここで、図４および図５を参照し、この保護回路としての機能について説明する。

図４（ａ）に示すように、ＰチャネルトランジスタＰＰおよびＮチャネルトランジスタＮＭの組がＯＮ状態となった場合、ＰチャネルトランジスタＰＰまたはＮチャネルトランジスタＮＭに過電流が流れることがある。図４（ａ）に示す例では、ＰチャネルトランジスタＰＰに過電流が流れたことが検出されている。この場合、本実施形態では、過電流の検出されたＰチャネルトランジスタＰＰと同様に負荷Ｌから見て高レベル電源線１側にある他のＰチャネルトランジスタＰＭを放電用スイッチング素子とする。そして、本実施形態におけるタイミング信号発生部５０およびゲート信号制御部６０は、図４（ｂ）および（ｃ）に示すように、放電用スイッチング素子でないトランジスタは直ちにＯＦＦ状態とし、放電用スイッチング素子であるＰチャネルトランジスタＰＭについては一時的にＯＮ状態とした後、ＯＦＦ状態に遷移させる。

このように各トランジスタの状態を遷移させると、ＰチャネルトランジスタＰＰおよびＮチャネルトランジスタＮＭがＯＦＦ状態になったときに、負荷Ｌのインダクタンスに蓄積された電気エネルギーが、ＮチャネルトランジスタＮＰのドレインと基板との間の寄生ダイオードＤ、負荷ＬおよびＰチャネルトランジスタＰＭという放電経路を介して放電される。

ここで、過電流の検出されたＰチャネルトランジスタＰＰをＯＦＦ状態にしたときにＰチャネルトランジスタＰＭをＯＦＦ状態のままにしておくと、負荷Ｌのインダクタンスに蓄積された電気エネルギーは、ＰチャネルトランジスタＰＭのドレインと基板との間の寄生ダイオード（図示略）を経由して高レベル電源線１側に抜けようとするため、ＰチャネルトランジスタＰＭのドレインとＮチャネルトランジスタＮＭのドレインとの接続点のレベルを大きく持ち上げ、出力バッファ回路１０のトランジスタ（この場合、トランジスタＰＭまたはＮＭ）や負荷Ｌにダメージを与え易い。

しかしながら、本実施形態では、過電流の検出されたＰチャネルトランジスタＰＰをＯＦＦ状態にしたときにＰチャネルトランジスタＰＭを一時的にＯＮ状態にしてからＯＦＦ状態とするので、ＰチャネルトランジスタＰＭのドレインとＮチャネルトランジスタＮＭのドレインとの接続点のレベルの持ち上がりを低く抑え、出力バッファ回路１０のトランジスタや負荷Ｌに過大な電圧が加わるのを抑制することができる。

他のトランジスタにおいて過電流が検出された場合も同様である。図５は、本実施形態において過電流が検出された場合に行われる各トランジスタの状態遷移の態様を過電流の検出箇所別に示したものである。図４（ａ）〜（ｃ）を参照して説明したように、ＰチャネルトランジスタＰＰにおいて過電流が検出された場合にはＰチャネルトランジスタＰＭを放電用スイッチング素子としたが、図５に示すように、ＰチャネルトランジスタＰＭにおいて過電流が検出された場合にはＰチャネルトランジスタＰＰを、ＮチャネルトランジスタＮＰにおいて過電流が検出された場合にはＮチャネルトランジスタＮＭを、ＮチャネルトランジスタＮＭにおいて過電流が検出された場合にはＮチャネルトランジスタＮＰを各々放電用スイッチング素子とする。

すなわち、本実施形態では、負荷Ｌの一端と高レベル電源線１との間に介挿されたＰチャネルトランジスタにおいて過電流が検出された場合には、負荷Ｌの他端と高レベル電源線１との間に介挿された他のＰチャネルトランジスタを放電用スイッチング素子とし、負荷Ｌの一端と低レベル電源線２との間に介挿されたＮチャネルトランジスタにおいて過電流が検出された場合には、負荷Ｌの他端と低レベル電源線２との間に介挿された他のＮチャネルトランジスタを放電用スイッチング素子とするのである。そして、過電流検出後、放電用スイッチング素子でないトランジスタについては直ちにＯＦＦ状態とし、放電用スイッチング素子であるトランジスタは、一時的にＯＮ状態としてからＯＦＦ状態にするのである。

また、通常は以上のように１個のトランジスタの過電流のみが検出されるが、負荷Ｌの両端が短絡された場合等には、同時にＯＮ状態となる２個のトランジスタの両方において過電流が検出されることがある。この場合、本実施形態ではＰチャネルトランジスタについての過電流検出を優先し、放電用スイッチング素子を決定する。すなわち、図５に示すように、ＰチャネルトランジスタＰＰおよびＮチャネルトランジスタＮＭの両方において過電流が検出された場合には、ＰチャネルトランジスタＰＰについての過電流検出を優先してＰチャネルトランジスタＰＭを放電用スイッチング素子とし、ＰチャネルトランジスタＰＭおよびＮチャネルトランジスタＮＰの両方において過電流が検出された場合には、ＰチャネルトランジスタＰＭについての過電流検出を優先してＰチャネルトランジスタＰＰを放電用スイッチング素子とするのである。

次に、以上説明した保護回路として機能するタイミング信号発生部５０およびゲート信号制御部６０の具体例を説明する。

図６はタイミング信号発生部５０の構成例を示す回路図である。図６において、タイマ５０１は、図７に示すように、過電流検出信号ＩＮ−ＰＣＨＰが所定時間Ｔ１以上継続してＨレベルを維持した場合に所定パルス幅の正のパルスＯＣＰＰ１を出力する。同様に、タイマ５０２〜５０４も、タイマ５０１と同様な構成のタイマであり、タイマ５０２は、過電流検出信号ＩＮ−ＰＣＨＭが所定時間Ｔ１以上に亙ってＨレベルを維持したときにパルスＯＣＰＭ１を、タイマ５０３は、過電流検出信号ＩＮ−ＮＣＨＰが所定時間Ｔ１以上に亙ってＨレベルを維持したときにパルスＯＣＮＰ１を、タイマ５０４は、過電流検出信号ＩＮ−ＮＣＨＭが所定時間Ｔ１以上に亙ってＨレベルを維持したときにパルスＯＣＮＭ１を各々出力する。

タイマ５１１〜５１４は、上記タイマ５０１〜５０４とともに、過電流の検出されたトランジスタに対応付けられた放電指令パルスを発生する手段を構成している。さらに詳述すると、タイマ５１１は、図８に示すように、パルスＯＣＰＰ１をトリガとし、ＰチャネルトランジスタＰＰに対応付けられたパルス幅Ｔ２の放電指令パルスＯＣＰＰ２を出力するとともに、この放電指令パルスＯＣＰＰ２の立ち下がり時に幅の狭いパルスＯＣＰＰ２Ｔをトリガ出力端子Ｔから出力する。タイマ５１２〜５１４も、タイマ５１１と同様な構成のタイマであり、タイマ５１２は、パルスＯＣＰＭ１をトリガとして、ＰチャネルトランジスタＰＭに対応付けられたパルス幅Ｔ２の放電指令パルスＯＣＰＭ２とその立ち下がりに同期した幅の狭いパルスＯＣＰＭ２Ｔを出力し、タイマ５１３は、パルスＯＣＮＰ１をトリガとして、ＮチャネルトランジスタＮＰに対応付けられたパルス幅Ｔ２の放電指令パルスＯＣＮＰ２とその立ち下がりに同期した幅の狭いパルスＯＣＮＰ２Ｔを出力し、タイマ５１４は、パルスＯＣＮＭ１をトリガとして、ＮチャネルトランジスタＮＭに対応付けられたパルス幅Ｔ２の放電指令パルスＯＣＮＭ２とその立ち下がりに同期した幅の狭いパルスＯＣＮＭ２Ｔを出力する。

優先度回路５２０は、インバータ５２１〜５２３およびＡＮＤゲート５２４〜５２６を図示のように接続した周知の回路であり、１個の放電指令パルスのみが発生した場合にはその放電指令パルスをゲート信号制御部６０に供給し、２個以上の放電指令パルスが同時に発生した場合にはそれらのうち優先度が最大である放電指令パルスを選択してゲート信号制御部６０に供給する役割を果たす。

さらに詳述すると、優先度回路５２０は、放電指令パルスＯＣＰＰ２が発生した場合には、これをそのまま放電指令パルスＯＣＰＰとしてゲート信号制御部６０へ出力する。また、放電指令パルスＯＣＰＰ２が発生しておらず、インバータ５２１の出力信号がＨレベルである状態において放電指令パルスＯＣＰＭ２が発生した場合、優先度回路５２０のＡＮＤゲート５２４は、放電指令パルスＯＣＰＭ２を放電指令パルスＯＣＰＭとしてゲート信号制御部６０へ出力する。また、放電指令パルスＯＣＰＰ２およびＯＣＰＭ２がいずれも発生しておらず、インバータ５２１および５２２のいずれの出力信号もＨレベルである状態において放電指令パルスＯＣＮＰ２が発生した場合、優先度回路５２０のＡＮＤゲート５２５は、放電指令パルスＯＣＮＰ２を放電指令パルスＯＣＮＰとしてゲート信号制御部６０へ出力する。また、放電指令パルスＯＣＰＰ２、ＯＣＰＭ２およびＯＣＮＰ２がいずれも発生しておらず、インバータ５２１、５２２および５２３のいずれの出力信号もＨレベルである状態において放電指令パルスＯＣＮＭ２が発生した場合、優先度回路５２０のＡＮＤゲート５２６は、放電指令パルスＯＣＮＭ２を放電指令パルスＯＣＮＭとしてゲート信号制御部６０へ出力する。以上のように、優先度回路５２０は、タイマ５１１〜５１４から出力される各放電指令パルスをＯＣＰＰ２＞ＯＣＰＭ２＞ＯＣＮＰ２＞ＯＣＮＭ２なる優先度に従って選択し、放電指令パルスＯＣＰＰ、ＯＣＰＭ、ＯＣＮＰまたはＯＣＮＭとして出力する。

ここで、放電指令パルスＯＣＰＰ、ＯＣＰＭ、ＯＣＮＰおよびＯＣＮＭは、各々パルス幅Ｔ２のパルスとなる。このパルス幅Ｔ２は、上述した放電用スイッチング素子が一時的にＯＮ状態となるときのＯＮ状態の継続時間を決定する。なお、その詳細については本実施形態の動作説明において明らかにする。

ＯＲゲート５３０は、放電指令パルスＯＣＰＰ２、ＯＣＰＭ２、ＯＣＮＰ２およびＯＣＮＭ２の論理和であるパルスＯＣを出力する。このパルスＯＣは、警報の出力、電源の切断などのシステム制御に用いられる。

ＯＲゲート５４１は、パルスＯＣＰＰ２Ｔ、ＯＣＰＭ２Ｔ、ＯＣＮＰ２ＴおよびＯＣＮＭ２Ｔの論理和であるパルスＯＣＴを出力する。タイマ５４２は、図９に示すように、このパルスＯＣＴをトリガとし、パルス幅Ｔ３の遮断指令パルスＰＮｃｈＯＦＦを出力する。この遮断指令パルスＰＮｃｈＯＦＦは、出力バッファ回路１０の全てのトランジスタＰＰ、ＰＭ、ＮＰおよびＮＭをＯＦＦ状態とすることを指令する遮断指令信号として用いられる。ここで、パルスＯＣＰＰ２Ｔ、ＯＣＰＭ２Ｔ、ＯＣＮＰ２ＴおよびＯＣＮＭ２Ｔは、各々放電指令パルスＯＣＰＰ２、ＯＣＰＭ２、ＯＣＮＰ２およびＯＣＮＭ２のアクティブレベルから非アクティブレベルへの立ち下がり時に発生する。従って、遮断指令パルスＰＮｃｈＯＦＦは、放電指令パルスＯＣＰＰ２、ＯＣＰＭ２、ＯＣＮＰ２またはＯＣＮＭ２がアクティブレベルに立ち上がった後、この放電指令パルスが非アクティブレベルに立ち下がるときにアクティブレベルに立ち上がる。この遮断指令パルスＰＮｃｈＯＦＦは、上述した放電用スイッチング素子を所定時間（具体的には上述した時間Ｔ２）だけＯＮ状態にした後、出力バッファ回路１０の全てのトランジスタをＯＦＦ状態とするためにアクティブレベルとされるパルスである。

なお、図１０に示すように、タイマ５４２を、パルスＯＣＴによりセットされ、電源断またはシステムリセットに伴って発生されるリセット信号によりリセットされるセット−リセット型フリップフロップ５４３に置き換え、このフリップフロップ５４３の出力信号を遮断指令パルスＰＮｃｈＯＦＦの代わりに遮断指令信号として採用してもよい。
以上がタイミング信号発生部５０の構成の詳細である。

図１１はゲート信号制御部６０の構成例を示す回路図である。図１１において、プリドライバ６４１、６４２、６４３および６４４は、出力バッファ回路１０の各トランジスタにゲート信号ＣＮＴＰＰ、ＣＮＴＮＰ、ＣＮＴＰＭおよびＣＮＴＮＭを各々出力する回路である。プリドライバ６４１、６４２、６４３および６４４の各々の前段には、ローアクティブＮＡＮＤゲート６３１、ＡＮＤゲート６３２、ローアクティブＮＡＮＤゲート６３３およびＡＮＤゲート６３４が各々配置されている。そして、ローアクティブＮＡＮＤゲート６３１、ＡＮＤゲート６３２、ローアクティブＮＡＮＤゲート６３３およびＡＮＤゲート６３４の各々の一方の入力端子には、ローアクティブＮＯＲゲート６０１、ＯＲゲート６０２、ローアクティブＮＯＲゲート６０３およびＯＲゲート６０４の各出力端子が各々接続されている。また、ローアクティブＮＡＮＤゲート６３１、ＡＮＤゲート６３２、ローアクティブＮＡＮＤゲート６３３およびＡＮＤゲート６３４の各々の他方の入力端子には、ＯＲゲート６２１、ＮＯＲゲート６２２、ＯＲゲート６２３およびＮＯＲゲート６２４の各出力端子が各々接続されている。

ローアクティブＮＯＲゲート６０１、ＯＲゲート６０２、ローアクティブＮＯＲゲート６０３およびＯＲゲート６０４の各々の一方の入力端子には、ＰＷＭ変調部２０から出力されるパルスＰＷＭＰＰ、ＰＷＭＮＰ、ＰＷＭＰＭおよびＰＷＭＮＭが各々入力される。また、ローアクティブＮＯＲゲート６０１、ＯＲゲート６０２、ローアクティブＮＯＲゲート６０３およびＯＲゲート６０４の各々の他方の入力端子には、放電指令パルスＯＣＰＭをインバータ６１１により反転した信号、放電指令パルスＯＣＮＭ、放電指令パルスＯＣＰＰをインバータ６１２により反転した信号および放電指令パルスＯＣＮＰが入力される。

そして、ＯＲゲート６２１には、放電指令パルスＯＣＰＰ、ＯＣＮＰ、ＯＣＮＭおよび遮断指令パルスＰＮｃｈＯＦＦが、ＮＯＲゲート６２２には、放電指令パルスＯＣＰＰ、ＯＣＰＭ、ＯＣＮＰおよび遮断指令パルスＰＮｃｈＯＦＦが、ＯＲゲート６２３には、放電指令パルスＯＣＰＭ、ＯＣＮＰ、ＯＣＮＭおよび遮断指令パルスＰＮｃｈＯＦＦが、ＮＯＲゲート６２４には、放電指令パルスＯＣＰＰ、ＯＣＰＭ、ＯＣＮＭおよび遮断指令パルスＰＮｃｈＯＦＦが各々入力される。
以上がゲート信号制御部６０の構成の詳細である。

次に本実施形態の動作を説明する。
まず、出力バッファ回路１０の出力端子の天絡、地絡等がなく、出力バッファ回路１０の各トランジスタに流れる電流が許容範囲内に収まっている場合、過電流検出部４０は、過電流検出信号ＩＮ−ＰＣＨＰ、ＩＮ−ＰＣＨＭ、ＩＮ−ＮＣＨＰおよびＩＮ−ＮＣＨＭを全て非アクティブレベルであるＬレベルとする。この場合、タイミング信号発生部５０は、放電指令パルスＯＣＰＰ、ＯＣＰＭ、ＯＣＮＰ、ＯＣＮＭおよび遮断指令パルスＰＮｃｈＯＦＦのいずれも出力しない。このため、ゲート信号制御部６０では、ＯＲゲート６２１および６２３の各出力信号はＬレベル、ＮＯＲゲート６２２および６２４の各出力信号はＨレベルとなる。従って、この状態では、ＰＷＭ変調部２０から出力されるパルスＰＷＭＰＰは、ローアクティブＮＯＲゲート６０１およびローアクティブＮＡＮＤゲート６３１を介してプリドライバ６４１に供給され、パルスＰＷＭＮＰは、ＯＲゲート６０２およびＡＮＤゲート６３２を介してプリドライバ６４２に供給される。また、パルスＰＷＭＰＭは、ローアクティブＮＯＲゲート６０３およびローアクティブＮＡＮＤゲート６３３を介してプリドライバ６４３に供給され、パルスＰＷＭＮＭは、ＯＲゲート６０４およびＡＮＤゲート６３４を介してプリドライバ６４４に供給される。これらのパルスは、各プリドライバ６４１〜６４４からゲート信号ＣＮＴＰＰ、ＣＮＴＮＰ、ＣＮＴＰＭおよびＣＮＴＮＭとして出力バッファ回路１０のトランジスタＰＰ、ＮＰ、ＰＭおよびＮＭに各々供給される。

次に、具体例を挙げ、本実施形態における過電流保護の動作について説明する。まず、例えば出力バッファ回路１０におけるＰチャネルトランジスタＰＰおよびＮチャネルトランジスタＮＰのドレイン同士の接続点に地絡が発生したとする。この場合、ＰチャネルトランジスタＰＰおよびＮチャネルトランジスタＮＭの組がＯＮ状態となるときに、ＰチャネルトランジシタＰＰに許容範囲を越える過電流が流れる可能性が高い。図１２はその場合における各部の波形を例示するものである。

図１２に示す例において、ゲート信号ＣＮＴＰＰ、ＣＮＴＰＭ、ＣＮＴＮＰおよびＣＮＴＮＭが各々Ｈレベル、Ｌレベル、ＨレベルおよびＬレベルとなっている期間は、ＰチャネルトランジスタＰＭおよびＮチャネルトランジスタＮＰの組がＯＮ状態、ＰチャネルトランジスタＰＰおよびＮチャネルトランジスタＮＭの組がＯＦＦ状態となっている。図示の例では、この状態から、まず、ゲート信号ＣＮＴＰＭがＨレベル、ゲート信号ＣＮＴＮＰがＬレベルとなり、出力バッファ回路１０の全てのトランジスタがＯＦＦ状態となる。次に、ゲート信号ＣＮＴＰＰがＬレベル、ゲート信号ＣＮＴＮＭがＨレベルとなり、ＰチャネルトランジスタＰＰおよびＮチャネルトランジスタＮＭの組がＯＮ状態となる。

このとき、ＰチャネルトランジスタＰＰおよびＮチャネルトランジスタＮＰのドレイン同士の接続点に地絡が発生していると、ＰチャネルトランジスタＰＭおよびＮチャネルトランジスタＮＭのドレイン同士の接続点の信号ＯＵＴＭは電源電圧ＶＤＤのレベルから０Ｖまで立ち下がるが、ＰチャネルトランジスタＰＰおよびＮチャネルトランジスタＮＰのドレイン同士の接続点の信号ＯＵＴＰは、地絡の影響により電源電圧ＶＤＤのレベルまで到達せず、ＰチャネルトランジスタＰＰには大きな電流が流れる。そして、低抵抗での地絡が発生しており、ＰチャネルトランジスタＰＰに許容範囲を越える過電流が流れる場合には、図示のように信号ＯＵＴＰは基準レベルＲＥＦＰよりも低いレベルとなる。図示の例の場合、ＯＵＴＰ＜ＲＥＦＰ、ＯＵＴＭ＜ＲＥＦＰ、ＯＵＴＰ＞ＲＥＦＮ、ＯＵＴＭ＜ＲＥＦＮであることから、過電流検出部４０（図３参照）のコンパレータ４１、４３、４５および４７の各出力信号ＣＰＰ、ＣＰＭ、ＣＮＰおよびＣＮＭは、各々、Ｌレベル、Ｌレベル、ＨレベルおよびＬレベルとなる。

そして、過電流検出部４０では、コンパレータ４１の出力信号ＣＰＰがＬレベルであり、かつ、ゲート信号ＣＮＴＰＰがＬレベルであることから、ローアクティブＡＮＤゲート４２は、過電流検出信号ＩＮ−ＰＣＨＰをアクティブレベルであるＨレベルとする。この過電流検出信号ＩＮ−ＰＣＨＰが時間Ｔ１だけＨレベルを維持すると、タイミング信号発生部５０（図６参照）では、タイマ５０１がパルスＯＣＰＰ１を出力する。

なお、コンパレータ４３の出力信号ＣＰＭがＬレベルになるとき、ゲート信号ＣＮＴＰＭは既にＨレベルとなっているので、ローアクティブＡＮＤゲート４４が出力する過電流検出信号ＩＮ−ＰＣＨＭはＬレベルを維持する。また、コンパレータ４５の出力信号ＣＮＰがＨレベルになるとき、ゲート信号ＣＮＴＮＰは既にＬレベルとなっているので、ＡＮＤゲート４６が出力する過電流検出信号ＩＮ−ＮＣＨＰはＬレベルを維持する。コンパレータ４７の出力信号ＣＮＭは、ゲート信号ＣＮＴＮＭの立ち上がりから遅れて立ち下がる。このため、信号ＣＮＭおよびＣＮＴＮＭの両方が同時にＨレベルとなる期間が生じ、幅の狭いパルス状の過電流検出信号ＩＮ−ＮＣＨＭがＡＮＤゲート４８から出力される。しかし、この過電流検出信号ＩＮ−ＮＣＨＭのパルス幅は時間Ｔ１よりも短いため、タイマ５０４はパルスＯＣＮＭ１を出力しない。従って、図示の例ではパルスＯＣＰＰ１のみが発生することとなる。

パルスＯＣＰＰ１が発生すると、タイマ５１１は、このパルスＯＣＰＰ１をトリガとし、パルス幅Ｔ２の放電指令パルスＯＣＰＰ２を出力するとともに、この放電指令パルスＯＣＰＰ２の立ち下がり時にパルスＯＣＰＰ２Ｔを出力する。ここで、放電指令パルスＯＣＰＰ２は、優先度回路５２０を介し、放電指令パルスＯＣＰＰとしてゲート信号制御部６０に供給される。また、パルスＯＣＰＰ２Ｔは、ＯＲゲート５４１を介し、パルスＯＣＴとしてタイマ５４２に供給される。タイマ５４２は、このパルスＯＣＴをトリガとし、パルス幅Ｔ３の遮断指令パルスＰＮｃｈＯＦＦをゲート信号制御部６０に出力する。

以上のように、ＰチャネルトランジスタＰＰの過電流が検出された場合には、ＰチャネルトランジスタＰＰに対応付けられた放電指令パルスＯＣＰＰおよびこれに続く遮断指令パルスＰＮｃｈＯＦＦが発生され、ゲート信号制御部６０に供給される。そして、ゲート信号制御部６０（図１１参照）では、次のような動作が行われる。

まず、放電指令パルスＯＣＰＰは、ＰチャネルトランジスタＰＰとの関係において放電用スイッチング素子でないＰチャネルトランジスタＰＰ、ＮチャネルトランジスタＮＰおよびＮＭの各駆動系内のＯＲゲート６２１、ＮＯＲゲート６２２およびＮＯＲゲート６２４に入力される。このため、放電指令パルスＯＣＰＰ（＝ＯＣＰＰ２）がアクティブレベルであるＨレベルを維持する期間、ＯＲゲート６２１の出力信号がＨレベル、ＮＯＲゲート６２２の出力信号がＬレベル、ＮＯＲゲート６２４の出力信号がＬレベルとなることから、ゲート信号ＣＮＴＰＰがＨレベル、ゲート信号ＣＮＴＮＰがＬレベル、ゲート信号ＣＮＴＮＭがＬレベルとなり、ＰチャネルトランジスタＰＰ、ＮチャネルトランジスタＮＰおよびＮＭがＯＦＦ状態となる。

また、放電指令パルスＯＣＰＰは、インバータ６１２により反転され、ＰチャネルトランジスタＰＰとの関係において放電用スイッチング素子であるＰチャネルトランジスタＰＭの駆動系内のローアクティブＮＯＲゲート６０３の一方の入力端子に入力される。このローアクティブＮＯＲゲート６０３の他方の入力端子には、ゲート信号ＣＮＴＰＭの元となるパルスＰＷＭＰＭが入力されるが、この時点においてパルスＰＷＭＰＭはＨレベルとなっている。従って、インバータ６１２によって放電指令パルスＯＣＰＰを反転したパルス（負のパルス）は、ローアクティブＮＯＲゲート６０３を通過し、ローアクティブＮＡＮＤゲート６３３の一方の入力端子に入力される。ここで、ローアクティブＮＡＮＤゲート６３３の他方の入力端子にはＯＲゲート６２３の出力信号が与えられるが、このＯＲゲート６２３には放電指令パルスＯＣＰＰが与えられないため、ＯＲゲート６２３の出力信号はＬレベルである。このため、インバータ６１２によって放電指令パルスＯＣＰＰを反転したパルス（負のパルス）は、ローアクティブＮＡＮＤゲート６３３を通過し、プリドライバ６４３からゲート信号ＣＮＴＰＭとして出力される。従って、放電指令パルスＯＣＰＰがＨレベルである期間、ゲート信号ＣＮＴＰＭがＬレベルとなり、ＰチャネルトランジスタＰＭがＯＮ状態となる。

このように、ＰチャネルトランジスタＰＰにおいて過電流が検出され、放電指令パルスＯＣＰＰが出力された場合には、放電指令パルスＯＣＰＰがアクティブレベルを維持する間、ＰチャネルトランジスタＰＰとの関係において放電用スイッチング素子であるＰチャネルトランジスタＰＭがＯＮ状態とされ、放電用スイッチング素子でない他のトランジスタＰＰ、ＮＰおよびＮＭはＯＦＦ状態とされる。

ここで、放電指令パルスＯＣＰＰの発生により、ＰチャネルトランジスタＰＰおよびＮチャネルトランジスタＮＭがＯＦＦ状態になるとき、負荷Ｌのインダクタンスがそれまでに負荷Ｌに流れていた電流を維持しようとするため、負荷Ｌの両端に大きな電圧が発生する。このため、図４（ｂ）に例示したように、負荷Ｌのインダクタンスに蓄積された電気エネルギーが、ＮチャネルトランジスタＮＰのドレインと基板との間の寄生ダイオードＤ、負荷ＬおよびＰチャネルトランジスタＰＭという放電経路を介して高レベル電源線１側に放電される。このとき、図１２に示すように、ＰチャネルトランジスタＰＭのドレインに現れる信号ＯＵＴＭが電源電圧ＶＤＤのレベルを越えて持ち上げられる。しかし、本実施形態では、このときＰチャネルトランジスタＰＭがＯＮ状態となり、これを介して放電が行われるため、この持ち上げ量を小さく抑えることができる。

その後、放電指令パルスＯＣＰＰが非アクティブレベルに立ち下がり、遮断指令パルスＰＮｃｈＯＦＦがアクティブレベルに立ち上がると、ＯＲゲート６２１の出力信号がＨレベル、ＮＯＲゲート６２２の出力信号がＬレベル、ＯＲゲート６２３の出力信号がＨレベル、ＮＯＲゲート６２４の出力信号がＬレベルとなることから、ゲート信号ＣＮＴＰＰがＨレベル、ゲート信号ＣＮＴＮＰがＬレベル、ゲート信号ＣＮＴＰＭがＨレベル、ゲート信号ＣＮＴＮＭがＬレベルとなる。このため、出力バッファ回路１０の全てのトランジスタＰＰ、ＮＰ、ＰＭおよびＮＭがＯＦＦ状態となる。この状態は、遮断指令パルスＰＮｃｈＯＦＦがＨレベルを維持する時間Ｔ３の期間に亙って維持される。

以上のように、ＰチャネルトランジスタＰＰの過電流が検出された場合には、負荷から見てこのトランジスタと同じく高レベル電源線１側にあるＰチャネルトランジスタＰＭが放電用スイッチング素子とされ、放電用スイッチング素子でないトランジスタＰＰ、ＮＰおよびＮＭは直ちにＯＦＦ状態とされ、放電用スイッチング素子であるトランジスタＰＭについては時間Ｔ２の期間だけＯＮ状態とされた後、ＯＦＦ状態とされる。

図示は省略したが、出力バッファ回路１０における他のトタンジスタの過電流が検出される場合の動作も同様である。まず、ＰチャネルトランジスタＰＭの過電流が検出された場合には、ＰチャネルトランジスタＰＰが放電用スイッチング素子となる。この場合、ＰチャネルトランジスタＰＭの過電流検出により、ＰチャネルトランジスタＰＭに対応付けられたパルス幅Ｔ２の放電指令パルスＯＣＰＭとこれに続くパルス幅Ｔ３の遮断指令パルスＰＮｃｈＯＦＦが発生される。ここで、放電指令パルスＯＣＰＭは、過電流の検出されたＰチャネルトランジスタＰＭとの関係において放電用スイッチング素子でないトランジスタＮＰ、ＰＭおよびＮＭの各駆動系内のＮＯＲゲート６２２、ＯＲゲート６２３およびＮＯＲゲート６２４に各々与えられる。一方、放電指令パルスＯＣＰＭは、インバータ６１１により反転され、過電流の検出されたＰチャネルトランジスタＰＭとの関係において放電用スイッチング素子であるＰチャネルトランジスタＰＰの駆動系内のローアクティブＮＯＲゲート６０１に与えられる。このため、放電指令パルスＯＣＰＭがＨレベルである間、放電用スイッチング素子であるＰチャネルトランジスタＰＰはＯＮ状態とされ、放電用スイッチング素子でない他のトランジスタＮＰ、ＰＭおよびＮＭはＯＦＦ状態とされ、その後は、パルスＰＮｃｈＯＦＦが立ち上がりにより全てのトランジスタＰＰ、ＮＰ、ＰＭおよびＮＭがＯＦＦ状態とされる。

ＮチャネルトランジスタＮＰの過電流が検出された場合には、ＮチャネルトランジスタＮＭが放電用スイッチング素子となる。この場合、ＮチャネルトランジスタＮＰの過電流検出により、パルス幅Ｔ２の放電指令パルスＯＣＮＰとこれに続くパルス幅Ｔ３の遮断指令パルスＰＮｃｈＯＦＦが発生される。ここで、パルスＯＣＮＰは、ＮチャネルトランジスタＮＰとの関係において放電用スイッチング素子でないトランジスタＰＰ、ＮＰおよびＰＭの各駆動系内のＯＲゲート６２１、ＮＯＲゲート６２２およびＯＲゲート６２３に各々与えられる。一方、放電指令パルスＯＣＮＰは、ＮチャネルトランジスタＮＰとの関係において放電用スイッチング素子であるＮチャネルトランジスタＮＭの駆動系内のＯＲゲート６０４に与えられる。このため、放電指令パルスＯＣＮＰがＨレベルである間、放電用スイッチング素子であるＮチャネルトランジスタＮＭはＯＮ状態とされ、放電用スイッチング素子でない他のトランジスタＰＰ、ＮＰおよびＰＭはＯＦＦ状態とされ、その後は、遮断指令パルスＰＮｃｈＯＦＦが立ち上がりにより全てのトランジスタＰＰ、ＮＰ、ＰＭおよびＮＭがＯＦＦ状態とされる。

ＮチャネルトランジスタＮＭの過電流が検出された場合には、ＮチャネルトランジスタＮＰが放電用スイッチング素子となる。この場合、ＮチャネルトランジスタＮＭの過電流検出により、パルス幅Ｔ２の放電指令パルスＯＣＮＭとこれに続くパルス幅Ｔ３の遮断指令パルスＰＮｃｈＯＦＦが発生される。ここで、放電指令パルスＯＣＮＭは、ＮチャネルトランジスタＮＭとの関係において放電用スイッチング素子でないトランジスタＰＰ、ＰＭおよびＮＭの各駆動系内にあるＯＲゲート６２１、ＯＲゲート６２３およびＮＯＲゲート６２４に各々与えられる。一方、放電指令パルスＯＣＮＭは、ＮチャネルトランジスタＮＭとの関係において放電用スイッチング素子であるＮチャネルトランジスタＮＰの駆動系内のＯＲゲート６０２に与えられる。このため、放電指令パルスＯＣＮＭがＨレベルである間、放電用スイッチング素子であるＮチャネルトランジスタＮＰはＯＮ状態とされ、放電用スイッチング素子でない他のトランジスタＰＰ、ＰＭおよびＮＭはＯＦＦ状態とされ、その後は、パルスＰＮｃｈＯＦＦが立ち上がりにより全てのトランジスタＰＰ、ＮＰ、ＰＭおよびＮＭがＯＦＦ状態とされる。そして、ＰチャネルトランジスタＰＰおよびＮチャネルトランジスタＮＭの両方の過電流が検出された場合またはＰチャネルトランジスタＰＭおよびＮチャネルトランジスタＮＰの両方の過電流が検出された場合には、Ｐチャネルトランジスタの過電流検出が優先され、ＰチャネルトランジスタＰＰまたはＰＭの過電流が検出された場合と同様な動作が行われる。

以上のように、本実施形態によれば、出力バッファ回路１０において、負荷Ｌの一端と高レベル電源線１との間に介挿されたＰチャネルトランジスタにおいて過電流が検出された場合には、負荷Ｌの他端と高レベル電源線１との間に介挿された他のＰチャネルトランジスタが放電用スイッチング素子とされ、負荷Ｌの一端と低レベル電源線２との間に介挿されたＮチャネルトランジスタにおいて過電流が検出された場合には、負荷Ｌの他端と低レベル電源線２との間に介挿された他のＮチャネルトランジスタが放電用スイッチング素子とされ、放電用スイッチング素子でないトランジスタは直ちにＯＦＦ状態とされ、放電用スイッチング素子であるトランジスタは所定時間Ｔ２だけＯＮ状態とされた後にＯＦＦ状態とされる。従って、負荷Ｌのインダクタンスに蓄積された電気エネルギーを放電用スイッチング素子を介して放電させることができ、出力バッファ回路１０の各トランジスタをＯＦＦ状態に遷移させる際に、各トランジスタのドレインに過大な電圧が加わるのを防止し、各トランジスタおよび負荷Ｌに対するダメージを低減することができる。

＜第２実施形態＞
本実施形態におけるＤ級増幅器は、上記第１実施形態におけるＤ級増幅器１００のタイミング信号発生部５０およびゲート信号制御部６０を図１３に示すタイミング信号発生部５０Ａおよびゲート信号制御部６０Ａに置き換えた構成となっている。出力バッファ回路１０、ＰＷＭ変調部２０、基準レベル発生部３０および過電流検出部４０の構成は上記第１実施形態と同様である。

図１３におけるタイミング信号発生部５０Ａにおいて、ＯＲゲート５５１は、過電流検出部４０から出力される過電流検出信号ＩＮ−ＰＣＨＰおよびＩＮ−ＰＣＨＭの論理和をとり、これらの信号のいずれかがＨレベルである場合にＨレベルの信号を出力する。また、ＯＲゲート５５２は、過電流検出部４０から出力される過電流検出信号ＩＮ−ＮＣＨＰおよびＩＮ−ＮＣＨＭの論理和をとり、これらの信号のいずれかがＨレベルである場合にＨレベルの信号を出力する。

タイマ５６１は、ＯＲゲート５５１の出力信号が時間Ｔ１以上に亙ってＨレベルを維持したときにパルスＯＣＰ１を出力する。また、タイマ５６２は、ＯＲゲート５５２の出力信号が時間Ｔ１以上に亙ってＨレベルを維持したときにパルスＯＣＮ１を出力する。タイマ５７１は、パルスＯＣＰ１をトリガとして、ＰチャネルトランジスタＰＰまたはＰＭに対応付けられたパルス幅Ｔ２の放電指令パルスＯＣＰ２を出力するとともに、この放電指令パルスＯＣＰ２の立ち下がり時にパルスＯＣＰ２Ｔを出力する。また、タイマ５７２は、パルスＯＣＮ１をトリガとして、ＮチャネルトランジスタＮＰまたはＮＭに対応付けられたパルス幅Ｔ２の放電指令パルスＯＣＮ２を出力するとともに、この放電指令パルスＯＣＮ２の立ち下がり時にパルスＯＣＮ２Ｔを出力する。

放電指令パルスＯＣＰ２が発生した場合、これはそのまま放電指令パルスＯＣＰｃｈとして、ゲート信号制御部６０Ａに供給される。ＡＮＤゲート５８２には、放電指令パルスＯＣＰ２をインバータ５８１により反転した信号と放電指令パルスＯＣＮ２が入力される。従って、放電指令パルスＯＣＮ２は、放電指令パルスＯＣＰ２が発生していない場合に限り、ＡＮＤゲート５８２を通過し、放電指令パルスＯＣＮｃｈとしてゲート信号制御部６０Ａに供給される。ＯＲゲート５８３は、放電指令パルスＯＣＰ２およびＯＣＮ２の論理和であるパルスＯＣを出力する。上記第１実施形態と同様、このパルスＯＣは、警報の出力、電源の切断などのシステム制御に用いられる。

パルスＯＣＰ２ＴおよびＯＣＮ２Ｔは、ＯＲゲート５９１を介してタイマ５９２に与えられる。タイマ５９２は、ＯＲゲート５９１を介して与えられるパルスＯＣＰ２ＴまたはＯＣＮ２Ｔをトリガとし、パルス幅Ｔ３の遮断指令パルスＰＮｃｈＯＦＦを出力し、ゲート信号制御部６０Ａに供給する。なお、タイマ５９２は、前掲図１０のようなセット−リセットフリップフロップに置き換えてもよい。

ゲート信号制御部６０Ａにおいて、プリドライバ６４１〜６４４と、それらの前段のローアクティブＮＡＮＤゲート６３１、ＡＮＤゲート６３２、ローアクティブＮＡＮＤゲート６３３およびＡＮＤゲート６３４の構成は上記第１実施形態におけるゲート信号制御部６０と同様である。

ローアクティブＮＡＮＤゲート６３１、ＡＮＤゲート６３２、ローアクティブＮＡＮＤゲート６３３およびＡＮＤゲート６３４の各々の一方の入力端子には、ローアクティブＮＯＲゲート６５１、ＯＲゲート６５２、ローアクティブＮＯＲゲート６５３およびＯＲゲート６５４の各出力端子が各々接続されている。また、ローアクティブＮＡＮＤゲート６３１、ＡＮＤゲート６３２、ローアクティブＮＡＮＤゲート６３３およびＡＮＤゲート６３４の各々の他方の入力端子には、ＯＲゲート６７１、ＮＯＲゲート６７２、ＯＲゲート６７３およびＮＯＲゲート６７４の各出力端子が各々接続されている。

ローアクティブＮＯＲゲート６５１、ＯＲゲート６５２、ローアクティブＮＯＲゲート６５３およびＯＲゲート６５４の各々の一方の入力端子には、ＰＷＭ変調部２０から出力されるパルスＰＷＭＰＰ、ＰＷＭＮＰ、ＰＷＭＰＭおよびＰＷＭＮＭが各々入力される。また、ローアクティブＮＯＲゲート６５１、ＯＲゲート６５２、ローアクティブＮＯＲゲート６５３およびＯＲゲート６５４の各々の他方の入力端子には、放電指令パルスＯＣＮｃｈをインバータ６６１により反転した信号、放電指令パルスＯＣＰｃｈ、放電指令パルスＯＣＮｃｈをインバータ６６２により反転した信号および放電指令パルスＯＣＰｃｈが入力される。

そして、ＯＲゲート６７１には、放電指令パルスＯＣＰｃｈおよび遮断指令パルスＰＮｃｈＯＦＦが、ＮＯＲゲート６７２には、放電指令パルスＯＣＮｃｈおよび遮断指令パルスＰＮｃｈＯＦＦが、ＯＲゲート６７３には、放電指令パルスＯＣＰｃｈおよび遮断指令パルスＰＮｃｈＯＦＦが、ＮＯＲゲート６７４には、放電指令パルスＯＣＮｃｈおよび遮断指令ＰＮｃｈＯＦＦが各々入力される。
以上が本実施形態によるＤ級増幅器の構成の詳細である。

次に本実施形態の動作について説明する。
まず、出力バッファ回路１０の出力端子の天絡、地絡等がなく、出力バッファ回路１０の各トランジスタに流れる電流が許容範囲内に収まっている場合、過電流検出部４０は、過電流検出信号ＩＮ−ＰＣＨＰ、ＩＮ−ＰＣＨＭ、ＩＮ−ＮＣＨＰおよびＩＮ−ＮＣＨＭを全てＬレベルとする。この場合、タイミング信号発生部５０Ａは、放電指令パルスＯＣＰｃｈ、ＯＣＮｃｈおよび遮断指令パルスＰＮｃｈＯＦＦのいずれも出力しない。このため、ゲート信号制御部６０Ａでは、ＯＲゲート６７１および６７３の各出力信号はＬレベル、ＮＯＲゲート６７２および６７４の各出力信号はＨレベルとなる。従って、この状態では、ＰＷＭ変調部２０から出力されるパルスＰＷＭＰＰは、ローアクティブＮＯＲゲート６５１およびローアクティブＮＡＮＤゲート６３１を介してプリドライバ６４１に供給され、パルスＰＷＭＮＰは、ＯＲゲート６５２およびＡＮＤゲート６３２を介してプリドライバ６４２に供給される。また、パルスＰＷＭＰＭは、ローアクティブＮＯＲゲート６５３およびローアクティブＮＡＮＤゲート６３３を介してプリドライバ６４３に供給され、パルスＰＷＭＮＭは、ＯＲゲート６５４およびＡＮＤゲート６３４を介してプリドライバ６４４に供給される。これらのパルスは、各プリドライバ６４１〜６４４からゲート信号ＣＮＴＰＰ、ＣＮＴＮＰ、ＣＮＴＰＭおよびＣＮＴＮＭとして出力バッファ回路１０のトランジスタＰＰ、ＮＰ、ＰＭおよびＮＭに各々供給される。

さて、図１４（ａ）に示すように、ＰチャネルトランジスタＰＰおよびＮチャネルトランジスタＮＭの組がＯＮ状態となったとき、ＰチャネルトランジスタＰＰに過電流が流れたとする。この場合、過電流検出部４０は過電流検出信号ＩＮ−ＰＣＨＰをＨレベルとする。この過電流検出信号ＩＮ−ＰＣＨＰが時間Ｔ１以上に亙ってＨレベルを維持すると、タイミング信号発生部５０Ａ（図１３参照）では、ＰチャネルトランジスタＰＰに対応付けられたパルス幅Ｔ２の放電指令パルスＯＣＰｃｈが出力され、その後、パルスＯＣＰｃｈの立ち下がりによりパルス幅Ｔ３のパルスＰＮｃｈＯＦＦが出力される。

ゲート信号制御部６０Ａ（図１３参照）において、放電指令パルスＯＣＰｃｈは、ＰチャネルトランジスタＰＰとの関係において放電用スイッチング素子でないＰチャネルトランジスタＰＰおよびＰＭの各駆動系内のＯＲゲート６７１および６７３に各々供給される。このため、放電指令パルスＯＣＰｃｈがＨレベルである間、ＯＲゲート６７１および６７３の各出力信号がＨレベルとなることから、ゲート信号ＣＮＴＰＰおよびＣＮＴＰＭがＨレベルとなり、ＰチャネルトランジスタＰＰおよびＰＭがＯＦＦ状態となる。

一方、放電指令パルスＯＣＰｃｈは、ＰチャネルトランジスタＰＰとの関係において放電用スイッチング素子であるＮチャネルトランジスタＮＰおよびＮＭの各駆動系内のＯＲゲート６５２および６５４に供給される。このため、放電指令パルスＯＣＰｃｈがＨレベルである間、ＯＲゲート６５２および６５４の各出力信号がＨレベルとなる。また、放電指令パルスＯＣＰｃｈは、ＮＯＲゲート６７２および６７４には供給されないので、ＮＯＲゲート６７２および６７４の各出力信号はＨレベルとなる。従って、放電指令パルスＯＣＰｃｈがＨレベルである間、ゲート信号ＣＮＴＮＰおよびＣＮＴＮＭがＨレベルとなり、図１４（ｂ）に示すように、ＮチャネルトランジスタＮＰおよびＮＭはＯＮ状態となる。

その後、放電指令パルスＯＣＰｃｈが立ち下って遮断指令パルスＰＣｃｈＯＦＦが立ち上がると、ＯＲゲート６７１および６７２の各出力信号がＨレベル、ＮＯＲゲート６７２および６７４の各出力信号がＬレベルとなる。このため、ゲート信号ＣＮＴＰＰ、ＣＮＴＮＰ、ＣＮＴＰＭおよびＣＮＴＮＭが各々Ｈレベル、Ｌレベル、ＨレベルおよびＬレベルとなり、図１４（ｃ）に示すように、出力バッファ回路１０の全てのトランジスタＰＰ、ＮＰ、ＰＭおよびＮＭがＯＦＦ状態となる。

以上のように、本実施形態では、負荷Ｌから見て高レベル電源線１側にあるＰチャネルトランジスタＰＰにおいて過電流が検出された場合、低レベル電源線２側にあるＮチャネルトランジスタＮＰおよびＮＭが放電用スイッチング素子とされる。そして、本実施形態におけるタイミング信号発生部５０Ａおよびゲート信号制御部６０Ａは、図１４（ｂ）および（ｃ）に示すように、放電用スイッチング素子以外のトランジスタは直ちにＯＦＦ状態とし、放電用スイッチング素子であるＮチャネルトランジスタＮＰおよびＮＭについては一時的にＯＮ状態とした後、ＯＦＦ状態に遷移させる。

このように各トランジスタの状態を遷移させると、過電流の流れていたＰチャネルトランジスタＰＰをＯＦＦ状態にしたときに、ＮチャネルトランジスタＮＰおよびＮＭがＯＮ状態となるため、負荷Ｌのインダクタンスに蓄積された電気エネルギーが、ＮチャネルトランジスタＮＰ、負荷ＬおよびＮチャネルトランジスタＮＭという電源を含まない閉ループの放電経路を介して放電される。従って、出力バッファ回路１０の各トランジスタのドレインに過大な電圧が発生するのを効果的に抑えることができる。

他のトランジスタにおいて過電流が検出された場合も同様である。図１５は、過電流が検出された場合に行われる各トランジスタの状態遷移の態様を過電流の検出箇所別に示したものである。図１５に示すように、ＰチャネルトランジスタＰＰにおいて過電流が検出された場合の各トランジスタの状態遷移は図１４（ａ）〜（ｃ）を参照して説明した通りである。

ＰチャネルトランジスタＰＭにおいて過電流が検出された場合においても、タイミング信号発生部５０Ａでは、ＰチャネルトランジスタＰＰにおいて過電流が検出された場合と同様、パルス幅Ｔ２の放電指令パルスＯＣＰｃｈが出力され、その後、放電指令パルスＯＣＰｃｈの立ち下がりによりパルス幅Ｔ３の遮断指令パルスＰＮｃｈＯＦＦが出力される。従って、ＮチャネルトランジスタＮＰおよびＮＭが各々放電用スイッチング素子とされる。そして、放電用スイッチング素子でないＰチャネルトランジスタＰＰおよびＰＭは直ちにＯＦＦ状態とされ、放電用スイッチング素子であるＮチャネルトランジスタＮＰおよびＮＭは、時間Ｔ２だけＯＮ状態とされた後、ＯＦＦ状態とされる。

ＮチャネルトランジスタＮＰにおいて過電流が検出された場合には、タイミング信号発生部５０Ａでは、ＮチャネルトランジスタＮＰに対応付けられたパルス幅Ｔ２の放電指令パルスＯＣＮｃｈが出力され、その後、放電指令パルスＯＣＮｃｈの立ち下がりによりパルス幅Ｔ３の遮断指令パルスＰＮｃｈＯＦＦが出力される。

ゲート信号制御部６０Ａにおいて、放電指令パルスＯＣＮｃｈは、ＮチャネルトランジスタＮＰとの関係において放電用スイッチング素子でないＮチャネルトランジスタＮＰおよびＮＭの各駆動系内のＮＯＲゲート６７２および６７４に各々供給される。このため、放電指令パルスＯＣＮｃｈがＨレベルである間、ＮＯＲゲート６７２および６７４の各出力信号がＬレベルとなることから、ゲート信号ＣＮＴＮＰおよびＣＮＴＮＭがＬレベルとなり、ＮチャネルトランジスタＮＰおよびＮＭがＯＦＦ状態となる。

一方、放電指令パルスＯＣＮｃｈは、インバータ６６１および６６２に与えられ、これらのインバータの各出力信号が、ＮチャネルトランジスタＮＰとの関係において放電用スイッチング素子であるＰチャネルトランジスタＰＰおよびＰＭの各駆動系内のローアクティブＮＯＲゲート６５１および６５３に各々供給される。このため、放電指令パルスＯＣＮｃｈがＨレベルである間、ローアクティブＮＯＲゲート６５１および６５３の各出力信号がＬレベルとなる。また、放電指令パルスＯＣＮｃｈは、ＯＲゲート６７１および６７３には供給されないので、ＯＲゲート６７１および６７３の各出力信号はＬレベルとなる。従って、放電指令パルスＯＣＮｃｈがＨレベルである間、ゲート信号ＣＮＴＰＰおよびＣＮＴＰＭがＬレベルとなり、ＰチャネルトランジスタＰＰおよびＰＭはＯＮ状態となる。

その後、放電指令パルスＯＣＮｃｈが立ち下って遮断指令パルスＰＣｃｈＯＦＦが立ち上がると、ＯＲゲート６７１および６７２の各出力信号がＨレベル、ＮＯＲゲート６７２および６７４の各出力信号がＬレベルとなる。このため、ゲート信号ＣＮＴＰＰ、ＣＮＴＮＰ、ＣＮＴＰＭおよびＣＮＴＮＭが各々Ｈレベル、Ｌレベル、ＨレベルおよびＬレベルとなり、出力バッファ回路１０の全てのトランジスタＰＰ、ＮＰ、ＰＭおよびＮＭがＯＦＦ状態となる。

以上のように負荷Ｌから見て低レベル電源線２側のＮチャネルトランジスタＮＰにおいて過電流が検出された場合には、負荷Ｌから見て高レベル電源線１側のＰチャネルトランジスタＰＰおよびＰＭが放電用スイッチング素子とされる。

ＮチャネルトランジスタＮＭにおいて過電流が検出された場合においても、タイミング信号発生部５０Ａでは、ＮチャネルトランジスタＮＰにおいて過電流が検出された場合と同様、パルス幅Ｔ２の放電指令パルスＯＣＮｃｈが出力され、その後、放電指令パルスＯＣＮｃｈの立ち下がりによりパルス幅Ｔ３の遮断指令パルスＰＮｃｈＯＦＦが出力される。従って、ＰチャネルトランジスタＰＰおよびＰＭが各々放電用スイッチング素子とされる。そして、放電用スイッチング素子でないＮチャネルトランジスタＮＰおよびＮＭは直ちにＯＦＦ状態とされ、放電用スイッチング素子であるＰチャネルトランジスタＰＰおよびＰＭは、時間Ｔ２だけＯＮ状態とされた後、ＯＦＦ状態とされる。

また、ＰチャネルトランジスタＰＰおよびＮチャネルトランジスタＮＭの両方において過電流が検出された場合には、ＰチャネルトランジスタＰＰについての過電流検出を優先してＮチャネルトランジスタＮＰおよびＮＭが放電用スイッチング素子とされ、ＰチャネルトランジスタＰＭおよびＮチャネルトランジスタＮＰの両方において過電流が検出された場合には、ＰチャネルトランジスタＰＭについての過電流検出を優先してＮチャネルトランジスタＮＰおよびＮＭが放電用スイッチング素子とされる。

以上説明したように、本実施形態によれば、出力バッファ回路１０において高レベル電源線１側のＰチャネルトランジスタにおいて過電流が検出された場合には、低レベル電源線２側の２個のＮチャネルトランジスタが放電用スイッチング素子とされ、低レベル電源線２側のＮチャネルトランジスタにおいて過電流が検出された場合には、高レベル電源線１側の２個のＰチャネルトランジスタが放電用スイッチング素子とされる。そして、放電用スイッチング素子でないトランジスタはＯＦＦ状態とされ、放電用スイッチング素子である２個のトランジスタは一時的にＯＮ状態とされた後、ＯＦＦ状態とされる。従って、負荷Ｌのインダクタンスに蓄積された電気エネルギーを、負荷と放電用スイッチング素子である２個のトランジスタを含む閉ループを介して放電させ、出力バッファ回路１０の各トランジスタのドレインに過大な電圧が加わるのを効果的に抑えることができる。

＜第３実施形態＞
本実施形態は、上記第１実施形態に変形を加えたものである。図１６は、本実施形態においてＰチャネルトランジスタＰＰの過電流が検出された場合に行われる各トランジスタの状態遷移を示している。また、図１７は、本実施形態において過電流が検出された場合に行われる各トランジスタの状態遷移の態様を過電流の検出箇所別に示したものである。なお、このような状態遷移を得るためには、上記第１実施形態におけるゲート信号制御部６０の回路構成を変更する必要があるが、そのような変更は当業者であれば容易になし得る事項なので説明を省略する。

図１６（ａ）に示すように、ＰチャネルトランジスタＰＰにおいて過電流が検出された場合、本実施形態では、ＰチャネルトランジスタＰＭおよびＮチャネルトランジスタＮＰを放電用スイッチング素子とする。そして、図１６（ｂ）および（ｃ）に示すように、放電用スイッチング素子でないトランジスタＰＰおよびＮＭは直ちにＯＦＦ状態とし、放電用スイッチング素子であるトランジスタＰＭおよびＮＰは、一時的にＯＮ状態とした後、ＯＦＦ状態とする。このように各トランジスタの状態を遷移させると、負荷Ｌに蓄積された電気エネルギーをトランジスタＮＰ、負荷ＬおよびトランジスタＰＭという経路を介して放電させることができ、出力バッファ回路１０の各トランジスタに加わる電圧が過大になるのを防止することができる。

他の箇所において過電流が検出された場合も同様であり、本実施形態では、図１７に示すように、負荷Ｌの一端と高レベル電源線１との間に介挿されたＰチャネルトランジスタ（例えばトランジスタＰＭ）において過電流が検出された場合には、負荷Ｌの一端と低レベル電源線２との間に介挿されたＮチャネルトランジスタ（例えばトランジスタＮＭ）と負荷Ｌの他端と高レベル電源線１との間に介挿されたＰチャネルトランジスタ（例えばトランジスタＰＰ）とを放電用スイッチング素子とする。また、負荷Ｌの一端と低レベル電源線２との間に介挿されたＮチャネルトランジスタ（例えばトランジスタＮＰ）において過電流が検出された場合には、負荷Ｌの一端と高レベル電源線１との間に介挿されたＰチャネルトランジスタ（例えばトランジスタＰＰ）と負荷Ｌの他端と低レベル電源線２との間に介挿されたＮチャネルトランジスタ（例えばトランジスタＮＭ）とを放電用スイッチング素子とする。また、同時にＯＮ状態となるＰチャネルトランジスタおよびＮチャネルトランジスタの両方において過電流が検出された場合は、Ｐチャネルトランジスタについての過電流検出を優先する。そして、放電用スイッチング素子でないトランジスタは直ちにＯＦＦ状態とし、放電用スイッチング素子であるトランジスタは、一時的にＯＮ状態とした後、ＯＦＦ状態とする。

本実施形態によれば、過電流検出により出力バッファ回路１０の各トランジスタをＯＦＦ状態に遷移させる際、過電流の検出されたトランジスタを除く各トランジスタのうち高レベル電源線１および低レベル電源線２間において負荷Ｌを間に挟んで直列接続されたＰチャネルトランジスタおよびＮチャネルトランジスタが放電用スイッチング素子とされ、負荷Ｌに蓄積された電気エネルギーがこの放電用スイッチング素子を介して放電される。従って、本実施形態においても、出力バッファ回路１０の各トランジスタに過大な電圧が加えられるのを抑制することができる。

＜他の実施形態＞
以上、この発明の第１〜第３実施形態について説明したが、この発明にはこれ以外にも他の実施形態があり得る。例えば次の通りである。
（１）上記各実施形態では、同時にＯＮ状態となるＰチャネルトランジスタおよびＮチャネルトランジスタの両方において過電流が検出された場合は、Ｐチャネルトランジスタについての過電流検出を優先したが、Ｎチャネルトランジスタについての過電流検出を優先してもよい。
（２）上記各実施形態では、出力バッファ回路の各スイッチング素子を電界効果トランジスタにより構成したが、各スイッチング素子をバイポーラトランジスタにより構成してもよい。
（３）上記各実施形態において、ＰＷＭ変調部２０、過電流検出部４０、タイミング信号発生部５０（５０Ａ）、ゲート信号制御部６０（６０Ａ）が行う処理をプロセッサに実行させ、このプロセッサによる制御の下で、出力バッファ回路１０の駆動および過電流保護を行うようにしてもよい。

この発明の第１実施形態であるＤ級増幅器の構成を示す回路図である。 同Ｄ級増幅器における出力バッファ回路に与えられる正常動作時のゲート信号の波形を示す波形図である。 同Ｄ級増幅器における過電流検出部の構成を示す回路図である。 同実施形態における過電流保護の動作を示す図である。 同実施形態において過電流が検出された場合における各トランジスタの状態遷移を過電流検出箇所別に示した表である。 同Ｄ級増幅器におけるタイミング信号発生部の構成を示す回路図である。 同タイミング信号発生部において発生されるパルスを示す波形図である。 同タイミング信号発生部において発生されるパルスを示す波形図である。 同タイミング信号発生部において発生されるパルスを示す波形図である。 同タイミング信号発生部の他の構成例を示す回路図である。 同Ｄ級増幅器におけるゲート信号制御部の構成を示す回路図である。 同実施形態において過電流保護動作が行われているときの各部の波形を示す波形図である。 この発明の第２実施形態であるＤ級増幅器のタイミング信号発生部およびゲート信号制御部の構成を示す回路図である。 同実施形態における過電流保護の動作を示す図である。 同実施形態において過電流が検出された場合における各トランジスタの状態遷移を過電流検出箇所別に示した表である。 この発明の第３実施形態であるＤ級増幅器における過電流保護の動作を示す図である。 同実施形態において過電流が検出された場合における各トランジスタの状態遷移を過電流検出箇所別に示した表である。

符号の説明

１００……Ｄ級増幅器、１……高レベル電源線、２……低レベル電源線、１０……出力バッファ回路、ＰＰ，ＰＭ……Ｐチャネルトランジスタ、ＮＰ，ＮＭ……Ｎチャネルトランジスタ、２０……ＰＷＭ変調部、４０……過電流検出部、５０，５０Ａ……タイミング信号発生部、６０，６０Ａ……ゲート信号制御部。

Claims (8)

1. 高レベル電源線および低レベル電源線の間に直列に介挿された第１および第２のスイッチング素子と前記高レベル電源線および前記低レベル電源線の間に直列に介挿された第３および第４のスイッチング素子とを有し、入力信号に応じて変調されたパルスにより、前記第１および第４のスイッチング素子の組と前記第２および第３のスイッチング素子の組を交互にＯＮ状態とすることにより、前記第１および第２のスイッチング素子の接続点と前記第３および第４のスイッチング素子の接続点との間に介挿された負荷を駆動するＤ級増幅器において、
   前記第１〜第４の各スイッチング素子における過電流を検出する過電流検出部と、
   前記第１〜第４の各スイッチング素子のいずれかにおける過電流が前記過電流検出部により検出されたとき、前記第１〜第４の各スイッチング素子のうち過電流の検出されたスイッチング素子以外の少なくとも１つのスイッチング素子を放電用スイッチング素子とし、前記第１〜第４のスイッチング素子のうち放電用スイッチング素子でないスイッチング素子をＯＦＦ状態とし、前記放電用スイッチング素子であるスイッチング素子は所定時間だけＯＮ状態とした後にＯＦＦ状態とする保護回路と
   を具備することを特徴とするＤ級増幅器。
2. 前記保護回路は、前記負荷の一端と前記高レベル電源線との間に介挿されたスイッチング素子において過電流が検出された場合には、前記負荷の他端と前記高レベル電源線との間に介挿されたスイッチング素子を放電用スイッチング素子とし、前記負荷の一端と前記低レベル電源線との間に介挿されたスイッチング素子において過電流が検出された場合には、前記負荷の他端と前記低レベル電源線との間に介挿されたスイッチング素子を放電用スイッチング素子とすることを特徴とする請求項１に記載のＤ級増幅器。
3. 前記保護回路は、前記負荷の一端と前記高レベル電源線との間に介挿されたスイッチング素子において過電流が検出された場合には、前記負荷の両端と前記低レベル電源線との間に各々介挿された２個のスイッチング素子を放電用スイッチング素子とし、前記負荷の一端と前記低レベル電源線との間に介挿されたスイッチング素子において過電流が検出された場合には、前記負荷の両端と前記高レベル電源線との間に各々介挿された２個のスイッチング素子を放電用スイッチング素子とすることを特徴とする請求項１に記載のＤ級増幅器。
4. 前記保護回路は、前記負荷の一端と前記高レベル電源線との間に介挿されたスイッチング素子において過電流が検出された場合には、前記負荷の一端と前記低レベル電源線との間に介挿されたスイッチング素子と前記負荷の他端と前記高レベル電源線との間に介挿されたスイッチング素子とを放電用スイッチング素子とし、前記負荷の一端と前記低レベル電源線との間に介挿されたスイッチング素子において過電流が検出された場合には、前記負荷の一端と前記高レベル電源線との間に介挿されたスイッチング素子と前記負荷の他端と前記低レベル電源線との間に介挿されたスイッチング素子とを放電用スイッチング素子とすることを特徴とする請求項１に記載のＤ級増幅器。
5. 前記保護回路は、
   過電流の検出されたスイッチング素子に対応付けられた放電指令パルスと、この放電指令パルスがアクティブレベルから非アクティブレベルに立ち下がるときアクティブレベルに立ち上がる遮断指令信号を出力するタイミング信号発生部と、
   前記過電流の検出されたスイッチング素子に対応付けられた放電パルスが出力され、該放電指令パルスがアクティブレベルを維持する間、前記過電流の検出されたスイッチング素子との関係において放電用スイッチング素子であるスイッチング素子をＯＮ状態とし、放電用スイッチング素子でないスイッチング素子をＯＦＦ状態とし、前記遮断指令信号がアクティブレベルである間、前記出力バッファ回路の全てのスイッチング素子をＯＦＦ状態とするゲート信号制御部と
   を具備することを特徴とする請求項１〜４のいずれか１の項に記載のＤ級増幅器。
6. 前記タイミング信号発生部は、１つのスイッチング素子において所定時間以上継続して過電流が検出された場合に、当該スイッチング素子に対応付けられた放電指令パルスを出力することを特徴とする請求項５に記載のＤ級増幅器。
7. 前記タイミング信号発生部は、１個の放電指令パルスのみが発生した場合にはその放電指令パルスを前記ゲート信号制御部に供給し、複数の放電指令パルスが同時に発生した場合には優先度が最大である１個の放電指令パルスを選択して前記ゲート信号制御部に供給する優先度回路を具備することを特徴とする請求項５または６に記載のＤ級増幅器。
8. 高レベル電源線および低レベル電源線の間に直列に介挿された第１および第２のスイッチング素子と前記高レベル電源線および前記低レベル電源線の間に直列に介挿された第３および第４のスイッチング素子とを有し、入力信号に応じて変調されたパルスにより、前記第１および第４のスイッチング素子の組と前記第２および第３のスイッチング素子の組を交互にＯＮ状態とすることにより、前記第１および第２のスイッチング素子の接続点と前記第３および第４のスイッチング素子の接続点との間に介挿された負荷を駆動するＤ級増幅器の過電流保護方法において、
   前記第１〜第４の各スイッチング素子における過電流を検出する過電流検出過程と、
   前記第１〜第４の各スイッチング素子のいずれかにおける過電流が前記過電流検出過程により検出されたとき、前記第１〜第４の各スイッチング素子のうち過電流の検出されたスイッチング素子以外の少なくとも１つのスイッチング素子を放電用スイッチング素子とし、前記第１〜第４のスイッチング素子のうち放電用スイッチング素子でないスイッチング素子をＯＦＦ状態とし、前記放電用スイッチング素子であるスイッチング素子は所定時間だけＯＮ状態とした後にＯＦＦ状態とする保護過程と
   を具備することを特徴とするＤ級増幅器の過電流保護方法。

Images