CN101841307A - D类放大器电路 - Google Patents

Abstract

本发明涉及一种D类放大器电路，用于响应于输入信号生成其脉冲宽度被调制的脉冲信号。该D类放大器电路包括第一至第五开关元件、第一电容元件以及控制部。控制部控制第一至第五开关元件中的每一个的非导通状态与导通状态之间的转换以控制流入具有被电气地连接至输出端的第一端和被设定为基准电位的第二端的负载，从而电流在第一时刻从负载的第一端流到负载的第二端并且电流在第二时刻从负载的第二端流到负载的第一端。

Description

D类放大器电路

技术领域

本发明涉及一种D类放大器电路。

背景技术

D类放大器电路将输入信号转换为恒定振幅的脉冲宽度调制信号并且放大功率，例如，D类放大器电路用于音频信号的功率放大。D类放大器电路以二进制进行操作并且因此大大地减少晶体管的损耗。此外，D类放大器电路具有下述优点，不管输入信号的振幅是大还是小，它都具有比线性放大器高的效率。

例如，D类放大器电路包括：积分电路，该积分电路用于对输入信号进行积分；比较电路，该比较电路用于在积分电路的输出信号和预定的三角波信号之间进行比较；以及脉冲宽度放大器，该脉冲宽度放大器用于输出基于比较电路而被脉冲宽度调制的脉冲宽度调制信号。脉冲宽度放大器的输出信号被反馈到积分电路的输入。脉冲宽度放大器的输出信号通过由线圈、电容器等等组成的低通滤波器并且变成用于驱动扩音器等等的负载的模拟信号。

例如，作为D类放大器电路，如在专利文献1中和非专利文献1中公布的放大器是已知的。

[专利文献1]JP-A-2006-217106

[非专利文献1]Jun HONDA编辑和撰写的″Designing andManufacturing of Class D/Digital amplifier(D类/数字放大器的设计和制造)″，CQ Publishing CO.，ltd，2004，p51-

这样，如上所述的D类放大器电路涉及如下所述的要考虑或者要解决的各种问题：

例如，在如专利文献1中公布的半桥D类放大器电路中，必须安装相对较大电容的电容器以防止DC电流流入负载(参考专利文献1的[权利要求1]等等中的“AC耦合电容器“或者[图1])。安装电容器是对整个装置的小型化等的大阻碍。因此，优选地，规避安装电容器；为了实现安装电容器的规避，例如，将正和负两种电源电位提供给半桥电路的方法是可用的。然而，出现了必须提供两种电源的新的缺点。

为了使用全桥D类放大器电路而不是半桥电路，因为差动信号被给予全桥电路，所以能够适当地解决上述问题。(对于该构造，参考非专利文献1的第50页、[图3-7]等等)。即，没有要求用于防止DC电流流入负载的电容器并且不需要提供正和负两种电源。在这样的情况下，然而，还出现下述问题，例如，如果假定使用单极电源，则D放大电路不能够应用于要求接地标准的负载(例如，立体声耳机、立体声耳塞等等)。

此外，在如上所述的D放大器电路中还存在脉动(pumping)现象的问题。在广泛的意义上这里提及的脉动现象涉及其中由于某些原因引起电源电压的不稳定性的现象。更加具体地，由于形成一部分上述低通滤波器的线圈的响应延迟(进一步具体地，例如，与响应于组成半桥的两个开关元件从一个到另一个的切换的电压变化有关的电流的(方向中的)变化延迟)等等引起电源电压的不稳定性。

发明内容

本发明的目的是为了提供一种D类放大器电路，该D类放大器电路能够解决上述问题中的至少一些。

为了实现上述目的，根据本发明，提供了一种D类放大器电路，用于响应于输入信号来生成脉冲信号，该脉冲信号的脉冲宽度是被调制的，该D类放大器电路包括：

第一开关元件，该第一开关元件具有被设定为电源电位的第一端和被电气地连接至第一节点的第二端；

第二开关元件，该第二开关元件具有被设定为基准电位的第一端和被电气地连接至第一节点的第二端；

第三开关元件，该第三开关元件具有被电气地连接至第二节点的第一端和被设定为基准电位的第二端；

第一电容元件，该第一电容元件具有分别被电气地连接至第一节点和第二节点的第一电极和第二电极；

第四开关元件，该第四开关元件具有被电气地连接至第一节点的第一端和被电气地连接至输出端的第二端；

第五开关元件，该第五开关元件具有被电气地连接至第二节点的第一端和被电气地连接至输出端的第二端；以及

控制部，该控制部控制第一开关元件至第五开关元件中的每一个的非导通状态与导通状态之间的转变，以控制流入负载的电流方向，该负载具有被电气地连接至输出端的第一端和被设定为基准电位的第二端，使得电流在第一时刻从负载的第一端流到负载的第二端并且电流在第二时刻从负载的第二端流到负载的第一端。

优选地，控制部控制第一开关元件至第五开关元件中的每一个的导通状态与非导通状态之间的转换，以便于：

使第一开关元件和第三开关元件进入导通状态并且使其它的开关元件进入非导通状态，以使第一电容元件充电，

在第一时刻，使第三开关元件和第四开关元件进入导通状态并且使其它的开关元件进入非导通状态，以使取决于第一电容元件的充电的电流流入负载中，以及

在第二时刻，使第二开关元件和第五开关元件进入导通状态并且使其它的开关元件进入非导通状态，以使取决于第一电容元件的充电的电流流入负载。

优选地，D类放大器电路进一步包括：第六开关元件，该第六开关元件具有被电气地连接至第二节点的第一端；和第二电容元件，该第二电容元件具有被电气地连接至第六开关元件的第二端的第一电极和被设定为基准电位的第二电极。

优选地，控制部使第二开关元件和第六开关元件进入导通状态并且使其它的开关元件进入非导通状态，以使第二电容元件充电。

优选地，D类放大器电路进一步包括：输出待机开关元件，该输出待机开关元件具有被电气地连接至输出端的第一端、被设定为基准电位的第二端以及被连接至第二电容元件的第一电极或者被设定为电源电位的背栅。

优选地，其控制部通过下述操作等待输出至负载：

在第一电容元件被充电的状态下，在第一时刻之前或者之后使第三开关元件和输出待机开关元件进入导通状态并且使其它的开关元件进入非导通状态，以及

在第一电容元件被充电的状态下，在第二时刻之前或者之后使第二开关元件和输出待机开关元件进入导通状态并且使其它的开关元件进入非导通状态。

附图说明

参考附图，详细地描述优选示例性实施例，本发明的以上目的和优点将会变得更加明显，其中：

图1是示出根据本发明的实施例的D类放大器电路的构造的框图；

图2是示出图1中的输出部(101)的构造的电路图；

图3是示出当在图2中的输出部中执行[i]充电步骤时每个晶体管的状态等等的图示；

图4是示出当在图2中的输出部中执行[ii]负电源充电步骤时每个晶体管的状态等等的图示；

图5是示出当在图2中的输出部中执行[iii]正输出待机步骤时每个晶体管的状态等等的图示；

图6是示出当在图2中的输出部中执行[iv]正输出步骤时每个晶体管的状态等等的图示；

图7是示出当在图2中的输出部中执行[v]负输出待机步骤时各个晶体管等等的状态的图示；

图8是示出当在图2中的输出部中执行[vi]负输出步骤时每个晶体管的状态等等的图示；

图9是示出如何输出脉冲作为图3至图8的结果的示意图；

图10是示出与图2相对应的相关示例中的输出部(201)的构造的电路图；

图11是示出与图2相对应的相关示例中的输出部(202)的构造的电路图；

图12示出D类输出(第1)的输出脉冲示例；

图13示出D类输出(第2)的输出脉冲示例；以及

图14是与图2相类似的图并且是示出根据本发明的另一实施例的输出部(101A)的构造的电路图。

具体实施方式

下面将会参考图1和图2描述本发明的实施例。在附图以及图1和图2中，每个部的尺寸比率可以在适当之处不同于实际比率。

D类放大器电路100包括输出部101、栅极驱动器102、以及PWM(脉冲宽度调制)信号生成部103，如图1中所示。

PWM信号生成部103生成具有响应于输入信号的脉冲宽度的脉冲信号。栅极驱动器102响应于脉冲信号提供栅极控制信号，以将被包含在输出部101中的各种晶体管的栅极中的每一个放置在预定的电位处。栅极驱动器102可以包含各种电路，诸如用于根据需要使栅极控制信号的电平上升或下降的电平移位器(未示出)。

上述脉冲信号或者栅极控制信号的各种生成方法是可用的，并且因此能够存在PWM信号生成部103和栅极驱动器102的各种构造。基本上，本发明没有特别特别关注PWM信号生成部103和栅极驱动器102的构造或者通过它们的信号生成方法。

输出部101具有各种晶体管等等的各种电路元件，如图2中所示。输出部101基于由各种电路元件组成的构造和上述栅极控制信号的输入模式来驱动负载70。

在本实施例中，由电容器CF和线圈LF组成的低通滤波器被添加到负载70。在本实施例中，应注意的是，没有添加用于防止DC电流流入负载70的电容器(稍后描述此点)。

输出部101具有第一至第七晶体管Tr1至Tr7和第一和第二电容器C 1和C2，如图2中所示。例如，第一至第七晶体管Tr1至Tr7中的每一个是MOSFET(金属氧化物半导体FET)。

第一晶体管Tr1具有被设定为电源电位VDD的源极和被电气地连接至第一节点N1的漏极。第一晶体管Tr1是p型晶体管。

第二晶体管Tr2具有被设定为基准电位GND的源极和被电气地连接至第一节点N1的漏极。此外，第三晶体管Tr3具有被电气地连接至第二节点N2的源极和被设定为基准电位GND的漏极。第二和第三晶体管中的每一个是n型晶体管。

电源电位VDD和基准电位GND被设定为使得VDD＞GND。在本实施例中，应注意的是，可以基本上仅提供在驱动负载70时涉及的输出信道的一个电源(稍后描述此点)。

第四晶体管Tr4具有被电气地连接至第一节点N1的源极。第五晶体管Tr5具有被电气地连接至第二节点N2的源极。第四和第五晶体管Tr4和Tr5的漏极形成(到负载70的)输出部101的输出端子并且被电气地连接至线圈LF的一端。第四晶体管Tr4是p型晶体管并且第五晶体管Tr5是n型晶体管。

第一电容器C1具有被电气地连接至第一和第二节点N1和N2的第一和第二电极。如根据稍后给出的操作描述显而易见地，在本实施例中第一电容器C1用作到负载70的电源。

另外，第六晶体管Tr6具有被电气地连接至第二节点N2的漏极。第二电容器C2具有被电气地连接至第六晶体管Tr6的源极的一个电极和被设定为基准电位GND的另一电极。尤其在本实施例中第二电容器C2用作栅极驱动器102的负电源SS(参见图1)。第六晶体管Tr6是n型晶体管。

第七晶体管Tr7具有被电气地连接至上述输出端子的漏极并且具有被设定为基准电位GND的源极。第七晶体管Tr7具有被电气地连接至第二电容器C2的一个电极的背栅(back gate)。因此，响应于第二电容器C2充电量的偏置电压被施加给第七晶体管Tr7的背栅。

第七晶体管Tr7对应于本发明中提及的“输出待机开关元件”的一个具体示例。在此连接中，本实施例中提及的第一至第六晶体管T r1至Tr6分别对应于本发明中提及的“第一开关元件”至“第六开关元件”的具体示例，并且第一和第二电容器C1和C2分别对应于“第一电容元件”和“第二电容元件”的具体示例。

第一至第七晶体管Tr1至Tr7的导通状态和非导通状态之间的转变响应于上述栅极控制信号。图1示出如何从栅极驱动器102输出七个栅极控制信号G1至G7。这七个栅极控制信号G1至G7被提供给对应的第一至第七晶体管Tr1至Tr7的栅极，从而第一至第七晶体管Tr1至Tr7中的每一个的导通状态和非导通状态被单独地控制。

接下来，除了图1和图2之外将会参考图3至图11讨论根据上述实施例的D类放大器电路100的功能、操作、以及优点。本实施例的特征尤其在于图1中所示的D类放大器电路100中的输出部101的操作并且因此关于这一点重点进行描述。

首先，在根据本实施例的D类放大器电路100中，PWM信号生成部103生成具有响应于输入信号的脉冲宽度的脉冲信号，并且栅极驱动器102响应于脉冲信号生成栅极控制信号。如先前所述，本发明没有特别关注各种信号的具体生成方法等等。然而，如下所述限制先前的根据本实施例的栅极控制信号G1和G7的生成顺序等等。

将会讨论栅极控制信号G1至G7的生成顺序等等(即，第一至第七晶体管Tr1至Tr7的导通状态和非导通状态之间的转变的顺序等等)。作为前提，下面将会概略地讨论根据本实施例的D类放大器电路100如何驱动负载70。

首先，在本实施例中，驱动负载70使得允许正方向或者负方向中的两种类型的电流流入负载70。其次，在本实施例中，为了实现此驱动，按照适当的顺序执行下述[i]充电步骤至[vi]负输出步骤的步骤。简单示例如下：[i]充电→[ii]负电源充电→[iii]正输出待机→[iv]正输出→[iii]正输出待机(直到这里，“与正输出相关”)，[i]充电→[ii]负电源充电→[v]负输出待机→[vi]负输出→[v]负输出待机(直到这里，“与负输出相关”)→[i]充电……(重复)等等。

基于上述前提，下面将会讨论[i]至[vi]的步骤。

[i]充电步骤(参见图3)；

栅极驱动器102生成栅极控制信号G1、G3以及G7，以使第一、第三、以及第七晶体管Tr1、Tr3以及Tr7进入导通状态。同时，栅极驱动器102生成栅极控制信号G2和G4，以使其它的晶体管(Tr2和Tr4至Tr6)进入非导通状态。

因此，在输出部101中，如图3中所示，通过第一晶体管Tr1将图中的第一电容器C1的上电极设定为电源电位VDD，并且通过第三晶体管Tr3将图中的下电极被设定为基准电位GND。因此，电流在图中所示的箭头方向上围绕第一电容器C1流动，并且电荷被积聚在第一电容器C1的电极之间，并且图中的上侧变成正侧并且下侧变成负侧。

如上所述，执行响应于电源电位VDD和基准电位GND之间的差的第一电容器C1的充电。第七晶体管Tr7处于导通状态，并且因此跨越负载70两端设定基准电位GND并且固定负载70的状态。

[ii]负电源充电步骤(参见图4)；

栅极驱动器102生成栅极控制信号G2、G6以及G7，以使第二、第六、以及第七晶体管Tr2、Tr6以及Tr7进入导通状态。同时，栅极驱动器102生成栅极控制信号G1和G3至G5，以使其它的晶体管(Tr1和Tr3至Tr5)进入非导通状态。

因此，在输出部101中，如图4中所示，图中的第二电容器C2的上电极通过第六晶体管Tr6进入与图中第一电容器C1下电极的导通状态。当第二晶体管Tr2导通时，图中的第一电容器C1的上电极被设定为基准电位GND。

如上所述，响应于第一电容器C1的充电量来使第二电容器C2充电。第七晶体管Tr7处于导通状态，并且因此跨越负载70两端设定基准电位GND并且固定该状态(这点与[i]充电步骤相同)。

[iii]正输出待机步骤(参见图5)；

栅极驱动器102生成栅极控制信号G3和G7，以使第三和第七晶体管Tr3和Tr7进入导通状态。同时，栅极驱动器102生成栅极控制信号G1、G2、以及G4至G6，以使其它的晶体管(Tr1、Tr2、以及Tr4至Tr6)进入非导通状态。

当在[i]充电步骤之后执行[iii]正输出待机步骤时，第一、第二以及第四晶体管Tr1、Tr2以及Tr4进入非导通状态并且因此被积聚在第一电容器C1的电极之间的电荷被保持。另一方面，当在稍后描述的[iv]正输出步骤之后执行[iii]正输出待机步骤时，该步骤具有的意义在于，在图中的第一电容器C1的下电极被设定为基准电位GND之后准备执行下一个[i]充电步骤。

在以上两种情况中的任一种情况下，第七晶体管Tr7处于导通状态，并且因此跨越负载70两端设定基准电位GND并且固定该状态(这点与[i]充电步骤相同)。

[iv]正输出步骤(参见图6)；

栅极驱动器102生成栅极控制信号G3和G4，以使第三和第四晶体管Tr3和Tr4进入导通状态。同时，栅极驱动器102生成栅极控制信号G1、G2以及G5至G7，以使其它的晶体管(Tr1、Tr2以及Tr5至Tr7)进入非导通状态。

因此，在输出部101中，图中的第一电容器C1的上电极和负载70的一端进入导通状态，图中的第一电容器C1的下电极进入与基准电位GND的导通状态，并且从图中的上侧到下侧的电流流入负载70。

如上所述，通过由存储在第一电容器C1中的电荷的原因引发的电流来驱动负载70。在此意义上，在本实施例中，第一电容器C1用作到负载70的电源。

[v]负输出待机步骤(参见图7)；

栅极驱动器102生成栅极控制信号G2和G7，以使第二和第七晶体管Tr2和Tr7进入导通状态。同时，栅极驱动器102生成栅极控制信号G1和G3，以使其它的晶体管(Tr1以及Tr3至Tr6)进入非导通状态。

当在[i]步骤之后执行[v]负输出待机步骤时，第三、第五以及第六晶体管Tr3、Tr5以及Tr6进入非导通状态，并且因此被积聚在第一电容器C1的电极之间的电荷被保持。另一方面，当在稍后描述的[vi]负输出步骤之后执行[v]负输出待机步骤时，该步骤具有的意义在于，在图中的第一电容器C1的上电极被设定为基准电位GND之后准备执行下一个[i]充电步骤。

在以上两种情况中的任一种情况下，第七晶体管Tr7处于导通状态下，并且因此跨越负载70两端设定基准电位GND并且固定该状态(这点与[i]充电步骤相同)。

[vi]负输出步骤(参见图8)；

栅极驱动器102生成栅极控制信号G2和G5，以使第二和第五晶体管Tr2和Tr5进入导通状态。同时，栅极驱动器102生成栅极控制信号G1、G3、G4、G6以及G7，以使其它的晶体管(Tr1、Tr3、Tr4、Tr6、以及Tr7)进入非导通状态。

因此，在输出部101中，图中的第一电容器C1的下电极和负载70的一端进入导通状态，图中的第一电容器C1的上电极进入与基准电位GND的导通状态，并且从图中的下侧到上侧的电流流入负载70。

如上所述，通过由存储在第一电容器C1中的电荷的原因引发的电流驱动负载70。还包含上述[iv]正输出步骤的情况，在此意义上，本实施例中的第一电容器C1用作到负载70的电源。

重要的是，在上述[iv]正输出步骤和[vi]负输出步骤之间流入到负载70中的电流的方向变成相反。

分别以下述方式按照响应于与正输出有关的和与负输出有关的适当的顺序执行上述步骤：

与正输出有关的步骤：图3→图4→图5→图6→图5→(图3)

与负输出有关的步骤：图3→图4→图7→图8→图7→(图3)

因此，如图9中所示地执行包括待机时间段的正输出和负输出。在此情况中，在本实施例中，设定待机时间段以执行零输出，从而将输出部101的输出设定为0(参见图9)。

如果将“与正输出有关的步骤”和“与负输出有关的步骤”每一个都领会为一个处理，那么在广泛的意义上[i]充电步骤(图3)和[ii]负电源充电步骤(图4)是准备步骤，并且因此假定与其它步骤相比较在相对短的时间内执行所述步骤；具体地，例如，[i]和[ii]的执行时间占据了处理的整个时间段的八分之一并且其它步骤的执行时间占据整个时间段的八分之七等等。作为具体的数值，例如，执行其它步骤期间的实际时间能够被设定为2μs等等。在这样的情况下，图9中所示的输出时间段，即，第一电容器C1和负载70被连接在一起期间的时间段最大为2μs。假定第一电容器C1的电容值是1μF并且负载70的电阻是16Ω，则电压仅下降12％。即，如果提供具有比较小的电容值的电容器作为第一电容器C1，那么没有发生电容器的所有电荷丢失。

当重复如上所述的[i]至[vi]步骤时，优选地在步骤之间提供适当持续时间的缓冲时间段。缓冲时间段意指用于避免下述情况的时间段，所述情况是在任何两个连续步骤中的每一个中进入导通状态的晶体管同时进入导通状态。例如，在[i]充电步骤和[ii]负电源充电步骤中，第一晶体管Tr1在前者中被接通(导通)并且在后者中被截止(非导通)；第二晶体管Tr2在前者中被截止(非导通)并且在后者中被接通(导通)。在这样的情况下，当在时间上两个步骤的执行重叠时，如果第一和第二晶体管Tr1和Tr2都被接通，则出现穿透两个晶体管的直通电流(through current)；优选地避免此种情况。然后，在这样的情况下，期待的是，即使在微小的时间段中也应提供第一和第二晶体管Tr1和Tr2都被截止的状态。缓冲时间段是实现此种情况的时间。

为了提供缓冲时间段，应响应于缓冲时间段来确定占用整个处理时间段的步骤中的每一个的百分比。

具有上述功能和构造的D类放大器100提供了以下优点：

(1)首先，本示例性实施例的D类放大器消除如现有技术示例描述的安装电容器以防止DC电流流入负载中的必要。根据本实施例，尽管没有提供正和负两个电源，但是通过在正方向和负方向中流动的两种类型的电流，能够驱动负载70。

通过图10和图11能够更加明显地理解这点。

图10和图11示出与根据图2中所示的实施例的输出部101相对应的具有传统示例中的构造的输出部201和202。图10表示必须添加电容器CfD以阻止负载70的DC分量。另一方面，在图11中，负电源VL消除图10中所示的对于安装电容器CfD的需要；换言之，必须额外地提供负电源VL。然而，更担心的是，电容器CfD和负电源VL中的每一个可以阻碍整个装置的小型化，或者可以导致使电路构造复杂等等(稍后将会讨论图11中所示的符号DP等等)。

在本实施例中，因为能够通过在正和负方向中流动的两种类型的电流能够驱动负载而没有如参考图2至图8等等先前描述的那样提供正和负电源，所以能够规避此缺点。

(2)对此，例如，由于如上所述在本实施例中没有提供正和负两种电源并且仅利用一种类型的电源电位VDD和基准电位GND生成正和负两个方向中的电流，所以本实施例的D类放大器电路100还能够充分地应用于诸如立体声耳机或者立体声耳塞的要求接地标准的负载。在这点上，本实施例的D类放大器电路100相对于全桥D类放大器电路具有优势。

(3)此外，本实施例的D类放大器电路100消除了关于如上所述的脉动现象担心的必要。

首先，将从更一般的观点来讨论脉动现象。寄生二极管DP存在于用于参考的图11中所示的每个晶体管中。因此，当晶体管被截止(非导通)时，如果电流流入线圈LF，那么图11中的虚线箭头指示的电流流动并且出现响应于此的电位差vf。电流流动方向是关于图11中所示两个晶体管中每一个的充电电源的方向，并且因此担心的是，电源电压可能变得不稳定。

在本实施例的D类放大器电路100中，尤其在输出部101中，第一电容器C1用作到负载70的电源，并且因此考虑对其的电流的影响；从此观点来看，在本实施例中几乎不担心如上所述的脉动现象。

首先，假定第七晶体管Tr7被接通(导通)，组成包括负载70的低通滤波器的线圈LF和电容器CF被放置在固定的状态下，并且流入线圈LF的电流朝着基准电位GND流动或者以其作为起点开始流动，并且因此没有出现脉动现象(参见图3、图4、图5、以及图7)。

第二，假定第七晶体管Tr7被截止(非导通)(参见图5和图7)并且流入线圈LF的电流的方向与输出状态下的电流方向相匹配，例如，存在下述可能性，即对于图5中的第五晶体管Tr5或者图7中的第四晶体管Tr4来说将会出现上述电位差vf。在这样的情况下，然而，电流朝着基准电位GND流动或者以其为起点流动，并且因此没有出现抽运现象。

第三，假定第七晶体管Tr7被截止(非导通)(参见图6和图8)并且流入线圈LF的电流的方向与输出状态下的电流方向相反，例如，存在下述可能性，即电流流过图6中的第四晶体管Tr4或者图8中的第五晶体管Tr5。在这样的情况下，出现将执行第一电容器C1的充电的可能性。然而，考虑到与第一种和第二种情况中每一种情况的发生频率相比较，第三种情况的发生频率极其低，考虑到通常负载电流小并且进一步考虑到此种状态的持续时间极短等等，并且因此具有对输出影响的可能性极小。

如上所述，在本实施例中，除了第三种情况之外不担心出现脉动现象并且此外，考虑到第三种情况的影响极小。毕竟，在根据本实施例的输出部101中几乎不存在担心脉动现象的必要。

(4)本实施例的D类放大器电路100还具有下述优点，即用于栅极驱动器102的负电源被提供在输出部101的第二电容器中。

此外，例如，根据本实施例的D类放大器电路100，优选地实现如参考图3、图4、图5以及图7先前描述的输出待机状态(负载70的固定状态)，从而不担心出现无用噪声等等。

虽然已经描述根据本发明的实施例，但是要理解的是，根据本发明的D类放大器电路100不限于上述具体实施例并且能够在各种实施例中进行实施。

(1)在上述实施例中，如图2中所示，输出部101包括第六晶体管Tr6和第二电容器C2并且执行使用这些元件的[iii]负电源充电步骤，但是所述构造和步骤在本发明中不是必需的。

同样地，在上述实施例中，输出部101包括第七晶体管Tr7并且执行使用此元件的[iii]正输出待机步骤和[v]负输出待机步骤，但是所述构造和步骤在本发明中不是必需的。

简而言之，省略这些元件和步骤或者进一步增加不同的元件和步骤的模式也包括在本发明的范围中。

根据图2而言，本发明要求的必要最小限度的构造仅是第一至第五晶体管Tr1至Tr5和第一电容器C1，上述元件除外。根据此，同样显然的是，能够在没有改变本质部分的情况下获得由上述实施例提供的优点。

(2)在上述实施例中，如参考图9先前所述，记载了单独地执行三种形式的正输出、负输出以及零输出的情况，但是本发明不限于此模式。

通常，各种D类输出方法是可用的。例如，如图12中所示，当输入信号是零时留下输出脉冲的方法是可用的，或者如图13中所示，根据高电平与低电平之间的比率中的差来确定每个输出的方法也是可用的，(在这样的情况下，对于零输出，高电平和低电平被布置在其之间相等的比率中)。

基本上，能够在不考虑输出方法的情况下应用本发明。例如，在图12中所示的情况下，显然的是，在没有涉及大的变化的情况下能够应用上述实施例。即使在像图13的情况中，如果在输出脉冲的极性电平被切换的时刻执行[i]充电步骤等，则能够充分地应用本发明。

无论如何，从此观点来看，本发明没有受到特别的限制。

(3)在上述实施例中，已经描述了仅提供了一个输出系统的模式，但是本发明不限于此模式。

例如，可以如图14中所示地存在两个输出系统。图14中的输出部101A被提供有第一低通滤波器，该第一低通滤波器由与第一负载71相对应的电容器CF1和线圈LF1组成；和第二低通滤波器，该第二低通滤波器由与第二负载72相对应的电容器CF2和线圈LF2组成。至于在上述实施例中提及的第四、第五、以及第七晶体管Tr4、Tr5、以及Tr7，每两个被提供在图14中(参见图中的晶体管Tr41和Tr42、晶体管Tr51和Tr52、以及晶体管Tr71和Tr72)。剩余的组件与图2中的相类似，如图中看到的。

根据该模式，显然的是，提供了基本上不同于由上述实施例提供的优点的优点。

在这里，如下总结上述实施例的详细情况。

一种D类放大器电路，用于响应于输入信号来生成脉冲信号，该脉冲信号的脉冲宽度是被调制的，该D类放大器电路包括：第一开关元件，该第一开关元件具有被设定为电源电位的第一端和被电气地连接至第一节点的第二端；第二开关元件，该第二开关元件具有被设定为基准电位的第一端和被电气地连接至第一节点的第二端；第三开关元件，该第三开关元件具有被电气地连接至第二节点的第一端和被设定为基准电位的第二端；第一电容元件，该第一电容元件具有分别被电气地连接至第一节点和第二节点的第一电极和第二电极；第四开关元件，该第四开关元件具有被电气地连接至第一节点的第一端和被电气地连接至输出端的第二端；第五开关元件，该第五开关元件具有被电气地连接至第二节点的第一端和被电气地连接至输出端的第二端；以及控制部，该控制部控制第一开关元件至第五开关元件中的每一个的非导通状态与导通状态之间的转变，以控制流入负载的电流方向，该负载具有被电气地连接至输出端的第一端和被设定为基准电位的第二端，使得电流在第一时刻从负载的第一端流到负载的第二端并且电流在第二时刻从负载的第二端流到负载的第一端。

根据本发明，正确地控制各种开关元件中的每一个的导通状态和非导通状态，从而使第一电容元件用作电源并且能够对负载执行正和负输出。因此，本发明消除了用于防止DC电流流入负载的电容器的必要。此外，本发明使得能够在没有提供正和负两种电源的情况下获得优点(相反地，本发明提供了不需要提供正和负两种电源的优点)。因此，如果负载要求接地标准，那么能够优选地应用根据本发明的D类放大器。

在本发明中，表述“第一时刻”和“第二时刻”(尤其地，“第一”，“第二”)不表示相对于时间的前和后，并且仅是用于区分不同时刻的简单的名称。

在根据本发明的D类放大器电路中，控制部控制第一开关元件至第五开关元件中的每一个的导通状态与非导通状态之间的转变，以便于：使第一开关元件和第三开关元件进入导通状态并且使其它的开关元件进入非导通状态，以使第一电容元件充电，在第一时刻，使第三开关元件和第四开关元件进入导通状态并且使其它的开关元件进入非导通状态，以使取决于第一电容元件的充电的电流流入负载中，以及在第二时刻，使第二开关元件和第五开关元件进入导通状态并且使其它的开关元件进入非导通状态，以使取决于第一电容元件的充电的电流流入负载。

根据上述构造，控制部优选地控制开关元件，从而能够更加有效地提供本发明的优点。

D类放大器电路进一步包括第六开关元件，该第六开关元件具有被电气地连接至第二节点的第一端；和第二电容元件，该第二电容元件具有被电气地连接至第六开关元件的第二端的第一电极和被设定为基准电位的第二电极。

根据上述构造，正确地控制包括第六开关元件的开关元件中的每一个的导通状态和非导通状态，从而第二电容元件被充电并且能够用作负电源。例如，此负电源能够被用作用于驱动控制部的电源。例如，如果开关元件中的每一个是FET(场效应晶体管)，更加具体地，这里提及的“控制部”具有用于将预定电位提供给每个晶体管栅极的栅极驱动器或者包含在栅极驱动器中的“电平移位器”等等。

上述构造中的“第二电容元件”能够使得允许没有电流流入负载，在这样的情况下，提供具有比第一电容元件小的电容值的电容元件。

在上述构造中，控制部可以使第二开关元件和第六开关元件进入导通状态并且使其它的开关元件进入非导通状态，以使第二电容元件充电。

根据上述构造，能够更加有效地提供第二电容元件被用作负电源的优点。

D类放大器电路可以进一步包括输出待机开关元件，该输出待机开关元件具有被电气地连接至输出端的第一端、被设定为基准电位的第二端、以及被连接至第二电容元件的第一电极或者被设定为电源电位的背栅。

根据上述构造，提供了输出待机开关元件，从而更加优选地执行到负载的输出。尤其地，在输出端和基准电位之间没有出现寄生二极管，并且因此它是优选的。而且，假定如果背栅被连接至第二电容元件的第一电极，则“输出待机开关元件”是“n型晶体管”并且如果背栅被连接至电源电位，则“输出待机元件”是“p型晶体管”。

在上述构造中，在第一电容元件被充电的状态下，在第一时刻之前或者之后，控制部可以使第三开关元件和输出待机开关元件进入导通状态并且使其它的开关元件进入非导通状态，并且在第一电容元件被充电的状态下，在第二时刻之前或者之后，可以使第二开关元件和输出待机开关元件进入导通状态并且使其它的开关元件进入非导通状态，从而等待到负载的输出。

根据上述构造，能够更加有效地提供关于实现上述待机状态的优点。

尽管对于特定的优选实施例已经描述并且示出本发明，但是对本领域的技术人员来说显然的是，基于本发明的教导能够进行各种变化和修改。显然的是，此变化和修改处于如由所附的权利要求定义的本发明的精神、范围、以及意图的范围内。

本申请基于2009年3月11日提交的日本专利申请No.2009-058605，其内容在此通过引用并入。

Claims (6)

1.一种D类放大器电路，用于响应于输入信号来生成脉冲信号，所述脉冲信号的脉冲宽度是被调制的，所述D类放大器电路包括：

第一开关元件，所述第一开关元件具有被设定为电源电位的第一端和被电气地连接至第一节点的第二端；

第二开关元件，所述第二开关元件具有被设定为基准电位的第一端和被电气地连接至所述第一节点的第二端；

第三开关元件，所述第三开关元件具有被电气地连接至第二节点的第一端和被设定为所述基准电位的第二端；

第一电容元件，所述第一电容元件具有分别被电气地连接至所述第一节点和第二节点的第一电极和第二电极；

第四开关元件，所述第四开关元件具有被电气地连接至所述第一节点的第一端和被电气地连接至输出端的第二端；

第五开关元件，所述第五开关元件具有被电气地连接至所述第二节点的第一端和被电气地连接至所述输出端的第二端；以及

控制部，所述控制部控制所述第一开关元件至第五开关元件中的每一个的导通状态与非导通状态之间的转变，以控制流入负载的电流方向，所述负载具有被电气地连接至所述输出端的第一端和被设定为所述基准电位的第二端，使得所述电流在第一时刻从所述负载的第一端流到所述负载的第二端并且所述电流在第二时刻从所述负载的第二端流到所述负载的第一端。

2.根据权利要求1所述的D类放大器电路，其中所述控制部控制所述第一开关元件至第五开关元件中的每一个的导通状态与非导通状态之间的转变，以便于：

使所述第一开关元件和第三开关元件进入所述导通状态并且使其它的开关元件进入所述非导通状态，以使所述第一电容元件充电，

在所述第一时刻，使所述第三开关元件和第四开关元件进入所述导通状态并且使其它的开关元件进入所述非导通状态，以使取决于所述第一电容元件的充电的电流流入所述负载中，以及

在所述第二时刻，使所述第二开关元件和第五开关元件进入所述导通状态并且使其它的开关元件进入所述非导通状态，以使取决于所述第一电容元件的充电的电流流入所述负载。

3.根据权利要求1或者2所述的D类放大器电路，进一步包括：

第六开关元件，所述第六开关元件具有被电气地连接至所述第二节点的第一端；和

第二电容元件，所述第二电容元件具有被电气地连接至所述第六开关元件的第二端的第一电极和被设定为所述基准电位的第二电极。

4.根据权利要求3所述的D类放大器电路，其中所述控制部使所述第二开关元件和所述第六开关元件进入所述导通状态并且使其它的开关元件进入所述非导通状态，以使所述第二电容元件充电。

5.根据权利要求3所述的D类放大器电路，进一步包括：

输出待机开关元件，所述输出待机开关元件具有被电气地连接至所述输出端的第一端、被设定为所述基准电位的第二端以及被连接至所述第二电容元件的第一电极或者被设定为所述电源电位的背栅。

6.根据权利要求5所述的D类放大器电路，其中所述控制部通过下述操作等待输出至所述负载：

在所述第一电容元件被充电的状态下，在第一时刻之前或者之后使所述第三开关元件和所述输出待机开关元件进入导通状态并且使其它的开关元件进入非导通状态，以及

在所述第一电容元件被充电的状态下，在第二时刻之前或者之后使所述第二开关元件和所述输出待机开关元件进入所述导通状态并且使其它的开关元件进入所述非导通状态。

Images