JP2000236223A - 電力増幅器 - Google Patents

電力増幅器

Info

Publication number
JP2000236223A
JP2000236223A JP11353573A JP35357399A JP2000236223A JP 2000236223 A JP2000236223 A JP 2000236223A JP 11353573 A JP11353573 A JP 11353573A JP 35357399 A JP35357399 A JP 35357399A JP 2000236223 A JP2000236223 A JP 2000236223A
Authority
JP
Japan
Prior art keywords
switching
modulator
power amplifier
pulse width
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11353573A
Other languages
English (en)
Inventor
Helmut Lenz
レンツ ヘルムート
Christian Schwingenschloegl
シュウィンゲンシュレーグル クリスチャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JP2000236223A publication Critical patent/JP2000236223A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2178—Class D power amplifiers; Switching amplifiers using more than one switch or switching amplifier in parallel or in series
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/331—Sigma delta modulation being used in an amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • X-Ray Techniques (AREA)
  • Magnetic Resonance Imaging Apparatus (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 核スピントモグラフの勾配増幅器の欠点を減
ずる。 【解決手段】 その電力ブリッジ回路が予め定まった数
のスイッチング要素ＳＥ１ないしＳＥ４を有し、無電位
の中間回路電圧に接続されているスイッチング終段Ｅ
と、ディジタルの入力信号ＩＮ、Ｎ ＩＮから電力ブリ
ッジ回路のスイッチング要素ＳＥ１ないしＳＥ４に対す
るパルス幅変調器ＤＰＷＭとを有する電力増幅器におい
て、カウンタ状態Ｚの出力端を有するカウンタ５と、カ
ウンタ状態Ｚの入力端、ディジタルの入力信号ＩＮ、Ｎ
ＩＮの入力端、２値の信号の出力端Ｉ＞ＺおよびＩ＜
Ｚを有するコンパレータ６、６１、６２と、その後に接
続される手段とを含む変調器基本要素３、９を含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電力増幅器であっ
て、その電力ブリッジ回路が予め定める数のスイッチン
グ要素を有し、無電位の中間回路電圧に接続されている
少なくとも１つのスイッチング終段と、終段スイッチン
グクロックに従って少なくとも１つの終段電圧を発生す
るため、ディジタルの入力信号から電力ブリッジ回路の
全てのスイッチング要素に対するパルス幅変調された制
御信号を発生する少なくとも１つのディジタルのパルス
幅変調器とを有する電力増幅器に関する。
【０００２】このような電力増幅器では、高い電力が非
常に正確に調節されなければならない。このことは、特
に核スピントモグラフィ装置の中の勾配増幅器の際に当
てはまる。しかし本発明は、例えばＸ線装置の誘導式暖
房装置においても、または電動機の駆動制御のためにも
使用可能である。
【０００３】勾配増幅器の前記の応用の際には３００Ａ
程度の電流を流す際に±３００Ｖ程度の交流電圧が電力
ブリッジ回路により発生される。電力増幅器は、３つの
勾配コイルの各々に対する電流がｍＡの範囲内で設定可
能であるような高い精度を有していなければならない。
従って、終段スイッチングクロックにより決定される電
力ブリッジ回路の中のスイッチング要素のスイッチオン
位相は、それらの各継続時間に関して本質的に連続的に
変更可能でなければならない。この理由から勾配増幅器
のパルス幅変調器は、これまで純粋にアナログに構成さ
れており、それによって例えば電力用トランジスタであ
ってよいスイッチング要素のスイッチング時点が任意に
細かく制御される。
【０００４】特に多くのスイッチング終段を有する電力
増幅器は、アナログのパルス幅変調器の相応の数に基づ
いて、高い構成要素費用ならびに相応に高価な配線を必
要とする。なぜならば、この場合には多くの位相シフト
された三角波状の電圧が必要とされるからである。必要
な構成要素の数が多いため、公知の電力増幅器において
相応に大きい組立体積ならびに相応に高い製造コストを
生じていた。
【０００５】ドイツ特許第 １９７０９７６７ 号明細書
には、多くのスイッチング終段を有する前記の電力増幅
器に対して、パルス幅変調された制御信号を周期的にス
イッチング終段の間で交換する方法が記載されている。
それにより、例えば負荷に戻し供給するエネルギーの、
全てのスイッチング終段への良好な分配が、特に放電ま
たはエネルギー分配装置をスイッチング終段の間に必要
とせずに達成される。
【０００６】冒頭に記載されている種類の電力増幅器
は、例えば米国特許第 4,673,887号明細書に記載されて
いる。ここでディジタルのパルス幅変調器は、パルス幅
変調された制御信号を発生するための中央のモジュール
として、クロック発生器、クロック分配器ならびに少な
くとも１つのシフトレジスタを含んでいる。クロック分
配器は、クロック発生器のクロック信号からシフトレジ
スタに供給されるオン‐オフパルス列を発生する。シフ
トレジスタはその際に、オン‐オフパルス列の位相シフ
トが可能であるように構成されている。位相シフトされ
たオン‐オフパルス列と位相シフトされないオン‐オフ
パルス列との論理的結び付きから、最後にパルス幅変調
された制御信号が形成される。
【０００７】ドイツ特許出願公開第１９６１９２０８
号明細書には、ディジタルのパルス幅変調器を有する別
の電力増幅器が記載されている。ここで前記のパルス幅
変調器は、中央のモジュールとして、任意の帯域制限さ
れた入力信号を、入力信号をパルス幅変調して写像する
出力信号に変換するディジタルのシグマ‐デルタ変調器
を含んでいる。
【０００８】ドイツ特許出願公開第３８０３５８３号明
細書には、ディジタルのパルス幅変調器を有する別の電
力増幅器が記載されている。その際に前記の変調器は、
カウンタならびにいわゆるゲートを含めたいわゆる精密
段を含んでいる。カウンタはその場合、予め定めた目標
値にセット可能である。目標値のセットによりゲートが
開かれ、そしてカウンタが目標値から零までダウンカウ
ントする。値零への到達によりゲートが閉じる。ゲート
の開および閉に伴ない最終的にパルス幅変調された制御
信号が発生される。その際に特に、変調器がカウンタの
ダウンカウントの間に変化する目標値に直ちには反応せ
ず、この目標値を最も早くてもダウンカウントの終了後
に考慮に入れることが欠点である。
【０００９】国際特許出願公開第９８／２０６０８号明
細書には、ディジタルのパルス幅変調器を有する別の電
力増幅器が記載されている。その際、前記変調器の中央
のモジュールは、データメモリ、アップカウンタならび
にダウンカウンタである。予め定めた周期の間に、アッ
プカウンタはクロック周波数に関係して出発値から最大
値までアップカウントし、この最大値を周期の終了まで
保持し、またはアップカウンタが最大値の到達後に周期
の終了まで出発値を受け入れる。ダウンカウンタはそれ
に対し相応して逆に振る舞う。両方のカウンタの現在値
は、データメモリの中で予め定めた値、例えば目標値と
比較される。両方の値が等しい際には、最終的にパルス
幅変調された制御信号を決定する信号が発生される。周
期の途中で目標値が変化した際には、変調器が作動しな
い危険が存在する。変調器の所期の作動のためには、こ
うして目標値はある周期から次の周期への移行時にのみ
変化可能である。このことは多くの用途に対し過度に小
さいダイナミックレンジを与える。
【００１０】
【発明が解決しようとする課題】従って、本発明の課題
は、冒頭に記載されている種類の電力増幅器であって、
従来の技術の前記の欠点を減らした電力増幅器を提供す
ることである。
【００１１】
【課題を解決するための手段】この課題は、本発明によ
れば、請求項１による電力増幅器により解決される。本
発明の有利な実施の形態はそれぞれ従属請求項の対象で
ある。
【００１２】請求項１による電力増幅器は、その電力ブ
リッジ回路が予め定める数のスイッチング要素を有し、
無電位の中間回路電圧に接続されている少なくとも１つ
のスイッチング終段と、終段スイッチングクロックに従
って少なくとも１つの終段電圧を発生するため、ディジ
タルの入力信号から電力ブリッジ回路の全てのスイッチ
ング要素に対するパルス幅変調された制御信号を発生す
る少なくとも１つのパルス幅変調器とを含んでいる。パ
ルス幅変調器はディジタルのパルス幅変調器として構成
されており、それにディジタルの入力信号が供給可能で
あり、そのパルス幅変調された制御信号は、発生された
終段電圧が少なくともほぼアナログな経過を有するよう
に、アナログのパルス幅変調器の制御信号を模擬してい
る。
【００１３】本発明による電力増幅器では、その結果デ
ィジタルのパルス幅変調器のスイッチング挙動が、アナ
ログのパルス幅変調器のスイッチング挙動を模擬する。
発生する終段電圧は、それに伴い少なくともほぼアナロ
グな経過、すなわちアナログな経過またはほぼアナログ
な経過を有する。本発明による電力増幅器は、このため
電力増幅器の出力端に接続された誘導性負荷の中に発生
する電流の流れが高い精度を有するように、正確な終段
スイッチングサイクルを供給する。本発明による電力増
幅器は、こうして理想的な方法で、核スピントモグラフ
ィ装置の勾配コイルに対して使用可能である。
【００１４】本発明による電力増幅器に使用されるディ
ジタルのパルス幅変調器はアナログのパルス幅変調器に
比べて本質的に小さい組立体積を有する。そのため請求
項１による電力増幅器はわずかな組立空間しか必要とし
ない。
【００１５】本発明の好ましい実施例によれば、出力側
で少なくとも２つのスイッチング終段が、電力増幅器に
対し、終段電圧の和に相当する出力電圧が生ずるように
直列に接続されている。この場合、別の変形例によれ
ば、全てのスイッチング終段を互いにずれたスイッチン
グ信号により駆動することが可能である。これらの措置
により、最大の出力電圧も有効なスイッチング周波数
も、一般にスイッチング終段の数に相当する係数だけ何
倍にもなる。
【００１６】多くのスイッチング終段の使用により、価
格対性能比がさらに改善する。なぜならば、コストの点
で望ましいディジタルのパルス幅変調器に、追加的に電
力増幅器を構成する個々のスイッチング終段が特に高い
要求を満足しなくてよく、従ってまた単一の高電力増幅
器に比べてコストの点で著しく望ましいからである。そ
れによって、経済的な、しかしスイッチング速度が比較
的遅い電力用トランジスタ（例えばＩＧＢＴ、絶縁ゲー
トバイポーラトランジスタ）の利点も利用できる。さら
に個々のスイッチング終段の低いスイッチング周波数に
より、損失も明らかに小さくなる。
【００１７】好ましい実施例では、奇数のスイッチング
終段が設けられる。終段スイッチングサイクル信号の位
相角は、好ましくは３６０°／ｋであり、その際にｋは
スイッチング終段の数である。
【００１８】個々のスイッチング終段への全負荷の均等
な分配が行うのが好ましい。スイッチング終段は、特に
等しい割合でおよび／または対称な方法で電力増幅器の
出力電圧に寄与する。例えばスイッチング終段は、それ
らが等しい幅の電圧パルスを供給するように駆動され
る。
【００１９】２０００Ｖの出力電圧の際には，例えば５
つの等しい形式のスイッチング終段の際にそれぞれ４０
０Ｖの電圧ストローク、従ってまた２０００Ｖの最大の
出力電圧にもかかわらず電力増幅器の出力端におけるよ
り小さいリップルが得られる。
【００２０】本発明による電力増幅器の好ましい実施例
によれば、各々のスイッチング終段において、終段のス
イッチングサイクルの各時間間隔の中で、各１回のフリ
ーホィーリング作動から隔てられた２つの電圧パルスが
発生する。両方の電圧パルスは電力ブリッジ回路の各対
角線作動に相当し、また両方のフリーホィーリング作動
は、負荷電流が妨げられずに電力ブリッジ回路を通って
流れる電力ブリッジ回路の各状態に相当する。
【００２１】
【実施例】本発明の好ましい実施例を概要図面を参照し
て以下に説明する。
【００２２】図１中に示されているスイッチング終段Ｅ
は、無電位の（浮動している）供給電圧Ｕｐｓｔに接続
された電力ブリッジ回路を含んでいる。この電力ブリッ
ジ回路は、Ｈブリッジとして配置された４つのスイッチ
ング要素ＳＥ１ないしＳＥ４を有し、これらのスイッチ
ング要素は、ディジタルのパルス幅変調器ＤＰＷＭ（図
１３）の各パルス幅変調された制御信号に応答する。ス
イッチング要素ＳＥ１ないしＳＥ４は、例えばＭＯＳＦ
ＥＴトランジスタまたはフリーホィーリングダイオード
を有するバイポーラトランジスタである。各２つのスイ
ッチング要素ＳＥ１およびＳＥ３またはＳＥ２およびＳ
Ｅ４は、供給電圧Ｕｐｓｔの正または負の端子と接続さ
れている。ブリッジ枝路の中に配置された各２つのスイ
ッチング要素（ＳＥ１およびＳＥ２またはＳＥ３および
ＳＥ４）の残りの端子は、対として互いにそしてさらに
各接続線１および２と接続されている。接続線１はスイ
ッチング終段Ｅの出力端ＱＡに、それに対して接続線２
はスイッチング終段Ｅの出力端ＱＢに通じている。スイ
ッチング要素ＳＥ１ないしＳＥ４に対して逆並列に、そ
れぞれフリーホィーリングダイオードＶ１ないしＶ４が
配置されている。コンデンサＣは無電位の供給電圧Ｕｐ
ｓｔをバッファする役割をしており、それにより電力ブ
リッジ回路に中間回路電圧が与えられる。
【００２３】スイッチング終段Ｅの出力端ＱＡおよびＱ
Ｂは本質的に誘導性の負荷Ｌ、例えば勾配コイルと接続
されている（図２〜５および図７ないし１０参照）。
【００２４】電流の立ち上がりおよび電流の保持のため
に、図１によるスイッチング終段Ｅのスイッチング要素
ＳＥ１ないしＳＥ４は、図２〜５中に示されているスイ
ッチング状態をとる。出力端ＱＡから誘導性の負荷Ｌを
経て出力端ＱＢへ絶えず流れる電流は、図２〜５中に破
線により示されている。
【００２５】図２中で、スイッチング要素ＳＥ１および
ＳＥ４は閉じられており、電流は正の供給電圧側からス
イッチング要素ＳＥ１を経て誘導性の負荷Ｌの中に、ま
たスイッチング要素ＳＥ４を経て供給電圧Ｕｐｓｔの負
の端子へ流れる。中間回路（コンデンサＣ）からエネル
ギーが取り出される。スイッチング終段Ｅの出力端ＱＡ
はスイッチング終段Ｅの出力端ＱＢに比べて正である。
スイッチング終段Ｅはそれによって“第１の対角線作
動”に位置している。
【００２６】図３によるスイッチング状態では、スイッ
チング要素ＳＥ４は閉じられており、それに対してスイ
ッチング要素ＳＥ２は、スイッチオンされていてもスイ
ッチオフされていてもよい。電流はスイッチング終段Ｅ
の中を、出力端ＱＢからスイッチング要素ＳＥ４および
フリーホィーリングダイオードＶ２を経てスイッチング
終段Ｅの出力端ＱＡへ流れる。スイッチング要素ＳＥ２
がＭＯＳＦＥＴであり、そしてこれがスイッチオンされ
ている場合には、スイッチング要素ＳＥ２はフリーホィ
ーリングダイオードＶ２のダイオード電流の一部分を引
き受ける。スイッチング終段Ｅの出力端ＱＢは、そのと
き出力端ＱＡに比べて最小に正である。スイッチング終
段Ｅの図３中に示されているスイッチング状態は、“下
側のフリーホィーリング作動”と呼ばれる。
【００２７】図４中に示されているスイッチング要素Ｓ
Ｅ１ないしＳＥ４の状態は、図２中のスイッチング要素
ＳＥ１ないしＳＥ４の状態に相当し、従って再び“第１
の対角線作動”と呼ばれる。
【００２８】図５中に示されているスイッチング要素Ｓ
Ｅ１ないしＳＥ４の状態では、スイッチング要素ＳＥ１
はスイッチオンされており、スイッチング要素ＳＥ３は
スイッチオンされていてもよいが、スイッチオンされて
いなくてもよく、またスイッチング要素ＳＥ２およびＳ
Ｅ４は開かれている。電流はスイッチング終段Ｅの中
を、出力端ＱＢからフリーホィーリングダイオードＶ３
およびスイッチング要素ＳＥ１を経てスイッチング終段
Ｅの出力端ＱＡへ流れる。スイッチング要素ＳＥ３がＭ
ＯＳＦＥＴである場合には、スイッチング要素ＳＥ３は
フリーホィーリングダイオードＶ３のダイオード電流の
一部分を引き受ける。図５中に示されているスイッチン
グ状態は“上側のフリーホィーリング作動”と呼ばれ
る。
【００２９】図６には、図２ないし５中に示されている
スイッチング終段Ｅの作動状態に対してディジタルのパ
ルス幅変調器ＤＰＷＭが、スイッチング要素ＳＥ１ない
しＳＥ４を駆動するパルス幅変調された制御信号Ｓ１な
いしＳ４が示されている。終段電圧ＵE（スイッチング
終段Ｅの出力端ＱＡとＱＢとの間の電圧）は図６の下側
に示されている。スイッチング要素ＳＥ１ないしＳＥ４
の駆動中の短い時間的なずれは安全時間ｔSを生じる。
なぜならば、スイッチング要素ＳＥ１およびＳＥ２また
はＳＥ３およびＳＥ４は、決して同時にスイッチオンさ
れてはならないからである。図中の文字ａは図２、ｂは
図３、ｃは図４そしてｄは図５中に示す動作状態に対応
している。
【００３０】図７ないし１０中には、逆電圧による誘導
性負荷Ｌ（勾配コイル）の中の電流立ち上がり時の、図
１中に示されているスイッチング終段Ｅのスイッチング
状態が示されている。その際にエネルギーは勾配コイル
Ｌから中間回路（コンデンサＣ）の中に戻される。電流
の流れは再び破線で示されている。
【００３１】図７中に示す電流の流れは、スイッチング
要素ＳＥ１ないしＳＥ４が開いているときに得られる。
スイッチング要素ＳＥ２およびＳＥ３は閉じていても、
いなくてもよい。電流は負の供給電圧側からフリーホィ
ーリングダイオードＶ２を経て誘導性の負荷Ｌの中に、
そしてスイッチング終段Ｅの出力端ＱＢからフリーホィ
ーリングダイオードＶ３を経て供給電圧Ｕｐｓｔの正の
端子へ流れる。それによってエネルギーが中間回路（コ
ンデンサＣ）の中に逆供給される。スイッチング終段Ｅ
の出力端ＱＢは、スイッチング終段Ｅの出力端ＱＡに比
べて正である。
【００３２】図８においては、スイッチング要素ＳＥ４
が閉じられ、これに伴いスイッチオンしているが、スイ
ッチング要素ＳＥ２はスイッチオンしていても、してい
なくてもよい。スイッチング要素ＳＥ１およびＳＥ３は
開かれている。それによって電流は、スイッチング終段
Ｅの出力端ＱＢからスイッチング要素ＳＥ４およびフリ
ーホィーリングダイオードＶ２を経てスイッチング終段
Ｅの出力端ＱＡへ流れる（下側のフリーホィーリング作
動）。
【００３３】図９中に示すスイッチング終段Ｅのスイッ
チング状態は、図７中に示すスイッチング状態に相当す
る。
【００３４】図１０中に示す電流の流れは、スイッチン
グ要素ＳＥ１が閉じ、そしてスイッチング要素ＳＥ２お
よびＳＥ４が開いていることにより達成される。スイッ
チング要素ＳＥ３は閉じていても、いなくてもよい。電
流はそれによってスイッチング終段Ｅの出力端ＱＢか
ら、フリーホィーリングダイオードＶ３およびスイッチ
ング要素ＳＥ１を経て、スイッチング終段Ｅの出力端Ｑ
Ａへ戻る（上側のフリーホィーリング作動）。
【００３５】スイッチング要素ＳＥ１ないしＳＥ４の図
７ないし１０中に示すスイッチング状態は、図１１中に
示すパルス幅変調された制御信号Ｓ１ないしＳ４により
達成され、その際に図１１中の下側に示す終段電圧ＵE
（スイッチング終段Ｅの出力端ＱＡとＱＢとの間の電
圧）が生ずる。スイッチング要素ＳＥ１およびＳＥ４の
スイッチオン継続時間はここでは図６中に示すスイッチ
オン継続時間よりも短い。その結果、この例では電力ブ
リッジ回路の全てのスイッチング要素ＳＥ１ないしＳＥ
４に対するパルス幅変調された制御信号Ｓ１ないしＳ４
を発生するディジタルのパルス幅変調器ＤＰＷＭの入力
信号はより一層小さくなる。
【００３６】電流方向の反転を伴わないスイッチングの
状態は図示していない。それは意味に則して図２〜６お
よび図７〜１１に相当し、その際にスイッチング要素Ｓ
Ｅ１はスイッチング要素ＳＥ３と、またスイッチング要
素ＳＥ２はスイッチング要素ＳＥ４と相互に交換されて
いる。
【００３７】図２〜６および図７〜１１中に示す変調器
は、図示しない公知の変調器に比べて本質的に有利であ
る。この公知のより簡単な変調器では、スイッチング要
素ＳＥ１およびＳＥ４が、またその後にスイッチング要
素ＳＥ２およびＳＥ３が続けてスイッチオンされる。上
側のフリーホィーリング作動および下側のフリーホィー
リング作動が欠けていることにより、絶え間なく全終段
電圧ＵE（スイッチング終段Ｅの出力電圧）が誘導性負
荷Ｌにかかっており、このことは非常に高い電流リップ
ルに通ずる。
【００３８】図１２中には、この実施例では５つのスイ
ッチング終段Ｅ１ないしＥ５の直列回路（カスケード回
路）が示されている。各々のスイッチング終段Ｅ１ない
しＥ５は、それぞれ無電位の供給電圧Ｕｐｓｔ１ないし
Ｕｐｓｔ５を与えられる。５つのスイッチング終段Ｅ１
ないしＥ５は同一に構成されており、また図１で説明し
たスイッチング終段Ｅに相当する。スイッチング終段Ｅ
１ないしＥ５に対するパルス幅変調された制御信号Ｓ１
ないしＳ４（ディジタルのパルス幅変調器ＤＰＷＭの出
力信号）は、図６および１１からのパルス幅変調された
制御信号Ｓ１ないしＳ４に相当する。各々のスイッチン
グ終段Ｅ１ないしＥ５に対するパルス幅変調された制御
信号Ｓ１ないしＳ４は、３６０°のスイッチング周期の
際、互いにそれぞれ３６０°／５＝７２°だけずらされ
ている（位相ずれ）。電力増幅器の出力電圧ＵAはそれ
によって終段電圧ＵE1ないしＵE5の和である。
【００３９】本発明によるディジタルのパルス幅変調器
ＤＰＷＭの図１３中に原理図で示されている実施例は、
入力信号ＩＮから５つのスイッチング終段Ｅ１ないしＥ
５に対し、それぞれスイッチング要素ＳＥ１ないしＳＥ
４に必要なパルス幅変調された制御信号Ｓ１ないしＳ４
を発生する。記号Ｅ３Ｓ２は、例えばディジタルのパル
ス幅変調器ＤＰＷＭの出力端に、スイッチング終段Ｅ３
の中のスイッチング要素ＳＥ２に対するパルス幅変調さ
れた制御信号Ｓ２が出力されることを意味する。同様
に、例えば記号Ｅ１Ｓ４は、この出力端を介してスイッ
チング終段Ｅ１のスイッチング要素ＳＥ４がそのパルス
幅変調された制御信号Ｓ４により駆動されることを意味
する。
【００４０】入力信号ＩＮを求めるためディジタルのパ
ルス幅変調器ＤＰＷＭは、Ａ‐Ｄ変換器クロックＣＬＫ
‐Ｗを発生する。
【００４１】入力信号ＩＮに対しては、その値の範囲内
の下限値に対してパルス幅がスイッチング周期の零％で
あり、それに対してその値範囲の上限値ではパルス幅が
１００％であるとされている。入力信号ＩＮは、その
際、例えばディジタルの調節器からのディジタルのワー
ドであってよく、またはアナログ‐ディジタル変換器を
介してディジタルの値に変換されるアナログの調節また
は制御信号であってよい。
【００４２】入力信号ＩＮは多ビット幅であり、そして
ディジタルのパルス幅変調器ＤＰＷＭのパルス幅変調さ
れた制御信号Ｓ１ないしＳ４を決定する。
【００４３】図１３中に示すディジタルのパルス幅変調
器ＤＰＷＭでは、選択肢として、それぞれ所与の電流方
向の際に電流を導くために必要でないスイッチング要素
ＳＥ１ないしＳＥ４はスイッチオンされない、即ち開か
れた状態にとどめられる。図２〜５ならびに７〜１０中
で定義された電流方向の際には、これらは常にスイッチ
ング要素ＳＥ２ないしＳＥ３である。このことは入力側
でディジタルのパルス幅変調器に供給可能な両方のスイ
ッチオフ信号ＳＥ１ＳＥ４０ＦＦおよびＳＥ２ＳＥ３０
ＦＦにより達せられる。即ち、スイッチオフ信号ＳＥ１
ＳＥ４０ＦＦがディジタルのパルス幅変調器ＤＰＷＭに
供給されると、スイッチング要素ＳＥ１ないしＳＥ４は
それらの開かれた位置にロックされ、それに対してスイ
ッチオフ信号ＳＥ２ＳＥ３ＯＦＦを供給されると、両方
のスイッチング要素ＳＥ２およびＳＥ３は開かれた状態
をとり続ける。スイッチオフ信号ＳＥ１ＳＥ４０ＦＦお
よびＳＥ２ＳＥ３０ＦＦは示されている実施例ではＨＩ
ＧＨ信号である。
【００４４】図１３中に示す５つのスイッチング終段Ｅ
１ないしＥ５の直列回路において、望まれる位相ずれ
は、図１３のディジタルのパルス幅変調器ＤＰＷＭにお
いて、位相信号ＰＨＡＳＥにより調整される。
【００４５】信号ＳＡＦＥは安全時間ｔSを決定する。
信号ＭＯＤ ＯＮはディジタルのパルス幅変調器ＤＰＷ
Ｍの出力端を開放する。スイッチオフ信号ＳＯＦＴＳＴ
ＯＰはフリーホィーリング回路の駆動による終段電圧Ｕ
E1ないしＵE5のスイッチオフ、従ってまた電力増幅器の
出力電圧ＵAのソフトスイッチオフを結果としてもたら
す。それにより過度に強い磁界変化による患者における
神経刺激が確実に防止される。
【００４６】図６および１１中に示す安全時間ｔSを無
視すると、スイッチング要素ＳＥ２の駆動はスイッチン
グ要素ＳＥ２の駆動に対して逆となり、そしてスイッチ
ング要素ＳＥ４の駆動は、スイッチング要素ＳＥ３の駆
動に対して逆となる。入力信号の増大の際にスイッチン
グ要素ＳＥ１のスイッチオン継続時間が増大するのと同
じ程度に、スイッチング要素ＳＥ３のスイッチオン継続
時間は減少する。スイッチング要素ＳＥ３の挙動は、こ
うして逆の入力信号によるスイッチング要素ＳＥ１のス
イッチング挙動に相当する。簡単な変調器基本要素に対
しては、こうしてスイッチング要素ＳＥ１のパルス幅変
調を発生すれば十分である。
【００４７】図１４中には、３ビット幅を有する変調器
基本要素３が示されている。それはクロック発生器４か
らクロック信号ＣＬＫを供給され、また自立的にアップ
およびダウンカウントする、すなわち“０００”から
“１１１”へ向けて、また“１１１”から再び“００
０”へ向けてカウントする３ビットカウンタ５から成っ
ている。入力信号ＩＮは同じく３ビットの幅を有する。
値Ｉ０，Ｉ１、Ｉ２をとる入力信号ＩＮと、値Ｚ０，Ｚ
１、Ｚ２をとるカウンタ状態Ｚとはコンパレータ６に供
給され、またこれにより互いに比較される。コンパレー
タ６は２つの出力端Ｉ＞ＺおよびＩ＜Ｚを有する。入力
信号ＩＮがカウンタ状態Ｚよりも大きいならば、出力端
Ｉ＞Ｚが“ＨＩＧＨ”にセットされる。入力信号ＩＮが
カウンタ状態Ｚよりも小さいならば、出力端Ｉ＜Ｚが
“ＬＯＷ”にセットされる。両方のコンパレータ信号Ｉ
＞ＺおよびＩ＜Ｚはフリップフロップ７に供給され、そ
の出力端ＱＦＦはクロック信号ＣＬＫの正のエッジの際
にコンパレータ信号Ｉ＞Ｚにより“ＨＩＧＨ”に、また
コンパレータ信号Ｉ＜Ｚにより“ＬＯＷ”にセットされ
る。フリップフロップ７の両方の入力端におけるＬＯＷ
レベルはメモリ状態である。カウンタ５は、最初には使
用されない機能として出力端ＮＵＬＬを有し、この出力
端ＮＵＬＬは、カウンタ状態Ｚが“０００”であり、カ
ウンタ５がアップカウントし、またクロック信号ＣＬＫ
がまさにＨＩＧＨであるときにＨＩＧＨにセットされ
る。カウンタ５はさらにプリロード入力端ＰＲと、プリ
ロードデータＰＲ２（最上位ビットＭＳＢ）およびＰＲ
１ならびにＰＲ０を有する位相信号（ディジタルワード
“ＰＨＡＳＥ”）に対する３ビットデータ入力端とを有
する。プリロード入力端がＨＩＧＨにあると、新しいカ
ウンタ状態Ｚとしてプリロードデータがとられ、またカ
ウンタ５が“アップ”方向（“カウントアップ”）にお
かれる。
【００４８】図１４中に示されている変調器基本要素３
により、図１５中にＩＮ＝１０１の零について示されて
いる挙動が得られる。コンパレータ６の出力端Ｉ＞Ｚお
よびＩ＜Ｚに生じている信号は、クロック周期の間に同
時にＬＯＷである、すなわち状態はＩ＝Ｚである。コン
パレータ６に続いているフリップフロップ７は、これら
の間隙を、その出力端をコンパレータ信号Ｉ＞Ｚおよび
Ｉ＜Ｚが往復することにより閉じる。さらにフリップフ
ロップ７はクロック信号ＣＬＫによるエッジトリガリン
グによりクロックの間の短時間の擾乱スパイクが生じな
いようにする。この擾乱スパイクは、あるカウンタ状態
からすぐ次のカウンタ状態へカウンタ５の全ての出力端
が絶対的に同時に変化せず、またそれにより瞬間的にコ
ンパレータ６に対して場合によっては他の条件が生ずる
ことによって惹起される。
【００４９】図１４中に示されている変調器基本要素３
により、既に冒頭に述べたが図示はしなかった簡単なパ
ルス幅変調が起こる。フリップフロップ７からの出力は
スイッチング要素ＳＥ１の駆動（出力信号Ｓ１ ＭＯ
Ｄ）に相当し、またそれに対して反転されてスイッチン
グ要素ＳＥ２の駆動（反転された出力信号Ｓ２ ＭＯ
Ｄ）に相当する。フリップフロップ７の出力ＱＦＦがＨ
ＩＧＨ電位にあるならば、スイッチング終段Ｅの中でス
イッチング要素ＳＥ１だけでなくスイッチング要素ＳＥ
も閉じられる（スイッチオンされる）。出力ＯＦＦがＬ
ＯＷにセットされているならば、スイッチング終段Ｅの
スイッチング要素ＳＥ２もスイッチング要素ＳＥ３もス
イッチオンされる（閉じられる）。
【００５０】図６の説明の中で述べたように、入力信号
ＩＮに関係して、スイッチング要素ＳＥ２およびＳＥ３
から発生されるパルス幅は，スイッチング要素ＳＥ１お
よびＳＥ４から発生されるパルス幅と逆比例的に振舞
う。最大の入力信号ＩＮの際にスイッチング要素ＳＥ１
およびＳＥ４が継続的に閉じられるならば、スイッチン
グ要素ＳＥ２およびＳＥ３は定常的に開かれていなけれ
ばならない。入力信号ＩＮがその値範囲の中央にあるな
らば、スイッチング要素ＳＥ１およびＳＥ４は同時に閉
じられてはならないが、スイッチング要素ＳＥ１および
ＳＥ３は同時に閉じられなければならない。同じくスイ
ッチング要素ＳＥ２およびＳＥ３は同時に閉じられなけ
ればならない。スイッチング要素ＳＥ４の駆動はスイッ
チング要素ＳＥ１の駆動に相当するが、それは終段スイ
ッチングサイクルの半分だけずらされている。同じこと
がスイッチング要素ＳＥ２およびＳＥ３に対しても当て
はまる。
【００５１】このスイッチング動作は図１４による簡単
な変調器基本要素３の変更により、カウンタ状態Ｚもし
くは入力信号ＩＮを反転することによって達成される。
カウンタ５は最も高いクロックレートで動作するので、
図１６中に示すように、入力信号ＩＮをワードＮ ＩＮ
（反転された入力信号）に反転するのが有利である。
【００５２】図１６中に示す変調器基本要素９は、図１
４における変調器基本要素３と同じく、クロック発生器
４およびカウンタ５を有する。カウンタ５は第１のコン
パレータ６１と、またこれは第１のフリップフロップ７
１と回路技術的に結び付けられている。クロック発生器
４、カウンタ５ならびにコンパレータ６１およびフリッ
プフロップ７１の構成および作用の方法は、図１４中の
変調器基本要素３の構成および作用に相当する。変調器
基本要素３に比べて変調器基本要素９は第２のコンパレ
ータ６２および第２のフリップフロップ７２だけ拡張さ
れている。反転された入力信号Ｎ ＩＮは第２のコンパ
レータ６２に供給され、その出力は第２のフリップフロ
ップ７２を往復スイッチングする。第１のフリップフロ
ップ７１の出力はスイッチング要素ＳＥ１の駆動に相当
する（出力信号Ｓ１ ＭＯＤ）。それに対してスイッチ
ング要素ＳＥ１の駆動は反転されている（反転された出
力信号Ｓ２ ＭＯＤ）。第２のフリップフロップ７２の
出力は、スイッチング要素ＳＥ３の駆動に相当する（出
力信号Ｓ３ ＭＯＤ）。それに対してスイッチング要素
ＳＥ４の駆動は反転されている（反転された出力信号Ｓ
４ ＭＯＤ）。追加“ ＭＯＤ”は、それが変調器基本
要素９の出力信号であることを明らかにする。安全時間
ｔSはなお存在しない。
【００５３】図１７には、図１６による変調器基本要素
９のパルスダイアグラムが示されている。カウンタ状態
Ｚの中に、コンパレータの閾値として、入力信号ＩＮ
（値“１０１”）とならんでいま反転された入力信号Ｎ
ＩＮも登録されている（値“１０１”）。第２のコン
パレータ６２の信号は、カウンタ状態Ｚと反転された入
力信号Ｎ ＩＮとの比較に相当する。信号Ｓ１ ＭＯＤ
ないしＳ４ ＭＯＤは第１のフリップフロップ７１また
は第２のフリップフロップ７２の出力端に生ずる変調器
基本要素９の出力信号である。
【００５４】各々のスイッチング終段Ｅ１ないしＥ５を
保護するため、一般に駆動の際に安全時間ｔSを守るこ
とが必要である。そのために全てのスイッチング終段Ｅ
１ないしＥ５において、各スイッチング要素ＳＥ１ない
しＳＥ４をスイッチオンするための駆動は遅らされる
が、スイッチオフするための駆動は遅らされない。
【００５５】図１８に安全時間ｔSを発生するための
（例えば再び３ビット幅の）回路１０を示す。安全時間
回路１０は、変調器基本要素３または９と同じく、クロ
ック信号ＣＬＫをクロック発生器４から供給される。安
全時間ｔSは３つのビット“ＰＲ２”（ＭＳＢ）、“Ｐ
Ｒ１”および“ＰＲ０”から成るワード“ＳＡＦＥ”の
設定により予め定められる。安全時間回路１０の中に
は、ＨＩＧＨレベルの際にＰＲ２ないしＰＲ９からのデ
ータをカウンタ状態Ｚ２ないしＺ０として受け入れる、
プリセット入力端ＰＲを持ったカウンタ１２が配置され
ている。さらにカウンタ１２は、ＬＯＷレベルの際に、
どのレベルがカウンタ１２の他の入力端に与えられてい
るかと無関係に、カウンタ１２を状態“０００”にセッ
トするリセット入力端Ｎ ＲＥＳＥＴを有する。カウン
タ１２は、クロック発生器４から供給されるクロックＣ
ＬＫにより動作する。カウンタ１２の出力端における値
“Ｚ２”、“Ｚ１”および“Ｚ０”はコンパレータ１３
に供給され、また同じくコンパレータ１３に供給される
ワード“ＳＡＦＥ”の値“ＳＡ２”（ＭＳＢ）、“ＳＡ
１”および“ＳＡ０”と比較される。カウンタ状態Ｚが
ＳＡＦＥよりも小さい限り（Ｚ＜Ｓ）、コンパレータ１
３の出力端にＨＩＧＨレベルが現れる。カウンタ状態Ｚ
が設定された値ＳＡＦＥ（Ｚ＝Ｓ）に達すると、コンパ
レータ１３の出力端がＬＯＷにセットされる。コンパレ
ータ１３の出力は、その後に接続され、クロック信号Ｃ
ＬＫのエッジによりトリガーされるＤフリップフロップ
によってノイズを抑制され、またコンパレータ１３の出
力端のＬＯＷレベルが、すぐ次の正のクロックエッジの
際にＤフリップフロップ１４の出力端に現れる。Ｄフリ
ップフロップの出力はインバータ１５により反転され、
それによって、カウンタ１２を一方では状態“ＰＲＥＳ
ＥＴ”に保ち、また他方では“ＳＡＦＥＯＵＴ”として
安全時間回路１０の出力端に与えられるＨＩＧＨレベル
が得られる。
【００５６】図１９は、図１８に示す安全時間回路１０
のスイッチング挙動を示す。信号ＳＡＦＥＩＮはＬＯＷ
であり、またそれによってカウンタ１２を状態Ｎ ＲＥ
ＳＥＴでカウンタ状態Ｚ＝０００に保つ。それによって
Ｚ＜ＳＡであり（図１８中のコンパレータ１３参照）、
またこうして信号ＳＡＦＥＯＵＴはインバータ１５によ
りＬＯＷレベルにセットされる。信号ＳＡＦＥＩＮがＨ
ＩＧＨに切り換わり、こうしてカウンタ１２はすぐ次の
クロックエッジからカウントを開始する。カウンタ状態
ＺがＳＡＦＥの値に達すると、Ｚ＜ＳＡ ＬＯＷとな
り、また安全時間回路１０の出力ＳＡＦＥＯＵＴはすぐ
次のクロック信号の際にＨＩＧＨとなる。このエッジに
おいて、既に追加的なカウントステップＺＳだけ先にカ
ウントし終わっているカウンタ１２は、それがＳＡＦＥ
ＩＮにおけるＬＯＷレベルにより値“０００”にリセッ
トされるまで、ＳＡＦＥの値にとどまる。追加的なカウ
ントステップＺＳは、ＰＲＥＳＥＴが直接に作用すると
きに現れる。ＰＲＥＳＥＴがクロック信号ＣＬＫのエッ
ジにのみ作用すると、高めったカウンタ状態はクロック
信号ＣＬＫの周期の間持続し、次いでＳＡＦＥに減ず
る。ＳＡＦＥＯＵＴはＳＡＦＥＩＮに相当し、しかしＬ
ＯＷからＨＩＧＨへの切り換わりは“ＳＡＦＥ”サイク
ルだけ遅れる。安全時間ＴSの設定のためにカウンタを
使用することは、ドイツ特許第１９７０９７６８ 号明
細書から公知である。安全時間の設定に関しては、上記
明細書の内容を参照されたい。
【００５７】図１８および１９に示す実施例において、
変調器基本要素９および安全時間回路１０は、信号分解
能に関して問題がないように同一のクロックを供給され
る。
【００５８】図１３に示すディジタルのパルス幅変調器
ＤＰＷＭの作動のためには、変調器出力を完全に阻止
し、もしくはスイッチング要素ＳＥ１ないしＳＥ４の電
流方向に関係するスイッチングのために、それぞれ２つ
の変調器出力のみを阻止し、もしくは逆電圧なしの電流
のスイッチオフのために、スイッチング要素ＳＥ１およ
びＳＥ３もしくはスイッチング要素ＳＥ２およびＳＥ４
がスイッチオンされている（閉じられている）フリーホ
ィーリング回路（上側または下側フリーホィーリング作
動）をスイッチングする別の制御信号が必要である。
【００５９】従って変調器基本要素９の出力端には、安
全時間回路１０の後に変調器鎖錠装置１６が配置されて
いる。変調器鎖錠装置１６の入力信号は、図２０によれ
ばＳＡＦＥＯＵＴ Ｓ１ないしＳＡＦＥＯＵＴ Ｓ４で
ある。変調器鎖錠装置１６の出力信号はパルス幅変調さ
れた制御信号Ｓ１ないしＳ４、即ちスイッチング終段Ｅ
のスイッチング要素ＳＥ１ないしＳＥ４を駆動するため
のパルス幅変調器ＤＰＷＭの出力信号である。変調器鎖
錠装置１６は、信号ＭＯＤ ＯＮにより制御され、その
際にＬＯＷレベルにより変調器鎖錠装置１６の全ての出
力が阻止される。さらに変調器鎖錠装置１６は、信号Ｓ
Ｅ２ ＳＥ３ ＯＮならびにＳＥ１ ＳＥ４ ＯＮによ
り制御される。この場合には、ＬＯＷレベルが、パルス
幅変調された制御信号Ｓ２およびＳ３またはＳ１および
Ｓ４に対する当該の出力を同時に阻止する。
【００６０】電流方向を求めることにより、スイッチン
グ終段Ｅのどのスイッチング要素ＳＥ１ないしＳＥ４
（図１参照）が電流を導いていないかが確かめられる。
図２ないし５の例では、これらはスイッチング要素ＳＥ
２およびＳＥ４であり、従ってこれらのスイッチング要
素は、ディジタルのパルス幅変調器ＤＰＷＭの機能を阻
害することなしに、変調器鎖錠装置１６の入力端ＳＥ２
ＳＥ３ ＯＮにおけるＬＯＷレベルにより阻止され
る。
【００６１】電圧をスイッチオフするためには、フリー
ホィーリング回路にスイッチングする。電圧をスイッチ
オフする前には、ディジタルのパルス幅変調器ＤＰＷＭ
は作動中であったし、また上側または下側のフリーホィ
ーリング回路にスイッチングするためには（フリーホィ
ーリング作動）、場合によっては１つのスイッチング要
素をオフとし、他のスイッチング要素をオンしなければ
ならないので、スイッチング過程の際の安全時間ｔSに
注意しなければならない。従って変調器基本要素９と安
全時間回路１０との間に、上側のフリーホィーリング回
路１７（図２１）または下側のフリーホィーリング回路
１８（図２２）を配置する。
【００６２】フリーホィーリング回路１７および１８の
入力信号はＳ１ ＭＯＤないしＳ４ ＭＯＤを、そして出
力信号はＳＡＦＥＩＮ Ｓ１ないしＳＡＦＥＩＮ Ｓ４
を付されている。スイッチオフ信号ＳＯＦＴＳＴＯＰが
ＬＯＷレベルにあれば、信号ＳＡＦＥＩＮ Ｓｘは信号
Ｓｘ ＭＯＤ（ｘ＝１，２，３，４）に相当する。しか
しスイッチオフ信号ＳＯＦＴＳＴＯＰがＨＩＧＨレベル
にあれば、フリーホィーリング回路１７（上側のフリー
ホィーリング回路、（図２１）の場合）において、出力
信号ＳＡＦＥＩＮ Ｓ１およびＳＡＦＥＩＮ Ｓ３がス
イッチオンされ、また出力信号ＳＡＦＥＩＮ Ｓ２およ
びＳＡＦＥＩＮ Ｓ４がスイッチオフされる。等価の代
替として使用されるフリーホィーリング回路１８（上側
のフリーホィーリング回路（図２２）の場合）において
は逆に挙動する。
【００６３】図２３はスイッチング終段Ｅに対するディ
ジタルのパルス幅変調器を示す。ディジタルのパルス幅
変調器ＤＰＷＭは変調器基本要素９、クロック発生器
４、フリーホィーリング回路１７（それに対して代替的
にフリーホィーリング回路１８）、４つの安全時間回路
１０．１ないし１０．４および変調器鎖錠装置１６から
成っている。本発明によるディジタルのパルス幅変調器
ＤＰＷＭの好ましい実施例では、入力信号ＩＮおよび反
転された入力信号Ｎ ＩＮならびにカウンタ状態．は少
なくとも１０ビットのワード幅を有する。安全時間ｔS
に対する信号ワードは約７ビットである。
【００６４】等しい位相ずれを有するｋの終段（図１２
参照）の直列回路を駆動するためには、図２３に示され
ているディジタルのパルス幅変調器の回路がｋ重に構成
されなければならない。図２４で、このことを５重の終
段Ｅ１ないしＥ５の直列回路の例について説明する。
【００６５】第１の変調器基本要素９．１のカウンタは
フリーランする。変調器基本要素９．１のＰＲＥＳＥＴ
入力端ＰＲはＬＯＷレベルにあり、後続の変調器基本要
素９．２ないし９．５のＰＲＥＳＥＴ入力端ＰＲは、図
２４中に示すようにそれぞれその前の変調器基本要素の
出力端ＮＵＬＬと接続されている。入力信号ＰＨＡＳＥ
およびＳＡＦＥならびにクロック信号ＣＬＫは、全ての
変調器基本要素９．１ないし９．５に対して等しい。同
じく入力信号ＩＮおよび反転された入力信号Ｎ ＩＮは、
全ての変調器基本要素９．１ないし９．５に対して等し
くても、等しくなくてもよい。
【００６６】入力信号ＰＨＡＳＥにより、図１６中の変
調器基本要素９では参照符号５を付したカウンタの位相
ずれが設定される。第１の変調器基本要素９．１のカウ
ンタが信号ＮＵＬＬを発生すると、第２の変調器基本要
素９．２のカウンタがカウンタ状態ＰＨＡＳＥおよび
“アップカウント”に設定される。第２の変調器基本要
素９．２のカウンタが信号ＮＵＬＬを発生すると、それ
は第３の変調器基本要素９．３のカウンタをカウンタ状
態ＰＨＡＳＥおよび“アップカウント”にセットする。
このことは全ての変調器基本要素９．１ないし９．５の
カウンタが位相位置に合う迄継続する。これはパスの後
の状況である。再設定はエラーの場合にしか必要でな
い。なぜならば、全ての変調器基本要素９．２ないし
９．５のカウンタは等しく作られており、また同一のク
ロックでランするからである。カウンタのビット幅がｎ
であれば、信号（ワード）ＰＨＡＳＥ＝２(n+1)／ｋで
ある。
【００６７】誘導性の負荷Ｌが勾配コイルであり、電力
増幅器が勾配増幅器として構成されている場合には、チ
ャネルＸ、ＹおよびＺが必要とされる。従って図２４に
示されている回路が三重に必要であり、その際２つの追
加回路の変調器基本要素は、固有のカウンタなしですま
すこともできる。なぜならば、有利な方法で変調器基本
要素のカスケードのカウンタが引き続いて使用されるか
らである。同じくクロック信号ＣＬＫおよびワードＳＡ
ＦＥも等しい。
【００６８】入力信号ＩＮおよび反転された入力信号Ｎ
ＩＮ（図１６中の変調器基本要素９参照）は、パルス
幅に対する尺度である。ディジタルの設定の場合には、
データ切り換わりが偶然にクロックエッジの間に行われ
ないように、データの“同期化”が必要である。同期化
は入力メモリの中にデータを受け入れることにより行わ
れる。入力メモリは、入力データが安定であり、かつ適
当なクロックエッジが存在しているときに書き込まれ
る。
【００６９】アナログのパルス幅設定は、Ａ‐Ｄ変換器
によりディジタルのワードＩＮまたはＮ ＩＮに変換さ
れ、また入力信号または反転された入力信号として使用
される。入力データが安定であるように、Ａ‐Ｄ変換器
の変換クロックをディジタルのパルス幅変調器ＤＰＷＭ
のクロック信号ＣＬＫから分周器を介して導き出し、そ
してＡ‐Ｄ変換器のデータをクロックのエッジにより入
力メモリの中に書き込むようにすると有利である。
【００７０】原理的には、アナログの信号からパルス幅
変調器ＤＰＷＭに対するディジタルの入力信号ＩＮを発
生するアナログ‐ディジタル変換器で十分である。パル
ス幅変調器ＤＰＷＭに対する反転されたディジタルの入
力信号Ｎ ＩＮは、ディジタルの入力信号ＩＮの反転に
より得られる（図１６参照）。しかし代替的に２つのＡ
‐Ｄ変換器、すなわちアナログの入力信号ＩＮ ａｎａ
に対する第１のＡ‐Ｄ変換器および反転されたアナログ
の入力信号Ｎ ＩＮ ａｎａに対する第２のＡ‐Ｄ変換
器を設けてもよい。しかしそのための前提条件は、第１
のアナログの信号に対し反転された第２のアナログの信
号が得られ、それからディジタルの反転された信号Ｎ
ＩＮが得られることである。図２５中には、変調器基本
要素３または９（図１４または図１６参照）のカウンタ
状態Ｚの中に離散化していない、すなわちアナログの入
力信号ＩＮ ａｎａが記入されている。この離散化して
いない入力信号ＩＮ ａｎａは、カウンタＺとの交点Ｓ
Ｐ１ないしＳＰ３を有する。これらの交点ＳＰ１ないし
ＳＰ３において、スイッチング終段Ｅのスイッチング状
態の変更が行われる。
【００７１】図２６には追加的に、Ａ‐Ｄ変換器の制限
されたサンプリング周波数により離散化されていない入
力信号ＩＮ ａｎａの、時間的な離散化から生ずるディ
ジタルの入力信号ＩＮが示されている。ここで、全てス
イッチング終段Ｅのスイッチング状態を変更する多くの
交点（図２６中には交点ＳＰ１ないしＳＰ４のみが記入
されている）が次々と生じることが解る。スイッチング
終段Ｅは、それによって著しく高いクロック周波数でス
イッチングされることになる。
【００７２】この欠点を除くための選択肢として、図２
７中に示す平滑化回路１９が使用可能である。平滑化回
路１９は、入力メモリ２０、コンパレータ２１およびカ
ウンタ２２と、ＣＬＫから変換器クロックＣＬＫ‐Ｗお
よび変換器クロックと同期した“ＬＯＡＤ”パルスを与
える、図示しない分周器とを含む。コンパレータ２１
は、２つの入力端ＡおよびＢならびに３つの出力端Ａ＞
Ｂ、Ａ＝ＢおよびＡ＜Ｂを有する。カウンタ２２は、６
つの入力端ＣＬＫ、ＬＯＡＤ、ＬＯＡＤ ＤＡＴＡ、Ｕ
Ｐ、ＳＴＯＰおよびＤＯＷＮならびに出力端を有する。
以下に平滑化回路１９の機能を、ディジタルの入力信号
ＩＮにより説明する。反転されたディジタルの入力信号
Ｎ ＩＮに対し、これらの実施例を同様に適用できる。
【００７３】入力メモリ２０に、入力信号ＩＮならびに
ロード信号ＬＯＡＤが供給される。ロードパルスＬＯＡ
Ｄが“ＨＩＧＨ”にあれば、入力メモリ２０はＣＬＫの
正のエッジにおいてデータＩＮを記憶する。記憶された
データを以下ではＩＮ ＬＡＴＣＨＥＤと呼ぶ。これら
のデータを変調器基本要素３のコンパレータ６に供給す
ると、それは図２６中に示す跳躍に通ずる。従ってデー
タＩＮ ＬＡＴＣＨＥＤは、第１のデータ入力端Ａを介
して平滑化回路１９のコンパレータ２１に供給される。
信号ＩＮ ＬＡＴＣＨＥＤは、さらにカウンタ２２の入
力端ＬＯＡＤ ＤＡＴＡに与えられる。コンパレータ２１
の第２のデータ入力端Ｂには、カウンタ２２のカウンタ
状態が供給される。カウンタ２２および入力メモリ２０
は、同一のワード長さ（ビット幅）を有する。カウンタ
２２は、図示の実施例では変調器基本要素３のクロック
信号ＣＬＫ（例えば図２２参照）を供給される。それに
対して代替的に、カウンタ２２に固有のクロック発生器
の同期した、より低いクロックを供給することもでき
る。
【００７４】カウンタ２２のカウンタ状態ＩＮ ＳＭＯ
ＯＴＨがワードＩＮ ＬＡＴＣＨＥＤよりも小さいなら
ば、カウンタ２２はアップカウントするべく制御され
る。即ちコンパレータ２１の出力端Ａ＞Ｂを介して、信
号がカウンタ２２の入力端ＵＰに与えられる。カウンタ
状態がＩＮ ＬＡＴＣＨＥＤよりも大きいならば、カウ
ンタ２２はダウンカウントするべく制御される。即ちコ
ンパレータ２１の出力端Ａ＜Ｂを介して信号がカウンタ
２２の入力端ＤＯＷＮに与えられる。入力端ＡおよびＢ
におけるデータが等しいならば、カウンタ２２は停止さ
せられる。即ちコンパレータ２１の出力端Ａ＝Ｂを介し
て信号がカウンタ２２の入力端ＳＴＯＰに与えられる。
カウンタ２２の出力信号ＩＮ ＳＭＯＯＴＨが、これま
での入力信号ＩＮの代わりに変調器基本要素３のコンパ
レータ６に供給される（例えば図１４参照）。こうして
入力信号ＩＮの中のデータ跳躍が回避される。しかし入
力信号ＩＮがクロック信号ＣＬＫに基づいてカウンタ２
２よりも速くカウントし得るならば、この速い変化が追
加的な措置により処理される。そのために、ＬＯＡＤパ
ルスによってそれまでのデータＩＮ ＬＡＴＣＨＥＤ
が、ＣＬＫエッジにおいて出力端ＩＮ ＳＭＯＯＴＨに
伝達される。同時にデータＩＮが入力メモリ２０の中に
受け入れられる。それらは新しいデータＩＮ ＬＡＴＣ
ＨＥＤを形成する。
【００７５】こうして確かに跳躍が入力データの中に再
び生ずるが、それに対してディジタルのパルス幅変調器
ＤＰＷＭの速い反応が保証される。
【００７６】ディジタルのパルス幅変調器ＤＰＷＭのス
イッチング周波数は、変調器基本要素３または９の中の
クロック発生器４のクロック信号ＣＬＫにより、そして
変調器基本要素３または９の中のカウンタ５または１２
のビット幅により予め定められている。特定の周波数へ
のスイッチング周波数の同期化と、クロック信号の変更
とにより可能である。クロック発生器４は、その場合に
制御可能な発振器として構成されていなければならな
い。
【００７７】変調器基本要素９のビット幅ｎが定まって
いるときには、２(n+1)のクロックが“ＣＯＵＮＴ Ｕ
Ｐ”、“ＣＯＵＮＴ ＤＯＷＮ”周期に対して必要であ
る。すなわち必要なクロック周波数は、個々のスイッチ
ング終段のスイッチング周波数の２(n+1)倍である。カ
ウンタのビット幅により入力信号ＩＮのビット幅も定ま
っている。ビット幅がｎであるとき、入力信号ＩＮは２
nの異なる状態、従ってまたパルス幅変調について同じ
く多くの状態が可能である。出力電圧ＵAの分解能はこ
うしてＵｐｓｔ／２nであり、その際にＵｐｓｔは供給
電圧である。
【００７８】本発明による電力増幅器のこれまでに説明
した変形例および実施例は、別の変形例を得るために、
別の実施代替例では異なった方法で組み合わされる。現
在本願発明者は、奇数のスイッチング終段と、３６０°
をスイッチング終段の数により除算したずれとを有する
電力増幅器をディジタルのパルス幅変調器と結び付けた
ものを本発明を実施するための最良の道と考えている。
核スピントモグラフの勾配コイルに対する勾配増幅器
（カスケード増幅器）は、本発明によりディジタルのパ
ルス幅変調器により駆動される。
【００７９】本発明による電力増幅器の図１ないし２７
により説明した実施例は、どのようにディジタルのパル
ス幅変調器が原理的に構成されるかを示す。しかしこれ
に加えてなお、多くの別の変形例が可能である。ディジ
タルのパルス幅変調器をクロック周波数に対応して設計
するならば、信号“ＮＵＬＬ”が信号ＣＬＫと結び付け
られておらずに、カウンタ状態“０００”と信号“ＣＯ
ＵＮＴ ＵＰ”との結び付きによってのみ生ずることは
有利である。その際に信号を、ＣＬＫ信号によりトリガ
ーされるフリップフロップを介して平滑化するべきであ
る。信号ＰＨＡＳＥから、この場合には２つのクロック
を取り去らねばならない。
【００８０】基本的には、カウンタが“１１１．．．１
１”にあるとしても、位相設定のために各々の任意のカ
ウンタ状態を取り出すことが可能である。ワードＰＨＡ
ＳＥは、相応して適合させねばならない。ｎビット幅を
有するＵＰ‐ＤＯＷＮカウンタは、ｎ＋１ビット幅のＵ
Ｐカウンタであってよく（“１１１．．．１１”から
“０００．．．００”へ飛び越す）、そのＭＳＢ（最上
位ビット）は全ての他のビットと各排他的オア回路を介
して結び付けられている。こうしてｎビットのＵＰ‐Ｄ
ＯＷＮ動作が容易に実現される。位相設定はＰＲＥＳＥ
Ｔを介してワードＰＨＡＳＥにより行う代わりに、それ
に対して代替的に、カウンタが位相位置を決定する値に
達したときにレリーズされるＲＥＳＥＴを介しても行わ
れる。もちろん全てのレベルが反転されてもよい。この
場合、スイッチング終段のスイッチング要素は、ディジ
タルのパルス幅変調器ＤＰＷＭの出力がＨＩＧＨにある
ときにはオンである。
【００８１】同じく、安全時間ｔSの際に、ＰＲＥＳＥ
ＴおよびＲＥＳＥＴを交換することも原理的に考えられ
る。
【００８２】本発明による電力増幅器の図１ないし２６
中に示されている実施例は、パルス幅変調をするため
に、その値を増大および減少方向に変更するカウンタ信
号が必要であり、またこのカウンタ信号が入力信号また
は２つの入力信号と比較されるという基本原理に基づい
ている。カスケーディングのために、カウンタ状態は位
相シフトされる。電圧をスイッチオフするために行うパ
ルス幅変調の調整（フリーホィーリング回路）は、安全
時間ｔSの発生の前に行われなければならない。安全時
間ｔSは好ましくは、そのクロック信号ＣＬＫが変換器
クロックであるカウンタ回路により発生される。
【００８３】ディジタルのパルス幅変調器ＤＰＷＭの個
々の出力端または全ての出力端のスイッチオフは、好ま
しくは直接に出力端において行われる。スイッチング周
波数の同期化は、クロック信号ＣＬＫの変更により可能
である。
【図面の簡単な説明】
【図１】スイッチング終段の回路図。
【図２】電流立ち上がりの際および電流保持の際の図１
によるスイッチング終段の種々のスイッチング状態。
【図３】電流立ち上がりの際および電流保持の際の図１
によるスイッチング終段の種々のスイッチング状態。
【図４】電流立ち上がりの際および電流保持の際の図１
によるスイッチング終段の種々のスイッチング状態。
【図５】電流立ち上がりの際および電流保持の際の図１
によるスイッチング終段の種々のスイッチング状態。
【図６】電流立ち上がりの際および電流保持の際の図１
によるスイッチング終段の種々のスイッチング状態。
【図７】電流立ち上がりの際の図１によるスイッチング
終段の種々のスイッチング状態。
【図８】電流立ち上がりの際の図１によるスイッチング
終段の種々のスイッチング状態。
【図９】電流立ち上がりの際の図１によるスイッチング
終段の種々のスイッチング状態。
【図１０】電流立ち上がりの際の図１によるスイッチン
グ終段の種々のスイッチング状態。
【図１１】電流立ち上がりの際の図１によるスイッチン
グ終段の種々のスイッチング状態。
【図１２】５つのスイッチング終段を有する電力増幅器
の概要回路図。
【図１３】本発明によるパルス幅変調器に適しているデ
ィジタルのパルス幅変調器の原理図。
【図１４】本発明によるパルス幅変調器の変調器基本要
素。
【図１５】図１４による変調器基本要素のスイッチング
挙動。
【図１６】図１４による変調器基本要素に比べて変形さ
れている別の変調器基本要素。
【図１７】図１６による変調器基本要素のスイッチング
挙動。
【図１８】スイッチング終段の駆動の際に安全時間を発
生するための回路。
【図１９】図１８による安全時間回路のスイッチング挙
動。
【図２０】本発明によるパルス幅変調器の論理的な回路
要素。
【図２１】本発明によるパルス幅変調器の論理的な回路
要素。
【図２２】本発明によるパルス幅変調器の論理的な回路
要素。
【図２３】本発明によるパルス幅変調器の実施例の回路
図。
【図２４】図１２による電力増幅器に対する図23による
ディジタルのパルス幅変調器。
【図２５】変調器基本要素のカウンタ状態。
【図２６】離散化されていない信号ＩＮの経過。
【図２７】離散化されていない信号ＩＮに対する平滑化
回路。
【符号の説明】
１、２ 接続線 ３ 変調器基本要素 ４ クロック発生器 ５ カウンタ ６、６１、６２ コンパレータ ７、７１、７２ フリップフロップ ９ 変調器基本要素 ９．１〜９．４ 変調器基本要素 １０ 安全時間回路 １０．１〜１０．４ 安全時間回路 １０．１１〜１０．１４ 安全時間回路 １０．２１〜１０．２４ 安全時間‐回路 １２ カウンタ １３ コンパレータ １４ Ｄフリップフロップ １５ インバータ １６ 変調器鎖錠装置 １７ 上側フリーホィーリング回路 １８ 下側フリーホィーリング回路 １９ 平滑化回路 ２０ 入力メモリ ２１ コンパレータ ２２ カウンタ Ａ、Ｂ コンパレータ２１の入力端 Ａ＜Ｂ、Ａ＝Ｂ、Ａ＞Ｂ コンパレータ２１の出力端 Ｃ コンデンサ ＣＬＫ クロック信号 ＤＰＷＭ ディジタルのパルス幅変調器 Ｅ、Ｅ１〜Ｅ５ スイッチング終段 Ｅ１Ｓ１〜Ｅ５Ｓ４ スイッチング終段Ｅ１（Ｅ５）の
スイッチング要素ＳＥ１（ＳＥ４）の制御信号Ｓ１（Ｓ
４）に対する出力端 ＩＮ （ディジタルの）入力信号 ＩＮ ａｎａ 離散化されていない入力信号（アナログ
の入力信号） ＩＮ ＬＡＴＣＨＥＤ 入力メモリ２つの出力信号（コ
ンパレータ２１およびカウンタ２２に対する入力信号） ＩＮ ＳＭＯＯＴＨ カウンタ２２の出力信号（コンパ
レータ２１に対する入力信号） Ｉ２、Ｉ１、Ｉ０ 入力信号ＩＮの値 Ｉ＞Ｚ、Ｉ＜Ｚ コンパレータ６または６１または６２
の出力端 ｋ スイッチング終段の数 Ｌ 誘導性の負荷（勾配コイル） ＭＯＤ ＯＮ 変調器レリーズ信号 ｎ カウンタのビット幅 Ｎ ＩＮ 反転された（ディジタルの）入力信号 Ｎ ＲＥＳＥＴ カウンタ１２のリセット入力端 ＮＵＬＬ カウンタ５の出力端 ＰＨＡＳＥ 位相信号 ＰＲ ブリロード入力端またはプリセット入力端 ＰＲ２、Ｚ１、Ｚ０ ワードＳＡＦＥの値（プリロード
データ） ＱＡ、ＱＢ スイッチング終段の出力端 ＱＦＦ フリップフロップ７の出力端 ＱＦＦ１ フリップフロップ７１の出力端 ＱＦＦ２ フリップフロップ７２の出力端 ＳＡＦＥ 信号 ＳＡＦＥＩＮ 信号 ＳＡＦＥＩＮ Ｓｘ フリーホィーリング回路（ｘ＝
１、２、３、４）の出力信号 ＳＡＦＥＯＵＴ 信号 Ｓ１〜Ｓ４ スイッチング要素ＳＥ１またはＳＥ２また
はＳＥ３またはＳＥ４に対するパルス幅変調された制御
信号 Ｓ１ ＭＯＤ スイッチング要素ＳＥ１を駆動するため
の変調器基本要素９の出力信号 Ｓ２ ＭＯＤ スイッチング要素ＳＥ２を駆動するため
の変調器基本要素９の出力信号 Ｓ３ ＭＯＤ スイッチング要素ＳＥ３を駆動するため
の変調器基本要素９の出力信号 Ｓ４ ＭＯＤ スイッチング要素ＳＥ４を駆動するため
の変調器基本要素９の出力信号 ＳＡ０、ＳＡ１、ＳＡ２ ワードＳＡＦＥの値 ＳＥ１〜ＳＥ４ スイッチング要素 ＳＥ１ＳＥ４ＯＦＦ スイッチング要素ＳＥ１およびＳ
Ｅ４に対するスイッチオフ信号 ＳＥ２ＳＥ３ＯＦＦ スイッチング要素ＳＥ２およびＳ
Ｅ３に対するスイッチオフ信号 ＳＯＦＴＳＴＯＰ スイッチオフ信号 ｔS 安全時間 ＵA 出力電圧 ＵE 終段電圧 ＵE1〜ＵE5 終段電圧 Ｕｐｓｔ 供給電圧 Ｕｐｓｔ１〜Ｕｐｓｔ５ 供給電圧 Ｖ１〜Ｖ４ フリーホィーリングダイオード Ｚ カウンタ状態（カウンタ５） Ｚ０、Ｚ１、Ｚ２ カウンタ状態Ｚの値 ＺＳ 追加的なカウントステップ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クリスチャン シュウィンゲンシュレーグ ル ドイツ連邦共和国 90571 シュワイク パルクシュトラーセ 34 ベー

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 電力増幅器、特に核スピントモグラフ用
    の勾配増幅器であって、 −電力ブリッジ回路が予め定める数のスイッチング要素
    （ＳＥ１ないしＳＥ４）を有し、無電位の中間回路電圧
    に接続されている少なくとも１つのスイッチング終段
    （Ｅ）と、 −終段スイッチングクロックに従って少なくとも１つの
    終段電圧（ＵE）を発生するため、ディジタルの入力信
    号（ＩＮ、Ｎ ＩＮ）から電力ブリッジ回路の全てのス
    イッチング要素（ＳＥ１ないしＳＥ４）に対するパルス
    幅変調された制御信号（Ｓ１ないしＳ４）を発生する少
    なくとも１つのディジタルのパルス幅変調器（ＤＰＷ
    Ｍ）とを有する電力増幅器において、ディジタルのパル
    ス幅変調器（ＤＰＷＭ）が、 −カウンタ状態（Ｚ）を出力するための出力端を有する
    カウンタ（５）と、 −カウンタ状態（Ｚ）を入力するための入力端、ディジ
    タルの入力信号（ＩＮ、Ｎ ＩＮ）の１つを入力するた
    めの別の入力端、レスザン比較の結果として２値の信号
    を出力するための出力端（Ｉ＞Ｚ）およびグレイターザ
    ン比較の結果として２値の信号を出力するための出力端
    （Ｉ＜Ｚ）を有する少なくとも１つのコンパレータ
    （６、６１、６２）と、 −２値の信号から制御信号（Ｓ１ないしＳ４）を発生す
    るため、コンパレータ（６、６１、６２）の後に接続さ
    れている手段とを含んでいる変調器基本要素（３、９）
    を備えることを特徴とする電力増幅器。
  2. 【請求項２】 コンパレータ（６、６１、６２）の後に
    接続されている手段が、少なくとも１つのフリップフロ
    ップ（７、７１、７２）を含んでいることを特徴とする
    請求項１記載の電力増幅器。
  3. 【請求項３】 コンパレータ（６、６１、６２）の後に
    接続されている手段が、少なくとも１つのインバータを
    含んでいることを特徴とする請求項１記載の電力増幅
    器。
  4. 【請求項４】 変調器基本要素（９）が４つのスイッチ
    ング要素（ＳＥ１ないしＳＥ４）を有するＨブリッジと
    して構成された電力ブリッジ回路に対し、少なくとも２
    つのコンパレータ（６１、６２）を含んでいることを特
    徴とする請求項１ないし３の１つに記載の電力増幅器。
  5. 【請求項５】 ディジタルのパルス幅変調器（ＤＰＷ
    Ｍ）が、変調器基本要素（３、９）の前に接続された平
    滑回路（１９）を含み、そして入力信号（ＩＮ、Ｎ Ｉ
    Ｎ）の少なくとも１つに対する平滑回路がコンパレータ
    （２１）およびＵＰ／ＤＯＷＮカウンタ（２２）を含む
    ことを特徴とする請求項１ないし４の１つに記載の電力
    増幅器。
  6. 【請求項６】 ＵＰ／ＤＯＷＮカウンタ（２２）がＬＯ
    ＡＤ入力端を有し、その結果データを変調器基本要素
    （３、９）に直接伝達可能であることを特徴とする請求
    項５記載の電力増幅器。
  7. 【請求項７】 ディジタルのパルス幅変調器（ＤＰＷ
    Ｍ）が変調器基本要素（３、９）の後に接続されたフリ
    ーホィーリング回路（１７、１８）を含むことを特徴と
    する請求項１ないし６の１つに記載の電力増幅器。
  8. 【請求項８】 ディジタルのパルス幅変調器（ＤＰＷ
    Ｍ）がスイッチング終段（Ｅ）のスイッチング要素（Ｓ
    Ｅ１ないしＳＥ４）ごとに、変調器基本要素（３、９）
    の後、またはフリーホィーリング回路（１７、１８）が
    存在する場合にはフリーホィーリング回路（１７、１
    ８）の後に接続されている安全時間回路（１０）を含む
    ことを特徴とする請求項１ないし７の１つに記載の電力
    増幅器。
  9. 【請求項９】 安全時間回路（１０）が、パルス幅変調
    された制御信号（Ｓ１ないしＳ４）に対するスイッチオ
    ン時点をそれぞれ予め定める数のカウントステップだけ
    遅らせるカウンタ（１２）を含むことを特徴とする請求
    項８記載の電力増幅器。
  10. 【請求項１０】 ディジタルのパルス幅変調器（ＤＰＷ
    Ｍ）が、変調器基本要素（３、９）の後、または安全時
    間回路（１０）が存在する際には、安全時間回路（１
    ０）の後に接続されており、あるいは、フリーホィーリ
    ング回路（１７、１８）が存在しかつ安全時間回路（１
    ０）が存在しない際には、フリーホィーリング回路（１
    ７、１８）の後に接続された変調器ラッチ（１６）を含
    むことを特徴とする請求項１ないし９の１つに記載の電
    力増幅器。
  11. 【請求項１１】 ディジタルのパルス幅変調器（ＤＰＷ
    Ｍ）が、変調器基本要素（３、９）を、そして場合によ
    っては存在する安全時間回路（１０）により必要とされ
    るクロック信号（ＣＬＫ）を供給するクロック発生器
    （４）を含むことを特徴とする請求項１ないし９の１つ
    に記載の電力増幅器。
  12. 【請求項１２】 出力側で直列に接続されている多数の
    スイッチング終段（Ｅ１ないしＥ５）において、全ての
    変調器基本要素（９．１ないし９．５）そして場合によ
    っては存在する全ての安全時間回路（１０．１ないし１
    ０．４、１０．１１ないし１０．１４、１０．２１ない
    し１０．２４）に対して必要とされるクロック信号（Ｃ
    ＬＫ）をクロック発生器（４）から供給することを特徴
    とする請求項１１記載の電力増幅器。
  13. 【請求項１３】 アナログのパルス幅設定の際にアナロ
    グ‐ディジタル変換器がディジタルのパルス幅変調器
    （ＤＰＷＭ）に対するディジタルの入力信号（ＩＮ、Ｎ
    ＩＮ）の１つを発生し、そしてディジタルのパルス幅
    変調器（ＤＰＷＭ）がディジタル‐アナログ変換器に対
    するクロック信号（ＣＬＫ Ｗ）を発生することを特徴
    とする請求項１ないし１２の１つに記載の電力増幅器。
  14. 【請求項１４】 少なくとも２つのスイッチング終段
    （Ｅ１ないしＥｋ）が出力側で、電力増幅器に対して終
    段電圧（ＵELないしＵEK）の和に相当する出力電圧（Ｕ
    A）が生ずるように直列に接続されていることを特徴と
    する請求項１ないし１３の１つに記載の電力増幅器。
  15. 【請求項１５】 スイッチング終段（Ｅ１ないしＥｋ）
    の数が奇数であることを特徴とする請求項１４記載の電
    力増幅器。
  16. 【請求項１６】 スイッチング終段（Ｅ１ないしＥｋ）
    が等しい割合でおよび／または対称な方法で出力電圧
    （ＵA）に寄与することを特徴とする請求項１４または
    １５記載の電力増幅器。
  17. 【請求項１７】 各々のスイッチング終段（Ｅ１ないし
    Ｅｋ）において、終段スイッチングクロックの各サイク
    ルの中で、第１の対角線作動、下側フリーホィーリング
    作動、第２の対角線作動および上側フリーホィーリング
    作動が行われることを特徴とする請求項１ないし１６の
    １つに記載の電力増幅器。
JP11353573A 1998-12-14 1999-12-13 電力増幅器 Withdrawn JP2000236223A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19857525A DE19857525C2 (de) 1998-12-14 1998-12-14 Leistungsverstärker
DE19857525.4 1998-12-14

Publications (1)

Publication Number Publication Date
JP2000236223A true JP2000236223A (ja) 2000-08-29

Family

ID=7890962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11353573A Withdrawn JP2000236223A (ja) 1998-12-14 1999-12-13 電力増幅器

Country Status (3)

Country Link
US (1) US6671330B1 (ja)
JP (1) JP2000236223A (ja)
DE (1) DE19857525C2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003500877A (ja) * 1999-05-19 2003-01-07 ジャム テクノロジーズ リミテッド ライアビリティ カンパニー リアクティブ・インピーダンス変換増幅器出力段の負荷補償技術
JP2007325236A (ja) * 2006-06-05 2007-12-13 Yamaha Corp Ｄ級増幅器およびその過電流保護方法
JP2012034227A (ja) * 2010-07-30 2012-02-16 Toshiba Corp 増幅器及びそれを用いた無線送信機
JP2013098987A (ja) * 2011-11-01 2013-05-20 Neo Energy Co Ltd スイッチングシステムおよびスイッチングシステムの制御方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006017520B4 (de) 2006-04-13 2012-06-21 Siemens Ag Verfahren zum Erzeugen eines Modulatoreingangssignals, digitaler Vormodulator und Modulatorsystem
US8502539B2 (en) 2011-03-31 2013-08-06 General Electric Company Gradient amplifier system
DE102016202443B3 (de) * 2016-02-17 2017-05-18 Siemens Healthcare Gmbh Schaltungsanordnung, Gradientenverstärker und Verfahren zur Kompensation von Nichtlinearitäten einer Verstärker-Endstufe
CN109419508B (zh) * 2017-09-01 2022-08-09 西门子(深圳)磁共振有限公司 实现磁共振条件安全植入物扫描安全的系统、装置及方法
DE102017219907B3 (de) 2017-11-09 2018-10-18 Siemens Healthcare Gmbh Schaltungsanordnung für eine MRT-Anlage, MRT-Anlage und Verfahren zum Betreiben einer MRT-Anlage
DE102020215382B3 (de) 2020-12-04 2022-02-17 Siemens Healthcare Gmbh Verfahren zum Betreiben einer MR-Anlage und MR-Anlage mit verbessertem Schutz vor Kardiostimulation mittels nicht-invertierenden und invertierenden Leistungstreibern
DE102020216173A1 (de) 2020-12-17 2022-06-23 Siemens Healthcare Gmbh Verfahren zum Betreiben einer MR-Anlage und MR-Anlage mit verbessertem Schutz vor Kardiostimulation mit Gradstopeinheit und zwischengeschalteten Sperrschaltern

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4673887A (en) * 1986-01-03 1987-06-16 Honeywell Inc. Digital driver for fixed power amplifier
US4773096A (en) * 1987-07-20 1988-09-20 Kirn Larry J Digital switching power amplifier
DE3803583A1 (de) * 1988-02-06 1989-08-17 Licentia Gmbh Schaltverstaerker zur digitalen leistungsverstaerkung
DE3822990A1 (de) 1988-07-07 1990-01-11 Olympia Aeg Leistungsverstaerker
DE3924652A1 (de) * 1989-07-26 1991-01-31 Telefunken Electronic Gmbh Pulsbreitenmodulator
DE4304517C2 (de) * 1993-02-15 2002-12-19 Siemens Ag Stromversorgung für vorwiegend induktive Lasten
US5559467A (en) * 1995-01-27 1996-09-24 The Regents Of The University Of California Digital, pulse width modulation audio power amplifier with noise and ripple shaping
DE19619208A1 (de) * 1996-05-11 1997-11-13 Klugbauer Heilmeier Josef Digitaler Verstärker
US5712636A (en) * 1996-07-09 1998-01-27 Quantum Corp. Pulse-width-modulated digital-to-analog converter with high gain and low gain modes
GB9623175D0 (en) * 1996-11-06 1997-01-08 Harman Int Ind Improvements in or relating to amplifiers
DE19709768C1 (de) * 1997-03-10 1998-09-03 Siemens Ag Ansteuereinrichtung für eine Schaltendstufe
DE19709767C1 (de) 1997-03-10 1998-04-23 Siemens Ag Verfahren zum Ansteuern mehrerer Schaltendstufen, Ansteuereinrichtung und Leistungsverstärker
US6038265A (en) * 1997-04-21 2000-03-14 Motorola, Inc. Apparatus for amplifying a signal using digital pulse width modulators
DE19824767C2 (de) * 1998-06-03 2000-05-18 Siemens Ag Verfahren zum Erzeugen von Steuersignalen für einen Leistungsverstärker und Leistungsverstärker

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003500877A (ja) * 1999-05-19 2003-01-07 ジャム テクノロジーズ リミテッド ライアビリティ カンパニー リアクティブ・インピーダンス変換増幅器出力段の負荷補償技術
JP2007325236A (ja) * 2006-06-05 2007-12-13 Yamaha Corp Ｄ級増幅器およびその過電流保護方法
JP4535028B2 (ja) * 2006-06-05 2010-09-01 ヤマハ株式会社 Ｄ級増幅器およびその過電流保護方法
JP2012034227A (ja) * 2010-07-30 2012-02-16 Toshiba Corp 増幅器及びそれを用いた無線送信機
JP2013098987A (ja) * 2011-11-01 2013-05-20 Neo Energy Co Ltd スイッチングシステムおよびスイッチングシステムの制御方法

Also Published As

Publication number Publication date
DE19857525A1 (de) 2000-06-29
DE19857525C2 (de) 2003-03-06
US6671330B1 (en) 2003-12-30

Similar Documents

Publication Publication Date Title
EP0227411B2 (en) Inductive circuit arrangements
JP4409673B2 (ja) スイッチングレギュレータにおけるタイミングおよびスロープ補償を制御するための回路および方法
US5382890A (en) Integrated circuit driver having current limiter for brushless motor
TW543275B (en) Brushless motor drive circuit having low noise and high efficiency
US4336484A (en) Motor control
TW200415454A (en) Closed loop diode emulator for DC-DC converter
US8412965B2 (en) PWM timer for power supply
JP2000236223A (ja) 電力増幅器
CA2393506C (en) Device and method of controlling a gate of a three-level inverter
JP6376029B2 (ja) 信号伝達回路及びスイッチング素子の駆動装置
JPH0748942B2 (ja) 同期スイッチングシステムを備えた高効率パワーコンバータ
US5760623A (en) Ramp voltage generator for differential switching amplifiers
JPS6042519Y2 (ja) 積分回路
JP4261340B2 (ja) 多段スイッチ回路
US6671329B1 (en) Power amplifier
JPH11103586A (ja) デジタルデータをフルブリッジ出力段部駆動用のｐｗｍ信号に変換するときの精細度を増加させる装置及び方法
JPH07222493A (ja) 電力用電子機器における直流アクチュエータの制御装置
US7884583B2 (en) Speed recognition for half bridge control
JP2914667B2 (ja) Ｈ−ブリッジ段を通る電流の大きさと方向を検出する電流検出回路
CA3195869C (en) Dc/dc converter system and control method for full-bridge dc/dc converter
US20180287497A1 (en) Multiple-level buck boost converter control
US10014806B2 (en) Stepping motor driving device and timepiece
US20210044242A1 (en) Motor control system with phase current polarity detection
US10063144B2 (en) Multiphase buck converter and method for operating the same
US5086492A (en) Switching current regulator for motor control

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070306