JP2002158542A - 出力回路 - Google Patents
出力回路Info
- Publication number
- JP2002158542A JP2002158542A JP2000349793A JP2000349793A JP2002158542A JP 2002158542 A JP2002158542 A JP 2002158542A JP 2000349793 A JP2000349793 A JP 2000349793A JP 2000349793 A JP2000349793 A JP 2000349793A JP 2002158542 A JP2002158542 A JP 2002158542A
- Authority
- JP
- Japan
- Prior art keywords
- switching elements
- turned
- field effect
- effect transistor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Circuit For Audible Band Transducer (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 接続スイッチを使用することなく、過大電流
より保護することを目的とする。 【解決手段】 第１及び第２のスイッチング素子２ａ及
び２ｂの直列回路と、第３及び第４のスイッチング素子
２ｃ及び２ｄの直列回路と、この第１及び第２のスイッ
チング素子２ａ及び２ｂの接続中点とこの第３及び第４
のスイッチング素子２ｃ及び２ｄの接続中点との間に接
続された負荷６とを有し、この第１、第２、第３及び第
４のスイッチング素子２ａ，２ｂ，２ｃ及び２ｄをオ
ン、オフしてこの負荷６を駆動するようにした出力回路
において、この第１、第２、第３及び第４のスイッチン
グ素子２ａ，２ｂ，２ｃ及び２ｄの夫々の電流を検出す
る電流検出手段２１ａ，２１ｂ，２１ｃ，２１ｄ，２２
を設け、この電流検出手段２１ａ，２１ｂ，２１ｃ，２
１ｄ，２２により異常電流を検出したときに、この第
１、第２、第３及び第４のスイッチング素子２ａ，２
ｂ，２ｃ及び２ｄを全てオフとするようにしたものであ
る。
より保護することを目的とする。 【解決手段】 第１及び第２のスイッチング素子２ａ及
び２ｂの直列回路と、第３及び第４のスイッチング素子
２ｃ及び２ｄの直列回路と、この第１及び第２のスイッ
チング素子２ａ及び２ｂの接続中点とこの第３及び第４
のスイッチング素子２ｃ及び２ｄの接続中点との間に接
続された負荷６とを有し、この第１、第２、第３及び第
４のスイッチング素子２ａ，２ｂ，２ｃ及び２ｄをオ
ン、オフしてこの負荷６を駆動するようにした出力回路
において、この第１、第２、第３及び第４のスイッチン
グ素子２ａ，２ｂ，２ｃ及び２ｄの夫々の電流を検出す
る電流検出手段２１ａ，２１ｂ，２１ｃ，２１ｄ，２２
を設け、この電流検出手段２１ａ，２１ｂ，２１ｃ，２
１ｄ，２２により異常電流を検出したときに、この第
１、第２、第３及び第４のスイッチング素子２ａ，２
ｂ，２ｃ及び２ｄを全てオフとするようにしたものであ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばスピーカを
駆動するのに使用して好適な出力回路に関する。
駆動するのに使用して好適な出力回路に関する。
【０００２】
【従来の技術】従来、音声信号によりパルス幅変調した
パルス幅変調信号（ＰＷＭ信号）によりスピーカを駆動
して放音するようにした図４に示す如き出力回路が提案
されている。
パルス幅変調信号（ＰＷＭ信号）によりスピーカを駆動
して放音するようにした図４に示す如き出力回路が提案
されている。
【０００３】この図４において、１ａ，１ｂ，１ｃ及び
１ｄは夫々音声信号によりパルス幅変調された図２Ａ，
Ｂ，Ｃ及びＤに示す如きパルス幅変調信号（デジタル信
号）のスイッチング信号が供給されるスイッチング信号
入力端子を示し、このスイッチング信号入力端子１ａ，
１ｂ，１ｃ及び１ｄを夫々スイッチング素子を構成する
電界効果トランジスタ２ａ，２ｂ，２ｃ及び２ｄのゲー
トに接続する。
１ｄは夫々音声信号によりパルス幅変調された図２Ａ，
Ｂ，Ｃ及びＤに示す如きパルス幅変調信号（デジタル信
号）のスイッチング信号が供給されるスイッチング信号
入力端子を示し、このスイッチング信号入力端子１ａ，
１ｂ，１ｃ及び１ｄを夫々スイッチング素子を構成する
電界効果トランジスタ２ａ，２ｂ，２ｃ及び２ｄのゲー
トに接続する。
【０００４】このスイッチング素子を構成する電界効果
トランジスタ２ａ，２ｂ，２ｃ，２ｄは図２に示す如き
パルス幅変調信号（ＰＷＭ信号）がハイレベル“１”の
ときにオンし、このＰＷＭ信号がローレベル“０”のと
きにオフする如くなされている。
トランジスタ２ａ，２ｂ，２ｃ，２ｄは図２に示す如き
パルス幅変調信号（ＰＷＭ信号）がハイレベル“１”の
ときにオンし、このＰＷＭ信号がローレベル“０”のと
きにオフする如くなされている。
【０００５】正の直流電源が供給される電源端子＋Ｖｂ
ｂを電界効果トランジスタ２ａのドレインに接続し、こ
の電界効果トランジスタ２ａのソースを電界効果トラン
ジスタ２ｂのドレインに接続し、この電界効果トランジ
スタ２ｂのソースを接地する。
ｂを電界効果トランジスタ２ａのドレインに接続し、こ
の電界効果トランジスタ２ａのソースを電界効果トラン
ジスタ２ｂのドレインに接続し、この電界効果トランジ
スタ２ｂのソースを接地する。
【０００６】また、負の直流電圧が供給される電源端子
−Ｖｂｂを電界効果トランジスタ２ｃのドレインに接続
し、この電界効果トランジスタ２ｃのソースを電界効果
トランジスタ２ｄのドレインに接続し、この電界効果ト
ランジスタ２ｄのソースを接地する如くする。
−Ｖｂｂを電界効果トランジスタ２ｃのドレインに接続
し、この電界効果トランジスタ２ｃのソースを電界効果
トランジスタ２ｄのドレインに接続し、この電界効果ト
ランジスタ２ｄのソースを接地する如くする。
【０００７】この電界効果トランジスタ２ａのソース及
びこの電界効果トランジスタ２ｂのドレインの接続中点
をＰＷＭ信号をアナログ信号に変換するローパスフィル
タ３、電流検出用の抵抗器４及び保護用の接続スイッチ
５の直列回路を介してスピーカ６の一端に接続する。
びこの電界効果トランジスタ２ｂのドレインの接続中点
をＰＷＭ信号をアナログ信号に変換するローパスフィル
タ３、電流検出用の抵抗器４及び保護用の接続スイッチ
５の直列回路を介してスピーカ６の一端に接続する。
【０００８】また、この電界効果トランジスタ２ｃのソ
ース及びこの電界効果トランジスタ２ｄのドレインの接
続中点をＰＷＭ信号をアナログ信号に変換するローパス
フィルタ７、電流検出用の抵抗器８及び保護用の接続ス
イッチ９の直列回路を介してスピーカ６の他端に接続す
る。
ース及びこの電界効果トランジスタ２ｄのドレインの接
続中点をＰＷＭ信号をアナログ信号に変換するローパス
フィルタ７、電流検出用の抵抗器８及び保護用の接続ス
イッチ９の直列回路を介してスピーカ６の他端に接続す
る。
【０００９】この電流検出用の抵抗器４の両端電圧を演
算増幅回路１０に供給し、この電流検出用の抵抗器４に
流れる電流が異常に大きいときに、この保護用の例えば
リレーの接続スイッチ５をオフとする如くすると共にこ
の電流検出用の抵抗器８の両端電圧を演算増幅回路１１
に供給し、この電流検出用の抵抗器８に流れる電流が異
常に大きいときに、この保護用の例えばリレーの接続ス
イッチ９をオフとする如くする。
算増幅回路１０に供給し、この電流検出用の抵抗器４に
流れる電流が異常に大きいときに、この保護用の例えば
リレーの接続スイッチ５をオフとする如くすると共にこ
の電流検出用の抵抗器８の両端電圧を演算増幅回路１１
に供給し、この電流検出用の抵抗器８に流れる電流が異
常に大きいときに、この保護用の例えばリレーの接続ス
イッチ９をオフとする如くする。
【００１０】また、１２は電源の投入及び切断時に所定
時間の制御信号が供給される制御信号入力端子を示し、
この電源投入、切断時に所定時間この接続スイッチ５及
び９をオフとし、この電源投入、切断時にスピーカ６よ
り雑音が発生しない如くする。
時間の制御信号が供給される制御信号入力端子を示し、
この電源投入、切断時に所定時間この接続スイッチ５及
び９をオフとし、この電源投入、切断時にスピーカ６よ
り雑音が発生しない如くする。
【００１１】斯る、図４に示す如き出力回路において
は、電界効果トランジスタ２ａ及び２ｄがオンのとき
に、正の電源端子＋Ｖｂｂより、電界効果トランジスタ
２ａ→ローパスフィルタ３→抵抗器４→接続スイッチ５
→スピーカ６→接続スイッチ９→抵抗器８→ローパスフ
ィルタ７→電界効果トランジスタ２ｄ→大地と電流が流
れ、また電界効果トランジスタ２ｂ及び２ｃがオンのと
きに負の電源端子−Ｖｂｂより電界効果トランジスタ２
ｃ→ローパスフィルタ７→抵抗器８→接続スイッチ９→
スピーカ６→接続スイッチ５→抵抗器４→ローパスフィ
ルタ３→電界効果トランジスタ２ｂ→大地と負の電流が
流れ、スピーカ６を駆動し、このスピーカ６より放音す
る。
は、電界効果トランジスタ２ａ及び２ｄがオンのとき
に、正の電源端子＋Ｖｂｂより、電界効果トランジスタ
２ａ→ローパスフィルタ３→抵抗器４→接続スイッチ５
→スピーカ６→接続スイッチ９→抵抗器８→ローパスフ
ィルタ７→電界効果トランジスタ２ｄ→大地と電流が流
れ、また電界効果トランジスタ２ｂ及び２ｃがオンのと
きに負の電源端子−Ｖｂｂより電界効果トランジスタ２
ｃ→ローパスフィルタ７→抵抗器８→接続スイッチ９→
スピーカ６→接続スイッチ５→抵抗器４→ローパスフィ
ルタ３→電界効果トランジスタ２ｂ→大地と負の電流が
流れ、スピーカ６を駆動し、このスピーカ６より放音す
る。
【００１２】
【発明が解決しようとする課題】斯る、図４に示す如き
従来例においては、電源の投入、切断時に雑音を発生し
ないようにするため及び過大電流より保護するために接
続スイッチ５及び９を使用しているので、この接続スイ
ッチ５及び９として例えばリレーを用いたときには、信
号経路に接点が介在することとなり音質の劣化を生ずる
と共に動作音を発生する不都合があり、またこの接続ス
イッチ５及び９にリレーを使用したときには動作時間が
かかる不都合があった。
従来例においては、電源の投入、切断時に雑音を発生し
ないようにするため及び過大電流より保護するために接
続スイッチ５及び９を使用しているので、この接続スイ
ッチ５及び９として例えばリレーを用いたときには、信
号経路に接点が介在することとなり音質の劣化を生ずる
と共に動作音を発生する不都合があり、またこの接続ス
イッチ５及び９にリレーを使用したときには動作時間が
かかる不都合があった。
【００１３】本発明は、斯る点に鑑み、接続スイッチを
使用することなく、電源の投入や切断時に例えばスピー
カより雑音を発生することがないようにすることを目的
とし、また接続スイッチを使用することなく過大電流よ
り保護することを目的とする。
使用することなく、電源の投入や切断時に例えばスピー
カより雑音を発生することがないようにすることを目的
とし、また接続スイッチを使用することなく過大電流よ
り保護することを目的とする。
【００１４】
【課題を解決するための手段】本発明出力回路は、第１
及び第２のスイッチング素子の直列回路と、第３及び第
４のスイッチング素子の直列回路と、この第１及び第２
のスイッチング素子の接続中点とこの第３及び第４のス
イッチング素子の接続中点との間に接続された負荷とを
有し、この第１、第２、第３及び第４のスイッチング素
子をオン、オフしてこの負荷を駆動するようにした出力
回路において、この第１、第２、第３及び第４のスイッ
チング素子の夫々の電流を検出する電流検出手段を設
け、この電流検出手段により異常電流を検出したとき
に、この第１、第２，第３及び第４のスイッチング素子
を全てオフとするようにしたものである。
及び第２のスイッチング素子の直列回路と、第３及び第
４のスイッチング素子の直列回路と、この第１及び第２
のスイッチング素子の接続中点とこの第３及び第４のス
イッチング素子の接続中点との間に接続された負荷とを
有し、この第１、第２、第３及び第４のスイッチング素
子をオン、オフしてこの負荷を駆動するようにした出力
回路において、この第１、第２、第３及び第４のスイッ
チング素子の夫々の電流を検出する電流検出手段を設
け、この電流検出手段により異常電流を検出したとき
に、この第１、第２，第３及び第４のスイッチング素子
を全てオフとするようにしたものである。
【００１５】斯る本発明によれば電流検出手段により異
常電流を検出したときに、第１、第２、第３及び第４の
スイッチング素子を全てオフとするので、この時は出力
端はハイインピーダンスとなり、出力側の負荷を切り離
した状態となり、接続スイッチを用いることなく保護す
ることができる。
常電流を検出したときに、第１、第２、第３及び第４の
スイッチング素子を全てオフとするので、この時は出力
端はハイインピーダンスとなり、出力側の負荷を切り離
した状態となり、接続スイッチを用いることなく保護す
ることができる。
【００１６】また、本発明出力回路は、第１及び第２の
スイッチング素子の直列回路と、第３及び第４のスイッ
チング素子の直列回路と、この第１及び第２のスイッチ
ング素子の接続中点とこの第３及び第４のスイッチング
素子の接続中点との間に接続された負荷とを有し、この
第１、第２、第３及び第４のスイッチング素子をオン、
オフして、この負荷を駆動するようにした出力回路にお
いて、電源の投入及び切断時に夫々所定時間この第１、
第２、第３及び第４のスイッチング素子を全てオフとす
るようにしたものである。
スイッチング素子の直列回路と、第３及び第４のスイッ
チング素子の直列回路と、この第１及び第２のスイッチ
ング素子の接続中点とこの第３及び第４のスイッチング
素子の接続中点との間に接続された負荷とを有し、この
第１、第２、第３及び第４のスイッチング素子をオン、
オフして、この負荷を駆動するようにした出力回路にお
いて、電源の投入及び切断時に夫々所定時間この第１、
第２、第３及び第４のスイッチング素子を全てオフとす
るようにしたものである。
【００１７】斯る本発明によれば、電源の投入及び切断
時に夫々所定時間、この第１、第２、第３及び第４のス
イッチング素子を全てオフとするので、このときは出力
端はハイインピーダンスとなり、出力側の負荷を切り離
した状態とてり、接続スイッチを用いることなく、この
電源の投入及び切断時の雑音を発生しない如くできる。
時に夫々所定時間、この第１、第２、第３及び第４のス
イッチング素子を全てオフとするので、このときは出力
端はハイインピーダンスとなり、出力側の負荷を切り離
した状態とてり、接続スイッチを用いることなく、この
電源の投入及び切断時の雑音を発生しない如くできる。
【００１８】
【発明の実施の形態】以下、図１、図２、図３を参照し
て本発明出力回路の実施の形態の例に付説明しよう。こ
の図１において、図４に対応する部分には同一符号を付
して示す。
て本発明出力回路の実施の形態の例に付説明しよう。こ
の図１において、図４に対応する部分には同一符号を付
して示す。
【００１９】図１例においては、音声信号によりパルス
幅変調された例えば図２Ａ，Ｂ，Ｃ及びＤに示す如きパ
ルス幅変調信号（デジタル信号）のスイッチング信号が
供給されるスイッチング信号入力端子１ａ，１ｂ，１ｃ
及び１ｄを夫々プリドライバ２０ａ，２０ｂ，２０ｃ及
び２０ｄを介して夫々スイッチング素子を構成する電界
効果トランジスタ２ａ，２ｂ，２ｃ及び２ｄのゲートに
接続する。
幅変調された例えば図２Ａ，Ｂ，Ｃ及びＤに示す如きパ
ルス幅変調信号（デジタル信号）のスイッチング信号が
供給されるスイッチング信号入力端子１ａ，１ｂ，１ｃ
及び１ｄを夫々プリドライバ２０ａ，２０ｂ，２０ｃ及
び２０ｄを介して夫々スイッチング素子を構成する電界
効果トランジスタ２ａ，２ｂ，２ｃ及び２ｄのゲートに
接続する。
【００２０】このスイッチング素子を構成する電界効果
トランジスタ２ａ，２ｂ，２ｃ，２ｄは図２に示す如き
パルス幅変調信号（ＰＷＭ信号）がハイレベル“１”の
ときにオンし、このＰＷＭ信号がローレベル“０”のと
きにオフする如くなされている。
トランジスタ２ａ，２ｂ，２ｃ，２ｄは図２に示す如き
パルス幅変調信号（ＰＷＭ信号）がハイレベル“１”の
ときにオンし、このＰＷＭ信号がローレベル“０”のと
きにオフする如くなされている。
【００２１】また、このプリドライバ２０ａ，２０ｂ，
２０ｃ，２０ｄは、スイッチング信号入力端子１ａ，１
ｂ，１ｃ，１ｄに供給される図２に示す如きＰＷＭ信号
のスイッチング信号を増幅して電界効果トランジスタ２
ａ，２ｂ，２ｃ，２ｄに供給するようにすると共にこの
プリドライバ２０ａ，２０ｂ，２０ｃ及び２０ｄの制御
端子に制御信号が供給されたときは、このプリドライバ
２０ａ，２０ｂ，２０ｃ及び２０ｄの夫々の出力側に図
３Ａ，Ｂ，Ｃ及びＤに示す如き、電界効果トランジスタ
２ａ，２ｂ，２ｃ及び２ｄをオフとするローレベル
“０”のスイッチング信号を発生する如くする。
２０ｃ，２０ｄは、スイッチング信号入力端子１ａ，１
ｂ，１ｃ，１ｄに供給される図２に示す如きＰＷＭ信号
のスイッチング信号を増幅して電界効果トランジスタ２
ａ，２ｂ，２ｃ，２ｄに供給するようにすると共にこの
プリドライバ２０ａ，２０ｂ，２０ｃ及び２０ｄの制御
端子に制御信号が供給されたときは、このプリドライバ
２０ａ，２０ｂ，２０ｃ及び２０ｄの夫々の出力側に図
３Ａ，Ｂ，Ｃ及びＤに示す如き、電界効果トランジスタ
２ａ，２ｂ，２ｃ及び２ｄをオフとするローレベル
“０”のスイッチング信号を発生する如くする。
【００２２】正の直流電源が供給される電源端子＋Ｖｂ
ｂを電界効果トランジスタ２ａのドレインに接続し、こ
の電界効果トランジスタ２ａのソースを電界効果トラン
ジスタ２ｂのドレインに接続し、この電界効果トランジ
スタ２ｂのソースを接地する。
ｂを電界効果トランジスタ２ａのドレインに接続し、こ
の電界効果トランジスタ２ａのソースを電界効果トラン
ジスタ２ｂのドレインに接続し、この電界効果トランジ
スタ２ｂのソースを接地する。
【００２３】また、負の直流電圧が供給される電源端子
−Ｖｂｂを電界効果トランジスタ２ｃのドレインに接続
し、この電界効果トランジスタ２ｃのソースを電界効果
トランジスタ２ｄのドレインに接続し、この電界効果ト
ランジスタ２ｄのソースを接地する如くする。
−Ｖｂｂを電界効果トランジスタ２ｃのドレインに接続
し、この電界効果トランジスタ２ｃのソースを電界効果
トランジスタ２ｄのドレインに接続し、この電界効果ト
ランジスタ２ｄのソースを接地する如くする。
【００２４】この電界効果トランジスタ２ａのソース及
びこの電界効果トランジスタ２ｂのドレインの接続中点
をＰＷＭ信号（デジタル信号）をアナログ信号に変換す
るローパスフィルタ３を介してスピーカ６の一端に接続
し、また、この電界効果トランジスタ２ｃのソース及び
この電界効果トランジスタ２ｄのドレインの接続中点を
ＰＷＭ信号をアナログ信号に変換するローパスフィルタ
７を介してスピーカ６の他端に接続する。
びこの電界効果トランジスタ２ｂのドレインの接続中点
をＰＷＭ信号（デジタル信号）をアナログ信号に変換す
るローパスフィルタ３を介してスピーカ６の一端に接続
し、また、この電界効果トランジスタ２ｃのソース及び
この電界効果トランジスタ２ｄのドレインの接続中点を
ＰＷＭ信号をアナログ信号に変換するローパスフィルタ
７を介してスピーカ６の他端に接続する。
【００２５】また、スイッチング素子を構成する電界効
果トランジスタ２ａ，２ｂ，２ｃ及び２ｄの夫々のドレ
イン及びソース間の電圧を夫々、演算増幅回路２１ａ，
２１ｂ，２１ｃ及び２１ｄに供給し、この演算増幅回路
２１ａ，２１ｂ，２１ｃ及び２１ｄの夫々の出力信号を
電流検出信号として異常電流検出回路２２に供給する。
果トランジスタ２ａ，２ｂ，２ｃ及び２ｄの夫々のドレ
イン及びソース間の電圧を夫々、演算増幅回路２１ａ，
２１ｂ，２１ｃ及び２１ｄに供給し、この演算増幅回路
２１ａ，２１ｂ，２１ｃ及び２１ｄの夫々の出力信号を
電流検出信号として異常電流検出回路２２に供給する。
【００２６】この異常電流検出回路２２は、このスイッ
チング素子を構成する電界効果トランジスタ２ａ，２
ｂ，２ｃ，２ｄを流れる電流が過大電流であるかどうか
をこの演算増幅回路２１ａ，２１ｂ，２１ｃ，２１ｄの
出力信号より判断し、過大電流（異常電流）であると判
断したときにはこの異常電流検出回路２２の出力側に制
御信号を発生し、この制御信号をプリドライバ２０ａ，
２０ｂ，２０ｃ及び２０ｄの制御端子に夫々供給する。
チング素子を構成する電界効果トランジスタ２ａ，２
ｂ，２ｃ，２ｄを流れる電流が過大電流であるかどうか
をこの演算増幅回路２１ａ，２１ｂ，２１ｃ，２１ｄの
出力信号より判断し、過大電流（異常電流）であると判
断したときにはこの異常電流検出回路２２の出力側に制
御信号を発生し、この制御信号をプリドライバ２０ａ，
２０ｂ，２０ｃ及び２０ｄの制御端子に夫々供給する。
【００２７】このプリドライバ２０ａ，２０ｂ，２０ｃ
及び２０ｄの夫々の制御端子に制御信号が供給されたと
きには、このプリドライバ２０ａ，２０ｂ，２０ｃ及び
２０ｄの夫々の出力側に図３Ａ，Ｂ，Ｃ及びＤに示す如
きローレベル“０”のスイッチング信号を発生し、スイ
ッチング素子を構成する電界効果トランジスタ２ａ，２
ｂ，２ｃ及び２ｄを夫々オフとし、出力側をハイインピ
ーダンスとし過大電流の流れを阻止し過大電流より保護
する如くする。
及び２０ｄの夫々の制御端子に制御信号が供給されたと
きには、このプリドライバ２０ａ，２０ｂ，２０ｃ及び
２０ｄの夫々の出力側に図３Ａ，Ｂ，Ｃ及びＤに示す如
きローレベル“０”のスイッチング信号を発生し、スイ
ッチング素子を構成する電界効果トランジスタ２ａ，２
ｂ，２ｃ及び２ｄを夫々オフとし、出力側をハイインピ
ーダンスとし過大電流の流れを阻止し過大電流より保護
する如くする。
【００２８】また、例えばオーディオ機器への電源の投
入及び切断時に、所定時間例えば電源投入又は電源切断
時に雑音を発生する時間の制御信号が供給される制御信
号入力端子１２をプリドライバ２０ａ，２０ｂ，２０ｃ
及び２０ｄの夫々の制御端子に接続し、この電源の投
入、切断時に所定時間このスイッチング素子を構成する
電界効果トランジスタ２ａ，２ｂ，２ｃ及び２ｄを夫々
オフとし、出力側をハイインピーダンスとし、この電源
の投入、切断時にスピーカ６より雑音が発生しない如く
する。
入及び切断時に、所定時間例えば電源投入又は電源切断
時に雑音を発生する時間の制御信号が供給される制御信
号入力端子１２をプリドライバ２０ａ，２０ｂ，２０ｃ
及び２０ｄの夫々の制御端子に接続し、この電源の投
入、切断時に所定時間このスイッチング素子を構成する
電界効果トランジスタ２ａ，２ｂ，２ｃ及び２ｄを夫々
オフとし、出力側をハイインピーダンスとし、この電源
の投入、切断時にスピーカ６より雑音が発生しない如く
する。
【００２９】本例による出力回路は上述の如く構成され
ているので、電界効果トランジスタ２ａ，２ｂ，２ｃ及
び２ｄに図２Ａ，Ｂ，Ｃ及びＤに示す如き音声信号によ
りパルス幅変調したパルス幅変調信号のスイッチング信
号が供給され、電界効果トランジスタ２ａ及び２ｄがオ
ンのときに、正の電源端子＋Ｖｂｂより、電界効果トラ
ンジスタ２ａ→ローパスフィルタ３→スピーカ６→ロー
パスフィルタ７→電界効果トランジスタ２ｄ→大地と電
流が流れ、また電界効果トランジスタ２ｂ及び２ｃがオ
ンおときに負の電源端子−Ｖｂｂより、電界効果トラン
ジスタ２ｃ→ローパスフィルタ７→スピーカ６→ローパ
スフィルタ３→電界効果トランジスタ２ｂ→大地と負の
電流が流れ、スピーカ６を駆動し、このスピーカ６より
放音する。
ているので、電界効果トランジスタ２ａ，２ｂ，２ｃ及
び２ｄに図２Ａ，Ｂ，Ｃ及びＤに示す如き音声信号によ
りパルス幅変調したパルス幅変調信号のスイッチング信
号が供給され、電界効果トランジスタ２ａ及び２ｄがオ
ンのときに、正の電源端子＋Ｖｂｂより、電界効果トラ
ンジスタ２ａ→ローパスフィルタ３→スピーカ６→ロー
パスフィルタ７→電界効果トランジスタ２ｄ→大地と電
流が流れ、また電界効果トランジスタ２ｂ及び２ｃがオ
ンおときに負の電源端子−Ｖｂｂより、電界効果トラン
ジスタ２ｃ→ローパスフィルタ７→スピーカ６→ローパ
スフィルタ３→電界効果トランジスタ２ｂ→大地と負の
電流が流れ、スピーカ６を駆動し、このスピーカ６より
放音する。
【００３０】本例によれば、演算増幅回路２１ａ，２１
ｂ，２１ｃ，２１ｄと異常電流検出回路２２により異常
電流（過大電流）を検出したときにスイッチング素子を
構成する電界効果トランジスタ２ａ，２ｂ，２ｃ及び２
ｄを全てオフとするので、このときはスピーカ６側はハ
イインピーダンスとなり、この出力側のスピーカ６を切
り離した状態となり、保護することができる。
ｂ，２１ｃ，２１ｄと異常電流検出回路２２により異常
電流（過大電流）を検出したときにスイッチング素子を
構成する電界効果トランジスタ２ａ，２ｂ，２ｃ及び２
ｄを全てオフとするので、このときはスピーカ６側はハ
イインピーダンスとなり、この出力側のスピーカ６を切
り離した状態となり、保護することができる。
【００３１】また本例によれば、電源の投入及び切断時
に夫々所定時間、このスイッチング素子を構成する電界
効果トランジスタ２ａ，２ｂ，２ｃ及び２ｄを全てオフ
とするので、このときはスピーカ６側はハイインピーダ
ンスとなり、この出力側のスピーカ６を切り離した状態
となり、この電源の投入及び切断時の雑音を発生しない
如くできる。
に夫々所定時間、このスイッチング素子を構成する電界
効果トランジスタ２ａ，２ｂ，２ｃ及び２ｄを全てオフ
とするので、このときはスピーカ６側はハイインピーダ
ンスとなり、この出力側のスピーカ６を切り離した状態
となり、この電源の投入及び切断時の雑音を発生しない
如くできる。
【００３２】尚、本発明は上述例に限ることなく、本発
明の要旨を逸脱することなく、その他種々の構成が採り
得ることは勿論である。
明の要旨を逸脱することなく、その他種々の構成が採り
得ることは勿論である。
【００３３】
【発明の効果】本発明によれば、電流検出手段により異
常電流を検出したときに、第１、第２、第３及び第４の
スイッチング素子を全てオフとするので、このときは出
力端はハイインピーダンスとなり、出力側の負荷を切り
離した状態となり、保護することができる。
常電流を検出したときに、第１、第２、第３及び第４の
スイッチング素子を全てオフとするので、このときは出
力端はハイインピーダンスとなり、出力側の負荷を切り
離した状態となり、保護することができる。
【００３４】また本発明によれば、電源の投入及び切断
時に夫々所定時間、この第１、第２、第３及び第４のス
イッチング素子を全てオフとするので、このときは、出
力端はハイインピーダンスとなり、出力側の負荷を切り
離した状態となり、この電源の投入及び切断時の雑音を
発生しない如くできる。
時に夫々所定時間、この第１、第２、第３及び第４のス
イッチング素子を全てオフとするので、このときは、出
力端はハイインピーダンスとなり、出力側の負荷を切り
離した状態となり、この電源の投入及び切断時の雑音を
発生しない如くできる。
【図１】本発明出力回路の実施形態の例を示す構成図で
ある。
ある。
【図２】本発明の説明に供する線図である。
【図３】本発明の説明に供する線図である。
【図４】従来の出力回路の例を示す構成図である。
１ａ，１ｂ，１ｃ，１ｄ‥‥スイッチング信号入力端
子、２ａ，２ｂ，２ｃ，２ｄ‥‥電界効果トランジス
タ、３，７‥‥ローパスフィルタ、６‥‥スピーカ、２
０ａ，２０ｂ，２０ｃ，２０ｄ‥‥プリドライバ、２１
ａ，２１ｂ，２１ｃ，２１ｄ‥‥演算増幅回路、２２‥
‥異常電流検出回路
子、２ａ，２ｂ，２ｃ，２ｄ‥‥電界効果トランジス
タ、３，７‥‥ローパスフィルタ、６‥‥スピーカ、２
０ａ，２０ｂ，２０ｃ，２０ｄ‥‥プリドライバ、２１
ａ，２１ｂ，２１ｃ，２１ｄ‥‥演算増幅回路、２２‥
‥異常電流検出回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｒ 3/00 １０１ Ｈ０３Ｋ 17/687 Ａ Ｆターム(参考） 5D020 AA02 AB02 5J055 AX32 AX65 BX16 CX24 DX12 DX72 DX83 EX01 EX02 EZ09 EZ14 EZ23 FX04 FX31 GX02 GX04 5J091 AA02 AA41 CA48 CA49 CA56 FA18 FP02 FP05 GP02 HA09 HA25 HA38 HA39 KA01 KA28 KA42 KA62 SA05 TA01 TA06 5J092 AA02 AA41 CA48 CA49 CA56 FA18 FR04 HA09 HA25 HA38 HA39 KA01 KA28 KA42 KA62 SA05 TA01 TA06
Claims (3)
- 【請求項１】 第１及び第２のスイッチング素子の直列
回路と、第３及び第４のスイッチング素子の直列回路
と、前記第１及び第２のスイッチング素子の接続中点と
前記第３及び第４のスイッチング素子の接続中点との間
に接続された負荷とを有し、前記第１、第２、第３及び
第４のスイッチング素子をオン、オフして前記負荷を駆
動するようにした出力回路において、 前記第１、第２、第３及び第４のスイッチング素子の夫
々の電流を検出する電流検出手段を設け、前記電流検出
手段により異常電流を検出したときに、前記第１、第
２、第３及び第４のスイッチング素子を全てオフとする
ようにしたことを特徴とする出力回路。 - 【請求項２】 第１及び第２のスイッチング素子の直列
回路と、第３及び第４のスイッチング素子の直列回路
と、前記第１及び第２のスイッチング素子の接続中点と
前記第３及び第４のスイッチング素子の接続中点との間
に接続された負荷とを有し、前記第１、第２、第３及び
第４のスイッチング素子をオン、オフして前記負荷を駆
動するようにした出力回路において、 電源の投入及び切断時に夫々所定時間前記第１、第２、
第３及び第４のスイッチング素子を全てオフとするよう
にしたことを特徴とする出力回路。 - 【請求項３】 第１及び第２のスイッチング素子の直列
回路と、第３及び第４のスイッチング素子の直列回路
と、前記第１及び第２のスイッチング素子の接続中点と
前記第３及び第４のスイッチング素子の接続中点との間
に接続された負荷とを有し、前記第１、第２、第３及び
第４のスイッチング素子をオン、オフして前記負荷を駆
動するようにした出力回路において、 前記第１、第２、第３及び第４のスイッチング素子の夫
々の電流を検出する電流検出手段を設け、 前記電流検出手段により異常電流を検出したときに、前
記第１、第２、第３及び第４のスイッチング素子を全て
オフするようにすると共に電源の投入及び切断時に夫々
所定時間前記段１、第２、第３及び第４のスイッチング
素子を全てオフとするようにしたことを特徴とする出力
回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000349793A JP2002158542A (ja) | 2000-11-16 | 2000-11-16 | 出力回路 |
| US10/007,709 US6603353B2 (en) | 2000-11-16 | 2001-11-08 | Switching power amplifier |
| MYPI20015250A MY127103A (en) | 2000-11-16 | 2001-11-15 | Switching power amplifier. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000349793A JP2002158542A (ja) | 2000-11-16 | 2000-11-16 | 出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002158542A true JP2002158542A (ja) | 2002-05-31 |
Family
ID=18823132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000349793A Pending JP2002158542A (ja) | 2000-11-16 | 2000-11-16 | 出力回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6603353B2 (ja) |
| JP (1) | JP2002158542A (ja) |
| MY (1) | MY127103A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004010575A1 (ja) * | 2002-07-18 | 2004-01-29 | Sony Corporation | パワーアンプ装置 |
| KR100502415B1 (ko) * | 2002-12-10 | 2005-07-19 | 삼성전자주식회사 | 보호 회로를 갖는 클래스 디이 파워 앰프 |
| JP2007208485A (ja) * | 2006-01-31 | 2007-08-16 | Mitsumi Electric Co Ltd | オーディオアンプ |
| JP2007325236A (ja) * | 2006-06-05 | 2007-12-13 | Yamaha Corp | Ｄ級増幅器およびその過電流保護方法 |
| JP2008219547A (ja) * | 2007-03-06 | 2008-09-18 | Kenwood Corp | アンプの過電流保護装置 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200505154A (en) * | 2003-05-28 | 2005-02-01 | Rohm Co Ltd | Mute circuit and BTL audio amplifier apparatus |
| KR100657860B1 (ko) * | 2004-05-17 | 2006-12-14 | 삼성전자주식회사 | 증폭기 및 증폭기의 과전류 검출 방법 |
| US20080043391A1 (en) * | 2006-08-17 | 2008-02-21 | Matsushita Electric Industrial Co., Ltd. | Timer reset circuit for overcurrent protection of switching power amplifier |
| US8189306B2 (en) * | 2009-03-13 | 2012-05-29 | Raytheon Company | Dynamic grounding system and method |
| WO2012171938A2 (en) | 2011-06-14 | 2012-12-20 | Merus Audio Aps | Power transistor gate driver |
| CN102545582B (zh) * | 2012-02-09 | 2014-12-24 | 华为技术有限公司 | 无桥功率因数校正电路及其控制方法 |
| TWI769160B (zh) * | 2016-06-03 | 2022-07-01 | 美商英特矽爾美國有限公司 | 用以軟啟動大功率電荷泵的方法、電路，及電子系統 |
| US10153795B1 (en) | 2018-02-20 | 2018-12-11 | Nxp B.V. | Switching amplifier circuit with amplitude control |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4081731A (en) * | 1976-08-03 | 1978-03-28 | Sperry Rand Corporation | Pulse width modulated servo amplifier with over-current protection |
| US5973368A (en) * | 1996-06-05 | 1999-10-26 | Pearce; Lawrence G. | Monolithic class D amplifier |
| US5805020A (en) * | 1996-06-27 | 1998-09-08 | Harris Corporation | Silent start class D amplifier |
| US5982231A (en) * | 1997-07-23 | 1999-11-09 | Linfinity Microelectronics, Inc. | Multiple channel class D audio amplifier |
-
2000
- 2000-11-16 JP JP2000349793A patent/JP2002158542A/ja active Pending
-
2001
- 2001-11-08 US US10/007,709 patent/US6603353B2/en not_active Expired - Fee Related
- 2001-11-15 MY MYPI20015250A patent/MY127103A/en unknown
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004010575A1 (ja) * | 2002-07-18 | 2004-01-29 | Sony Corporation | パワーアンプ装置 |
| JPWO2004010575A1 (ja) * | 2002-07-18 | 2005-11-17 | ソニー株式会社 | パワーアンプ装置 |
| US7205834B2 (en) * | 2002-07-18 | 2007-04-17 | Sony Corporation | Power amplifier |
| JP4765316B2 (ja) * | 2002-07-18 | 2011-09-07 | ソニー株式会社 | パワーアンプ装置 |
| KR100502415B1 (ko) * | 2002-12-10 | 2005-07-19 | 삼성전자주식회사 | 보호 회로를 갖는 클래스 디이 파워 앰프 |
| JP2007208485A (ja) * | 2006-01-31 | 2007-08-16 | Mitsumi Electric Co Ltd | オーディオアンプ |
| JP2007325236A (ja) * | 2006-06-05 | 2007-12-13 | Yamaha Corp | Ｄ級増幅器およびその過電流保護方法 |
| JP4535028B2 (ja) * | 2006-06-05 | 2010-09-01 | ヤマハ株式会社 | Ｄ級増幅器およびその過電流保護方法 |
| JP2008219547A (ja) * | 2007-03-06 | 2008-09-18 | Kenwood Corp | アンプの過電流保護装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6603353B2 (en) | 2003-08-05 |
| MY127103A (en) | 2006-11-30 |
| US20020075072A1 (en) | 2002-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7714646B2 (en) | Audio power amplifier and a pre-amplifier thereof | |
| JP2002158542A (ja) | 出力回路 | |
| KR100956098B1 (ko) | 파워앰프장치 | |
| JPS644375B2 (ja) | ||
| US5729175A (en) | Method of driving a class D audio power amplifier using non-overlapping edge drive signals | |
| US7786795B2 (en) | Class-D amplifier circuit | |
| KR960016811B1 (ko) | 오디오 장치가 스위치 온 및 오프될 때 발생하는 잡음을 방지하는 회로 | |
| JPH08172693A (ja) | スピーカー駆動回路 | |
| US7092538B2 (en) | Switched microphone buffer | |
| WO2010032589A1 (ja) | チャージ・ポンプ回路及び半導体集積回路 | |
| JP3102781B2 (ja) | パルス幅変調増幅回路 | |
| JP2004056254A (ja) | パワーアンプ装置 | |
| JP2000223972A (ja) | 集積増幅器装置 | |
| US20070109171A1 (en) | Audio ouput soft start by use of output driver enable signal | |
| JPH07254824A (ja) | 増幅器 | |
| JP2005136452A (ja) | スイッチング回路及びそれを用いたオーディオ信号再生装置及びスイッチング素子保護方法 | |
| JP2004135016A (ja) | オーディオ機器の出力ミュート回路 | |
| JPH06196941A (ja) | パルス幅変調増幅回路 | |
| JPH0145152Y2 (ja) | ||
| US20210144491A1 (en) | Hearing Device | |
| JP3904661B2 (ja) | ブザー駆動回路 | |
| JP2009260835A (ja) | 過電流保護回路及びｄ級アンプ | |
| JPH09238067A (ja) | トライステートオーディオ差動ドライバ装置 | |
| JP5408058B2 (ja) | 音声切換出力装置 | |
| JP2619010B2 (ja) | 拡声電話機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090615 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090825 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090915 |