JPH11136850A - 過電流防止回路 - Google Patents
過電流防止回路Info
- Publication number
- JPH11136850A JPH11136850A JP9295396A JP29539697A JPH11136850A JP H11136850 A JPH11136850 A JP H11136850A JP 9295396 A JP9295396 A JP 9295396A JP 29539697 A JP29539697 A JP 29539697A JP H11136850 A JPH11136850 A JP H11136850A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- signal line
- overcurrent
- voltage drop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002265 prevention Effects 0.000 claims description 20
- 230000005540 biological transmission Effects 0.000 claims description 5
- 238000001514 detection method Methods 0.000 claims description 5
- 230000006378 damage Effects 0.000 abstract description 6
- 230000015556 catabolic process Effects 0.000 abstract 1
- 102100039435 C-X-C motif chemokine 17 Human genes 0.000 description 6
- 101000889048 Homo sapiens C-X-C motif chemokine 17 Proteins 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Emergency Protection Circuit Devices (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】 クランプダイオード等のノイズ除去素子でノ
イズを除去すると共に、過電流が発生してもその素子の
破壊を防ぐ。 【解決手段】 波形出力部１０から外部信号線への電流
を抵抗部品１４の電圧降下によって検出する。そして、
その検出結果に応じてＮチャネルＤ型ＭＯＳトランジス
タをオンオフ制御し、電源供給を断とする。こうするこ
とにより、波形出力部１０にノイズ除去用のクランプダ
イオードが接続されていても、過電流によって破壊され
ることを防止できる。
イズを除去すると共に、過電流が発生してもその素子の
破壊を防ぐ。 【解決手段】 波形出力部１０から外部信号線への電流
を抵抗部品１４の電圧降下によって検出する。そして、
その検出結果に応じてＮチャネルＤ型ＭＯＳトランジス
タをオンオフ制御し、電源供給を断とする。こうするこ
とにより、波形出力部１０にノイズ除去用のクランプダ
イオードが接続されていても、過電流によって破壊され
ることを防止できる。
Description
【０００１】
【発明の属する技術分野】本発明は過電流防止回路に関
し、特に互いに異なる電源電圧を供給する電源によって
夫々動作する２つの装置の間の信号線における過電流を
防止する回路に関する。
し、特に互いに異なる電源電圧を供給する電源によって
夫々動作する２つの装置の間の信号線における過電流を
防止する回路に関する。
【０００２】
【従来の技術】従来、異電源デバイス間の接続は、過電
流発生によるデバイスの破壊防止のため、受端側デバイ
スの入力部において、電源側にクランプダイオードを挿
入しない構成を採用していた。
流発生によるデバイスの破壊防止のため、受端側デバイ
スの入力部において、電源側にクランプダイオードを挿
入しない構成を採用していた。
【０００３】図４には、異なる電源で動作する送信装置
及び受信装置による送受信システムが示されている。同
図に示されているように、送信装置４１が電源ＶCC１に
よって動作し、受信装置４２が電源ＶCC１とは異なる電
源ＶCC２によって動作する場合を考える。この場合にお
いて、クランプダイオード４０が挿入されていると、電
源ＶCC１がオン状態で、電源ＶCC２がオフ状態であると
きに、クランプダイオード４０に過電流が流れてしま
う。このため、従来の送受信システムにおいては、クラ
ンプダイオード４０を挿入していなかった。
及び受信装置による送受信システムが示されている。同
図に示されているように、送信装置４１が電源ＶCC１に
よって動作し、受信装置４２が電源ＶCC１とは異なる電
源ＶCC２によって動作する場合を考える。この場合にお
いて、クランプダイオード４０が挿入されていると、電
源ＶCC１がオン状態で、電源ＶCC２がオフ状態であると
きに、クランプダイオード４０に過電流が流れてしま
う。このため、従来の送受信システムにおいては、クラ
ンプダイオード４０を挿入していなかった。
【０００４】
【発明が解決しようとする課題】上述した従来技術にお
いては、ノイズ除去素子であるクランプダイオードを挿
入していないので、ノイズを除去できないという欠点が
ある。なお、特開平１−１６３８１２号公報にはバスに
おけるノイズの発生を防止する技術が記載されている。
しかし、同公報ではノイズ除去素子の破壊を防止する点
についての記載はなく、上記欠点を解決することはでき
ない。
いては、ノイズ除去素子であるクランプダイオードを挿
入していないので、ノイズを除去できないという欠点が
ある。なお、特開平１−１６３８１２号公報にはバスに
おけるノイズの発生を防止する技術が記載されている。
しかし、同公報ではノイズ除去素子の破壊を防止する点
についての記載はなく、上記欠点を解決することはでき
ない。
【０００５】本発明は上述した従来技術の欠点を解決す
るためになされたものであり、その目的はクランプダイ
オード等のノイズ除去素子でノイズを除去すると共に、
過電流が発生してもその素子の破壊を防ぐことのできる
過電流防止回路を提供することである。
るためになされたものであり、その目的はクランプダイ
オード等のノイズ除去素子でノイズを除去すると共に、
過電流が発生してもその素子の破壊を防ぐことのできる
過電流防止回路を提供することである。
【０００６】
【課題を解決するための手段】本発明による過電流防止
回路は、第１の電源電圧を供給する第１の電源によって
動作する第１の装置と、前記第１の電源電圧よりも低い
第２の電源電圧を供給する第２の電源によって動作する
第２の装置と、前記第１の装置及び前記第２の装置の間
の信号線と前記第２の電源との間に設けられたノイズ除
去素子とを含むシステムにおける過電流防止回路であっ
て、前記信号線を流れる電流量が所定値を越えたとき前
記第１の電源による前記第１の装置への電源電圧供給を
断とする電流制御手段を含むことを特徴とする。
回路は、第１の電源電圧を供給する第１の電源によって
動作する第１の装置と、前記第１の電源電圧よりも低い
第２の電源電圧を供給する第２の電源によって動作する
第２の装置と、前記第１の装置及び前記第２の装置の間
の信号線と前記第２の電源との間に設けられたノイズ除
去素子とを含むシステムにおける過電流防止回路であっ
て、前記信号線を流れる電流量が所定値を越えたとき前
記第１の電源による前記第１の装置への電源電圧供給を
断とする電流制御手段を含むことを特徴とする。
【０００７】また、本発明による他の過電流防止回路
は、第１の電源電圧を供給する第１の電源によって動作
する第１の装置と、前記第１の電源電圧よりも低い第２
の電源電圧を供給する第２の電源によって動作する第２
の装置と、前記第１の装置及び前記第２の装置の間の信
号線と前記第２の電源との間に設けられたノイズ除去素
子とを含むシステムにおける過電流防止回路であって、
前記信号線を流れる電流量が所定値を越えたとき前記第
１の装置及び前記第２の装置の間の信号線を電気的に断
とする電流制御手段を含むことを特徴とする。
は、第１の電源電圧を供給する第１の電源によって動作
する第１の装置と、前記第１の電源電圧よりも低い第２
の電源電圧を供給する第２の電源によって動作する第２
の装置と、前記第１の装置及び前記第２の装置の間の信
号線と前記第２の電源との間に設けられたノイズ除去素
子とを含むシステムにおける過電流防止回路であって、
前記信号線を流れる電流量が所定値を越えたとき前記第
１の装置及び前記第２の装置の間の信号線を電気的に断
とする電流制御手段を含むことを特徴とする。
【０００８】要するに本回路は、２つの装置の間の信号
線に流れる電流を検出し、この検出結果に応じてその信
号線への電力供給をオンオフ制御しているのである。こ
うすることにより、その信号線と電源との間にクランプ
ダイオードが挿入されていたとしてもそれが過電流によ
って破壊されることを防止できるのである。
線に流れる電流を検出し、この検出結果に応じてその信
号線への電力供給をオンオフ制御しているのである。こ
うすることにより、その信号線と電源との間にクランプ
ダイオードが挿入されていたとしてもそれが過電流によ
って破壊されることを防止できるのである。
【０００９】
【発明の実施の形態】次に、本発明の実施の一形態につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【００１０】図１は本発明による過電流防止回路の実施
の一形態を示すブロック図である。同図において、図４
と同等部分は同一符号により示されており、その部分の
詳細な説明は省略する。
の一形態を示すブロック図である。同図において、図４
と同等部分は同一符号により示されており、その部分の
詳細な説明は省略する。
【００１１】同図において、電源ＶCCはＮチャネルＤ型
ＭＯＳトランジスタ（Ｔｒ）１１のドレイン部Ｄと接続
され、そのソース部Ｓは電圧降下検出用抵抗部品１４の
一方の端子と接続されている。電圧降下検出用抵抗部品
１４の他方の端子はダイオード１５のアノード部及びＰ
ＭＯＳトランジスタ１２のソース部Ｓと接続されてい
る。ダイオード１２のカソード部はＮチャネルＤ型ＭＯ
ＳＴｒ１１のゲート部Ｇに接続され、ＰＭＯＳトランジ
スタ１２のドレイン部ＤはＮＭＯＳトランジスタ１３の
ドレイン部Ｄと波形出力部１０に接続されている。な
お、ＮＭＯＳトランジスタ１３のソース部Ｓはグランド
ＧＮＤに接続されている。
ＭＯＳトランジスタ（Ｔｒ）１１のドレイン部Ｄと接続
され、そのソース部Ｓは電圧降下検出用抵抗部品１４の
一方の端子と接続されている。電圧降下検出用抵抗部品
１４の他方の端子はダイオード１５のアノード部及びＰ
ＭＯＳトランジスタ１２のソース部Ｓと接続されてい
る。ダイオード１２のカソード部はＮチャネルＤ型ＭＯ
ＳＴｒ１１のゲート部Ｇに接続され、ＰＭＯＳトランジ
スタ１２のドレイン部ＤはＮＭＯＳトランジスタ１３の
ドレイン部Ｄと波形出力部１０に接続されている。な
お、ＮＭＯＳトランジスタ１３のソース部Ｓはグランド
ＧＮＤに接続されている。
【００１２】ここで、図２に示されているようなデバイ
ス間の接続を考える。過電流防止回路２０の波形出力部
には、異電源デバイス２１が接続され、異電源デバイス
２１の入力部にはノイズ除去用のクランプダイオード４
０が異電源デバイスの電源ＶCC２側に付加されている。
ス間の接続を考える。過電流防止回路２０の波形出力部
には、異電源デバイス２１が接続され、異電源デバイス
２１の入力部にはノイズ除去用のクランプダイオード４
０が異電源デバイスの電源ＶCC２側に付加されている。
【００１３】このとき、過電流防止回路２０のＮＭＯＳ
トランジスタ１３がＯＦＦし、ＰＭＯＳトランジスタが
ＯＮし、波形出力部１０がＨＩＧＨ出力状態になってい
る状況を考えてみる。ＰＭＯＳトランジスタ１２のソー
ス部Ｓには、電源ＶCC１からＮチャネルＤ型ＭＯＳＴｒ
１１を通じて電流が供給されている。
トランジスタ１３がＯＦＦし、ＰＭＯＳトランジスタが
ＯＮし、波形出力部１０がＨＩＧＨ出力状態になってい
る状況を考えてみる。ＰＭＯＳトランジスタ１２のソー
ス部Ｓには、電源ＶCC１からＮチャネルＤ型ＭＯＳＴｒ
１１を通じて電流が供給されている。
【００１４】ここで、過電流防止回路の電源電位より異
電源デバイスの電源電位の方が低いものとすると、波形
出力部から多大の電流が流れることになる。多大の電流
が流れると、電圧降下検出用抵抗部品の両端子の間に電
位差が生じて、電圧降下が起こる。この電圧降下分とダ
イオード１５の電圧降下分との電位差がＮチャネルＤ型
ＭＯＳＴｒ１１のゲート部Ｇに加わる。そして、ある程
度の電位差になると、ＮチャネルＤ型ＭＯＳＴｒ３１の
動作をＯＦＦすることになる。よって、過電流によって
クランプダイオード４０が破壊されることはないのであ
る。
電源デバイスの電源電位の方が低いものとすると、波形
出力部から多大の電流が流れることになる。多大の電流
が流れると、電圧降下検出用抵抗部品の両端子の間に電
位差が生じて、電圧降下が起こる。この電圧降下分とダ
イオード１５の電圧降下分との電位差がＮチャネルＤ型
ＭＯＳＴｒ１１のゲート部Ｇに加わる。そして、ある程
度の電位差になると、ＮチャネルＤ型ＭＯＳＴｒ３１の
動作をＯＦＦすることになる。よって、過電流によって
クランプダイオード４０が破壊されることはないのであ
る。
【００１５】図３は本発明による他の実施形態を示すブ
ロック図であり、図１及び図２と同等部分は同一符号に
より示されている。図３において、電源ＶCC１はＰＭＯ
Ｓトランジスタのソース部Ｓに接続され、そのドレイン
部ＤはＮチャネルＤ型ＭＯＳＴｒ３１のドレイン部Ｄ及
びＮＭＯＳトランジスタ１３のドレイン部Ｄと接続され
ている。ＮチャネルＤ型ＭＯＳのソース部Ｓは電圧降下
検出用抵抗部品１４の一方の端子と接続され、電圧降下
検出用抵抗部品１４の他方の端子はダイオード１５のア
ノード部及び波形出力部３０に接続されている。ダイオ
ード１５のカソード部はＮチャネルＤ型ＭＯＳＴｒ３１
のゲート部Ｇに接続され、ＮＭＯＳトランジスタ１３の
ソース部ＳはグランドＧＮＤに接続されている。
ロック図であり、図１及び図２と同等部分は同一符号に
より示されている。図３において、電源ＶCC１はＰＭＯ
Ｓトランジスタのソース部Ｓに接続され、そのドレイン
部ＤはＮチャネルＤ型ＭＯＳＴｒ３１のドレイン部Ｄ及
びＮＭＯＳトランジスタ１３のドレイン部Ｄと接続され
ている。ＮチャネルＤ型ＭＯＳのソース部Ｓは電圧降下
検出用抵抗部品１４の一方の端子と接続され、電圧降下
検出用抵抗部品１４の他方の端子はダイオード１５のア
ノード部及び波形出力部３０に接続されている。ダイオ
ード１５のカソード部はＮチャネルＤ型ＭＯＳＴｒ３１
のゲート部Ｇに接続され、ＮＭＯＳトランジスタ１３の
ソース部ＳはグランドＧＮＤに接続されている。
【００１６】ここで、再び図２に示されているようなデ
バイス間の接続を考える。過電流防止回路２０の出力部
には、異電源デバイス２１が接続され、異電源デバイス
２１の入力部にはノイズ除去用のクランプダイオード４
０が異電源デバイス２１の電源ＶCC２側に付加されてい
る。
バイス間の接続を考える。過電流防止回路２０の出力部
には、異電源デバイス２１が接続され、異電源デバイス
２１の入力部にはノイズ除去用のクランプダイオード４
０が異電源デバイス２１の電源ＶCC２側に付加されてい
る。
【００１７】このとき、過電流防止回路２０のＮＭＯＳ
トランジスタがＯＦＦし、ＰＭＯＳトランジスタがＯＮ
し、波形出力部がＨＩＧＨ出力状態になっている状況を
考えてみる。波形出力部３０には、電源ＶCC１からＰＭ
ＯＳトランジスタ１２及びＮチャネルＤ型ＭＯＳＴｒ３
１を通じて電流が供給されている。
トランジスタがＯＦＦし、ＰＭＯＳトランジスタがＯＮ
し、波形出力部がＨＩＧＨ出力状態になっている状況を
考えてみる。波形出力部３０には、電源ＶCC１からＰＭ
ＯＳトランジスタ１２及びＮチャネルＤ型ＭＯＳＴｒ３
１を通じて電流が供給されている。
【００１８】ここで、過電流防止回路２０の電源電位よ
り異電源デバイス２１の電源電位の方が低いものとする
と、波形出力部から多大の電流が流れることになる。多
大の電流が流れると、電圧降下検出用抵抗部品の両端子
の間に電位差が生じて、電圧降下が起こる。この電圧降
下分とダイオード１５の電圧降下分との電位差がＮチャ
ネルＤ型ＭＯＳＴｒ３１のゲート部Ｇに加わる。そし
て、ある程度の電位差になると、ＮチャネルＤ型ＭＯＳ
Ｔｒ３１の動作をＯＦＦすることになる。よって、過電
流によってクランプダイオード４０が破壊されることは
ないのである。
り異電源デバイス２１の電源電位の方が低いものとする
と、波形出力部から多大の電流が流れることになる。多
大の電流が流れると、電圧降下検出用抵抗部品の両端子
の間に電位差が生じて、電圧降下が起こる。この電圧降
下分とダイオード１５の電圧降下分との電位差がＮチャ
ネルＤ型ＭＯＳＴｒ３１のゲート部Ｇに加わる。そし
て、ある程度の電位差になると、ＮチャネルＤ型ＭＯＳ
Ｔｒ３１の動作をＯＦＦすることになる。よって、過電
流によってクランプダイオード４０が破壊されることは
ないのである。
【００１９】なお、図１及び図３において、電圧降下検
出用抵抗部品１４の抵抗値と、その抵抗部品１４に対し
て並列に設けるダイオード１５の接続個数とを調整すれ
ば、ＮチャネルＤ型ＭＯＳＴｒ１１又は３１をオンオフ
させる電圧値を調整することができる。これら抵抗値及
び接続個数は、電源ＶCC１と電源ＶCC２との電位差やク
ランプダイオードの耐圧等を考慮して決定すれば良い。
出用抵抗部品１４の抵抗値と、その抵抗部品１４に対し
て並列に設けるダイオード１５の接続個数とを調整すれ
ば、ＮチャネルＤ型ＭＯＳＴｒ１１又は３１をオンオフ
させる電圧値を調整することができる。これら抵抗値及
び接続個数は、電源ＶCC１と電源ＶCC２との電位差やク
ランプダイオードの耐圧等を考慮して決定すれば良い。
【００２０】また、以上は、送信側装置よりも受信側装
置の方が電源電圧が低い場合について説明したが、逆に
受信側装置よりも送信側装置の方が電源電圧が低い場合
においても、接続されているクランプダイオード等のノ
イズ除去素子の破壊を防止できることは明白である。
置の方が電源電圧が低い場合について説明したが、逆に
受信側装置よりも送信側装置の方が電源電圧が低い場合
においても、接続されているクランプダイオード等のノ
イズ除去素子の破壊を防止できることは明白である。
【００２１】要するに、本回路によれば、信号線への電
流を検出し、その検出結果に応じて電源供給を断として
いるので、ノイズ除去用のクランプダイオードが異電源
デバイスの電源側に付加されていても、過電流によるデ
バイスの破壊を防ぐことができるのである。クランプダ
イオードに限らず、２つの装置間の信号線と電源との間
に挿入されているノイズ除去素子が過電流によって破壊
されることを防止できることは明らかである。
流を検出し、その検出結果に応じて電源供給を断として
いるので、ノイズ除去用のクランプダイオードが異電源
デバイスの電源側に付加されていても、過電流によるデ
バイスの破壊を防ぐことができるのである。クランプダ
イオードに限らず、２つの装置間の信号線と電源との間
に挿入されているノイズ除去素子が過電流によって破壊
されることを防止できることは明らかである。
【００２２】請求項の記載に関連して本発明は更に次の
態様をとりうる。
態様をとりうる。
【００２３】（１）前記ノイズ除去素子は、前記信号線
と前記第１の電源との間に設けられたクランプダイオー
ドであることを特徴とする請求項１〜６のいずれかに記
載の過電流防止回路。
と前記第１の電源との間に設けられたクランプダイオー
ドであることを特徴とする請求項１〜６のいずれかに記
載の過電流防止回路。
【００２４】（２）前記電圧降下検出手段は、前記電圧
降下を検出する抵抗器と、この抵抗器に並列に接続され
たダイオードとを含み、前記抵抗器により検出される電
圧降下と前記ダイオードによる電圧降下との差に応じて
前記トランジスタをオンオフ制御することを特徴とする
請求項３又は６記載の過電流防止回路。
降下を検出する抵抗器と、この抵抗器に並列に接続され
たダイオードとを含み、前記抵抗器により検出される電
圧降下と前記ダイオードによる電圧降下との差に応じて
前記トランジスタをオンオフ制御することを特徴とする
請求項３又は６記載の過電流防止回路。
【００２５】
【発明の効果】以上説明したように本発明は、信号線へ
の電流を検出し、その検出結果に応じて電源供給を断と
することにより、ノイズ除去用のクランプダイオードが
異電源デバイスの電源側に付加されていても、過電流に
よるデバイスの破壊を防ぐことができるという効果があ
る。
の電流を検出し、その検出結果に応じて電源供給を断と
することにより、ノイズ除去用のクランプダイオードが
異電源デバイスの電源側に付加されていても、過電流に
よるデバイスの破壊を防ぐことができるという効果があ
る。
【図１】本発明の実施の一形態による過電流防止回路の
構成を示すブロック図である。
構成を示すブロック図である。
【図２】図１又は図３の過電流防止回路の使用例を示す
ブロック図である。
ブロック図である。
【図３】本発明の実施の他の形態による過電流防止回路
の構成を示すブロック図である。
の構成を示すブロック図である。
【図４】異なる電源で動作する送信装置及び受信装置に
よる送受信システムを示すブロック図である。
よる送受信システムを示すブロック図である。
１１，３１ ＮチャネルＤ型ＭＯＳトランジスタ １２ ＰＭＯＳトランジスタ １３ ＮＭＯＳトランジスタ １４ 抵抗部品 １５ ダイオード
Claims (6)
- 【請求項１】 第１の電源電圧を供給する第１の電源に
よって動作する第１の装置と、前記第１の電源電圧より
も低い第２の電源電圧を供給する第２の電源によって動
作する第２の装置と、前記第１の装置及び前記第２の装
置の間の信号線と前記第２の電源との間に設けられたノ
イズ除去素子とを含むシステムにおける過電流防止回路
であって、前記信号線を流れる電流量が所定値を越えた
とき前記第１の電源による前記第１の装置への電源電圧
供給を断とする電流制御手段を含むことを特徴とする過
電流防止回路。 - 【請求項２】 前記電流制御手段は、前記信号線に所定
信号を送出する出力回路へ供給される前記第１の電源電
圧の電圧降下を検出する電圧降下検出手段と、この検出
される電圧降下が所定値を越えたとき前記出力回路への
前記第１の電源電圧の供給を断とするスイッチング手段
とを含むことを特徴とする請求項１記載の過電流防止回
路。 - 【請求項３】 前記スイッチング手段は、前記電圧降下
検出手段の検出結果に応じてオンオフされるトランジス
タであることを特徴とする請求項１又は２記載の過電流
防止回路。 - 【請求項４】 第１の電源電圧を供給する第１の電源に
よって動作する第１の装置と、前記第１の電源電圧より
も低い第２の電源電圧を供給する第２の電源によって動
作する第２の装置と、前記第１の装置及び前記第２の装
置の間の信号線と前記第２の電源との間に設けられたノ
イズ除去素子とを含むシステムにおける過電流防止回路
であって、前記信号線を流れる電流量が所定値を越えた
とき前記第１の装置及び前記第２の装置の間の信号線を
電気的に断とする電流制御手段を含むことを特徴とする
過電流防止回路。 - 【請求項５】 前記電流制御手段は、前記信号線に所定
信号を送出する出力回路の出力電圧の電圧降下を検出す
る電圧降下検出手段と、この検出される電圧降下が所定
値を越えたとき前記出力回路から前記信号線への前記所
定信号の送出を断とするスイッチング手段とを含むこと
を特徴とする請求項４記載の過電流防止回路。 - 【請求項６】 前記スイッチング手段は、前記電圧降下
検出手段の検出結果に応じてオンオフされるトランジス
タであることを特徴とする請求項４又は５記載の過電流
防止回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9295396A JPH11136850A (ja) | 1997-10-28 | 1997-10-28 | 過電流防止回路 |
| US09/179,431 US6014303A (en) | 1997-10-28 | 1998-10-27 | Overcurrent preventing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9295396A JPH11136850A (ja) | 1997-10-28 | 1997-10-28 | 過電流防止回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11136850A true JPH11136850A (ja) | 1999-05-21 |
Family
ID=17820080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9295396A Pending JPH11136850A (ja) | 1997-10-28 | 1997-10-28 | 過電流防止回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6014303A (ja) |
| JP (1) | JPH11136850A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011155497A (ja) * | 2010-01-27 | 2011-08-11 | Tokai Rika Co Ltd | レベルシフト回路 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000134089A (ja) * | 1998-10-28 | 2000-05-12 | Nec Corp | オーバーシュート・アンダーシュート防止装置並びに半導体装置及びオーバーシュート・アンダーシュート防止方法 |
| JP2007181300A (ja) * | 2005-12-27 | 2007-07-12 | Toshiba Corp | 情報処理装置および電力供給制御方法 |
| FR2953078B1 (fr) * | 2009-11-24 | 2012-12-28 | Thales Sa | Dispositif de sortie de commande logique a faible tension de dechet |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57176437A (en) * | 1981-04-24 | 1982-10-29 | Toshiba Corp | High-speed bus parity check device in small-sized electronic computer |
| JPS57203122A (en) * | 1981-06-10 | 1982-12-13 | Toshiba Corp | Bus controlling system |
| JPS5878221A (ja) * | 1981-11-04 | 1983-05-11 | Toshiba Corp | バス制御システム |
| JPS58142418A (ja) * | 1982-02-17 | 1983-08-24 | Toshiba Corp | 高速バス方式 |
| JPS58182737A (ja) * | 1982-04-20 | 1983-10-25 | Nec Corp | 情報処理装置 |
| JP2585330B2 (ja) * | 1987-12-21 | 1997-02-26 | 株式会社日立製作所 | 高速バス回路の動作方法 |
| US4926288A (en) * | 1988-03-31 | 1990-05-15 | Wiltron Company | Over-current protection circuit |
| JPH01304518A (ja) * | 1988-06-01 | 1989-12-08 | Mitsubishi Electric Corp | 差動増幅型高速バス |
| JP2638252B2 (ja) * | 1990-04-18 | 1997-08-06 | 松下電器産業株式会社 | 高速バス回路 |
| JPH0635582A (ja) * | 1992-07-21 | 1994-02-10 | Nec Corp | 高速バス |
| JPH07334281A (ja) * | 1994-06-07 | 1995-12-22 | Juki Corp | Ｓｃｓｉ接続装置 |
-
1997
- 1997-10-28 JP JP9295396A patent/JPH11136850A/ja active Pending
-
1998
- 1998-10-27 US US09/179,431 patent/US6014303A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011155497A (ja) * | 2010-01-27 | 2011-08-11 | Tokai Rika Co Ltd | レベルシフト回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6014303A (en) | 2000-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7848066B2 (en) | Motor drive device and electronic device using the same | |
| JP5274823B2 (ja) | 電力供給制御回路 | |
| JP4271169B2 (ja) | 半導体装置 | |
| JPH10150354A (ja) | 電力ｆｅｔ及び短絡認識部を有するスイツチ装置 | |
| JPH1175320A (ja) | 過電圧保護回路 | |
| KR100286509B1 (ko) | 전력트랜지스터용 제어 전극 디스에이블 회로 | |
| EP1492211B1 (en) | Method and circuit for protecting a battery operated electronic device | |
| US6483346B2 (en) | Failsafe interface circuit with extended drain services | |
| KR20040088244A (ko) | 과전류 차단 기능을 가지는 전원 공급 장치 | |
| US20070232087A1 (en) | Signal processing device and control unit | |
| US7724047B2 (en) | Semiconductor integrated circuit driving external FET and power supply incorporating the same | |
| JPS63245115A (ja) | Ｃｍｏｓデバイス用電流サージ排出装置およびその方法 | |
| JPH11136850A (ja) | 過電流防止回路 | |
| JP3857948B2 (ja) | 電源保護回路 | |
| US10879691B2 (en) | Unlockable switch inhibitor | |
| US6414515B1 (en) | Failsafe interface circuit with extended drain devices | |
| JP2001177387A (ja) | 負荷駆動装置 | |
| JP3676168B2 (ja) | 電源供給制御装置 | |
| US7358791B2 (en) | Discharge protection circuit | |
| JP2009219015A (ja) | 過電流保護回路及びｄ級アンプ | |
| JP2007294513A (ja) | 半導体保護回路 | |
| JP2560380B2 (ja) | 出力過電流制限回路 | |
| JPH1169624A (ja) | 突入電流制限付スイッチ回路 | |
| JP2002528938A (ja) | 少なくとも１つのハイサイド半導体スイッチを有する電力出力段のための誤極性保護回路 | |
| JP3627481B2 (ja) | インターフェイス回路 |