JPH0635582A - 高速バス - Google Patents
高速バスInfo
- Publication number
- JPH0635582A JPH0635582A JP19354292A JP19354292A JPH0635582A JP H0635582 A JPH0635582 A JP H0635582A JP 19354292 A JP19354292 A JP 19354292A JP 19354292 A JP19354292 A JP 19354292A JP H0635582 A JPH0635582 A JP H0635582A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- resistance component
- waveform
- speed bus
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】バスにおいて、信号波形の高速伝送を可能にす
る。 【構成】波形の反射を防ぐために適切な値に終端抵抗１
１および１２を設け、リンギングの発生を防ぐために、
出力における立ち上がり時間（信号振幅の１０％〜９０
％）を３ｎｓ以上になまらせたオープンコレクタもしく
はオープンドレインのバスドライバー素子４を使用して
いる。
る。 【構成】波形の反射を防ぐために適切な値に終端抵抗１
１および１２を設け、リンギングの発生を防ぐために、
出力における立ち上がり時間（信号振幅の１０％〜９０
％）を３ｎｓ以上になまらせたオープンコレクタもしく
はオープンドレインのバスドライバー素子４を使用して
いる。
Description
【０００１】
【産業上の利用分野】本発は高速バスに関する。
【０００２】
【従来の技術】従来の高速バスは、バスの両端を同一値
の抵抗抵抗部品を介して第１の電位に接続し、バスにお
けるバスドライバー素子として出力における立ち上がり
時間（信号振幅の１０％〜９０％）を３ｎｓ以下のオー
プンコレクタあるいはオープンドレイン出力を使用いて
いる。
の抵抗抵抗部品を介して第１の電位に接続し、バスにお
けるバスドライバー素子として出力における立ち上がり
時間（信号振幅の１０％〜９０％）を３ｎｓ以下のオー
プンコレクタあるいはオープンドレイン出力を使用いて
いる。
【０００３】また、バスレシーバー素子として、入力ス
レッショルド値が固定されている部品を使用している。
レッショルド値が固定されている部品を使用している。
【０００４】
【発明が解決しようとする課題】上述した従来の高速バ
スでは、立ち上がり波形の伝送時にバスにリンギングが
発生しやすく、バスの両端を同一値の抵抗部品を介して
第１の電位に接続しているため、この抵抗部品の抵抗値
と伝送時の特性インピーダンスとの間に不整合が起こっ
ているとき、バス上に発生したリンギングが収束しにく
い。
スでは、立ち上がり波形の伝送時にバスにリンギングが
発生しやすく、バスの両端を同一値の抵抗部品を介して
第１の電位に接続しているため、この抵抗部品の抵抗値
と伝送時の特性インピーダンスとの間に不整合が起こっ
ているとき、バス上に発生したリンギングが収束しにく
い。
【０００５】また、バス上の波形がバスレシーバーの入
力スレッショルド値に対して安定するまで時間がかか
り、波形の高速伝送が難しいという問題点があっあ。
力スレッショルド値に対して安定するまで時間がかか
り、波形の高速伝送が難しいという問題点があっあ。
【０００６】
【課題を解決するための手段】第１の本発明の高速バス
は、バスの一方の端を第１の抵抗部品を介して第１の電
位に接続し、バスの他方の端を第２の抵抗部品を介して
第１の電位に接続し、バスにおけるバスドライバー素子
として出力における立ち上がり時間を３ｎｓ以上になま
らせたオープンコレクタ出力を使用していることを特徴
とする。
は、バスの一方の端を第１の抵抗部品を介して第１の電
位に接続し、バスの他方の端を第２の抵抗部品を介して
第１の電位に接続し、バスにおけるバスドライバー素子
として出力における立ち上がり時間を３ｎｓ以上になま
らせたオープンコレクタ出力を使用していることを特徴
とする。
【０００７】第２の本発明の高速バスは、バスの一方の
端を第１の抵抗部品を介して第１の電位に接続し、さら
に第３の抵抗部品を介してＧＮＤに接続し、バスの他方
の端を第２の抵抗部品を介して第２の電位に接続し、バ
スにおけるバスドライバー素子として出力における立ち
上がり時間を３ｎｓ以上になまらせたオープンコレクタ
出力を使用していることを特徴とする。
端を第１の抵抗部品を介して第１の電位に接続し、さら
に第３の抵抗部品を介してＧＮＤに接続し、バスの他方
の端を第２の抵抗部品を介して第２の電位に接続し、バ
スにおけるバスドライバー素子として出力における立ち
上がり時間を３ｎｓ以上になまらせたオープンコレクタ
出力を使用していることを特徴とする。
【０００８】第３の本発明の高速バスは、バスの所定の
１点において抵抗部品を介して第１の電位に接続し、バ
スにおけるバスドライバー素子として出力における立ち
上がり時間を３ｎｓ以上になまらせたオープンコレクタ
出力を使用していることを特徴とする。
１点において抵抗部品を介して第１の電位に接続し、バ
スにおけるバスドライバー素子として出力における立ち
上がり時間を３ｎｓ以上になまらせたオープンコレクタ
出力を使用していることを特徴とする。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１０】図１は本発明の第１の実施例の回路図であ
る。本実施例では図にも示すように、バスの一方の端が
第１の抵抗部品１１を介して第１の電位１に接続されて
いるが、高速バスの伝送ライン３の特性インピーダンス
と、この第１の抵抗部品１１の抵抗値により反射係数を
規定し波形の反射を小さく抑えることができる。
る。本実施例では図にも示すように、バスの一方の端が
第１の抵抗部品１１を介して第１の電位１に接続されて
いるが、高速バスの伝送ライン３の特性インピーダンス
と、この第１の抵抗部品１１の抵抗値により反射係数を
規定し波形の反射を小さく抑えることができる。
【００１１】次に、バスの他方の端が第２の抵抗部品１
２を介して第１の電位１に接続されているが、この第２
の抵抗部品１２の抵抗値は第１の抵抗部品１１の抵抗値
と同一の値をもち、伝送ライン３の特性インピーダンス
と、この第２の抵抗部品１２の抵抗値により反射係数を
規定し波形の反射を小さく抑えることができる。
２を介して第１の電位１に接続されているが、この第２
の抵抗部品１２の抵抗値は第１の抵抗部品１１の抵抗値
と同一の値をもち、伝送ライン３の特性インピーダンス
と、この第２の抵抗部品１２の抵抗値により反射係数を
規定し波形の反射を小さく抑えることができる。
【００１２】高速バスにおけるバスドライバー素子４と
して、出力における立ち上がり時間（信号振幅の１０％
〜９０％）を３ｎｓ以上になまらせたオープンコレクタ
出力を使用しており、高速バスにおける出力波形立ち上
がり時のリンギングを小さく抑えることができ、高速バ
スにおける上ち上がり波形を速やかに安定させることが
できる。高速バスにおける立ち上がり波形を速やかに安
定させることにより高速バスにおいてパルス幅の小さい
波形すなわち周波数の高い波形の伝送が可能になる。
して、出力における立ち上がり時間（信号振幅の１０％
〜９０％）を３ｎｓ以上になまらせたオープンコレクタ
出力を使用しており、高速バスにおける出力波形立ち上
がり時のリンギングを小さく抑えることができ、高速バ
スにおける上ち上がり波形を速やかに安定させることが
できる。高速バスにおける立ち上がり波形を速やかに安
定させることにより高速バスにおいてパルス幅の小さい
波形すなわち周波数の高い波形の伝送が可能になる。
【００１３】図２は本発明の第２の実施例の回路図であ
る。この高速バスの構成に当たって、バスの一方の端が
第１の抵抗部品１３を介して第１の電位１に接続されて
おり、また第３の抵抗部品１５を介してＧＮＤに接続さ
れている。伝送ライン３の特性インピーダンスと、この
第１の抵抗部品１３および第３の抵抗部品１５の合成抵
抗の抵抗値により反射係数を規定し波形の反射を小さく
抑えることができる。
る。この高速バスの構成に当たって、バスの一方の端が
第１の抵抗部品１３を介して第１の電位１に接続されて
おり、また第３の抵抗部品１５を介してＧＮＤに接続さ
れている。伝送ライン３の特性インピーダンスと、この
第１の抵抗部品１３および第３の抵抗部品１５の合成抵
抗の抵抗値により反射係数を規定し波形の反射を小さく
抑えることができる。
【００１４】次に、バスの他方の端が第２の抵抗部品１
４を介して第の電位１に接続されており、また第４の抵
抗部品１６を介してＧＮＤに接続されている。伝送ライ
ン３の特性インピーダンスと、この第２の抵抗部品１４
および第４の抵抗部品１６の合成抵抗の抵抗値により反
射係数を規定し波形の反射を小さく抑えることができ
る。
４を介して第の電位１に接続されており、また第４の抵
抗部品１６を介してＧＮＤに接続されている。伝送ライ
ン３の特性インピーダンスと、この第２の抵抗部品１４
および第４の抵抗部品１６の合成抵抗の抵抗値により反
射係数を規定し波形の反射を小さく抑えることができ
る。
【００１５】図３は本発明の第３の実施例の回路図であ
る。この高速バスの構成に当たって、バスの一方の端が
第１の抵抗部品２１を介して第１の電位１に接続されて
おり、また第３の抵抗部品２３を介してＧＮＤに接続さ
れている。伝送ライン３の特性インピーダンスとこの第
１の抵抗部品２１と第３の抵抗部品２３の合成抵抗の抵
抗値により反射係数を規定し波形の反射を小さく抑える
ことができる。
る。この高速バスの構成に当たって、バスの一方の端が
第１の抵抗部品２１を介して第１の電位１に接続されて
おり、また第３の抵抗部品２３を介してＧＮＤに接続さ
れている。伝送ライン３の特性インピーダンスとこの第
１の抵抗部品２１と第３の抵抗部品２３の合成抵抗の抵
抗値により反射係数を規定し波形の反射を小さく抑える
ことができる。
【００１６】次に、バスの他方の端が第２の抵抗部品２
２を介して第２の電位２に接続されており、伝送ライン
３の特性インピーダンスと、この第２の抵抗部品２２の
抵抗値により反射係数を規定し波形の反射を小さく抑え
ることができる。
２を介して第２の電位２に接続されており、伝送ライン
３の特性インピーダンスと、この第２の抵抗部品２２の
抵抗値により反射係数を規定し波形の反射を小さく抑え
ることができる。
【００１７】図４は本発明の第４の実施例の回路図であ
る。この高速バスの構成に当たって、バスの一方の端が
第１の抵抗部品２４を介して第１の電位１に接続されて
おり、また第３の抵抗部品２６を介してＧＮＤに接続さ
れている。伝送ライン３の特性インピーダンスと、この
第１の抵抗部品２４および第３の抵抗部品２６を合成抵
抗の抵抗値により反射係数を規定し波形の反射を小さく
抑えることができる。
る。この高速バスの構成に当たって、バスの一方の端が
第１の抵抗部品２４を介して第１の電位１に接続されて
おり、また第３の抵抗部品２６を介してＧＮＤに接続さ
れている。伝送ライン３の特性インピーダンスと、この
第１の抵抗部品２４および第３の抵抗部品２６を合成抵
抗の抵抗値により反射係数を規定し波形の反射を小さく
抑えることができる。
【００１８】次に、バスの他方の端が第２の抵抗部品２
５を介して第２の電位２に接続されており、また第４の
抵抗部品２７を介してＧＮＤに接続されている。高速バ
スの伝送ラインの特性インピーダンスと、この第２の抵
抗部品２５および第４の抵抗部品２７の合成抵抗の抵抗
値により反射係数を規定し波形の反射を小さく抑えるこ
とができる。
５を介して第２の電位２に接続されており、また第４の
抵抗部品２７を介してＧＮＤに接続されている。高速バ
スの伝送ラインの特性インピーダンスと、この第２の抵
抗部品２５および第４の抵抗部品２７の合成抵抗の抵抗
値により反射係数を規定し波形の反射を小さく抑えるこ
とができる。
【００１９】図５は本発明の第５の実施例を回路図であ
る。この高速バスの構成に当たって、バスの特性の一転
が第１の抵抗部品３１を介して第１の電位１に接続され
ているが、伝送ライン３の特性インピーダンスと、この
第１の抵抗部品３１の抵抗値により反射係数を規定し波
形の反射を小さく抑えることができる。
る。この高速バスの構成に当たって、バスの特性の一転
が第１の抵抗部品３１を介して第１の電位１に接続され
ているが、伝送ライン３の特性インピーダンスと、この
第１の抵抗部品３１の抵抗値により反射係数を規定し波
形の反射を小さく抑えることができる。
【００２０】高速バスにおけるバスドライバー素子４と
して、出力における立ち上がり時間（信号振幅の１０％
〜９０％）を３ｎｓ以上になまらせたオープンコレクタ
出力を使用しており、高速バスにおける出力波形立ち上
がり時のリンギングを小さく抑えることができ、高速バ
スにおける立ち上がり波形を速やかに安定させることが
できる。高速バスにおける立ち上がり波形を速やかに安
定させることにより高速バスにおいてパルス幅の小さい
波形すなわち周波数の高い波形の伝送が可能になる。
して、出力における立ち上がり時間（信号振幅の１０％
〜９０％）を３ｎｓ以上になまらせたオープンコレクタ
出力を使用しており、高速バスにおける出力波形立ち上
がり時のリンギングを小さく抑えることができ、高速バ
スにおける立ち上がり波形を速やかに安定させることが
できる。高速バスにおける立ち上がり波形を速やかに安
定させることにより高速バスにおいてパルス幅の小さい
波形すなわち周波数の高い波形の伝送が可能になる。
【００２１】図６は本発明の第６の実施例の回路図であ
る。この高速バスの構成に当たって、バスの特定の一点
が第１の抵抗部品３２を介して第１の電位１に接続され
ており、また第２の抵抗部品３３を介してＧＮＤに接続
されている。高速バスの伝送ラインの特性インピーダン
スと、この第１の抵抗部品３１および第２の抵抗部品３
３の合成抵抗の抵抗値により反射係数を規定し波形の反
射を小さく抑えることができる。
る。この高速バスの構成に当たって、バスの特定の一点
が第１の抵抗部品３２を介して第１の電位１に接続され
ており、また第２の抵抗部品３３を介してＧＮＤに接続
されている。高速バスの伝送ラインの特性インピーダン
スと、この第１の抵抗部品３１および第２の抵抗部品３
３の合成抵抗の抵抗値により反射係数を規定し波形の反
射を小さく抑えることができる。
【００２２】図７は本発明の第７の実施例の回路図であ
る。この高速バスの構成に当たって、バスの特定の一点
が第１の抵抗部品４１を介して第１の電位１に接続され
ているが、伝送ライン３の特性インピーダンスと、この
第１の抵抗部品４１の抵抗値により反射係数を規定し波
形の反射を小さく抑えることができる。
る。この高速バスの構成に当たって、バスの特定の一点
が第１の抵抗部品４１を介して第１の電位１に接続され
ているが、伝送ライン３の特性インピーダンスと、この
第１の抵抗部品４１の抵抗値により反射係数を規定し波
形の反射を小さく抑えることができる。
【００２３】高速バスにおけるバスドライバー素子５と
して、出力における立ち上がり時間（信号振幅の１０％
〜９０％）を３ｎｓ以上になまらせたオープンドレイン
出力を使用しており、高速バスにおける出力波形立ち上
がり時のリンギングを小さく抑えることができ、高速バ
スにおける立ち上がり波形を速やかに安定させることが
できる。高速バスにおける立ち上がり波形を速やかに安
定させることにより高速バスにおいてパルス幅に小さい
波形すなわち周波数の高い波形の伝送が可能になる。
して、出力における立ち上がり時間（信号振幅の１０％
〜９０％）を３ｎｓ以上になまらせたオープンドレイン
出力を使用しており、高速バスにおける出力波形立ち上
がり時のリンギングを小さく抑えることができ、高速バ
スにおける立ち上がり波形を速やかに安定させることが
できる。高速バスにおける立ち上がり波形を速やかに安
定させることにより高速バスにおいてパルス幅に小さい
波形すなわち周波数の高い波形の伝送が可能になる。
【００２４】図８は本発明の第８の回路図である。この
高速バスの構成に当たって、バスの特定の一点が第１の
抵抗部品４２を介して第１の電位１に接続されている
が、伝送ライン３の特性インピーダンスと、この第１の
抵抗部品４２の抵抗値により反射係数を規定し波形の反
射を小さく抑えることができる。
高速バスの構成に当たって、バスの特定の一点が第１の
抵抗部品４２を介して第１の電位１に接続されている
が、伝送ライン３の特性インピーダンスと、この第１の
抵抗部品４２の抵抗値により反射係数を規定し波形の反
射を小さく抑えることができる。
【００２５】高速バスにおけるバスドライバー素子４と
して出力における立ち上がり時間（信号振幅の１０％〜
９０％）を３ｎｓ以上になまらせたオープンコレクタ出
力を使用しており、高速バスにおける出力波形立ち上が
り時のリンギングを小さく抑えることができ、高速バス
における立ち上がり波形を速やかに安定させることがで
きる。高速バスにおける立ち上がり波形を速やかに安定
させることにより高速バスにおいてパルス幅の小さい波
形すなわち周波数の高い波形の伝送が可能になる。
して出力における立ち上がり時間（信号振幅の１０％〜
９０％）を３ｎｓ以上になまらせたオープンコレクタ出
力を使用しており、高速バスにおける出力波形立ち上が
り時のリンギングを小さく抑えることができ、高速バス
における立ち上がり波形を速やかに安定させることがで
きる。高速バスにおける立ち上がり波形を速やかに安定
させることにより高速バスにおいてパルス幅の小さい波
形すなわち周波数の高い波形の伝送が可能になる。
【００２６】さらに高速バスにおいて入力スレッショル
ド値が可変のバスレシーバー素子６を使用しており、伝
送波形のリンギングの影響が少ない電位に入力スレッシ
ョルド値を規定することでバスレシーバー素子に必要な
電位を高速に供給することができる。
ド値が可変のバスレシーバー素子６を使用しており、伝
送波形のリンギングの影響が少ない電位に入力スレッシ
ョルド値を規定することでバスレシーバー素子に必要な
電位を高速に供給することができる。
【００２７】
【発明の効果】以上説明したように本発明は、伝送線路
における波形の反射を小さくしリンギングを小さく抑え
ることができ、高速バスにおける立ち上がり波形を速や
かに安定させ、高速バスにおいてパルス幅の小さい波形
すなわち周波数の高い波形を伝送できるという効果があ
る。
における波形の反射を小さくしリンギングを小さく抑え
ることができ、高速バスにおける立ち上がり波形を速や
かに安定させ、高速バスにおいてパルス幅の小さい波形
すなわち周波数の高い波形を伝送できるという効果があ
る。
【図１】本発明の第１の実施例の回路図である。
【図２】本発明の第２の実施例の回路図である。
【図３】本発明の第３の実施例の回路図である。
【図４】本発明の第４の実施例の回路図である。
【図５】本発明の第５の実施例の回路図である。
【図６】本発明の第６の実施例の回路図である。
【図７】本発明の第７の実施例の回路図である。
【図８】本発明の第８の実施例の回路図である。
１ 第１の電位 ２ 第２の電位 ３ 伝送ライン ４ バスドライバー素子 ５ バスドライバー素子 ６ バスレシーバー素子 １１，１３，２１，２４，３１，３２，４１，４２
第１の抵抗部品 １２，１４，２２，２５ 第２の抵抗部品 １５，２３，２６ 第３の抵抗部品 １６，２７ 第４の抵抗部品
第１の抵抗部品 １２，１４，２２，２５ 第２の抵抗部品 １５，２３，２６ 第３の抵抗部品 １６，２７ 第４の抵抗部品
Claims (8)
- 【請求項１】 バスの一方の端を第１の抵抗部品を介し
て第１の電位に接続し、バスの他方の端を第２の抵抗部
品を介して第１の電位に接続し、バスにおけるバスドラ
イバー素子として出力における立ち上がり時間を３ｎｓ
以上になまらせたオープンコレクタ出力を使用している
ことを特徴とする高速バス。 - 【請求項２】 バスの両端をそれぞれ第３の抵抗部品と
第４の抵抗部品を介してＧＮＤに接続したことを特徴と
する請求項１記載の高速バス。 - 【請求項３】 バスの一方の端を第１の抵抗部品を介し
て第１の電位に接続し、さらに第３の抵抗部品を介して
ＧＮＤに接続し、バスの他方の端を第２の抵抗部品を介
して第２の電位に接続し、バスにおけるバスドライバー
素子として出力における立ち上がり時間を３ｎｓ以上に
なまらせたオープンコレクタ出力を使用していることを
特徴とする高速バス。 - 【請求項４】 前記バスの他方の端をさらに第４の抵抗
部品を介してＧＮＤに接続したことを特徴とする請求項
３記載の高速バス。 - 【請求項５】 バスの所定の１点において抵抗部品を介
して第１の電位に接続し、バスにおけるバスドライバー
素子として出力における立ち上がり時間を３ｎｓ以上に
なまらせたオープンコレクタ出力を使用していることを
特徴とする高速バス。 - 【請求項６】 前記バスのある１点において、さらに第
２の抵抗部品を介してＧＮＤに接続したことを特徴とす
る請求項５記載の高速バス。 - 【請求項７】 前記オープンコレクタ出力のかわりに出
力における立ち上がり時間を３ｎｓ以上になまらせたオ
ープンドレイン出力を使用していることを特徴とする請
求項１〜６記載の高速バス。 - 【請求項８】 バスにおけるバスレシーバー素子として
入力スレッショルド値が可変の部品を使用していること
を特徴とする請求項１〜７記載の高速バス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19354292A JPH0635582A (ja) | 1992-07-21 | 1992-07-21 | 高速バス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19354292A JPH0635582A (ja) | 1992-07-21 | 1992-07-21 | 高速バス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0635582A true JPH0635582A (ja) | 1994-02-10 |
Family
ID=16309807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19354292A Pending JPH0635582A (ja) | 1992-07-21 | 1992-07-21 | 高速バス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0635582A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6014303A (en) * | 1997-10-28 | 2000-01-11 | Nec Corporation | Overcurrent preventing device |
| US6118311A (en) * | 1998-03-10 | 2000-09-12 | Nec Corporation | Output circuit capable of suppressing bounce effect |
| US6215347B1 (en) | 1997-10-28 | 2001-04-10 | Nec Corporation | Undershoot/overshoot protecting circuit |
| US6265912B1 (en) | 1997-08-06 | 2001-07-24 | Nec Corporation | High-speed bus capable of effectively suppressing a noise on a bus line |
| US6268783B1 (en) | 1997-12-16 | 2001-07-31 | Nec Corporation | Printed circuit board including signal transmission line capable of suppressing generation of noise |
| US6642755B2 (en) | 1998-03-09 | 2003-11-04 | Nec Corporation | Bus driver having noise removing circuit formed by pull-up resistor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4940029A (ja) * | 1972-08-18 | 1974-04-15 |
-
1992
- 1992-07-21 JP JP19354292A patent/JPH0635582A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4940029A (ja) * | 1972-08-18 | 1974-04-15 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6265912B1 (en) | 1997-08-06 | 2001-07-24 | Nec Corporation | High-speed bus capable of effectively suppressing a noise on a bus line |
| US6531901B2 (en) | 1997-08-06 | 2003-03-11 | Nec Corporation | High-speed bus capable of effectively suppressing a noise on a bus line |
| US6014303A (en) * | 1997-10-28 | 2000-01-11 | Nec Corporation | Overcurrent preventing device |
| US6215347B1 (en) | 1997-10-28 | 2001-04-10 | Nec Corporation | Undershoot/overshoot protecting circuit |
| US6268783B1 (en) | 1997-12-16 | 2001-07-31 | Nec Corporation | Printed circuit board including signal transmission line capable of suppressing generation of noise |
| US6642755B2 (en) | 1998-03-09 | 2003-11-04 | Nec Corporation | Bus driver having noise removing circuit formed by pull-up resistor |
| US6118311A (en) * | 1998-03-10 | 2000-09-12 | Nec Corporation | Output circuit capable of suppressing bounce effect |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5898326A (en) | Signal transmission cable driver apparatus without a peaking coil | |
| US7164299B2 (en) | Output buffer circuit having pre-emphasis function | |
| US8358156B1 (en) | Voltage mode line driver and pre-emphasis circuit | |
| KR100453760B1 (ko) | 다중 반사의 발생을 방지할 수 있는 반도체 장치, 이장치의 구동 방법 및 세팅 방법 | |
| KR940017438A (ko) | 집적된 파정형(waveshaping)회로 | |
| JP3433707B2 (ja) | 差動入力回路 | |
| JPH0635582A (ja) | 高速バス | |
| KR100486301B1 (ko) | 전력 소비를 감소시키는 종단 회로. | |
| US4581544A (en) | Delayed monostable multivibrator | |
| JP2871443B2 (ja) | インタフェース回路 | |
| JPH09247217A (ja) | 信号伝送回路 | |
| JP4454013B2 (ja) | 差動出力回路 | |
| KR20040074962A (ko) | 노이즈 소거회로 | |
| KR100343447B1 (ko) | 멀티 디램의 인터페이스장치 | |
| JP2000101409A (ja) | ノイズ抑圧回路 | |
| JPH088978A (ja) | 信号伝送回路 | |
| JP2897672B2 (ja) | 信号伝送回路 | |
| JP3283806B2 (ja) | アンダシュート・オーバシュート防止回路 | |
| JPS62207001A (ja) | マイクロ波用アツテネ−タ回路 | |
| JPH0661836A (ja) | 終端回路及び波形整形回路 | |
| JPH083069Y2 (ja) | 信号の反射抑制回路 | |
| JPH0323693Y2 (ja) | ||
| JPH08107324A (ja) | 可変ディレーライン回路 | |
| JP4183766B2 (ja) | 高速ビデオ信号の制限を行う方法および装置 | |
| JPS6282807A (ja) | 集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19950808 |