JPH0323693Y2 - - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は電子部品回路に係り、特に超高速信号
を扱う電子部品が縦続接続された電子部品回路の
改良に関する。

〔従来の技術〕

従来、例えば、ハイブリツドIC等の電子部品
は、一枚の基板上に複数のチツプ部品を実装する
とともに基板上の回路パターンでそれらを接続す
ることにより、１つのまとまつた機能部品を形成
している。

そして、このハイブリツドIC１は、第２図に
示すように、プリント基板（図示せず）上で他の
電子部品例えばマイクロストリツプライン３と接
続されて使用される。

この場合、ハイブリツドIC１とマイクロスト
リツプライン３とのマツチングをとるためには、
ハイブリツドIC１の入力インピーダンスをハイ
インピーダンスとする一方、マイクロストリツプ
ライン３をこのマイクロストリツプライン３の特
性インピーダンスＺ０に等しい値の終端抵抗Ｒ０
で終端してハイブリツドIC１の入力端子Ｔに接
続することが行われている。

しかし、このような接続構成では、入力信号の
立ち上がり時間が速く、かつハイブリツドIC１
の入力端子Ｔから内部のチツプ部品例えばインバ
ータＡまでの入力ライン５の距離が長いと、その
入力ライン５で入力信号が劣化し、立ち上がりが
遅くなつたり、リンキング等の波形歪が生じて誤
動作を起こし易い。

特に、ハイブリツドIC１では、モノリシツク
IC内部におけるICチツプとその入力端子間を接
続する場合に比べ、内部配線を短くすることが困
難である。

このような欠点を改善する手法として、第３図
に示すように、ハイブリツドIC１中の入力ライ
ン５にも外部のマイクロストリツプライン３の特
性インピーダンスＺ０と同じ特性インピーダンス
を有するインピーダンス回路７を用い、そのイン
ピーダンス回路７を特性インピーダンスＺ０と同
じ値の抵抗Ｒ０で終端し、全体でマツチングさせ
る提案もある。なお、そのインピーダンス回路７
は基板に形成される。

ところが、このように入力ライン５にインピー
ダンス回路７を用いる構成では、入力ライン５の
特性インピーダンスＺ０を前段のマイクロストリ
ツプライン３の特性インピーダンスＺ０に合わせ
なければならない。

そのため、前段のマイクロストリツプライン３
の特性インピーダンスＺ０に応じて、例えば50
Ω，75Ω，82Ω，100Ω等のインピーダンス回路
７毎にそれを形成した基板を別々に用意しておか
なければないので極めて煩雑である。

そのため電子部品回路がコスト高になるうえ、
構成要素の管理も面倒である。

〔考案が解決しようとする問題点〕

本考案はこのような従来の欠点を解決するため
になされたもので、入力信号が劣化しにくく速い
立ち上がりの確保が可能で、製造および構成要素
の管理が容易な電子部品回路の提供を目的とす
る。

〔問題点を解決するための手段〕

このような問題点を解決するために本考案は、
第１の電子部品と第２の電子部品を縦続接続して
なる電子部品回路において、その第１の電子部品
の特性インピーダンスＺ０より大きい特性インピ
ーダンスを有するインピーダンス回路を介してそ
れら第１および第２の電子部品を接続し、そのイ
ンピーダンス回路の出力端をこのインピーダンス
回路の特性インピーダンスに等しい第１の抵抗Ｒ
１で終端する一方、それら第１の電子部品とイン
ピーダンス回路の接続点とアース間に、Ｚ０＝
（Ｒ１・Ｒ１０）／（Ｒ１＋Ｒ１０）を満たす第
２の抵抗Ｒ１０を接続したものである。

〔作用〕

このような本考案の構成によれば、その第１の
電子部品の特性インピーダンスが変化しても第２
の抵抗Ｒ１０の値を適当に選定すれば、入力信号
の進行波に対して、第１および第２の電子部品の
接続点および第２の電子部品内のインピーダンス
回路の出力端でインピーダンスマツチングを図る
ことができる。

〔実施例〕 以下本考案の実施例を説明する。

第１図は本考案の一実施例を示す回路である。

図において、前段の第１の電子部品としてのマ
イクロストリツプライン９は特性インピーダンス
Ｚ０を有し、第２の電子部品としてのプログラマ
ブル遅延線１１が縦続接続されている。

プログラマブル遅延線１１内のインバータＡの
出力端は、２入力ANDゲートＣの一方の入力端
に接続されるとともに遅延線素子DLに接続され
ている。この遅延線素子DLの出力端は２入力
ANDゲートＤの一方の入力端に接続されている。

ANDゲートＣの他方の入力端には制御信号端
子ＳがインバータＢを介して接続されており、
ANDゲートＤの他方の入力端には制御信号端子
Ｓがそのまま接続されている。ANDゲートＣ，
Ｄの各出力端は２入力NORゲートＥの各々の入
力端に接続されている。なお、符号Ｒ２は、遅延
線素子DLの特性インピーダンスに等しい終端抵
抗である。

プログラマブル遅延線１１の入力端子Ｔとイン
バータＡ間は、前記マイクロストリツプライン９
の特性インピーダンスＺ０より大きな特性インピ
ーダンスＺ１を有するマイクロストリツプライン
１３がインピーダンス回路として接続されてい
る。

マイクロストリツプライン１３の出力端、すな
わちマイクロストリツプライン１３とインバータ
Ａの接続点はこのマイクロストリツプライン１３
の特性インピーダンスＺ１に等しい値の第１の抵
抗Ｒ１で終端されている。

また、プログラマブル遅延線１１の入力端子
Ｔ、すなわち前段のマイクロストリツプライン９
との接続点とアース間には、 Z0＝（R1・R10）／（R1＋R10） を満たす値の第２の抵抗Ｒ１０が接続されてい
る。

このように構成された本考案の電子部品回路
は、マイクロストリツプライン１３の出力端がこ
の特性インピーダンスＺ１に等しい値の第１の抵
抗Ｒ１で終端されているから、マイクロストリツ
プライン９とマイクロストリツプライン１３の接
続点からマイクロストリツプライン１３側を見る
と、その接続点が第１の抵抗Ｒ１で終端された状
態となる。

しかも、マイクロストリツプライン１３の特性
インピーダンスＺ１がマイクロストリツプライン
９のそれより大きいから、それらの接続点に第２
の抵抗Ｒ１０を並列接続して合成インピーダンス
を低下させてマイクロストリツプライン９のイン
ピーダンスマツチングを図ることが可能となり、
第２の抵抗Ｒ１０の値を上述したZ0＝（R1・
R10）／（R1・R10）関係から設定すれば、マイ
クロストリツプライン９を特性インピーダンスＺ
０で終端できる。

そのため、マイクロストリツプライン９から入
力する信号の進行波に対して、マイクロストリツ
プライン９とプログラマブル遅延線１１の入力端
子Ｔとの接続点、およびプログラマブル遅延線１
１内におけるマイクロストリツプライン１３の出
力端で各々インピーダンスマツチングし、反射波
も発生せず、超高速の信号が入力されても信号が
劣化したり立ち上がりが遅くなつたりしにくく、
リンギング等の波形歪もなく誤動作を起こし難
い。

もつとも、入力信号の反射波が発生した場合に
は、反射波に対してはミスマツチング状態となつ
て更に反射が生じることになるが、回路の実際の
動作では進行波に対してマツチングして、反射波
が発生しないから実用上は支障ない。

また、マイクロストリツプライン１３の特性イ
ンピーダンスＺ１がマイクロストリツプライン９
のより小さい場合には、第２の抵抗Ｒ１０を並列
接続してもインピーダンスマツチングを図ること
ができない。

なお、従来、インピーダンスの異なる電子部品
を接続する場合であつてインピーダンスマツチン
グを重要視する状況の下では、Ｔ型またはπ型の
抵抗回路を用いてインピーダンス整合を図ること
が一般的であるが、Ｔ型やπ型の回路網はこれを
構成する抵抗数が多くなるうえ、入力信号の減衰
を伴い易くかつ超高速の信号を扱う回路にはあま
り実用的でない。

この点、本考案の電子部品回路は、前段のマイ
クロストリツプライン９の特性インピーダンスＺ
０より大きな特性インピーダンスＺ１を有するマ
イクロストリツプライン１３（インピーダンス回
路）をプログラマブル遅延線１１の入力部、すな
わち入力端子ＴとインバータＡの間に直列的に接
続するとともに、プログラマブル遅延線１１の入
力端子Ｔに、 Z0＝（R1・R10）／（R1＋R10） の関係を有する第２の抵抗Ｒ１０を用いるだけ
で、種々の特性インピーダンスＺ０のマイクロス
トリツプライン９と良好な状態で接続できる。

そのため、マイクロストリツプライン９の特性
インピーダンスが種々に変化しても第２の抵抗Ｒ
１０の値を上述した関係から選択するだけで、従
来のように種々の入力インピーダンスＺ０を有す
るハイブリツドICを複数用意する必要がないの
で、電子部品の標準化を図ることが容易で構成部
品の管理も簡単であり、生産性も向上し、コスト
の低減も図ることができる。

次に、上述したプログラマブル遅延線１１の動
作を参考までに説明する。

プログラマブル遅延線１１は、制御信号端子Ｓ
から加える制御信号のレベルを“Ｈ”にすると、
インバータＡからの信号が遅延線素子DLを通過
してANDゲートＤおよびNORゲートＥから出力
される。

一方、制御信号のレベルを“Ｌ”に反転する
と、インバータＡからの信号が遅延線素子DLを
通過せずに直接ANDゲートＣを介してNORゲー
トＥから出力される。

そのため、NORゲートＥの出力端には、制御
信号端子Ｓに加えた制御信号のレベルに対応して
遅延線素子DLの遅延時間tdの時間差を伴つた信
号が切り換え出力される。

ところで、上述した本考案の電子部品回路の実
施にあたつては、第１の電子部品としてマイクロ
ストリツプライン９を用い、第２の電子部品とし
てプログラマブル遅延線１１を用いる例を示し
た。

しかし、本考案にあつてはこれらの例に限定さ
れるものではなく、インピーダンスマツチングを
重要視する場合において、種々の特性インピーダ
ンスを有する電子部品を用いて実施可能である。

〔考案の効果〕

以上説明したように本考案は、入力信号が劣化
しにくく速い立ち上がりの確保が可能であるう
え、製造および管理が容易である。

【図面の簡単な説明】

第１図は本考案の電子部品回路の一実施例を示
す回路図、第２図および第３図は従来の電子部品
回路を示す回路図である。 ９……第１の電子部品（マイクロストリツプラ
イン）、１１……第２の電子部品（プログラマブ
ル遅延線）、１３……インピーダンス回路（マイ
クロストリツプライン）、Ｒ１……第１の抵抗、
Ｒ１０……第２の抵抗、Ｚ０……第１の電子部品
の特性インピーダンス。

Claims (1)

1. 【実用新案登録請求の範囲】 第１の電子部品と第２の電子部品を縦続接続し
   てなる電子部品回路において、 前記第１の電子部品の特性インピーダンスＺ０
   より大きい特性インピーダンスを有するインピー
   ダンス回路を介して前記第１および第２の電子部
   品を接続し、 前記インピーダンス回路の出力端をこのインピ
   ーダンス回路の特性インピーダンスに等しい値の
   第１の抵抗Ｒ１で終端し、 前記第１の電子部品と前記インピーダンス回路
   の接続点とアース間に Z0＝（R1・R10）／（R1＋R10） を満たす第２の抵抗Ｒ１０を接続してなることを
   特徴とする電子部品回路。