JPS59178813A - デレイライン回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （づ）発明の技術分野 本発明はプレイライン回路に係り、特に中間タップから
人力し、両側を整合終端し、そこから出力を取り出すよ
うにしたプレイライン回路に関する。

（ロ）技術の背景 プレイライン回路には、適宜な遅延量を得る型式のもの
がある。このような遅延量を得る場合においても、その
回路の伝送特性が良好な状態に維持されていることが回
路の動作上望ましいことである。

しかしながら、従来のこの種プレイライン回路は、その
構成上、伝送特性の劣化を招来する型式のものであり、
これを除きうる技術手段の開発が要望されている。

（ハ）従来技術と問題点 従来プレイライン回路には、第１図に示す如く、プレイ
ライン回路１の一方の側端２を入力とし、他方の側端３
を整合終端し、その中間クノプ４から出力を取り出す型
式のものであった。このため、中間クソプ４ではＴ分岐
負荷となり、そこで反射が生じ伝播信号中に波形歪が入
るという伝送特性上極めて好ましくない結果をもたらし
ている。又、負荷容量の影響も受ける。

（ニ）発明の目的 本発明は上述したような従来プレイライン回路の有する
欠点に鑑みて創案されたもので、その目的は伝送特性の
改善が図れ、両側出力への遅延量を増減しうるプレイラ
イン回路を提供するごとにある。

（ホ）発明の構成 そして、この目的はプレイラインの中間タップと入力端
との間に接続手段を設けると共に、上記プレイラインの
両側端を整合終端してこれから出力信号を取り出すよう
に構成することによって達成される。

（−）発明の実施例 以下、添イ」同面を参照しながら、本発明の詳細な説明
する。

第２図は本発明の一実施例を示し、第３図は第２図中の
プレイラインを詳細に示す図である。第２図において、
２０は本発明プレイライン回路で、これは入力回路２１
を接続手段、例えば短絡端子板２２にてプレイライン２
３の中間タップ２４に接続し、そのプレイライン２３の
両側４２５．２６を整合終端して構成されている。２７
．２８は整合用インピーダンス（抵抗）であり、その抵
抗２７．２８の抵抗値Ｒはプレイラインインピーダンス
Ｚｏに等しい。２９．３０は出力回路で、Ｂ。

Ｃは出力端である。又、Ａは入力端である。第２図のプ
レイラインの各端子は第３図に示すように、接続されて
構成されている。

このように、本発明プレイライン回路２０のプレイライ
ン２３の両側端２５．２６は整合終端されているから、
入力回路２１を経て中間タップ２４から両側端２５．２
６へ伝播される信号はそこでの反射は皆無か、あったと
しても殆ど無視しうる。従って、信号の波形歪の発生は
可及的に生しない。又、Ａ′からみたインピーダンスは
Ｚｏ／２となり、負荷容量の影響は現われにくくなる。

短絡端子板２２は中間クップ２４の位置を変えて移動さ
せうるものであるから、入力回路２１のプレイライン２
３への接続変更により、プレイライン２３の両側端２５
．２６に生ずる信号の遅延量は一方の側端において増大
するときには、他方の側端においては減少する如く変化
する。

（ト）発明の効果 以上述べたように、本発明によれば、 ■遅延量の変更を行なっても伝送特性を可及的に維持し
うる。

■負荷容量の影響を受けにくい。

０両出力端に生ずる信号の遅延量を、一方が増えれば他
方が減るように変更しうる。

■従来部品の変更な（実施しうる等の効果が得られる。

【図面の簡単な説明】

第１図は従来プレイライン回路、第２図は本発明の一実
施例を示す図、第３図は第２図プレイラインの詳細図で
ある。 図中、２０はプレイライン回路、２３はプレ１′ライン
、２２は接続手段、２４は中間クノプ、２５．２６はプ
レイラインの両側端、２７．２８は整合終端用インピー
ダンスである。

Claims (1)

【特許請求の範囲】
1. プレイラインの中間タップと入力端との間に接続手段を
   設けると共に、上記プレイラインの両側端を整合終端し
   てこれから出力信号を取り出すように構成したことを特
   徴とするプレイライン回路。