JPH1027049A - 相互接続バス - Google Patents

Abstract

(57)【要約】 【課題】 相互接続バスにおいて、インピーダンス不整
合による信号の歪みを減らす。 【解決手段】 複数のＮ個のバス伝送線部分６１〜６５
により相互接続バスを構成し、その一端を第１のバス伝
送線端部分６１とし、他端を第２のバス伝送線端部分６
２として直列に接続されている。Ｎ個のバス伝送線部分
の特性インピーダンス値は、第１のバス伝送線端部分お
よび第２のバス伝送線端部分のＺ₀から、中間に位置す
る伝送線部分に向けて段階的に減少するように設定す
る。各伝送線部分間の接続点とバス両端にノードを備
え、インピーダンスＺ₀を有する複数の構成要素６６〜
７１をそこに接続する。このように、遷移電圧エッジの
反射がバス部のインピーダンスと協同して相互接続バス
の遷移電圧にリンギングまたはアンダーシュートではな
くむしろオーバーシュートを生ずるように、インピーダ
ンス不整合を戦略的に配置している。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は一般に相互接続バスに関
する。本発明は特に、終端するノードを選択し、相互接
続バスの伝送線における特性インピーダンスを各位置に
おいて段階的に変えて動作速度を高くすることに関す
る。

【０００２】

【従来の技術】高性能コンピュータには一般に相互接続
バックプレーンがある。相互接続バックプレーンにより
コンピュータの各種構成要素間に相互接続経路が形成さ
れる。典型的には、約5〜6個の構成要素が相互接続され
ている。これら構成要素は、マイクロプロセッサ、記憶
装置、または他のコンピュータ関連回路である。

【０００３】図１はコンピュータ相互接続バックプレー
ン10を示す。相互接続バックプレーン10は典型的にＰＣ
ボードである。相互接続バックプレーン10はコンピュー
タの構成要素14、15、16、17、18、19を相互接続するバ
ス12を備えている。各構成要素は構成要素14に取り付け
られたＩＣ20のような集積回路（ＩＣ）を備えることが
できる。典型的には、整合インピーダンス22がバス12の
両端に取り付けられる。

【０００４】相互接続バックプレーンに接続されている
マイクロプロセッサおよびメモリの速度は絶えず増大し
ている。回路の速度が増大するにつれて、相互接続バス
12上の寄生キャパシタンスおよびインピーダンス不整合
は、バス上を一つの構成要素から他の構成要素へ伝送さ
れる信号の完全性に影響し始める。その結果、バックプ
レーンに接続された構成要素がより速い速度で動作する
のに対応して、相互接続バックプレーンを実施するのに
使用される技術が発達しなければならない。

【０００５】従来、コンピュータ相互接続バックプレー
ンは図２に示す回路図により示されるように実施されて
いた。バスは、バス伝送線24、25、26、27、28で実施さ
れており、該バス伝送線は、バスに取り付けられる構成
要素を一連のノード接続点0、1、2、3、4、5で相互接続
する。バス伝送線はマイクロストリップまたはストリッ
プ線で実現することができ、その特性インピーダンスを
Ｚ₀とする。終端インピーダンス負荷36、37は二つの端
ノード0、5に存在している。ノードに接続されている構
成要素30、31、32、33、34、35はドライバ・モードまた
はリスナ・モードのいずれかになる装置である。構成要
素30、31、32、33、34、35の内一つだけしか一度にはド
ライバ・モードになることができない。ある構成要素が
ドライバ・モードにあれば、その構成要素が相互接続バ
スの電圧レベルを決定する。そのドライバ構成要素は二
つの状態のうちの一つの状態になることができる。ドラ
イバ構成要素はバスの電圧レベルを二つの電圧レベルの
うちの一方に設定し、電圧レベルは各状態に対応する。
ある構成要素がリスナ・モードにあれば、その構成要素
はバスの電圧レベルを受け取っている。図２の構成要素
30、31、32、33、34、35は入力/出力（Ｉ/Ｏ）装置によ
り表されている。構成要素32はドライバ装置であり、典
型的に10Ωより少ない低出力インピーダンスを備えてい
る。他の構成要素（Ｉ/Ｏ）30、31、32、33、34、35は
すべてリスナ装置として描かれており、その入力インピ
ーダンスは高い。

【０００６】動作時、相互接続バスは下記のように動作
する。ドライバ構成要素32が二つの状態の一方から他方
に移る時、バスにかかる電圧レベルが一つのレベルから
他のレベルに切り替わるに従って、立ち上がりエッジま
たは立ち下がりエッジがバス伝送線24、25、26、27、28
を伝播する。各リスナ構成要素30、31、32、33、34、35
は立ち上がりエッジまたは立ち下がりエッジがリスナ構
成要素に到達するにつれて、ドライバ構成要素の新しい
状態に対応する新しい電圧レベルを受け取る。立ち上が
りエッジまたは立ち下がりエッジはバスの端まで伝播
し、終端インピーダンス負荷36、37により終端される。
終端インピーダンス負荷36、37はバス伝送線の特性イン
ピーダンスと整合しているので、立ち上がりエッジまた
は立ち下がりエッジは終端インピーダンス負荷36、37に
到達しても反射しない。

【０００７】この動作を回路の過渡シミュレーションに
より図解してある。図３はシミュレーションの結果を示
しており、この場合Ｚ₀は50Ωであり、ドライバの出力
インピーダンスは10Ω、開回路出力電圧は１Vであり、
各バス伝送線24、25、26、27、28の電気長は300psであ
り、エッジ立ち上がり時間は100psである。図３の
（Ａ）、図３の（Ｂ）、および図３の（Ｃ）はドライバ
構成要素をノード0、1、および2に取り付けたときリス
ナ構成要素が受け取る電圧レベルを横軸を時間として示
す。

【０００８】図３の（Ａ）は第１の構成要素30がドライ
バ構成要素であるときの各ノード1、2、3、4、5におけ
る電圧レベル、および電圧レベルがロー（約０V）から
電圧レベルがハイ（約0.8V）まで遷移する様を示す。ノ
ード1、2、3、4、5の電圧レベルはドライバ遷移の立ち
上がりエッジが各ノードに到達するにつれてローからハ
イに遷移する。図３の（Ｂ）は第２の構成要素31がドラ
イバ構成要素であるときの各ノード0、2、3、4、5にお
ける電圧レベルを示す。ノード0、2、3、4、5の電圧レ
ベルはドライバ遷移の立ち上がりエッジが各ノードに到
達するにつれてローからハイに遷移する。図３の（Ｃ）
は第３の構成要素32がドライバ構成要素であるときの各
ノード0、1、3、4、5における電圧レベルを示す。ノー
ド0、1、3、4、5の電圧レベルはドライバ遷移の立ち上
がりエッジが各ノードに到達するにつれてローからハイ
に遷移する。

【０００９】ドライバ構成要素は立ち上がりエッジまた
は立ち下がりエッジを生じながら状態を変える。エッジ
はバスの両方向に向かってドライバ構成要素から伝播
し、各リスナ構成要素は状態の遷移を受ける。エッジは
バスの各端まで伝播し、反射することなく終端される。

【００１０】受信ノードに接続されているリスナ構成要
素が高入力インピーダンスを持っていないときには困難
が生ずる。リスナ構成要素は、バス上のノードに直接接
続されていないため、大きな寄生キャパシタンスを有し
ている可能性がある。一般に、構成要素はコネクタ、Ｉ
Ｃソケット、ＰＣボード、および他の電気接続装置を介
してバスに接続されている。

【００１１】典型的に構成要素は、構成要素と伝送線を
接続する導電接続部分（以下、接続部分と称する）を介
してバスのノードに接続されている。接続部分の特性イ
ンピーダンスはバス伝送線の特性インピーダンスと同じ
であることがある。従って、接続部分がバス伝送線部分
に電気的に接続される各ノードにおいて、インピーダン
ス不整合が生ずる可能性がある。ドライバ構成要素の遷
移の周波数が増大するにつれて、遷移エッジの立ち上が
り時間が減少し、リスナ構成要素が受け取る電圧遷移の
完全性に対するインピーダンス不整合の影響が更に大き
くなる。１nsの遷移に耐えられる接続部分でも、さらに
速いシステムには耐えられないことがある。接続部分
は、その電気長が遷移エッジの立ち上がり時間と同じオ
ーダである時、無視できなくなる。

【００１２】図４は、接続部分41、42、43、44が構成要
素31、32、33、34をノード51、52、53、54でバスに接続
し、且つバス伝送線24、28が構成要素30、35をノード0
および5でバスに接続している状態の典型的バックプレ
ーンバスを表している回路図である。図４の矢印はバッ
クプレーン相互接続バスの内部でインピーダンス不整合
が存在する場所を示している。各インピーダンス不整合
において、高速の立ち上がりまたは立ち下がりの電圧遷
移エッジがインピーダンス不整合部分に伝播すれば反射
が生じる。インピーダンス不整合は、リンギングを生ず
るインピーダンス不整合間で１つのエッジが前後に反射
するように位置づけられている。リンギングは相互接続
バスが静止電圧レベルに達するまでの時間を長くする。

【００１３】図５は図４の回路図の過渡シミュレーショ
ンの結果を示しており、ここでＺ₀は50Ωであり、ドラ
イバの出力インピーダンスは10Ω、開回路出力電圧は１
Vであり、各バス伝送線24、25、26、27、28の電気長は3
00psであり、各接続部分41、42、43、44の電気長は200p
sであり、エッジ立ち上がり時間は100psである。図５の
（Ａ）、図５の（Ｂ）、および図５の（Ｃ）はドライバ
構成要素が構成要素30、31、32であるときのノード54お
よび5で受ける電圧レベルを横軸を時間として示す。

【００１４】図５の（Ａ）はドライバ構成要素が構成要
素30であるときのノード54および5で受ける電圧レベル
を示す。二つの波形はドライバの電圧遷移が相互接続バ
スを伝送されるときの遅れを示す。二つの波形は、電圧
遷移が相互接続バス上のインピーダンス不整合に遭遇す
るときの電圧遷移の反射成分のうちの、加算的および減
算的な成分による電圧遷移の歪みをも示している。図５
の（Ｂ）はドライバ構成要素が構成要素31であるときの
ノード54および5で受ける電圧レベルを示す。図５の
（Ｃ）はドライバ構成要素が構成要素32であるときのノ
ード54および5で受ける電圧レベルを示す。

【００１５】図５の（Ａ）、図５の（Ｂ）、および図５
の（Ｃ）は、ドライバ構成要素がバス伝送線部分24、2
5、26、27、28および接続部分41、42、43、44の電気長
よりも短い立ち上がりおよび立ち下がり時間で動作する
とき、相互接続バス上のすべてのノードおよび接続点に
おける電圧レベルが静止状態に達するまでに長い時間が
かかることを示している。各電圧遷移がビット誤差を避
けるために次の遷移が到達する前に受信ノードにおいて
安定しなければならないから、相互接続バス上のインピ
ーダンス不整合による電圧遷移の歪みは電圧遷移が生ず
る速度を減少させる。電圧遷移速度が制限されることに
より、相互接続バスに接続されている構成要素の間で相
互接続バス上の信号を有効に結合することができる周波
数は減少する。

【００１６】

【発明が解決しようとする課題】コンピュータ相互接続
バックプレーンに接続されている構成要素の動作周波数
は絶えず増大している。従って、コンピュータ相互接続
バックプレーンの新しい構成および新しい製造方法を開
発しなければならない。

【００１７】

【課題を解決するための手段】本発明は従来に比べてか
なり高い周波数で動作することができるコンピュータ相
互接続バックプレーン構成である。本発明は相互接続バ
ックプレーンのバス内の伝送線の特性インピーダンスを
選択する体系的方法を提供する。特性インピーダンスの
選定はバスの伝送線を伝播する電圧パルスの過渡歪みを
最小にする。

【００１８】本発明の第１の実施例は複数のＮ個のバス
伝送線部分を有する相互接続バスを備えている。バス伝
送線部分は第１のバス伝送線端部分および第２のバス伝
送線端部分を有する。複数のＮ個のバス伝送線部分は一
端を第１のバス伝送線端部分とし、他端を第２のバス伝
送線端部分として直列に接続されている。第１のバス伝
送線端部分および第２のバス伝送線端部分の特性インピ
ーダンスはＺ₀である。Ｎ個のバス伝送線部分の特性イ
ンピーダンスの値は、第１のバス伝送線端部分および第
２のバス伝送線端部分における最大インピーダンス値か
ら、中間領域における最小インピーダンスまで次第に減
少する。複数のバス伝送線部分、第１のバス伝送線端部
分の未接続端、および第２のバス伝送線端部分の未接続
端の間の接続により複数のノードが形成されている。最
後に、この実施例は最大（Ｎ＋1）までの複数のコンピ
ュータ相互接続構成要素を備えている。各コンピュータ
相互接続構成要素はノードのうちの１つに電気的に接続
され、ある構成要素負荷インピーダンスを備えている。

【００１９】本発明の第２の実施例では、第１の実施例
の複数のコンピュータ相互接続構成要素の一つがドライ
バ構成要素である。このドライバ構成要素はバックプレ
ーンバスの電圧レベルを決定する。

【００２０】本発明の第３の実施例では、第１の実施例
の各コンピュータ相互接続構成要素が接続部分を介して
複数のノードの内のうちの１つに電気的に接続されてい
る。接続部分の特性インピーダンスは実質上Ｚ₀に等し
い。

【００２１】本発明の他の局面および長所は、例を用い
て本発明の原理を図解する添付した図面に関連して行な
う下記の詳細な説明から明らかになるであろう。

【００２２】

【実施例】例示目的の図面に示すように、本発明はコン
ピュータ相互接続バックプレーン構成により具現化され
る。この構成は接続点間の相互接続バスの特性インピー
ダンスを段階的に変え、接続部分を終端することを含ん
でいる。本発明によるコンピュータ相互接続バックプレ
ーン構成は、従来可能であったものよりも優れた高周波
相互接続性能を実現することができる。

【００２３】図６は本発明の実施例の回路図である。こ
の回路図は６個のノード0、1、2、3、4、5で相互接続バ
ックプレーンバスに接続されている６個の構成要素を示
している。バスはノード0、1、2、3、4、5を相互接続す
る５個のバス伝送線部分61、62、63、64、65を有する。
バス伝送線部分61、62、63、64、65の特性インピーダン
スは段階的に変化している。構成要素66、67、68、69、
70、71の各々は、特性インピーダンスＺ₀を備えた接続
部分41、42、43、44の端、または特性インピーダンスが
やはりＺ₀の終端バス伝送線部分61、65の端に接続され
る。接続部分41、42、43、44および終端バス伝送線部分
61、65の各々は、特性インピーダンスＺ₀に等しい入力
抵抗を備えた構成要素66、67、68、69、70、71によって
終端されている。構成要素66、67、68、69、70、71の入
力抵抗により与えられる終端は、伝送線部分41、42、4
3、44、61、65と構成要素66、67、68、69、70、71との
間の不整合を実質的に排除する。

【００２４】中間バス伝送線部分63の特性インピーダン
スはＺ₀/3である。中間バス伝送線部分63とノードを共
有するバス伝送線部分62、64の特性インピーダンスはＺ
₀/2である。終端バス伝送線部分61、65の特性インピー
ダンスはＺ₀である。

【００２５】本発明の相互接続バスに接続された構成要
素により与えられる段階的に変化する特性インピーダン
ス構成を有する伝送線部分および終端抵抗は、バスの相
互接続内部のインピーダンス不整合の数を減らす。図６
中の矢印は本発明のバックプレーンバス内部のインピー
ダンス不整合が存在する場所を示している。図６におけ
るインピーダンス不整合の数は、図４に示す従来技術に
おけるインピーダンス不整合の数よりかなり少ない。

【００２６】図６に示すような回路構成の場合、同じ遷
移電圧エッジが多重反射する可能性は存在しない。すな
わち、あるエッジがインピーダンス不整合点で反射すれ
ば、その反射したエッジは終端される前に他のインピー
ダンス不整合に遭遇することはない。事実、図６に示す
構成では、反射したエッジは終端されるまで３つ以上の
バス伝送線部分を決して横断しない。

【００２７】ドライバ構成要素が一つの状態から他の状
態に遷移した後、反射した電圧遷移エッジは、相互接続
バスが最終電圧に静定するまでに必要とする時間だけ持
続している。ここで、遷移電圧の反射は急速に終端され
る。従って、ドライバ構成要素が状態を変える時点と相
互接続バスが最終電圧に静定する時点との間に長い時間
遅れは存在しない。

【００２８】本発明の更なる特徴は、遷移電圧エッジか
らの反射がバス部のインピーダンスと協同して、リンギ
ングまたはアンダーシュートではなく、相互接続バスの
遷移電圧にオーバーシュートを生ずるように、相互接続
バス上に存在するインピーダンス不整合が戦略的に配置
されているということである。これは、バスにかかる電
圧が、一つの電圧レベルから他の電圧レベルに遷移する
ときにむしろ一層大きな格差を示すので有利である。相
互接続バスにかかる電圧が一つの電圧状態であるかまた
は他の電圧状態であるかに関するリスナ装置による決定
は、相互接続バス電圧をスレッショルド電圧と比較する
ことにより行なわれる。存在する反射が差し引かれるの
ではなく付加されるという事実は、リスナ装置によるス
レッショルド検出を簡単にし、正しい検出を短時間で行
なうことができるようにする。

【００２９】図７は相互接続バスに接続された構成要素
の等価回路図である。先に述べたとおり、各構成要素6
6、67、68、69、70、71はドライバ・モードまたはリス
ナ・モードのいずれかにある。いずれの場合でも、各構
成要素66、67、68、69、70、71の入力インピーダンスは
伝送線部分41、42、43、44、61、65の特性インピーダン
スＺ₀に整合している。受信機構成要素73は常に高入力
インピーダンス状態にある。ドライバ構成要素74は常に
低インピーダンス状態にあり、整合抵抗75と直列を成し
ている。従って、受信機構成要素73は整合抵抗75と並列
を成し、ノード接続におけるインピーダンスは実質上Ｒ
に等しい。図７の回路図は単なる等価回路である。図７
の回路の機能的等価性は多数の異なる仕方で実現するこ
とができる。

【００３０】図８は図６の回路概略の過渡シミュレーシ
ョンの結果を示しており、図６でＺ₀は50Ωであり、各
構成要素66、67、68、69、70、71の入力インピーダンス
は50Ωであり、ドライバの開回路出力電圧は１Vであ
り、各バス伝送線部分61、62、63、64、65の電気長は30
0psであり、各接続部分41、42、43、44の電気長は200ps
であり、バス伝送線部分62、64の特性インピーダンスは
25Ωであり、バス伝送線部分63の特性インピーダンスは
16.7Ωであり、エッジ立ち上がり時間は100psである。
図８の（Ａ）、図８の（Ｂ）、および図８の（Ｃ）はド
ライバ構成要素が構成要素70、66、67であるときのノー
ド0、5、51、52、53、54で受け取る電圧レベルを横軸を
時間として示す。ドライバ構成要素は低電圧から高電圧
へ遷移する電圧を発生する。図８の波形の振幅は、図６
の回路図には接続部分終端抵抗が存在するので、図３お
よび図５の波形の振幅より小さい。

【００３１】図８の（Ａ）は構成要素70がドライブ装置
であるときのノード5、51、52、53、54にかかる電圧レ
ベルを示す。ノード51にかかる電圧レベルは幾らかオー
バーシュートを示している。図８の（Ｂ）は構成要素66
がドライブ装置であるときのノード0、5、52、53、54に
かかる電圧レベルを示す。ノード0にかかる電圧レベル
は幾らかオーバーシュートを示している。図８の（Ｃ）
は構成要素67がドライブ装置であるときのノード0、5、
51、53、54にかかる電圧レベルを示す。

【００３２】図９は、ドライバ構成要素が2ギガビット
／秒（Gbps）のＮＲＺ（non-returnto zero）信号（方
形波）を発生するときの、図６の回路をシミュレートす
ることにより発生する波形を示す。これら波形を図１０
の波形と対照することができる。図１０はドライバ構成
要素が2ギガビット／秒（Gbps）のＮＲＺ信号を発生す
るときの、図４の回路をシミュレートすることにより発
生する波形を示す。

【００３３】図９の（Ａ）は、構成要素70が2Gbps信号
を発生するドライブ構成要素であるときの、図６のノー
ド5および54で受け取る電圧レベルを示す。図９の
（Ｂ）は、構成要素66が2Gbps信号を発生するドライブ
構成要素であるときの、ノード5および54で受け取る電
圧レベルを示す。図９の（Ｃ）は、構成要素67が2Gbps
信号を発生するドライブ構成要素であるときの、ノード
5および54で受け取る電圧レベルを示す。

【００３４】図１０の（Ａ）は、構成要素70が2Gbps信
号を発生するドライバ構成要素であるときの図４のノー
ド5および54で受け取る電圧レベルを示す。図１０の
（Ｂ）は、構成要素66が2Gbps信号を発生するドライバ
構成要素であるときの、ノード5および54で受け取る電
圧レベルを示す。図１０の（Ｃ）は、構成要素67が2Gbp
s信号を発生するドライバ構成要素であるときの、ノー
ド5および54で受け取る電圧レベルを示す。

【００３５】図９と図１０とを照らし合わせてみると本
発明の性能が従来技術より優れていることが明らかにな
る。図１０の波形は、反射信号とドライブ装置により発
生した信号との干渉により激しく歪んでいる。

【００３６】本発明の特定の実施例を説明し且つ図解し
てきたが、本発明はそのように説明し図解した部品の特
定の形態または配置に限定されない。本発明は特許請求
の範囲によってのみ限定される。

【００３７】〔実施態様〕なお、本発明の実施態様の例
を以下に示す。

【００３８】〔実施態様１〕 第１のバス伝送線部分
［61］および第２のバス伝送線部分［65］を備え、一端
を第１のバス伝送線端部分［61］とし、他端を第２のバ
ス伝送線部分［65］として直列に接続された複数のＮ個
のバス伝送線部分であって、第１のバス伝送線部分［6
1］および第２のバス伝送線部分［65］の特性インピー
ダンス値をＺ₀とし、Ｎ個のバス伝送線部分の特性イン
ピーダンスの値は第１のバス伝送線部分［61］および第
２のバス伝送線部分［65］の最大インピーダンス値か
ら、中間領域に位置する伝送線部分の最小インピーダン
ス値まで次第に低下するように構成した複数のＮ個のバ
ス伝送線部分と、一つのノードは第１のバス伝送線部分
の未接続端にあり、もう１つのノードは第２のバス伝送
線部分の未接続端にあり、その他の複数のノードはその
他の複数のバス伝送線部分間の相互接続により形成され
ている複数の（Ｎ＋１）個のノードと、各々が複数のノ
ードのうちの１つに電気的に接続され、構成要素負荷イ
ンピーダンスを備えている複数の最大（Ｎ＋１）個まで
のコンピュータ相互接続構成要素とを設けて成る相互接
続バス。

【００３９】〔実施態様２〕 終端負荷抵抗を備え、各
々がコンピュータ相互接続要素を接続しないノードに接
続されている少なくとも１つの終端をさらに備えている
ことを特徴とする、実施態様１に記載の相互接続バス。

【００４０】〔実施態様３〕 複数のコンピュータ相互
接続構成要素の１つはドライバ構成要素であり、前記ド
ライバ構成要素はバスの電圧レベルを決定することを特
徴とする、実施態様１または実施態様２に記載の相互接
続バス。

【００４１】〔実施態様４〕 各コンピュータ相互接続
構成要素は複数のノードのうちの１つに接続部分を介し
て電気的に接続されており、前記接続部分の特性インピ
ーダンスは実質上Ｚ₀であることを特徴とする、実施態
様１ないし実施態様３のいずれかに記載の相互接続バ
ス。

【００４２】〔実施態様５〕 Ｎが奇整数の時、前記第
１のバス伝送線部分［61］および前記第２のバス伝送線
部分［65］に対してｊ＝１、中間バス伝送線部分に対し
てｊ＝（ｎ＋1）/2 として、ｊ番目のバス伝送線部分の
特性インピーダンスは（Ｚ₀/ｊ）であり、ｊは、１から
（Ｎ＋1）/2まで変わる整数であるが、すべてのバス伝
送線部分を通じて前記第１のバス伝送線部分［61］およ
び前記第２のバス伝送線部分［65］から中間バス伝送線
部分に向かって次第に段階的に増加することを特徴とす
る、実施態様１ないし実施態様４のいずれかに記載の相
互接続バス。

【００４３】〔実施態様６〕 Ｎが偶整数の時、前記第
１のバス伝送線部分［61］および前記第２のバス伝送線
部分［65］に対してｊ＝１、第１の中間バス伝送線部分
および第２の中間バス伝送線部分に対してｊ＝Ｎ/2 と
して、 ｊ番目のバス伝送線部分の特性インピーダンス
は（ Ｚ₀/ｊ）であり、ｊは、１からＮ/2 まで変わる整
数であるが、すべてのバス伝送線部分を通じて前記第１
のバス伝送線部分［61］および前記第２のバス伝送線部
分［65］から第１の中間バス伝送線部分および第２の中
間バス伝送線部分に向かって次第に段階的に増加するこ
とを特徴とする、実施態様１ないし実施態様４のいずれ
かに記載の相互接続バス。

【００４４】〔実施態様７〕 前記構成要素負荷抵抗は
ほぼＺ₀に等しいことを特徴とする、実施態様１ないし
実施態様６のいずれかに記載の相互接続バス。

【００４５】〔実施態様８〕 各終端および各コンピュ
ータ相互接続構成要素は複数のノードのうちの１つに接
続部分を介して電気的に接続されており、前記接続部分
の特性インピーダンスはほぼＺ₀に等しいことを特徴と
する、実施態様２ないし実施態様８のいずれかに記載の
相互接続バス。

【００４６】〔実施態様９〕 各終端の終端抵抗はほぼ
Ｚ₀に等しいことを特徴とする、実施態様２ないし実施
態様８のいずれかに記載の相互接続バス。

【００４７】

【発明の効果】本発明の実施例をコンピュータシステム
に役立つものとして説明してきた。しかし、終端接続部
分および段階的な特性インピーダンスを有する伝送線を
介して構成要素を相互接続するその概念はディジタルお
よびアナログ電子装置などに広く拡張することができ
る。高周波信号を一つの構成要素から他の構成要素へ相
互接続バスを介して相互に接続するシステムであればい
かなるものであっても、本発明の原理を使用することに
より、相互接続バスにおけるインピーダンス不整合によ
る信号の歪みを減らすことができる。

【００４８】従って、以上詳細に説明したように本発明
によれば、相互接続バスにおけるインピーダンス不整合
による信号の歪みを減らすことができるので、遷移電圧
を早期に安定化することができ、その結果、それに接続
するマイクロプロセッサや記憶装置その他のコンピュー
タ関連回路の高速動作に対応することができるようにな
る。

【図面の簡単な説明】

【図１】標準的なコンピュータ相互接続バックプレーン
を示す図である。

【図２】図１の標準コンピュータ相互接続バックプレー
ンの回路図。

【図３】図２の回路のシミュレーションの波形を示す図
である。

【図４】図１の標準的なコンピュータ相互接続バックプ
レーンの回路図であり、相互接続接続部分が構成要素を
バスに接続している様子を示す図である。

【図５】図４の回路のシミュレーションの波形を示す図
である。

【図６】本発明の実施例の回路図（バス伝送線部分の数
が奇数である場合）を示す図である。

【図７】相互接続バックプレーンバスに電気的に接続さ
れている構成要素の内部の回路を表す回路図である。

【図８】図６の回路のシミュレーションの波形を示す図
である。

【図９】図６の回路の他のシミュレーションの波形を示
す図である。

【図１０】図４の回路の他のシミュレーションの波形を
示す図である。

【図１１】本発明の実施例の回路図（バス伝送線部分の
数が偶数である場合）を示す図である。

【符号の説明】

0、1、2、3、4、5 … ノード 12 … バス 14、15、16、17、18、19 … 構成要素 24、25、26、27、28 … バス伝送線 30、31、32、33、34、35 … 構成要素 36、37 … 終端インピーダンス負荷 41、42、43、44 … 接続部分 51、52、53、54 … ノード 61、62、63、64、65 … バス伝送線部分 66、67、68、69、70、71 … 構成要素

Claims (1)

【特許請求の範囲】
1. 【請求項１】 第１のバス伝送線部分および第２のバス
   伝送線部分を備え、一端を第１のバス伝送線端部分と
   し、他端を第２のバス伝送線部分として直列に接続され
   た複数のＮ個のバス伝送線部分であって、第１のバス伝
   送線部分および第２のバス伝送線部分の特性インピーダ
   ンス値をＺ₀とし、Ｎ個のバス伝送線部分の特性インピ
   ーダンスの値は第１のバス伝送線部分および第２のバス
   伝送線部分の最大インピーダンス値から、中間領域に位
   置する伝送線部分の最小インピーダンス値まで次第に低
   下するように構成した複数のＮ個のバス伝送線部分と、 一つのノードは第１のバス伝送線部分の未接続端にあ
   り、もう１つのノードは第２のバス伝送線部分の未接続
   端にあり、その他の複数のノードはその他の複数のバス
   伝送線部分間の相互接続により形成されている複数の
   （Ｎ＋１）個のノードと、 各々が複数のノードのうちの１つに電気的に接続され、
   構成要素負荷インピーダンスを備えている複数の最大
   （Ｎ＋１）個までのコンピュータ相互接続構成要素とを
   設けて成る相互接続バス。