JPH0448003B2 - - Google Patents
Info
- Publication number
- JPH0448003B2 JPH0448003B2 JP59152979A JP15297984A JPH0448003B2 JP H0448003 B2 JPH0448003 B2 JP H0448003B2 JP 59152979 A JP59152979 A JP 59152979A JP 15297984 A JP15297984 A JP 15297984A JP H0448003 B2 JPH0448003 B2 JP H0448003B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- present
- waveform
- inverter
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005669 field effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 8
- 230000007257 malfunction Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、高入力インピーダンスを有し、高速
信号での波形歪の少ない、従つて時間計測精度の
良効な比較器に関する。
信号での波形歪の少ない、従つて時間計測精度の
良効な比較器に関する。
電子回路の高速、高精度化に伴ない、信号と基
準電位を比較する比較器も高速、高精度化が望ま
れている。高入力インピーダンスの高速比較器を
第１図に示す。
準電位を比較する比較器も高速、高精度化が望ま
れている。高入力インピーダンスの高速比較器を
第１図に示す。
電界効果トランジスタ（以下FETと略す。）
Q1，Q2よりなる差動増幅器入力段３の片側に基
準電位VRefが設定され、もう一方の端子に信号が
入力され、差動増幅器の出力に高速コンパレータ
IC４を接続する構成が通常とられている。
Q1，Q2よりなる差動増幅器入力段３の片側に基
準電位VRefが設定され、もう一方の端子に信号が
入力され、差動増幅器の出力に高速コンパレータ
IC４を接続する構成が通常とられている。
第２図に第１図の回路の各部の信号波形を示
す。
す。
入力信号νioが高速であれば、FETQ1のゲー
ト：ドレイン間容量Cgdにより直接、節点１に飛
び込む信号があるため、第２図ν1に示すように肩
が持ちあがる。第２図ν1の破線はこのCgdによる
飛び込みの信号がなかつた場合の信号波形であ
る。この飛び込みの信号νj(t)は、入力信号が時間
Tsecで振幅AV立ち上がるパルス波形だとすると で与えられる。
ト：ドレイン間容量Cgdにより直接、節点１に飛
び込む信号があるため、第２図ν1に示すように肩
が持ちあがる。第２図ν1の破線はこのCgdによる
飛び込みの信号がなかつた場合の信号波形であ
る。この飛び込みの信号νj(t)は、入力信号が時間
Tsecで振幅AV立ち上がるパルス波形だとすると で与えられる。
ここで、R1はQ1の負荷抵抗、CLは節点１での
対地間容量である。
対地間容量である。
この飛び込み信号νj(t)があると、時間精度が悪
化するばかりでなく、入力信号νioのハイレベル
より若干上にVRefが設定されている場合には、実
際は出力信号はロウレベルでなければならないの
に、わずかの時間ハイレベルを示すことがある。
化するばかりでなく、入力信号νioのハイレベル
より若干上にVRefが設定されている場合には、実
際は出力信号はロウレベルでなければならないの
に、わずかの時間ハイレベルを示すことがある。
即ち、誤動作を起こす。
本発明の目的は、Cgdによる飛び込み信号をな
くし、その結果高速コンパレータの誤動作をなく
し、かつ時間精度を向上させることにある。
くし、その結果高速コンパレータの誤動作をなく
し、かつ時間精度を向上させることにある。
本発明の要点は、飛び込み信号と振幅が同一で
電圧が逆の波形を節点１に加算することにある。
電圧が逆の波形を節点１に加算することにある。
以下、本発明を図面を用いて説明する。
第３図は本発明の概念を示す回路図で、C3，
R3は、 C3.R3＝（Cgd＋CL）R1 になるように設定された微分回路で、５はインバ
ータである。
R3は、 C3.R3＝（Cgd＋CL）R1 になるように設定された微分回路で、５はインバ
ータである。
この回路の動作を第４図に示すが、節点８に
は、νioの微分波形が表われ、節点１では−ν8が本
発明の回路がなかつた場合の出力ν′1に加算され
るため、ν1のように、立下り開始部に肩のない信
号が得られる。
は、νioの微分波形が表われ、節点１では−ν8が本
発明の回路がなかつた場合の出力ν′1に加算され
るため、ν1のように、立下り開始部に肩のない信
号が得られる。
第４図は、本発明の一実施例で、インバータと
してマイクロ波トランジスタQ3を用いた例で、
C4，C5は容量の大きいコンデンサである。６，
７は時間合せのための遅延線で、特性インピーダ
ンスR1（＝R2）の同軸線ないしマイクロストリツ
プ線路等で作られる。
してマイクロ波トランジスタQ3を用いた例で、
C4，C5は容量の大きいコンデンサである。６，
７は時間合せのための遅延線で、特性インピーダ
ンスR1（＝R2）の同軸線ないしマイクロストリツ
プ線路等で作られる。
また、インバータの出力インピーダンス及び高
速コンパレータの入力インピーダンスは、R1に
較べ十分大きくしてある。このため、Q1，Q2の
ドレインの信号は歪みなく節点１，２に伝送され
る。
速コンパレータの入力インピーダンスは、R1に
較べ十分大きくしてある。このため、Q1，Q2の
ドレインの信号は歪みなく節点１，２に伝送され
る。
第６図は、第５図の回路図で、Q1，Q2として
2N5912（米国シリコニクス社製）Q3として
2SC2367（日本電気製）を用い、本発明の効果を
確認したときの波形である。
2N5912（米国シリコニクス社製）Q3として
2SC2367（日本電気製）を用い、本発明の効果を
確認したときの波形である。
以上説明したように、本発明によるとFETQ1
のCgdによる飛び込み信号を除去できるため、時
間精度が向上するほか、基準比較信号と入力信号
がどのような関係にあつても、誤動作を起こすこ
とがないという利点がある。
のCgdによる飛び込み信号を除去できるため、時
間精度が向上するほか、基準比較信号と入力信号
がどのような関係にあつても、誤動作を起こすこ
とがないという利点がある。
第１図は従来の高入力インピーダンス高速比較
器の回路図、第２図はその動作説明図、第３図は
本発明の概念を示す回路図、第４図はその動作説
明図、第５図は本発明の一実施例の回路図、第６
図はその時の波形図である。 １，２……電界効果トランジスタ、５……イン
バータ。
器の回路図、第２図はその動作説明図、第３図は
本発明の概念を示す回路図、第４図はその動作説
明図、第５図は本発明の一実施例の回路図、第６
図はその時の波形図である。 １，２……電界効果トランジスタ、５……イン
バータ。
Claims (1)
- １ 電界効果トランジスタ差動増幅器を入力段と
する比較器において、電界効果トランジスタのゲ
ートとドレイン間に、微分回路とインバータを接
続したことを特徴とする比較器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15297984A JPS6132615A (ja) | 1984-07-25 | 1984-07-25 | 比較器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15297984A JPS6132615A (ja) | 1984-07-25 | 1984-07-25 | 比較器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6132615A JPS6132615A (ja) | 1986-02-15 |
| JPH0448003B2 true JPH0448003B2 (ja) | 1992-08-05 |
Family
ID=15552307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15297984A Granted JPS6132615A (ja) | 1984-07-25 | 1984-07-25 | 比較器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6132615A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4800301A (en) * | 1987-12-02 | 1989-01-24 | American Telephone And Telegraph Company | Method and apparatus for sensing signals |
-
1984
- 1984-07-25 JP JP15297984A patent/JPS6132615A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6132615A (ja) | 1986-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2770846B2 (ja) | Ｆｅｔスイッチ回路 | |
| JP2570471B2 (ja) | クロックドライバー回路 | |
| US4845383A (en) | High frequency voltage comparator circuit | |
| JP2669435B2 (ja) | 単一チップ型レシーバ回路 | |
| JP2804764B2 (ja) | 動作モードの間で切換え可能な増幅器装置 | |
| US4346310A (en) | Voltage booster circuit | |
| JP3105862B2 (ja) | 電圧比較回路 | |
| JP3002555B2 (ja) | 信号処理装置 | |
| JPS61276197A (ja) | Ｃｍｏｓアドレス遷移検出器および回路 | |
| JPH0381323B2 (ja) | ||
| JPH0448003B2 (ja) | ||
| JPH0161263B2 (ja) | ||
| JPS598919B2 (ja) | バケツト・ブリゲ−ド・シフト・レジスタ装置 | |
| KR100249497B1 (ko) | 저잡음 및 고증폭을 위한 능동 발룬 회로 | |
| SU410454A1 (ja) | ||
| JPH02302999A (ja) | サンプルホールド回路 | |
| JP4183766B2 (ja) | 高速ビデオ信号の制限を行う方法および装置 | |
| SU1676065A1 (ru) | Операционный усилитель на КМОП транзисторах | |
| SU1483601A1 (ru) | Дифференциальный усилительный каскад | |
| JPH023567B2 (ja) | ||
| JPS6130341Y2 (ja) | ||
| JPS59148425A (ja) | レベル比較器 | |
| JPH09232924A (ja) | 非線型線路装置 | |
| SU1700750A1 (ru) | Коммутатор с переменной знака выходного напр жени | |
| JPH0641407Y2 (ja) | 識別再生回路 |