JPS59148425A - レベル比較器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 不発ＢＡは、二つの入力信号の信号レベルを比較してレ
ベル差に応じた比較出力を得るためのレベル比較器に関
し、例えばアナログデジｔ％営換器等に適用さ１１るも
のである。

〔背景技術とその問題点〕

一般に、アナログ信号をデジタル信号に変換するＡ／Ｄ
変換器では、レベル比較器にて入力アナログ信号の信号
レベルを基準レベルと比較し、その比較出力に基づいて
上記入力アナログ信号をデジタル化ｒるようにした、所
謂比較形りＡ／Ｄ変換器が広く知られている。そして、
比較形のＡ／Ｄ変換器では、レベル比較回路の性能がＡ
／Ｄ変換動作の速度や精度に重層影響するので、レベル
比較動作全高速で且つ高精度に行なうことのできるレベ
ル比較器を用いる必要がある。

上記比較形りＡ／Ｄ変換器に用いられるレベル比較器と
しては、従来、Ｋ　ｌ）　Ｍ　ＯＳ　（Ｍｅｔａｌ　０
ｘｉｄｅ　Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ　）にて集積回
路化した第１図に示す如き回路構成のものが広く一般に
提供さねている。

ｉｆ図において、１は一方の入力信号が供給される第１
の信号入力端子、２は他方の入力信号が供給される第２
の信号入力端子、３は比較出力信号の出力端子であシ、
さらに４は、駆動電源＋ｖＤＩ。

の供給される電源入力端子である。

上記第１図に示す使来りレベル比較器は、原理的に差動
増幅動作によりレベル比較を行なうもので、二つの信号
入力端子１，２に供給さねる各入力信号のレベル差に応
じたレベル比較出方を一対のトランジスタ１６，１γの
差動動作にょシ出力する差動増幅段５と、上記差動増幅
段５にて得られるレベル比較出力を信号出力端子３刀・
ら出力する出力増幅段６と、上記差動増幅段５および出
力増幅段６を定電流１１駆動するためのバイアス段１と
から構成されている。

上記バイアス段１は、そハぞノｔダイオード接続された
第１ないし第３のトランジスタ１１．１２．１３企上記
電源入力端子４と接地との間に直列接続して成り、上記
第３　ＶＪ　ｌ−ランジスタ１３のゲートが上記差動増
幅段５の第８のトランジスタ１８および上記出力増幅段
６の第１０のトランジスタ２０の各ゲートに接続さねて
おシ、上記第８および第ｌＯのトランジスタ１８．２０
をそれぞれ定電流源として作動させる。

ま１ζ、上記差動増幅段５は、カレントミラー回路と構
成する第４および第５のトランジスタ１４．１５と、上
記第４および第５のトランジスタ１４．１５によるカレ
ントミラー回路を負荷として差動動作と行なう第６およ
び第７のトランジスタ１６．１γと、定電流源として働
く第８のトランジスタ１８と力）ら成る。上記第６およ
び第７のトランジスタ１６，１γは、各ンースが上記第
８のトランジスタ１８のドレインに共通接続されている
とともに、第６のトランジスタ１６のゲートが上記第１
の信号入力端子１に接続され、さらに第７のトランジス
タ１γのゲートが上記第２の信号入力端子２に接続され
ている。上述の如き構成の差動増幅段５は、上記第１お
よび第２の信号入力端子１，２に供給される各入力信号
の信号レベル差に対応して、第６および第７のトランジ
スタ１６．１γの各ドレイン電流が差動的に変化する差
動増幅動作を行なう。

そして、上記出力増幅段６は、上記電源入力端子４と接
地との間に直列接続さねた第９および第１Ｏのトランジ
スタ１９，２０がら成シ、上記第９のトランジスタ１９
のゲートが上記差動増幅段５の第５および第７のトラン
ジスタ１５ｙｉ７の　′各ドレインの接続点ａＫ接続さ
れ、上記第９および第１０のトランジスタ１９．２０の
各ドレインの接続点が信号出力端子３に接続されている
。

上述の如き構成の従来のレベル比較器では、レベル比較
動作の分解能が差動増幅段５の利得ＡＶによって決まっ
てしまう。そして、上記差動増幅段５の電圧利得ＡＶは
、第５のトランジスタ１５の出力抵抗ｒ１６、第７のト
ランジスタ１７の出力抵抗ｒ　１７　、第６あるいは第
７のトランジスタ１６．１γの相互コンダクタンスｉｍ
ｋ用いて、Ａｖ二＃　ｍＸ　ｒ１５／ｒｙ　　＠　ｅ　
＊　惨　　第１式なる式にて示すことができる。

上記第１式から明ら刀）なように、差動増幅段５の利得
ＡＶケ大きくして分解能を高くするには、ｒ　ｆｆｓ　
／　ｒ　１７にて示される出力抵抗ケ大きくする必要が
ある。しかし、上記ｒ　１＊　７　ｒ　１７に示される
出力抵抗を太きくすると、上記差動増幅段５の第５およ
び第７のトランジスタ１５，１７の各ドレインの接続点
ａにおける各種寄生容量と上記出力抵抗とによる時定数
が大きくなってしまい、この時定数の増大がレベル比較
器の高速動作を阻害する要因になってしまう。特に、遂
次比較方式のＡ／Ｄ変換器に上述の如き従来のレベル比
較器を適用した場合には、過度の入力信号が入ったとき
に、上記接続点ａの電位が駆動電源＋ｖＤＤあるい（は
接地側に大きく動いて、定常状態に戻るのに長時間かか
つてしまい、極めて不都合であった。

〔発明の目的〕

そこで、本発明は上述の如き従来のレベル比較器におけ
る問題点に鑑み、差動増幅段にてレベル比較動作を行な
うレベル比較器において、高速で且つ高精度なレベル比
較動作を上記差動増幅段の電圧利得ＡＶを高めて行なう
ことを可能にし、遂次比較方式のＡ／Ｄ変換器等に適用
するのに最適なレベル比較器を提供するものである。

し発明の概要〕 本発明に係るレベル比較器は、上述の目的を達成するた
めに二つの信号入力端子に供給さねる各入力信号のレベ
ル差に応じたレベル比較出力ｋ　一対のトランジスタり
差動動作によシ出力する差動増幅回路を有するレベル比
較器において、上記一対のトランジスタの各出力端子を
スイッチングトランジスタ？弁して接続し、上記スイッ
チングトランジスタのスイッチング動作によｐ上記一対
のトランジスタの各出力端子間を短絡状態と遮断状態と
に切換制御自在にしたことを特徴とするものである。

〔実施例〕

以下、本発明の一実施例について、図面に従い詳細に説
明する。

本発明に係るレベル比較器の一実施例１示す第２図にお
いて、２１は一方の入力信号が供給される第ｌの信号入
力端子、２２は他方の入力信号が供給される第２の信号
入力端子、２３は第１のスインチングｆｌｌＪ御信号が
供給される第１の制御入力端子、２４は第２のスイッチ
ング制御信号が供給される第２の制御入力端、２５は比
較出力信号の４８号出力端子であシ、さらに、２６は駆
動電源＋ｖａｎの供給される電源入力端子である〇ここ
で、上記第１の制御入力端子２３にはスイッチング制御
信号発生器５１２０・ら第３図Ａに示すような矩形状の
第１ｖスイツチング制御信号が供給され、また、上記第
２の制御入力端子２４には上記第１のスイッチング制御
信号ケインバータ５２にて極性反転せしめた第３図Ａに
示すような矩形状の第２のスイッチング制御信号が供給
されるものとする。

上記第２図に示した実施例のレベル比較器は、上記第１
および第２の信号入力端子２１．２２に供給される各入
力信号のレベル比較動作全行なう差動増幅回路２γと、
この差動増幅回路２７から差動的に出力される比較出力
信号をラッチして上記信号出力端子２５から出力するラ
ッチ回路２８と、上記差動増幅回路２１およびランチ回
路２８を定電流駆動するためのバイアス回路２９とから
成る。

上記バイアス回路２９は、上述の従来例と同様にそれぞ
れダイオード接続された第１ないし第３のトランジスタ
３１．３２．３３’Ｔｈ上記電源入力端子２６と接地と
の間に直列接続して成シ、上記第３のトランジスタ３３
０ゲートが後述する差動増幅回路２１ケ構成している第
８のトランジスタ３８とランチ回路２８を構成している
第１７および第■９リトランジスタ４γ、４９ｖ各ケー
トに接続さハておシ、上記第８、第１７および第１９の
トランジスタ３８，４フ、４９ｉ定電流源として作動さ
せる。

また、上記差動増幅回路２Ｔは、原理的に上述の従来例
と同様な差動増幅動作を行う第４ないし第８のトランジ
スタ３４，３５，３６，３γ、３８と、上記第６および
第７のトランジスタ３６゜３γの各出力端（谷ドレイン
）Ａ、ＢＫ接続されたスイッチング用の第９ないし第１
１のトランジスタ３９，４０．４１とから構成Ｊハてい
る。上記第４および第５のトランジスタ３４．３５は、
この差動増幅回路２１におけるカレントミラー回路を構
成している。また、第６および第７のトランジスタ３６
，３γは、上記カレントミラー回路？負荷として差動動
作全行なうもので、第６のトランジスタ３６のゲートが
上記第１１７）信号入力端子２１に接続され、また第７
のトランジスタ３゛７の上記第２の信号入力端子２２に
接続されている。

さらに、第８のトランジスタ３８は、そのドレインに上
記第６および第７のトランジスタ３６，３γの各ンース
が共通接続されており、こり差動増幅回路２γの定電流
源として働く。そして、第９のトランジスタ３９は、そ
りンースが上記第６のトランジスタ３６のドレインすな
わち出力端Ａに接続され、また、そのドレインが上記第
７のトランジスタ３γのドレインすなわち出力端Ｂに接
続さね、さらに、そのゲートが上記第２の制御入力端子
２４に接続されておシ、上記第２の制御入力端子２４に
供給される第２のスイッチング制御信号に応じて上記各
出力端Ａ、、Ｂ間金短絡状態と遮断状態とに切換えるス
イッチング動作２行なう。

また、土Ｈ己第９のトランジスタ３９Ｖ）ンースにンー
スおよびドレインが共通接続さ１１た第１０のトランジ
スタ４０と、上記第９のトランジスタ３９のドレインに
ソースおよびドレインが共通接続された第１１のトラン
ジスタ４１は、各ゲートが上記第１の制御入力端子２３
に接続されておシ、上記第９のトランジスタ３９がオン
動作状態かつオフ動作状態に変るときにケート・ソース
間に生ずる寄生容量にょシ上記第２のスインチング制征
ｊ信号がスィートスルーするのを上記第２のスインチン
グ制御信号と逆相の第１のスインチング制餌１信号にて
拐ち消すためのコンデン丈として働く。

上述の如き構成の差動増幅回路２γでは、上記第９のト
ランジスタ３９がオフ動作状態で上記第６および第７の
トランジスタ３６．３７の各出刃端Ａ、Ｂが遮断状態に
なっているときに、差動増幅動作を行ない、第１および
第２の信号入力端子２１．２２に供給されるも入力信号
の信号レベル差に応じた比較出力信号が上記各出力端・
子Ａ、Ｂに差動的に生ずる。そして、上記第９のトラン
ジスタ３９をオン動作状態にすると各出カ端Ａ、Ｂ間が
短絡状態になるので、上記各出方端Ａ、Ｈの各電位ケ直
ちに同電位することができる。すなゎち、この差動増幅
回路２γではレベル比較動作２行なう毎に、上記第９ｃ
ｖトランジスタ３９にて各出力端Ａ、Ｂ間勿短絡状態に
することにより、上記各出力端Ａ、Ｈにおける時定数に
係らず直ちに定常状態に戻すことができるので、電圧利
得ＡＶを大きくして、高分解能のレベル比較動作孕高速
で行なうことができる。

また、上記第９のトランジスタ３９のケートに供給され
る第２リスイツチング制御信号がフィードスルースする
のを上記第１０および第１１のトランジスタ４０．４１
’ｆｒ：設けたことによシ防市することができ、特に、
インピーダンスの高い出力端Ｂにおける上記スィートス
ルーを防止する効果が高く、直流オフセノ）ｋ極めて小
さくすることができる。

さらに、上記ランチ回路２８は、上述の如き差動増幅回
路２１の一方の出力端Ａに第１２のトランジスタ４２の
ゲートが接続され、同じく他方の出力端ＢＫ第１３のト
ランジスタ４３のケートに接続されている。上記第１２
および第１３のトランジスタ４２．４３は、谷ドレイン
が上記電源入力端子２６に接続ざＩＬ１各ンーソーラン
チ動作４行なう第１４および第１５のトランジスタ４４
゜４５り一方のドレインと他方のゲートに接続ざｔして
いるとともに上記各ソース間が第１６のトランジスタ４
６を介して短絡・遮断切換自在に接続さ汎ている。」二
記第１６のトランジスタ４６リケートは、定電流源とし
て１動く第１８ＣＩ）トランジスタ４γリソース世１ｊ
に設けた第１８のトランジスタ４８リグートとともに上
記第１の制百１入力端子２３に接続さ！している。上記
第１７のトランジスタ４７ｈ、そのゲートが第１９のト
ランジスタ４９（／、１ゲートとともに上記バイアス回
路２９の第３のト５ンシ、ｙ、り３３に接続されており
、そのドレインが上記第１４および第１５のトランジス
タ４４゜４５の各ソースに接続さねている。また、上記
第１９のトランジスタ４９は、そりケートが上記第２の
制御入力端子２４に接続さ！１、そのドレインが電源入
力端子２６に接続され、そのソースが接地さねている。

そして、上記第１３のトランジスタ４３のソースが上記
信号出力端子２５に接続されている。

上述の如き構成のランチ回路２８において、第１８のト
ランジスタ４日は、第１６および第２０のトランジスタ
５０と相補的なスイッチング動作を行ない、オン動作状
態のときに上記第１７のトランジスタ４１にてランチ回
路２８ケ定電流駆動して、第１４および第１５のトラン
ジスタ４４゜４５によるランチ動作を行なわせる。また
、上記第１６のトランジスタ４６は、このランチ回路２
８のランチ動作中はオフ動作状態で、ランチ動作の７紙
工時にオン動作状態になり、上記第１４および第１５の
トランジスタ４４．４５の各ドレイン電圧ケ直ちに同電
位にする。すなわち、上記第１６のトランジスタ４６は
、上・述の差動増幅回路２１における第９のトランジス
タ３９と同様な動きケしている。また、上記第２０のト
ランジスタ５０は、第１８のトランジスタ４８と相補的
なスイッチング動作全行なうことにより、ランチ回路２
８を駆動する定電流源として働く第１７のトランジスタ
４７と相補的に第１９のトランジスタ４１ケ定電流源と
して作動せしめ、上記ランチ回路２８のパルス的な駆動
による雑音が発生するのを防止する働きケする。

上述の如き構成の差動増幅回路２１、ランチ回路２８、
およびバイアス回路２９を備えて成る上記実施例のレベ
ル比較器では、第１および第２の制御入力端子２２．２
３に供給される各スイッチング制御信号によって、上記
差動増幅回路２γにおけるレベル比較動作とランチ回路
２８におけるランチ動作とを交互に行ない、上記レベル
比較動作中にランチ回路２８を直ちに定常状態に戻し、
また上記ランチ動作中に差動増幅回路２７を直ちに定常
状態に戻すことによシ、高速で高精度なレベル比較出力
信号を信号出力端子２５から出力することができる。

〔発明の効果〕

上述の実施例の説明から明らかなように、本発明により
は電圧利得の高い差動増幅回路にて高精度で目、つ高速
のレベル比較動作を行なうことができ、Ａ／Ｄ変換器等
を構成するのに最適なレベル比較器ケ提供することがで
きる。

【図面の簡単な説明】

第１図は従来のレベル比較器の構成を示す回路図である
。第２図（は本発明に係るレベル比較器の一実施例？示
す回路図である。第３図は上記実施例における制御入力
端子に供給するスイッチング制商ｊ信号の波形図である
。 ２１．２２・・・信号入力端子 ２３．２４・・・制御入力端子 ２５・・・　・・・信号出力端子 ２７・・・　　・・−差動増幅回路 ３６．３γ・・・差動動作を行なうトランジスタ３９・
・つ　　・・・スイッチング動作を行なうトランジスタ 特許出願人　ンニー株式会社 代理人　弁理士　小　池　　　　先 回　　　　　　　日　　　村　　　栄　　−第１１１１ 第２′ｍ ２８ 二塾・［］；二］冒４４月 ３］ 第３因 □ □

Claims (1)

【特許請求の範囲】
1. 二つの信号入力端子に供給される各入力信号のレベル差
   に応じたレベル比較出力？一対のトランジスタの差動動
   作によシ出力する差動増幅回路を有するレベル比較器に
   おいて、上記一対のトランジスタの各出力端子をスイッ
   チングトランジスタをブｒして接続し、上記スイッチン
   グトランジスタのスイクテング動作によシ上記一対のト
   ランジスタの各出力端子間？短絡状態と遮断状態とに切
   換制御自在にしたことを特徴とするレベル比較器。