JP3302032B2 - 周波数・電圧変換回路 - Google Patents
周波数・電圧変換回路Info
- Publication number
- JP3302032B2 JP3302032B2 JP23641091A JP23641091A JP3302032B2 JP 3302032 B2 JP3302032 B2 JP 3302032B2 JP 23641091 A JP23641091 A JP 23641091A JP 23641091 A JP23641091 A JP 23641091A JP 3302032 B2 JP3302032 B2 JP 3302032B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- inverter
- voltage
- conversion circuit
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
Description
【０００１】
【産業上の利用分野】本発明は回転数等の周波数を持っ
た信号を入力し、これを電圧に変換する周波数・電圧変
換回路に関する。
た信号を入力し、これを電圧に変換する周波数・電圧変
換回路に関する。
【０００２】
【従来の技術】従来、回転数等の周波数を持った入力信
号を電圧に変換する周波数・電圧変換回路としては、図
３に示すような構成のものがある。図３において、基準
電圧Ｖｒｅｆを電源電圧として動作するC-MOS インバー
タＩＮ１およびＩＮ２を縦続接続し、C-MOS インバータ
ＩＮ１に周波数を持った信号を入力してC-MOS インバー
タＩＮ２より出力（基準電圧となる）される信号を微分
するコンデンサＣ1 を設け、またC-MOS インバータＩＮ
１の出力が“０”の期間オンするアナログスイッチＡＳ
をコンデンサＣ1 の片側と信号コモンラインＣＬ間に設
け、コンデンサＣ1 の充電電荷をアナログスイッチＡＳ
を通して信号コモンラインＣＬに放電させている。次に
コンデンサＣ1 により微分された電流は、電流・電圧変
換回路Ａ１でゲイン倍されると共に平滑され、出力電圧
ｅoaveを得ている。ここで、この電流・電圧変換回路の
動作を式で表すと次のようになる。 ｅoave＝− C1R1f・Ｖref （１−ε-nT/C2 R1) ・1/T ＝ｌｉｍｅoave＝− C1R1f・Ｖref 1/T n→∞ 但し、R1は電流・電圧変換回路Ａ１のフィードバック回
路の抵抗で、この抵抗に可変抵抗器を使用することによ
り、ゲイン調整が可能である。従って、上記式からも明
らかなように入力周波数ｆに比例した直流の出力電圧が
得られることが分かる。
号を電圧に変換する周波数・電圧変換回路としては、図
３に示すような構成のものがある。図３において、基準
電圧Ｖｒｅｆを電源電圧として動作するC-MOS インバー
タＩＮ１およびＩＮ２を縦続接続し、C-MOS インバータ
ＩＮ１に周波数を持った信号を入力してC-MOS インバー
タＩＮ２より出力（基準電圧となる）される信号を微分
するコンデンサＣ1 を設け、またC-MOS インバータＩＮ
１の出力が“０”の期間オンするアナログスイッチＡＳ
をコンデンサＣ1 の片側と信号コモンラインＣＬ間に設
け、コンデンサＣ1 の充電電荷をアナログスイッチＡＳ
を通して信号コモンラインＣＬに放電させている。次に
コンデンサＣ1 により微分された電流は、電流・電圧変
換回路Ａ１でゲイン倍されると共に平滑され、出力電圧
ｅoaveを得ている。ここで、この電流・電圧変換回路の
動作を式で表すと次のようになる。 ｅoave＝− C1R1f・Ｖref （１−ε-nT/C2 R1) ・1/T ＝ｌｉｍｅoave＝− C1R1f・Ｖref 1/T n→∞ 但し、R1は電流・電圧変換回路Ａ１のフィードバック回
路の抵抗で、この抵抗に可変抵抗器を使用することによ
り、ゲイン調整が可能である。従って、上記式からも明
らかなように入力周波数ｆに比例した直流の出力電圧が
得られることが分かる。
【０００３】
【発明が解決しようとする課題】しかし、このような構
成の周波数・電圧変換回路においては、入力周波数が０
Hzのとき、C-MOS インバータＩＮ１の出力の論理レベル
が“１”か“０”かによって電流・電圧変換回路Ａ1の
オフセット電圧がゲイン倍され、入力周波数が０Hzのと
き出力電圧が発生してしまうという欠点があった。
成の周波数・電圧変換回路においては、入力周波数が０
Hzのとき、C-MOS インバータＩＮ１の出力の論理レベル
が“１”か“０”かによって電流・電圧変換回路Ａ1の
オフセット電圧がゲイン倍され、入力周波数が０Hzのと
き出力電圧が発生してしまうという欠点があった。
【０００４】例えば、入力周波数が０Hzのとき、C-MOS
インバータＩＮ１の出力が“１”であるとすると、電流
・電圧変換回路Ａ１のオフセットゲインは（１＋R1/R2)
となり、フィードバック回路の抵抗の大きさにより、出
力に電圧が発生することになり、出力端にバイアス電圧
が発生する現象があった。また、この電圧により直線性
が悪くなるばかりでなく、オフセット電圧が温度によっ
て変化し、精度や信頼性の点で問題があった。
インバータＩＮ１の出力が“１”であるとすると、電流
・電圧変換回路Ａ１のオフセットゲインは（１＋R1/R2)
となり、フィードバック回路の抵抗の大きさにより、出
力に電圧が発生することになり、出力端にバイアス電圧
が発生する現象があった。また、この電圧により直線性
が悪くなるばかりでなく、オフセット電圧が温度によっ
て変化し、精度や信頼性の点で問題があった。
【０００５】本発明の目的は、入力周波数が０Hzのとき
でもオフセット電圧の影響が常に１倍となるようにして
出力電圧の発生をなくすことにより、精度および信頼性
の向上を図り得る周波数・電圧変換回路を提供するにあ
る。
でもオフセット電圧の影響が常に１倍となるようにして
出力電圧の発生をなくすことにより、精度および信頼性
の向上を図り得る周波数・電圧変換回路を提供するにあ
る。
【０００６】
【課題を解決するための手段】本発明は上記の目的を達
成するため、複数段にしてカスケード接続され、且つ基
準電圧を電源電圧とすると共に入力周波数によって動作
するインバータと、最終段のインバータの出力を微分す
る微分用コンデンサと、この微分用コンデンサにより微
分された電流を電圧に変換すると共に、平滑して平均電
圧を得る電流・電圧変換回路と、最終段のインバータの
出力論理値を反転した論理値の出力となる最終段より手
前のインバータの出力がゲート信号として加えられ、前
記微分用コンデンサの微分動作により蓄えられた電荷を
放電させる第１のアナログスイッチと、前記最終段のイ
ンバータの出力論理値と同じ論理値となる最終段より手
前のインバータの出力がゲート信号として加えられ、前
記第１のアナログスイッチのオンにより前記微分用コン
デンサの電荷が放電されるとき前記微分用コンデンサと
前記電流・電圧変換回路との間をオフする第２のアナロ
グスイッチとを備えた構成としている。
成するため、複数段にしてカスケード接続され、且つ基
準電圧を電源電圧とすると共に入力周波数によって動作
するインバータと、最終段のインバータの出力を微分す
る微分用コンデンサと、この微分用コンデンサにより微
分された電流を電圧に変換すると共に、平滑して平均電
圧を得る電流・電圧変換回路と、最終段のインバータの
出力論理値を反転した論理値の出力となる最終段より手
前のインバータの出力がゲート信号として加えられ、前
記微分用コンデンサの微分動作により蓄えられた電荷を
放電させる第１のアナログスイッチと、前記最終段のイ
ンバータの出力論理値と同じ論理値となる最終段より手
前のインバータの出力がゲート信号として加えられ、前
記第１のアナログスイッチのオンにより前記微分用コン
デンサの電荷が放電されるとき前記微分用コンデンサと
前記電流・電圧変換回路との間をオフする第２のアナロ
グスイッチとを備えた構成としている。
【０００７】
【作用】このような構成の周波数・電圧変換回路にあっ
ては、最終段のインバータの出力を微分用コンデンサに
より微分するとき第１のアナログスイッチがオフ、第２
のアナログスイッチがオンするので、微分用コンデンサ
により微分された電流は電流・電圧変換回路に入力さ
れ、また最終段のインバータの出力の論理値が反転して
微分用コンデンサの電荷が放電するときは、第１のアナ
ログスイッチがオンし、第２のアナログスイッチがオフ
するので、その間微分用コンデンサの電荷が電流・電圧
変換回路に入力されることはない。従って、電流・電圧
変換回路のオフセットゲインは常に１倍となるので、入
力周波数が０HZのときでもオフセット電圧の影響は殆ど
受けることがなく、精度および信頼性を向上させること
が可能となる。
ては、最終段のインバータの出力を微分用コンデンサに
より微分するとき第１のアナログスイッチがオフ、第２
のアナログスイッチがオンするので、微分用コンデンサ
により微分された電流は電流・電圧変換回路に入力さ
れ、また最終段のインバータの出力の論理値が反転して
微分用コンデンサの電荷が放電するときは、第１のアナ
ログスイッチがオンし、第２のアナログスイッチがオフ
するので、その間微分用コンデンサの電荷が電流・電圧
変換回路に入力されることはない。従って、電流・電圧
変換回路のオフセットゲインは常に１倍となるので、入
力周波数が０HZのときでもオフセット電圧の影響は殆ど
受けることがなく、精度および信頼性を向上させること
が可能となる。
【０００８】
【実施例】以下本発明の一実施例を図面を参照して説明
する。
する。
【０００９】図１は本発明による周波数・電圧変換回路
の構成例を示す回路図である。図１において、駆動電源
からの基準電圧Ｖref により駆動される複数段（本実施
例では６段）のC-MOS インバータ（ＩＮ）１−１〜１−
６をカスケード接続し、第１段のC-MOS インバータ１−
１に入力周波数ｆを与えて反転出力と非反転出力を順次
入出力して最終段のC-MOS インバータ１−６の出力を微
分用コンデンサ（Ｃ１）２とアナログスイッチ（ＡＳ）
３を介して電流・電圧変換回路４に与える。また、微分
用コンデンサ２とアナログスイッチ（ＡＳ）３との間に
アナログスイッチ （ＡＳ）５の一端を接続し、このア
ナログスイッチ５の他端を駆動電源の信号コモンライン
ＣＬに接続する。
の構成例を示す回路図である。図１において、駆動電源
からの基準電圧Ｖref により駆動される複数段（本実施
例では６段）のC-MOS インバータ（ＩＮ）１−１〜１−
６をカスケード接続し、第１段のC-MOS インバータ１−
１に入力周波数ｆを与えて反転出力と非反転出力を順次
入出力して最終段のC-MOS インバータ１−６の出力を微
分用コンデンサ（Ｃ１）２とアナログスイッチ（ＡＳ）
３を介して電流・電圧変換回路４に与える。また、微分
用コンデンサ２とアナログスイッチ（ＡＳ）３との間に
アナログスイッチ （ＡＳ）５の一端を接続し、このア
ナログスイッチ５の他端を駆動電源の信号コモンライン
ＣＬに接続する。
【００１０】ここで、アナログスイッチ３は、最終段の
C-MOS インバータ１−６の出力と同じ論理値となるC-MO
S インバータ、ここではC-MOS インバータ１−２の出力
信号がゲート信号として加えられ、最終段のC-MOS イン
バータ１−６の出力の論理値が“１”のときオンとなる
ようにしてある。また、アナログスイッチ５は、最終段
のC-MOS インバータ１−６の出力論理値を反転した論理
値となるC-MOS インバータ、ここではC-MOS インバータ
１−５の出力信号がゲート信号として加えられ、最終段
のC-MOS インバータ１−６の出力が論理値“１”のとき
オフとなるようにしてある。また、電流・電圧変回路４
は従来同様にオペアンプＡ１、入力抵抗R2、フィードバ
ック抵抗R1、平滑用コンデンサC2から構成されている。
次に上記のように構成された周波数・電圧変換回路の作
用について図２に示すタイムチャートを参照しながら説
明する。
C-MOS インバータ１−６の出力と同じ論理値となるC-MO
S インバータ、ここではC-MOS インバータ１−２の出力
信号がゲート信号として加えられ、最終段のC-MOS イン
バータ１−６の出力の論理値が“１”のときオンとなる
ようにしてある。また、アナログスイッチ５は、最終段
のC-MOS インバータ１−６の出力論理値を反転した論理
値となるC-MOS インバータ、ここではC-MOS インバータ
１−５の出力信号がゲート信号として加えられ、最終段
のC-MOS インバータ１−６の出力が論理値“１”のとき
オフとなるようにしてある。また、電流・電圧変回路４
は従来同様にオペアンプＡ１、入力抵抗R2、フィードバ
ック抵抗R1、平滑用コンデンサC2から構成されている。
次に上記のように構成された周波数・電圧変換回路の作
用について図２に示すタイムチャートを参照しながら説
明する。
【００１１】いま、第１段のC-MOS インバータ１−１に
周波数ｆなる信号が入力されると、奇数段のC-MOS イン
バータ１−１，１−３，１−５の出力は入力周波数ｆと
同じ論理値で変化し、また偶数段のC-MOS インバータ１
−２，１−４，１−６の出力は入力周波数ｆに対して反
転論理値となって変化する。また、最終段のC-MOS イン
バータ１−６の出力は、微分用コンデンサＣ１により微
分され、アナログスイッチ３を介して電流・電圧変換回
路４に入力される。
周波数ｆなる信号が入力されると、奇数段のC-MOS イン
バータ１−１，１−３，１−５の出力は入力周波数ｆと
同じ論理値で変化し、また偶数段のC-MOS インバータ１
−２，１−４，１−６の出力は入力周波数ｆに対して反
転論理値となって変化する。また、最終段のC-MOS イン
バータ１−６の出力は、微分用コンデンサＣ１により微
分され、アナログスイッチ３を介して電流・電圧変換回
路４に入力される。
【００１２】ここで、アナログスイッチ３は第１段のC-
MOS インバータ１−２の出力がゲート信号として加えら
れ、論理値“１”のときオンとなる。また、アナログス
イッチ５は第５段のC-MOS インバータ１−５の出力がゲ
ート信号として加えられ、論理値“１”のときオンとな
る。従って、最終段のC-MOS インバータ１−６の出力は
アナログスイッチ３をオンにする論理値“１”と同じな
ので、最終段のC-MOSインバータ１−６が出力が論理値
“１”のときアナログスイッチ３がオンとなって微分用
コンデンサ２で微分された電流が電流・電圧変換回路４
に入力される。また、最終段のC-MOS インバータ１−６
の出力が論理値“０”のとき前段のC-MOS インバータ１
−５の出力が論理値“１”なので、アナログスイッチ５
はオンとなり、微分用コンデンサ２に蓄えられた電荷が
放電する。
MOS インバータ１−２の出力がゲート信号として加えら
れ、論理値“１”のときオンとなる。また、アナログス
イッチ５は第５段のC-MOS インバータ１−５の出力がゲ
ート信号として加えられ、論理値“１”のときオンとな
る。従って、最終段のC-MOS インバータ１−６の出力は
アナログスイッチ３をオンにする論理値“１”と同じな
ので、最終段のC-MOSインバータ１−６が出力が論理値
“１”のときアナログスイッチ３がオンとなって微分用
コンデンサ２で微分された電流が電流・電圧変換回路４
に入力される。また、最終段のC-MOS インバータ１−６
の出力が論理値“０”のとき前段のC-MOS インバータ１
−５の出力が論理値“１”なので、アナログスイッチ５
はオンとなり、微分用コンデンサ２に蓄えられた電荷が
放電する。
【００１３】このようにオン、オフ動作するアナログス
イッチ３を介して微分電流が電流・電圧変換回路４に入
力されると、この微分電流はこの電流・電圧変換回路４
により電流・電圧変換され、出力電圧ｅ0 となる。
イッチ３を介して微分電流が電流・電圧変換回路４に入
力されると、この微分電流はこの電流・電圧変換回路４
により電流・電圧変換され、出力電圧ｅ0 となる。
【００１４】この電流・電圧変換回路４の入出力関係は
従来例の場合と全く同じとなり、出力 ｅ0 ＝−C1・R1
・V ref ・ｆとなり、入力周波数に比例した出力電圧が
得られる。
従来例の場合と全く同じとなり、出力 ｅ0 ＝−C1・R1
・V ref ・ｆとなり、入力周波数に比例した出力電圧が
得られる。
【００１５】次に入力周波数が０HZのとき、最終段のC-
MOS インバータ１−６の出力が論理値“１”であれば、
アナログスイッチ３はオン、アナログスイッチ５がオフ
となるが、最終段のC-MOS インバータ１−６の出力Ｖre
f は微分用コンデンサ２により直流分がカットされるた
め、電流・電圧変換回路４のオフセットゲインは１倍で
ある。また、最終段のC-MOS インバータ１−６の出力が
論理値“０”のときは、アナログスイッチ３はオフ、ア
ナログスイッチ５がオンとなるが、アナログスイッチ３
がオフのため、この時も電流・電圧変換回路４のオフセ
ットゲインは１倍となる。
MOS インバータ１−６の出力が論理値“１”であれば、
アナログスイッチ３はオン、アナログスイッチ５がオフ
となるが、最終段のC-MOS インバータ１−６の出力Ｖre
f は微分用コンデンサ２により直流分がカットされるた
め、電流・電圧変換回路４のオフセットゲインは１倍で
ある。また、最終段のC-MOS インバータ１−６の出力が
論理値“０”のときは、アナログスイッチ３はオフ、ア
ナログスイッチ５がオンとなるが、アナログスイッチ３
がオフのため、この時も電流・電圧変換回路４のオフセ
ットゲインは１倍となる。
【００１６】従って、入力周波数が０HZのときオフセッ
ト電圧が出力に対して影響を与えることがないため、直
線性に優れた周波数・電圧変換回路を構成することが可
能となる。この場合、オペアンプＡ１のオフセット電圧
の小さいものを選ぶことで出力電圧を０Ｖにすることが
できる。
ト電圧が出力に対して影響を与えることがないため、直
線性に優れた周波数・電圧変換回路を構成することが可
能となる。この場合、オペアンプＡ１のオフセット電圧
の小さいものを選ぶことで出力電圧を０Ｖにすることが
できる。
【００１７】なお、上記実施例ではインバータとしてC-
MOS インバータを使用したが、本発明はこのC-MOS イン
バータに限らず、他のＦＥＴおよびトランジスタ等で構
成しても前述同様に動作させることができる。
MOS インバータを使用したが、本発明はこのC-MOS イン
バータに限らず、他のＦＥＴおよびトランジスタ等で構
成しても前述同様に動作させることができる。
【００１８】また、図１に示す実施例において、最終段
のC-MOS インバータ１−６の出力端と信号コモンライン
ＣＬとの間に図示点線のようにコンデンサＣ３を挿入し
てアナログスイッチ３，５のオン、オフのタイミングを
補償することにより、ゲート遅れによる充放電の動作隙
間、つまり入出力のタイムラグがなくなり、温度特性を
格段に向上させることができる。この他、本発明はその
要旨を変更しない範囲内で種々変更して実施できること
は言うまでもない。
のC-MOS インバータ１−６の出力端と信号コモンライン
ＣＬとの間に図示点線のようにコンデンサＣ３を挿入し
てアナログスイッチ３，５のオン、オフのタイミングを
補償することにより、ゲート遅れによる充放電の動作隙
間、つまり入出力のタイムラグがなくなり、温度特性を
格段に向上させることができる。この他、本発明はその
要旨を変更しない範囲内で種々変更して実施できること
は言うまでもない。
【００１９】
【発明の効果】以上述べたように本発明によれば、入力
周波数が０Hzのときでもオフセット電圧の影響が常に１
倍となるようにして出力電圧の発生をなくすようにした
ので、精度および信頼性の向上を図り得る周波数・電圧
変換回路を提供できる。
周波数が０Hzのときでもオフセット電圧の影響が常に１
倍となるようにして出力電圧の発生をなくすようにした
ので、精度および信頼性の向上を図り得る周波数・電圧
変換回路を提供できる。
【図１】本発明による周波数・電圧変換回路の一実施例
を示す結線図。
を示す結線図。
【図２】同実施例の作用を説明するためのタイムチャー
ト。
ト。
【図３】従来の周波数・電圧変換回路の構成例を示す結
線図。
線図。
１−１〜１−６……C-MOS インバータ、２……微分用コ
ンデンサ、３，５……アナログスイッチ、４……電流・
電圧変換回路。
ンデンサ、３，５……アナログスイッチ、４……電流・
電圧変換回路。
Claims (2)
- 【請求項１】 複数段にしてカスケード接続され、且つ
基準電圧を電源電圧とすると共に入力周波数によって動
作するインバータと、最終段のインバータの出力を微分
する微分用コンデンサと、この微分用コンデンサにより
微分された電流を電圧に変換すると共に、平滑して平均
電圧を得る電流・電圧変換回路と、最終段のインバータ
の出力論理値を反転した論理値の出力となる最終段より
手前のインバータの出力がゲート信号として加えられ、
前記微分用コンデンサの微分動作により蓄えられた電荷
を放電させる第１のアナログスイッチと、前記最終段の
インバータの出力の論理値と同じ論理値の出力となる最
終段より手前のインバータの出力がゲート信号として加
えられ、前記第１のアナログスイッチのオンにより前記
微分用コンデンサの電荷が放電されるとき前記微分用コ
ンデンサと前記電流・電圧変換回路との間をオフする第
２のアナログスイッチとを備えたことを特徴とする周波
数・電圧変換回路。 - 【請求項２】 最終段のインバータの出力端と基準電圧
の信号コモンライントとの間に温度特性を改善するため
のコンデンサを設けてなる周波数・電圧変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23641091A JP3302032B2 (ja) | 1991-09-17 | 1991-09-17 | 周波数・電圧変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23641091A JP3302032B2 (ja) | 1991-09-17 | 1991-09-17 | 周波数・電圧変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0575413A JPH0575413A (ja) | 1993-03-26 |
| JP3302032B2 true JP3302032B2 (ja) | 2002-07-15 |
Family
ID=17000347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23641091A Expired - Fee Related JP3302032B2 (ja) | 1991-09-17 | 1991-09-17 | 周波数・電圧変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3302032B2 (ja) |
-
1991
- 1991-09-17 JP JP23641091A patent/JP3302032B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0575413A (ja) | 1993-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4560890A (en) | Autozeroed comparator | |
| JPH03157012A (ja) | 電圧比較器 | |
| JP3105862B2 (ja) | 電圧比較回路 | |
| JPH10256884A (ja) | 電圧比較器及びａ／ｄコンバータ | |
| JPH118535A (ja) | 差動入力チョッパ型電圧比較回路 | |
| JPH02228812A (ja) | 比較器 | |
| JP3222276B2 (ja) | コンパレータ回路およびコンパレータ回路の制御方法 | |
| JPH066229A (ja) | Ｄ／ａ変換器 | |
| JP2002374153A (ja) | 電圧比較回路 | |
| JP3302032B2 (ja) | 周波数・電圧変換回路 | |
| JP2509426B2 (ja) | デルタ−シグマ−アナログ／ディジタル変換器 | |
| JPH0845298A (ja) | 差動サンプル・ホールド回路 | |
| JPH05211444A (ja) | 積分型ａ／ｄ変換方法及び積分型ａ／ｄ変換器 | |
| JP3113031B2 (ja) | 並列型ａ／ｄ変換装置 | |
| JPS6251008B2 (ja) | ||
| JPH035160B2 (ja) | ||
| JPH0685562A (ja) | オフセットキャンセル回路付き比較器 | |
| JPS62231499A (ja) | サンプルホ−ルド回路 | |
| JPS59148425A (ja) | レベル比較器 | |
| JP3108941B2 (ja) | 演算増幅回路 | |
| JP2505390B2 (ja) | 差動増幅回路 | |
| JPH07134899A (ja) | センスアンプ | |
| JPH1194921A (ja) | 雑音検出回路の制御方法および雑音検出回路 | |
| JPS59128818A (ja) | 比較器 | |
| JPH05180876A (ja) | コンパレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080426 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090426 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100426 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |