JPH02228812A - 比較器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はクロック信号の第１状態中第１及び第２入力端
子間に現れる電圧差をクロク信号の第２状態中第１及び
第２出力端子間の電圧差に変換するもであって、非反転
入力端子及び反転入力端子並びに反転出力端子及び非反
転出力端子を有し、これら出力端子を前記第１出力端子
及び第２出力端子に夫々結合した作動増幅器と、クロッ
ク信号の第１状態中前記第１入力端子及び第２入力端子
を前記非反転入力端子及び反転入力端子に夫々結合する
第１及び第２スイッチング手段と、前記反転出力端子及
び第１ノード点間並びに前記非反転出力端子及び第２ノ
ード点間に夫々結合された第１及び第２コンデンサと、
前記クロック信号の第１状態中前記第１ノード点及び第
２ノード点を第１基準電圧端子及び第２基準電圧端子に
夫々結合する第３及び第４スイッチング手段とを具える
比較器に関するものである。

（従来の技術） この種比較器は米国特許第４．５５３．０５２号明細書
から既知である。

クロック制御比較器は特にアナログ−デジタル変換器に
用いられている。クロック信号の第１状態では比較器の
差動増幅器によって人力信号が特定の基準信号よりも大
きいか又は小さいかを決める。クロック信号の第２状態
では作動増幅器の出力信号をラッチ回路に転送すること
により判定を行う。アナログ−デジタル変換器の精細度
は使用する比較器により人力信号及び基準信号を識別し
得る精度に特に依存する。この精度は作動増幅器の入力
端子のオフセット電圧によって特に制限される。これが
ため、差動増幅器のオフセット電圧を減少してアナログ
−デジタル変換器の精度を増大することが試みられてい
る。

従来の比較器では、クロック信号の第１状態において差
動増幅器により増幅された比較器の入力端子間の電圧差
を同等に増幅されたオフセット電圧と共に基準電圧及び
差動増幅器の出力端子間に配設されたコンデンサに蓄積
することによってオフセット電圧を減少するようにして
いる。次いでクロック信号の第２状態において差動増幅
器の入力端子を相互接続してこの増幅器により増幅器自
体のオフセット電圧を増幅し、この際コンデンサは差動
増幅器の出力端子と２つの出力端子との間に配設する。

このコンデンサに電荷を加えることによって出力端子間
に差動増幅器のオフセット電圧とは無関係な電圧差が得
られるようにする。この電圧差によってラッチ回路を制
御し、これにより２つの出力端子の何れに高い電圧を発
生させるかを決めるようにする。この既知の比較器には
、ラッチ回路自体も人力オフセットを呈し、従って差電
圧にオフセットがない場合でも判定が不正確になる欠点
がある。

本発明の目的は最少数の構成素子によって正確な比較器
を提供せんとするにある。

本発明はクロック信号の第１状態中第１及び第２入力端
子間に現れる電圧差をクロク信号の第２状態中第１及び
第２出力端子間の電圧差に変換するもであって、非反転
入力端子及び反転入力端子並びに反転出力端子及び非反
転出力端子を有し、これら出力端子を前記第１出力端子
及び第２出力端子に夫々結合した作動増幅器と、クロッ
ク信号の第１状態中前記第１入力端子及び第２入力端子
を前記非反転入力端子及び反転入力端子に夫々結合する
第１及び第２スイッチング手段と、前記反転出力端子及
び第１ノード点間並びに前記非反転出力端子及び第２７
−ド点間に夫々結合された第１及び第２コンデンサと、
前記クロック信号の第１状態中前記第１ノード点及び第
２ノード点を第１基準電圧端子及び第２基準電圧端子に
夫々結合する第３及び第４スイッチング手段とを具える
比較器において、前記クロック信号の第２状態中前記第
１ノード点及び第２ノード点を前記反転入力端子及び非
反転入力端子に夫々結合する第５及び第６スイッチング
手段を更に具えるようにしたことを特徴とする。

クロック信号の第２状態中第１及び第２ノード点を差動
増幅器の反転入力端子及び非反転入力端子に結合する場
合には、差動増幅器の入力端子からコンデンサを経て出
力端子に正帰還が与えられるようになる。この場合、こ
の増幅器は、正帰還を何れの方向とするかを決める判定
スレシホルドによって差動増幅器の出力をオフセット電
圧とは無関係に駆動するラッチ回路として作動する。こ
れがため差動増幅器の出力間に、他の論理回路を信頼性
をもって駆動する電圧差を発生する。この回路配置を設
けることによって差動増幅器はラッチ回路としても機能
し、従ってラッチ回路を別に設ける必要はなく、回路素
子を節約することができる。

本発明の第１例では、前記第１及び第２入力端子間の電
圧差を平衡差信号とする。第１基準端子及び第２基準端
子に値の異なる基準電圧を供給する場合でも、差信号及
び基準電圧間を何等直流結合することなく、比較器の入
力端子の平衡差信号と基準電圧とを極めて簡単に比較す
ることができる。これがため、差信号の不所望な共通モ
ード信号を除去することができる。

本発明の他の例では前記第１及び第２基準電圧端子を相
互接続し、且つ前記第１及び第２入力端子の少なくとも
一方を前記相互接続基準電圧端子に結合し得るようにす
る。この場合不平衡人力信号を入力端子の一方に供給す
る。この回路配置によればクロック信号の第１状態から
第２状態への遷移時に差動増幅器の入力端子に共通モー
ド過渡状態が発生しない利点がある。これがため比較器
の精度が一層増大する。

本発明の第３例では前記第１及び第２基準電圧端子を前
記非反転入力端子及び反転入力端子に夫々結合し得るよ
うにする。本例によれば、クロック信号の第１状態でコ
ンデンサを個別の基準電圧源に接続しないで入力端子に
接続するため、回路素子数を一層節約することができる
利点がある。

入力端子に電圧差を生せしめる信号源も基準電圧源とし
て作用する。反転出力及び非反転出力をバッファ増幅器
を経て第１及び第２コンデンサに夫々結合することによ
りクロック信号の第１状態及び第２状態間の時間の長さ
を短縮させることができる。このバッファ増幅器によっ
てコンデンサを一層迅速に充放電し得、従ってクロック
周波数を高めることができる。

（実施例） 図面につき本発明の詳細な説明する。

第１図は本発明によるクロック作動比較器の第１例の基
本回路を示す。比較器の入力端子１及び２に入力電圧ｖ
１及びｖ２を供給する。これら電圧並びに本例及び以下
の回路図の他の電圧の全部は任意に選択した基準電位、
本例では大地電位に関連するものとする。入力端子１．
　２は夫々スイッチＳ１及びＳ２を経て作動増幅器５の
非反転入力端子３及び反転入力端子４に夫々接続する。

この差動増幅器の反転出力端子７を出力端子９に接続し
、非反転出力端子８を出力端子１０に接続する。オフセ
ット電源６を非反転入力端子３に直列に配列すると共に
その電圧Ｖ。ｆ、によって差動増幅器５の有効オフセッ
トを表わすようにする。コンデンサＣ１を反転出力端子
７及び第１ノード点１１間に配列し、この第１ノード点
１１をスイッチＳ３を経て第１基準電圧端子１３に接続
すると共にスイッチＳ５を経て反転入力端子４に接続し
得るようにする。又、コンデンサＣ２を非反転出力端子
８及び第２ノード点１２間に配列し、この第２ノード点
１２をスイッチＳ４を経て第２基準電圧端子１４に接続
すると共にスイッチＳ６を経て非反転入力端子３に接続
し得るようにする。基準電圧端子１３及び１４は双方共
に基準電圧源１５に接続し、その電圧を値 ｖＲＥＦＩ　とする。

スイッチＳｌ、　　Ｓ２．　　Ｓ３及びＳ４の群及びス
イッチＳ５及びＳ６の群はクロック信号Ｃ及びＮＣの命
令のもとて夫々開放及び閉成し、これらクロック信号の
振幅対時間ダイアグラムを第４図に示す。これらクロッ
ク信号Ｃ及びＮＣは夫々互いに反転した関係にある。第
４図にＡで示すクロク信号Ｃの第１状態ではスイッチＳ
ｔ、　Ｓ２．　Ｓ３及びＳ４が閉成し、スイッチＳ５及
びＳ６が開放する。クロック信号Ｃの第２状態Ｂでは、
スイッチＳｔ、　Ｓ２．　Ｓ３及びＳ４が開放し、スイ
ッチＳ５及びＳ６が閉成する。第４図においてクロック
信号の第１状態Ａ及び第２状態Ｂの時間の長さを互いに
等しくするが、これは必ずしも必要ではない。或いは又
、これら時間間隔Ａ及びＢはその長さを相違させること
ができる。

この回路配置は次のように作動する。クロック信号Ｃの
第１状態Ａ中、スイッチＳｔ、　Ｓ２．　Ｓ３及びＳ４
は閉成し、スイッチＳ５及びＳ６は開放する。この場合
差動増幅器５は増幅器として作動する。コンデンサＣ１
及びＣ２を基準電圧源１５と作動増幅器５の出力端子７
及び８間に夫々接続する。差動増幅器５によって入力端
子３，４間の電圧差（Ｖ３−Ｖ４）を増幅して出力端子
７，８間の電圧差（Ｖ７−シ８）を発生し、この際オフ
セット電圧源６からのオフセット電圧Ｖ。、ｆをも増幅
する。これら電圧差間の関係を次式で表わす。

Ｖ７−Ｖ８＝−Ｇ”（Ｖ３−Ｖ４−Ｖ、ｆｒ）＝−Ｇ”
ｅ　　−（１）ここにＧは差動増幅器５の利得であり、
ｅは次式に従って有効に増幅された差電圧である。

ｅ＝ｖ３−Ｖ４−Ｖ、目　　　　　　　　・・・（２）
スイッチＳ１及びＳ２が閉成されているため、（Ｖｌ−
Ｖ２）＝　（Ｖ３−Ｖ４）である。これがため、出力端
子７及び８間の電圧差は次式で示すようになる。

Ｖ７　ＶＲ−Ｇ　”（Ｖｌ−Ｖ２−１１０ｒｒ）　　　
　　　−（３）コンデンサＣ１及びＣ２を差動増幅器に
より充電し、従って電圧差ＶＣＩをコンデンサＣ１間に
確立し、電圧差ＶＣ２をコンデンサＣ２間に確立する。

これら電圧差は次式で示す関係を満足する。

ＶＣ１＝Ｖ７−ＶＲ［ＥＦｌ　　　　　　　　”’（４
）ＶＣ２＝Ｖ８−ＶＲＥＦＩ　　　　　　　　−（５）
ＭＣＩ　−ＶＣ２＝　Ｖ７−　ＶＲ−（６）式（３）を
用いて、式（６）を書き換えると次式が得られる。

ＶＣＩ−Ｖ［’２＝　−Ｇ　”（ＶＩ　　Ｖ２　　Ｖｏ
ｒｒ）　　　・”（７）クロック信号Ｃの第２状態Ｂで
はスイッチＳｌ、　Ｓ２゜Ｓ３及びＳ４が開放し、スイ
ッチＳ５及びＳ６が閉成する。

この場合比較器は判定状態にある。従って７一ド点１１
．１２は差動増幅器５の反転入力端子４及び非反転入力
端子３に夫々接続される。この交差接続によって正帰還
が生じ、従って差動増幅器はフリップフロップとして作
用する。この正帰還のため、出力端子７．８の一方の電
圧は最大値まで増大し、他方の出力端子の電圧は最小値
まで減少する。出力端子７．８間の電圧差が何れの状態
で発生するかの判定はクロック信号の第２状態Ｂの開始
時に有効となる初期状態に依存する。この初期状態は、
第２状態Ｂの開始直後の出力端子３及び４の電圧差（Ｖ
３−Ｖ４）によって示される。従って次式が成立する。

Ｖ７＝ＶＣ１＋　Ｖ４　　　　　　　　−（８）ｖ８＝
ＶＣ２＋　Ｖ３　　　　　　　　−（９）式（１）を用
い、これに式（８）及び（９）を代入すると次式が得ら
れる。

Ｖ７−ＶＲ−’−Ｇ　”（Ｖ３−Ｖ４）　　＋　Ｇ　”
Ｖ、ｒｒ＝ＶＣ１−ＶＣ２−（Ｖ３−Ｖ４）　　　−・
−（１０）第２状ＢＢの開始時にコンデンサＣＩ及びＣ
２の両端間の電圧ＶＣ！及びＶＣ２は変化し得ないた必
、式（７）はそのまま有効となる。従って式（ｌＯ）か
ら次式を得ることができる。

（Ｖ３−Ｖ４）＝（−Ｇ／１−Ｇ））　”（Ｖｌ−Ｖ２
）−（１１）第１状態Ａにおいて電圧ｖ１及びｖ２が等
しいため、式（・１１）から明らかなように第２状態Ｂ
の開始時に電圧差Ｖ３−Ｖ４は零となる。この場合には
差動増幅器はそのオフセット電圧Ｖｏ（ｆを増幅し、従
って電圧差子Ｇ　”Ｖｏｆｆが出力端子７及び８に発生
する。これがため、実際上、差動増幅器の入力端子３．
４及び出力端子７．８に現れる電圧差はクロック信号の
第１及び第２状態では変化しない。こ平衡状態は、電圧
ｖ１が電圧ｖ２と相違するまで維持される。式（１１）
に示すように電圧ｖ３及びｖ４間の差はオフセット電圧
ｖ０２．とは無関係となる。第１状態八において電圧ｖ
１が電圧ｖ２よりも大きい場合には出力端子７の電圧が
減少し、第２状態Ｂでは出力端子８の電圧が増大する。

この電圧の増大及び減少は正帰還の結果として増幅され
、その結果酸る時間後に出力端子７及び８間、従ってこ
れに結合された出力端子９及び１０間に電圧差が発生し
、この電圧差は供給電圧〈図示せず）及び差動増幅器の
設計によって制限されるようになる。これがため、差動
増幅器及び供給電圧を適宜選定することにより出力端子
９．１０間の電圧差を充分大きくして、これに接続され
た論理回路を信頼性をもって作動させることができる。

入力端子１，２の一方を基準電圧源１５に接続すると共
に人力信号を他方の入力端子に供給することにより、ク
ロック信号の第１状態Ａから第２状態Ｂへの遷移時に共
通モードの過渡が発生しない比較回路を得ることができ
る。これがため、これら過渡によりオフセット電圧が変
化するのを防止し、その結果比較器の精度を増大する。

本発明による比較器の判定状態ではオフセット電圧は何
の役目もはたさないが、それでもこのオフセット電圧は
増幅されて出力端子９．１０に現れる。これがため、こ
のオフセット電圧Ｖ。ｆｆは、クロック信号の第２状態
已において、増幅されたオフセット電圧Ｇ　”　Ｖｏｒ
ｒが出力端子７．８の出力電圧スイングの大部分を占め
、従って接続された論理回路の論理スイングとなるよう
な高さとしてはならない。実際上、この要求は常時満足
されるようになる。

第２図は本発明比較器の第２例を示す。本例では基準電
圧端子１３を基準電圧源１６に接続し、その基準電圧を
値ＶＲＥＦ２とし、基準電圧端子１４を基準電圧源１５
に接続し、その基準電圧をＶＲＥＦｌ　とする。

従って式（４）、　（５）及び（６）は次式で示すよう
になる。

Ｖ［”１＝Ｖ７−ＶＲＥＦ２　　　　　　−（４’　）
ＶＣ２＝Ｖ８−ＶＲＥＦｌ　　　　　　　−（５’　”
）ＶＣＩ−ＶＣ２＝Ｖ７−Ｖ８−ＶＲＥＦ２　＋ＶＲ［
ＥＦｌ　　−（６’　）従って式（７）は次式で示すよ
うに書き換えることができる。

ＭＣＩ−ＶＣ２−−Ｇ（Ｖｌ−Ｖ２−Ｖ、ｒｒ）−Ｖｒ
ａｒｌ＋Ｖｒａｒ２　・（７’　）式（７′）　を式（
１０）に代入して次式（１１Ｍ　を得る。

Ｖ３−Ｖ４−（−Ｇ／（１−Ｇ）”　（Ｖｌ　−Ｖ２）
＋（ＶＲＥＦＩ　１ＲＥＦ２））／Ｇ　　　　　　　　
−（１１’　　）ｖＲＥＦＩをＶｌ？ＥＦ２とは相違す
るように選定することにより、比較器の判定スレシホル
ドをシフトさせることができる。この際入力端子の人力
信号ｖｌ。

ｖ２は平衡差信号を形成し、従って差信号の共通モード
成分はＶＲＢＦＩ及びＶＲＥＦ２を適宜に選定して抑圧
することができる。これがため、人力信号は比較器及び
基準電圧に対して完全にフローティング状態となる。

１３図は本発明比較器の第３例を示す。本例では基準電
圧端子１３を非反転入力端子３に接続し、基準電圧端子
１４を反転入力端子４に接続する。クロック信号の第１
状態Ａでは信号Ｖｌ及びｖ２を夫々ＶＲＥＦ２及びＶＲ
ＥＦＩとして用いるため次式が成立する。

ＶＲＢＦＩ　＝　Ｖ２　　　　　　　　−（１２）ＶＲ
ＥＰ２　＝Ｖ１　　　　　　　　−（１３）従って式（
１１’　）　は次式のように書き換えることができる。

Ｖ３−Ｖ４＝（Ｇ’＋１）／（Ｇ”−Ｇ）”（Ｖｌ−Ｖ
２）−（１１”）この場合にも判定は入力オフセット電
圧Ｖ。ｒ、とは無関係となる。回路配置のこの変形では
信号源ｖ１及びｖ２はクロック信号の第１状態Ａ中容量
的にロードされるようになる。従ってこれら基準電圧源
を省略し得るため、回路素子を節約することができる。

上記実施例の全部において、これを必要とする場合には
、出力端子７及び８と、コンデンサＣ１及びＣ２との間
に夫々追加のバッファ増幅器を設けることによってコン
デンサの充電速度をスピードアップすることができる。

第５ａ及び５ｂ図はバッファ増幅器の２つの可能な配置
を示す。第５ａ図において、バッファ増幅器１７の入力
端子を反転出力端子７に接続し、コンデンサＣ１及び出
力端子９の双方をバッファ増幅器１７の出力端子に接続
する。コンデンサＣ２のバッファ増幅器もこれと同様に
配列する。

第６図はＭＯＳ　トランジスタを具える本発明比較器の
１例の詳細な回路図を示す。図中第１．　２及び３図と
同一の部分には同一符号を付して示す。

トランジスタの各々には第１及び第２主電極並びに制御
電極を設け、これら電極をＭＯＳ　トランジスタのソー
ス、ドレイン及びゲートに各々対応させる。トランジス
タＴ１及びＴ２のソースを相互接続して電流源２３を経
て第１給電端子２４に結合する。これらトランジスタＴ
１及びＴ２は差動増幅器として配列する。トランジスタ
Ｔ１及びＴ２のドレインを夫々抵抗Ｒ１，及びＲ２を経
て第２給電端子２５に接続すると共に各々コンデンサＣ
１及びＣ２を経てノード点１２及び１１に接続し、更に
出力端子９及び１０に各々接続する。トランジスタＴＩ
及びＴ２のゲートによって差動増幅器の非反転入力端子
３及び反転入力端子を各々構成し、トランジスタＴｌ及
びＴ２のドレインによって反転出力端子７及び非反転出
力端子８を各々構成し、これら出力端子７及び８を出力
端子９及び１０に各々接続する。トランジスタＴ３．　
Ｔ４．　Ｔ５゜Ｔ６．　Ｔ７及びＴ８はスイッチとして
作動し、第１．２及び３図に示す回路配置のスイッチＳ
ｌ、　Ｓ２．　Ｓ３゜Ｓ４．　Ｓ５及びＳ６に各々対応
する。トランジスタ１３〜Ｔ８の各々のソース及びドレ
イン間の主電流通路は、関連するトランジスタのゲート
に適当な電圧を供給することによって導通状態にする。

トランジスタＴ３．　Ｔ４．７５及びＴ６のゲートは全
て第１制御端子２１に接続し、この端子に好適なりロッ
ク信号Ｃを供給する。トランジスタＴ７及びＴ８のゲー
トは双方共第２制御端子２２に接続し、この端子に反転
クロック信号ＮＣを供給する。トランジスタＴ３及びＴ
４の主電流通路を第１入力端子ｌ及びトランジスタＴＩ
のゲート間並びに第２入力端子２及びトランジスタＴ２
のゲート間に各々接続する。トランジスタＴ５の主電流
通路を第１基準電圧端子１３及び第１ノード点１１間に
配列し、トランジスタＴ６の主電流通路を第２基準電圧
端子１４及び第２ノード点１２間に配列する。入力電圧
Ｖｌ及びｖ２を入力端子ｌ及び２に各々供給する。第１
及び第２基準電圧端子１３及び１４に各々供給する基準
電圧ＶＲＥＦＩ及びＶＲＥＦ２は等しくしても、相違さ
せても良い。しかし、何れの場合にも２つの入力端子の
うちの一方を２つの基準電圧端子のうちの一方に接続す
るようにする。

例えば、入力端子２と、２つの基準電圧端子１３及び１
４との全部を同一基準電圧点に接続する場合には、クロ
ック信号Ｃの第１状態から第２状態への遷移時にトラン
ジスタＴＩ及びＴ２のゲートの信号に共通モードの過渡
状態は発生しない。これは比較器の精度上有利である。

その理由は共通モードの過渡状態が差動増幅器ＴＩ、　
Ｔ２の人力オフセット電圧に影響を与えるからである。

第３図に示す実施例は、基準電圧端子１３を入力端子３
に接続すると共に基準電圧端子１４を入力端子４に接続
することにより第６図に示す回路によって達成すること
ができる。第５ａ及び５ｂ図に示すバファ増幅器１７は
例えばソースホロワとして配列したＭＯＳ　トランジス
タによって好適に構成することができる。

上述した抵抗の代わりに、トランジスタＴｌ、　Ｔ２の
導電型とは相補を成す導電型の例えば抵抗接続電界効果
トランジスタを抵抗Ｒ１及びＲ２に対して選定すること
ができる。かかる相補トランジスタを具える特定の例を
第７図に示す。図中第６図に示す回路素子と同一のもの
には同一の符号を付して示す。本例では抵抗Ｒ１及びＲ
２の代わりに、相補トランジスタＣＴＩ及びＣ７０の主
電流通路をトランジスタＴ１のドレインと第２供給電圧
端子２５との間、及びトランジスタＴ２のドレインと第
２供給電圧端子２５との間に夫々配列する。相補型トラ
ンジスタＣＴＩ及びＣ７０のゲートを双方共第２制御端
子２２に接続し、この端子２２に反転クロック信号ＮＣ
を供給する。クロック信号Ｃの第１状態Ａにおいて、ト
ランジスタＣＴ１及びＣ７０は導通し、差動増幅器Ｔｌ
。

Ｔ２に対する負荷抵抗として作動する。コンデンサＣ３
及びＣ４を相補トランジスタＣＴＩ及びＣ７０の主電流
通路に並列に配列するか又は、これらコンデンサを寄生
容量によって形成することができる。クロック信号Ｃの
第２状態已において、相補トランジスタＣＴＩ及びＣ７
０はカットオフ状態となる。第１状態においてコンデン
サＣ３及びＣ４に充電された電荷によって差動増幅器Ｔ
１．　Ｔ２を駆動し、これら差動増幅器を第２状態でラ
ッチ回路として作動させる。かようにして第２状態にお
けるループ利得を増大し、これにより比較器の感度を高
（する。

本発明は上述した例にのみ限定されるものではなく、要
旨を変更しない範囲内で幾多の変形又は変更が可能とな
る。差動増幅器も種々の他の手段で形成することができ
る。又、トランジスタＴＩ及びＴ２に対して高い電流利
得を有するバイポーラトランジスタを選択することがで
きる。更に、スイッチ８１〜Ｓ６も好適なトランジスタ
又はトランジスタの組合せによって構成することができ
る。

【図面の簡単な説明】

第１．第２及び第３図は本発明比較器の基本的な構成を
示す回路図、 第４図はクロック信号の振幅対時間の関係を示す波形図
、 第５図は本発明比較器の他の例を示す回路図、第６及び
７図は本発明比較器の実際の構成を示す回路図である。 １、　２・・・入力端子 ３・・・非反転入力端子 ４・・・反転入力端子 ５・・・差動増幅器 ６・・・オフセット電圧源 ７・・・反転出力端子 ８・・・非反転出力端子 ９．１０・・・出力端子 １１・・・第１ノード点 １２・・・第２ノード点 １３、１４・・・基準電圧端子 １５、１６・・・基準電圧源 １７・・・バッファ増幅器 ２１・・・第１制御端子 ２２・・・第２制御端子 ２３・・・電流源 ２４・・・第１給電端子 ２５・・・第２給電端子 ５ｔ−３６・・・スイッチ Ｔ１〜Ｔ８・・・トランジスタ 特 許 出 願 人 工ヌ　ベー　フィリップス フルーイランベンファブリケン

Claims (1)

1. 【特許請求の範囲】 １、クロック信号の第１状態中第１及び第２入力端子間
   に現れる電圧差をクロック信号の第２状態中第１及び第
   ２出力端子間の電圧差に変換するもであって、 非反転入力端子及び反転入力端子並びに反 転出力端子及び非反転出力端子を有し、これら出力端子
   を前記第１出力端子及び第２出力端子に夫々結合した差
   動増幅器と、 クロック信号の第１状態中前記第１入力端 子及び第２入力端子を前記非反転入力端子及び反転入力
   端子に夫々結合する第１及び第２スイッチング手段と、 前記反転出力端子及び第１ノード点間並び に前記非反転出力端子及び第２ノード点間に夫々結合さ
   れた第１及び第２コンデンサと、前記クロック信号の第
   １状態中前記第１ノ ード点及び第２ノード点を第１基準電圧端子及び第２基
   準電圧端子に夫々結合する第３及び第４スイッチング手
   段とを具える比較器において、 前記クロック信号の第２状態中前記第１ノ ード点及び第２ノード点を前記反転入力端子及び非反転
   入力端子に夫々結合する第５及び第６スイッチング手段
   を更に具えるようにしたことを特徴とする比較器。 ２、前記第１及び第２入力端子間の電圧差を平衡差信号
   としたことを特徴とする請求項１に記載の比較器。 ３、前記第１及び第２基準電圧端子を相互接続し、且つ
   前記第１及び第２入力端子の少なくとも一方を前記相互
   接続基準電圧端子に結合するようにしたことを特徴とす
   る請求項１に記載の比較器。 ４、前記第１及び第２基準電圧端子を前記非反転入力端
   子及び反転入力端子に夫々結合するようにしたことを特
   徴とする請求項１に記載の比較器。 ５、前記反転入力端子及び非反転入力端子をバッファ増
   幅器を経て前記第１及び第２コンデンサに夫々結合する
   ようにしたことを特徴とする請求項１〜４の何れかの項
   に記載の比較器。 ６、前記作動増幅器は、各々が第１及び第２主電極並び
   に制御電極を有し、作動対として配列された第１及び第
   ２トランジスタを具え、両トランジスタの第１主電極は
   第１給電端子を有する電流源を経て共通結合点で相互接
   続し、前記第１及び第２トランジスタの制御電極は前記
   非反転入力端子及び反転入力端子に夫々結合し、前記第
   １トランジスタの第２主電極は前記反転出力端子に結合
   すると共に第１抵抗手段を経て第２給電端子に結合し、
   前記第２トランジスタの第２主電極を前記非反転出力端
   子に結合するようにしたことを特徴とする請求項１〜５
   の何れかの項に記載の比較器。 ７、前記第１〜第６スイッチング手段は、各々が制御電
   極、第１及び第２主電極、並びにこれら第１及び第２主
   電極間の主電流通路を有する第３〜第８トランジスタを
   夫々具え、これら第３〜第８トランジスタの主電流通路
   は前記第１入力端子及び非反転入力端子間、前記第２入
   力端子及び反転入力端子間、前記第１ノード点及び第１
   基準電圧端子間、前記第２ノード点及び第２基準電圧端
   子間、前記第１ノード点及び反転入力端子間並びに前記
   第２ノード点及び非反転入力端子間に夫々配設し、前記
   第３、第４、第５及び第６トランジスタの制御電極は前
   記クロック信号を受けるように配設された第１制御端子
   に結合し、前記第７及び第８トランジスタの制御電極は
   前記反転クロック信号を受けるように配設された第２制
   御端子に結合するようにしたことを特徴とする請求項１
   〜６の何れかの項に記載の比較器。 ８、前記第１及び第２抵抗手段は、各々が前記第１及び
   第２トランジスタの導電型とは相補関係にある導電型を
   有し、且つ各々が制御電極、第１及び第２主電極並びに
   これら第１及び第２主電極間の主電流通路を有する第９
   及び第１０トランジスタを夫々具え、これら第９及び第
   １０トランジスタの制御電極は前記第２制御端子に結合
   し、前記第９及び第１０トランジスタの主電流通路は前
   記第２給電端子と前記第１トランジスタ及び第２トラン
   ジスタの第２主電極との間に夫々配設すると共に第３及
   び第４コンデンサによって夫々分路するようにしたこと
   を特徴とする請求項６又は７に記載の比較器。