JPH06273457A - 電圧比較器 - Google Patents

Abstract

(57)【要約】 【目的】 アナログ／デジタル変換器等に用いるインバ
ータ型の電圧比較器に関し、サンプルモード時と比較モ
ード時における電源電圧の変動に影響されない電圧比較
器を得る。 【構成】 サンプルモード時には、比較すべき２つの電
圧を一端が接地された互いに同容量のコンデンサ１０
９，１１０に充電する。比較モード時には、コンデンサ
１０９，１１０が互いに逆極性で並列接続されるよう
に、スイッチ１０１〜１０８を切り換える。電荷再配分
により得られる比較すべき電圧の差電圧を、インバータ
１１１が発生するスレッショルド電圧を基準にして、イ
ンバータ１１２〜１１４で増幅して比較出力を得る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば映像信号のアナ
ログ／デジタル変換器等に用いられる電圧比較器に関す
るものである。

【０００２】

【従来の技術】アナログ／デジタル変換器に用いられる
電圧比較器として、インバータチョッパー型電圧比較器
がある。このインバータチョッパー型電圧比較器は、小
さな回路面積で実現出来、オフセットが少なく、しかも
高速で比較ができることから、アナログ／デジタル変換
器等の大規模集積回路に使用されてきた。また通常、直
並列比較型アナログ／デジタル変換器は、サンプル・ホ
ールド回路を必要とする。しかしながら、インバータチ
ョッパー型電圧比較器は比較器自体がサンプルホールド
機能を持っているので、特にサンプル・ホールド回路を
付加する必要がないといった利点もある。

【０００３】インバータチョッパー型電圧比較器の概要
を説明する。図２はインバータチョッパー型電圧比較器
の基本構成を示すものである。インバータチョッパー型
電圧比較器は、入力電圧を比較電圧Ｖｉｎと基準電圧Ｖ
ｒｅｆとの間で切り換えるスイッチ１，スイッチ２と、
スイッチ１，スイッチ２に接続されるコンデンサ５と、
コンデンサ５の他端に接続されるインバータ７と、イン
バータ７にコンデンサ６によって容量結合されるインバ
ータ８と、インバータ８に接続されるインバータ９と、
インバータ７，インバータ８の入出力をそれぞれ短絡す
るスイッチ３，スイッチ４とから成る。

【０００４】以上のように構成されたインバータチョッ
パー型電圧比較器の動作について説明する。インバータ
チョッパー型電圧比較器はサンプルモードと比較モード
を有する。

【０００５】サンプルモード時、スイッチ１，スイッチ
３，スイッチ４がオンし、コンデンサ５にＶｉｎ−Ｖｂ
が充電される。ここでＶｂはインバータのスレッショル
ド電圧である。

【０００６】比較モード時、スイッチ１，スイッチ３，
スイッチ４がオフし、スイッチ２がオンする。この時、
インバータ７の入力電圧Ｖａは、 Ｖａ＝Ｖｒｅｆ−（Ｖｉｎ−Ｖｂ） となる。この電圧はインバータ７のスレッショルド電圧
Ｖｂと比較され、その比較値はインバータ７，インバー
タ８，インバータ９によってロジックレベルまで増幅さ
れる。すなわちインバータ９の出力Ｖｏｕｔは、 Ｖｏｕｔ＝Ａ（Ｖｂ−Ｖａ）＋Ｖｂ ＝Ａ｛Ｖｂ−（Ｖｒｅｆ−（Ｖｉｎ−Ｖｂ））｝＋Ｖｂ ＝Ａ（Ｖｉｎ−Ｖｒｅｆ）＋Ｖｂ となる。Ａはインバータ７、インバータ８、インバータ
９のゲインとする。

【０００７】ここで例えばＶｉｎ＞ＶｒｅｆならばＶｂ
＞Ｖａとなり、インバータ３の出力はハイ（Ｈｉｇｈ）
レベルとなり、比較出力を行う。Ｖｒｅｆ＞Ｖｉｎなら
ばＶａ＞Ｖｂとなり、比較出力はロー（Ｌｏｗ）レベル
となる。このようにして、２つの入力電圧の比較が行わ
れる。

【０００８】

【発明が解決しようとする課題】しかしながらインバー
タチョッパー型電圧比較器には、電源電圧変動によって
比較結果に誤差を発生するという問題点がある。従って
このような電圧比較器を使用したアナログ／デジタル変
換器は、電源電圧変動に非常に弱いという重大な欠点が
存在する。

【０００９】ここでインバータチョッパー型電圧比較器
の電源電圧変動による比較誤差の発生について説明す
る。電源電圧変動、つまりインバータ７の直流電源Ｖｃ
ｃが変動した場合、インバータ７のスレッショルド電圧
Ｖｂも変化する。サンプルモード時と比較モード時では
電源電圧が変化した場合、各モードでのインバータスレ
ッショルド電圧Ｖｂも異なる。ここで、サンプルモード
時のスレッショルド電圧をＶｂ１、比較モード時のスレ
ッショルド電圧をＶｂ２とすると比較エラーは次のよう
に説明される。サンプルモードではコンデンサ５にＶｉ
ｎ−Ｖｂ１が充電される。比較モードでは、 Ｖａ＝Ｖｒｅｆ−（Ｖｉｎ−Ｖｂ１） とＶｂ２との比較が行われる。

【００１０】Ｖｏｕｔ＝Ａ｛Ｖｂ２−（Ｖｒｅｆ−（Ｖ
ｉｎ−Ｖｂ１））｝＋Ｖｂ２ となる。このとき電源電圧変動によってＶｂ２≠Ｖｂ１
であったならば、 ΔＶｂ＝Ｖｂ２−Ｖｂ１ の比較エラーが生じ、インバータによって増幅される。
これがインバータチョッパー型電圧比較器のエラー発生
原理である。ここで比較エラーΔＶｂは電源電圧変動Δ
Ｖｃｃの約半分程度であるので、増幅されたエラー量は
非常に大きくなる。そこで本発明は、比較結果に、上記
電源電圧変動の影響を受けない電圧比較器を提供するこ
とを目的とするものである。

【００１１】

【課題を解決するための手段】上記課題を解決するため
に本発明の電圧比較器は、比較すべき２つの電圧を、一
端が接地された互いに同容量のコンデンサにそれぞれ充
電した後に、前記２つのコンデンサを互いに逆極性で並
列に接続して前記コンデンサの間で電荷再分配を起こさ
せるとともに、前記並列接続された一方のコンデンサに
は、入出力の短絡されたスレッショルド電圧を発生する
インバータを接続し、他方のコンデンサ端には、前記電
荷再分配により得られる両コンデンサに充電された比較
すべき電圧の差電圧を、前記スレッショルド電圧を基準
に増幅して比較出力を得るインバータを接続したことを
特徴とするものである。

【００１２】

【作用】上記構成によれば、比較される２つの電圧は、
安定なグランドに対して接続されたコンデンサにそれぞ
れサンプル・ホールドされる。そして比較時には、コン
デンサを互いに逆極性で並列に接続することで、電荷再
分配を起こさせることにより、比較すべき電圧の差電圧
を得る。この差電圧は一方のコンデンサ端に接続された
入出力の短絡したインバータのスレッショルド電圧をセ
ンター電位として、他方のコンデンサ端に接続されたイ
ンバータにより増幅されることで比較出力を得る。

【００１３】このとき入出力が短絡されたインバータの
電源電圧が変動し、そのスレッショルド電圧が変動した
としても、２つのコンデンサにそれぞれ充電された比較
電圧自体に同じ変動が付加されるとともに、従来のよう
に電圧変動がインバータにより増幅されないので、比較
エラーの発生を防ぐことができる。

【００１４】

【実施例】以下、本発明の電圧比較器について、その実
施例を示す図面を参照しながら説明する。図１は本発明
の一実施例を示すものであり、１０１，１０２，１０
３，１０４，１０５，１０６，１０７，１０８はアナロ
グスイッチであり、１０９，１１０は同容量のコンデン
サであり、１１１，１１２，１１３，１１４は同形状の
インバータである。

【００１５】本実施例における電圧比較器は、サンプル
モードと比較モードを有し、サンプルモード時、比較電
圧Ｖｉｎと基準電圧Ｖｒｅｆとをサンプルし、比較モー
ド時ＶｉｎとＶｒｅｆとの差電位を増幅し比較結果を得
る。

【００１６】サンプルモード時には、スイッチ１０１，
スイッチ１０２，スイッチ１０３，スイッチ１０４がオ
ンし、スイッチ１０５，スイッチ１０６，スイッチ１０
７，スイッチ１０８がオフする。この時コンデンサ１０
９，１１０の一端は入力電圧に接続され他端はアースさ
れ、ぞれぞれＶｉｎとＶｒｅｆとがグランドに対して充
電される。

【００１７】比較モード時、スイッチ１０１，スイッチ
１０２，スイッチ１０３，スイッチ１０４がオフし、ス
イッチ１０５，スイッチ１０６，スイッチ１０７，スイ
ッチ１０８がオンする。これによってコンデンサ１０９
とコンデンサ１１０が逆極性で並列接続され、一方のコ
ンデンサ端は入出力が短絡されたインバータ１１１の入
力に接続され、他端は比較を行うインバータ１１２に入
力される。

【００１８】比較モード時において、入出力が短絡され
たインバータ１１１は、スレッショルド電圧Ｖｂを発生
する電圧源とみなすことができる。並列接続されたコン
デンサ１０９，１１０は電荷再分配を起こす。コンデン
サ１０９と１１０は同容量であるので、この時インバー
タ１１２の入力電圧は、 Ｖａ＝Ｖｂ＋（Ｖｉｎ−Ｖｒｅｆ）／２ となる。丁度、ＶｉｎとＶｒｅｆの差電圧の２分の１に
スレッショルド電圧Ｖｂを加えた電圧になり、インバー
タ１１２はスレッショルド電圧Ｖｂをセンター電位とす
る増幅器とみなすことができる。インバータ１１２の出
力は、 Ｖｏｕｔ＝Ａ（Ｖｂ−Ｖａ）＋Ｖｂ ＝Ｖｂ−Ａ（Ｖｉｎ−Ｖｒｅｆ）／２ となりＶｉｎとＶｒｅｆの比較を行う。なおＡはインバ
ータ１１２のゲインとする。

【００１９】このように比較モード時において、スレッ
ショルド電圧Ｖｂが電源電圧変動により変動したとして
も、ＶｉｎとＶｒｅｆには同じ変動が付加されるととも
に、その変動は、インバータ１１２に縦続接続されたイ
ンバータ１１３によって増幅されるようなことはなく、
ＶｉｎとＶｒｅｆの差電圧の増幅値に比べて無視できる
大きさである。このため最終段のインバータ１１４の出
力端子からは、電源電圧の変動に影響されない２値化さ
れた比較結果を得ることができる。

【００２０】なお上記実施例において、インバータ１１
１，インバータ１１２，インバータ１１３及びインバー
タ１１４は特性を一致させるため各々のインバータを構
成するトランジスタを同一ワイヤーロジックにすること
はもちろんのこと、寄生素子マスクずれによる影響も考
慮するため、全く同形状でしかも同一方向に近接して形
成している。そのため、インバータ１１１とインバータ
１１２，インバータ１１３，インバータ１１４の特性は
一致していると考える。ここではインバータのスレッシ
ョルド電圧も全く等しいとする。

【００２１】また上記実施例のサンプルモードにおい
て、ＶｉｎとＶｒｅｆは必ずしも同タイミングで充電さ
れる必要は無い。例えば、直並列比較型アナログ／デジ
タル変換器等のように、システム構成上ＶｉｎとＶｒｅ
ｆが異なったタイミングで入力される場合にも対応する
ことができる。最初にコンデンサ１１１にＶｉｎが充電
されたあとホールドモードに移行し、そのあとＶｒｅｆ
がコンデンサ１１２に充電され、その後比較モードに入
っても問題が無い。

【００２２】

【発明の効果】以上のように本発明の電圧比較器は、安
定なグランドに対してサンプル・ホールドされた比較す
べき２つの電圧の差電圧を、コンデンサの電荷再分配に
より得、入出力が短絡されたインバータのスレッショル
ド電圧を基準電位として、差電圧を増幅するように構成
した。

【００２３】すなわち比較時に入出力が短絡されたイン
バータの電源電圧が変動し、そのスレッショルド電圧が
変動したとしても、２つのコンデンサにそれぞれ充電さ
れた比較電圧自体に同じ変動が付加されるとともに、比
較すべき電圧の差電圧のみをインバータで増幅するよう
に構成したので、電源電圧変動に強いインバータ型の電
圧比較器を実現することができる。

【００２４】このためアナログ／デジタル混在ＬＳＩの
ようにデジタルノイズにより電源電圧が変動するＬＳＩ
での使用においても、ノイズによる特性劣化のない電圧
比較器を提供することができる。また、従来のインバー
タチョッパー型電圧比較器と比較して貫通電流の変化が
少ないのでノイズの発生量も抑制することができるとい
った利点もある。

【００２５】また、本発明による電圧比較器は、完全並
列比較型アナログ／デジタル変換器のように比較される
２種の入力信号が同時に入力される場合のみならず、直
並列比較型アナログ／デジタル変換器の下位電圧比較器
のように、比較される２種の入力信号が同時に入力され
ない場合においても、電源電圧変動による比較エラーの
発生を防ぐことができる。

【図面の簡単な説明】

【図１】図１は本発明の一実施例における電圧比較器の
構成図

【図２】従来のインバータチョッパー型電圧比較器の構
成図

【符号の説明】

１０１〜１０８ アナログスイッチ １０９，１１０ コンデンサ １１１〜１１４ インバータ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 比較すべき２つの電圧を、一端が接地さ
   れた互いに同容量のコンデンサにそれぞれ充電した後
   に、前記２つのコンデンサを互いに逆極性で並列に接続
   して前記コンデンサの間で電荷再分配を起こさせるとと
   もに、前記並列接続された一方のコンデンサ端には、入
   出力の短絡されたスレッショルド電圧を発生するインバ
   ータを接続し、他方のコンデンサ端には、前記電荷再分
   配により得られる両コンデンサに充電された比較すべき
   電圧の差電圧を、前記スレッショルド電圧を基準に増幅
   して比較出力を得るインバータを接続したことを特徴と
   する電圧比較器。