JPS59128818A - 比較器 - Google Patents
比較器Info
- Publication number
- JPS59128818A JPS59128818A JP385383A JP385383A JPS59128818A JP S59128818 A JPS59128818 A JP S59128818A JP 385383 A JP385383 A JP 385383A JP 385383 A JP385383 A JP 385383A JP S59128818 A JPS59128818 A JP S59128818A
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- comparators
- analog
- analog switch
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、クロックがハイレベルのとき比較器を平衡状
Ｌ！！Ｉｃ保ち、クロ・ツクがロウレベルのとき２人力
を比較することによって、１クロツクで１回比較を行な
う、集積回路内蔵化比較器に於て、前記比較器を２個ペ
アで使用することにより、２倍の比較速度を得る比較器
ＶＣ関する。
Ｌ！！Ｉｃ保ち、クロ・ツクがロウレベルのとき２人力
を比較することによって、１クロツクで１回比較を行な
う、集積回路内蔵化比較器に於て、前記比較器を２個ペ
アで使用することにより、２倍の比較速度を得る比較器
ＶＣ関する。
第１図は、クロックがハイレベルのとき比較器を平衡状
態に保ち、クロックがロウレベルのとき２人力を比較す
ることによって、１クロツクで１回比較を行なうことの
できる、集積回路内蔵化比較器である。１，２，５Ｉｄ
スイツチ、４は電荷チャージコンデンサ、５はインバー
タ、６はラッチである、ＶＩＮｌ、Ｖ工Ｎ２はアナログ
入力である。まず、φのタイミングで１と３のスイッチ
が閉じ５のインバータが平衡状態に保たれ、４のコンデ
ンｔＫＶ工Ｎ１と５のインバータの平衡電圧の差がチャ
ージされる。次にφのタイミングで１と３のスイッチが
開くと同時に２のスイッチが閉じるためＶ工Ｎ１と■工
Ｎ２の差が検出され、５のインバータで増巾これ、６で
ラッチこれる。
態に保ち、クロックがロウレベルのとき２人力を比較す
ることによって、１クロツクで１回比較を行なうことの
できる、集積回路内蔵化比較器である。１，２，５Ｉｄ
スイツチ、４は電荷チャージコンデンサ、５はインバー
タ、６はラッチである、ＶＩＮｌ、Ｖ工Ｎ２はアナログ
入力である。まず、φのタイミングで１と３のスイッチ
が閉じ５のインバータが平衡状態に保たれ、４のコンデ
ンｔＫＶ工Ｎ１と５のインバータの平衡電圧の差がチャ
ージされる。次にφのタイミングで１と３のスイッチが
開くと同時に２のスイッチが閉じるためＶ工Ｎ１と■工
Ｎ２の差が検出され、５のインバータで増巾これ、６で
ラッチこれる。
以下、実施例に基づいて本発明の詳細な説明する。
第２図は、第１図の比較器を２佃使用した木兄、謬ヵｍ
ｆｌ ｆあ、。え、Ｂは第１図の比較器と同じもので
、それぞれ別にクロックの正相、逆相で動作ざ・せる。
ｆｌ ｆあ、。え、Ｂは第１図の比較器と同じもので
、それぞれ別にクロックの正相、逆相で動作ざ・せる。
７．’ ７’、 ８． ８’、 ９． ９’、 １
０．１０’はスイッチ。１１．１１’は電荷チャージコ
ンデンサ。
０．１０’はスイッチ。１１．１１’は電荷チャージコ
ンデンサ。
１２．１２’はインバータ、１３．１５’はラッチ、Ｖ
ＴＮｌ、Ｖ工Ｎ２はアナログ入力である。Ａはφのタイ
ミングで７と９のスイッチが閉じ、１２のインバータが
平衡電圧に保たれ、１１のコンデンサに、ＶＴＮｌと１
２のインバータの平衡雷、圧の差が、チャージこれる。
ＴＮｌ、Ｖ工Ｎ２はアナログ入力である。Ａはφのタイ
ミングで７と９のスイッチが閉じ、１２のインバータが
平衡電圧に保たれ、１１のコンデンサに、ＶＴＮｌと１
２のインバータの平衡雷、圧の差が、チャージこれる。
次にφのタイミングで７と９のスイッチが開くと同時に
、８のスイッチが閉じるためＶＴＮｌとＶ工Ｎ２の差が
検出され、１２のインバータで増巾濱れ、１３でラッチ
される。。そして次のφのタイミングで出力される。Ｂ
は？のタイミングで７′と９′のスイッチが閉じ１２′
のインバータが平衡１１１１圧に保たれ、１１′のコン
デンサＫＶ工Ｎ１と１２７のインバータの平衡電圧の差
がチャージされる。
、８のスイッチが閉じるためＶＴＮｌとＶ工Ｎ２の差が
検出され、１２のインバータで増巾濱れ、１３でラッチ
される。。そして次のφのタイミングで出力される。Ｂ
は？のタイミングで７′と９′のスイッチが閉じ１２′
のインバータが平衡１１１１圧に保たれ、１１′のコン
デンサＫＶ工Ｎ１と１２７のインバータの平衡電圧の差
がチャージされる。
次にφのタイミングで７′と９′のスイッチが開くと同
時に、８′のスイッチが閉じるため、 ＶＴＮｌとｖ１
Ｎ２の差が検出され、１２′のインバータで増巾シれ１
３′でラッチされる。そして次のφのタイミングで出力
きれる。したがって出力ＯＵＴ Ｋけ、φのタイミング
で比較器Ａの内容が、ＶのタイミングではＢの内容が交
互に出力されるため、Ａ、Ｂ単独で使用する場合に比べ
て、２倍の速度が得られる。
時に、８′のスイッチが閉じるため、 ＶＴＮｌとｖ１
Ｎ２の差が検出され、１２′のインバータで増巾シれ１
３′でラッチされる。そして次のφのタイミングで出力
きれる。したがって出力ＯＵＴ Ｋけ、φのタイミング
で比較器Ａの内容が、ＶのタイミングではＢの内容が交
互に出力されるため、Ａ、Ｂ単独で使用する場合に比べ
て、２倍の速度が得られる。
以上の例に入られるように、第１図に示したような比較
器ｆ２個を第２図で示すように利用することによって、
そり、それ単独で使用する場合に比べて２倍の比較速度
を得ることが可能である、
器ｆ２個を第２図で示すように利用することによって、
そり、それ単独で使用する場合に比べて２倍の比較速度
を得ることが可能である、
第１図は、従来の単体の場合の比較器の図である。
第２図は、第１図で示した比較器を２個使用した本発明
の実施例である。 以 土
の実施例である。 以 土
Claims (1)
- ２人力を選択する第１、第２のアナログスイッチ、電荷
チャージ用コンデンサ、ゲート−ドレイン間に第３のア
ナログ入力・ソチを介して帰還をかけたインバータ、及
び２人カ比較結果を保持するラッチ回路より構成され、
該第１、第３のアナログスイッチと第２のアナログスイ
ッチのクロック信号を逆相にして動作略せ、２人力の電
位差を検出する比較回路において、前記比較１回路を２
個並列接続して１個の比較器とし、その一方の比較回路
のアナログスイッチのクロック信号と、他方の比較回路
のアナログスイッチのクロック信号を逆相で動作させる
ことを特徴とする比較器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP385383A JPS59128818A (ja) | 1983-01-13 | 1983-01-13 | 比較器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP385383A JPS59128818A (ja) | 1983-01-13 | 1983-01-13 | 比較器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59128818A true JPS59128818A (ja) | 1984-07-25 |
Family
ID=11568736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP385383A Pending JPS59128818A (ja) | 1983-01-13 | 1983-01-13 | 比較器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59128818A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5262685A (en) * | 1991-10-16 | 1993-11-16 | Unitrode Corporation | High-speed, low power auto-zeroed sampling circuit |
| KR100341590B1 (ko) * | 1999-06-30 | 2002-06-22 | 박종섭 | 동적 범위를 개선한 비교 장치 |
| JP2017168968A (ja) * | 2016-03-15 | 2017-09-21 | 株式会社豊田中央研究所 | チョッパ型コンパレータ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59104827A (ja) * | 1982-12-07 | 1984-06-16 | Toshiba Corp | アナログ−デジタル変換用集積回路 |
-
1983
- 1983-01-13 JP JP385383A patent/JPS59128818A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59104827A (ja) * | 1982-12-07 | 1984-06-16 | Toshiba Corp | アナログ−デジタル変換用集積回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5262685A (en) * | 1991-10-16 | 1993-11-16 | Unitrode Corporation | High-speed, low power auto-zeroed sampling circuit |
| KR100341590B1 (ko) * | 1999-06-30 | 2002-06-22 | 박종섭 | 동적 범위를 개선한 비교 장치 |
| JP2017168968A (ja) * | 2016-03-15 | 2017-09-21 | 株式会社豊田中央研究所 | チョッパ型コンパレータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8198920B2 (en) | Low current comparator with programmable hysteresis | |
| US3419784A (en) | Magnitude-to-frequency converters | |
| JP2685050B2 (ja) | コンパレータ回路 | |
| JPS59128818A (ja) | 比較器 | |
| EP0977362A1 (en) | Frequency doubler with 50% duty dycle output | |
| JP2000223969A (ja) | 高速サンプルホ―ルド回路用の低電圧バッファ増幅器 | |
| KR940000702B1 (ko) | 조절가능한 cmos 히스테리시스 제한기와, 출력신호 발생방법, 및 신호 처리방법 | |
| KR920003669A (ko) | 쵸퍼형 전압 비교기 | |
| US5808488A (en) | Timed bistable circuit for high frequency applications | |
| US4616145A (en) | Adjustable CMOS hysteresis limiter | |
| JPH035160B2 (ja) | ||
| JPS592202B2 (ja) | 差動増幅回路 | |
| JP3468502B2 (ja) | コンパレータ | |
| JPS59135926A (ja) | Ａ／ｄ変換器 | |
| SU416884A1 (ja) | ||
| JP4141587B2 (ja) | コンパレータ | |
| JPS59128822A (ja) | 半導体回路 | |
| JPS60198915A (ja) | 電圧比較器 | |
| JP3302032B2 (ja) | 周波数・電圧変換回路 | |
| JPS6080313A (ja) | 電圧比較回路 | |
| Chong et al. | The design of a high-resolution CMOS comparator | |
| JPS59148425A (ja) | レベル比較器 | |
| JPS6271254A (ja) | 電圧比較器 | |
| SU1096715A1 (ru) | Реле активного тока | |
| JPH05102812A (ja) | 相補信号発生回路 |