JPS6080313A - 電圧比較回路 - Google Patents
電圧比較回路Info
- Publication number
- JPS6080313A JPS6080313A JP18818283A JP18818283A JPS6080313A JP S6080313 A JPS6080313 A JP S6080313A JP 18818283 A JP18818283 A JP 18818283A JP 18818283 A JP18818283 A JP 18818283A JP S6080313 A JPS6080313 A JP S6080313A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- differential amplifier
- switch
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2409—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors
- H03K5/2427—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors using clock signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、差動増幅器を主体にし構成され、ざらにその
オフセット電圧を補償する砂層を有する電圧比較回路に
関するものである。
オフセット電圧を補償する砂層を有する電圧比較回路に
関するものである。
従来用いられてきたこの種の電圧比転回路の一例を第１
図に示す。第１図に示した回路は、第１のスイッチの一
方の端子を第１の節点に接続し他方の端子を第１の差動
増幅器の記１入力端子に接続し、第１の差動増幅器の第
２入力端子を第２の節点に接続し、第２のスイッチの一
方の端子を前記第１入力端子に接続し、他方の端子をＭ
１記第２入力端子に接続し、第１のコンデンサの一方の
電極を第１の差動増幅器の第１出力端子に接続し他方の
電極を第２の差動増幅器の第１入力端子に接続し、第２
のコンデンサの一方の電極を第１の差動増幅器の第２出
力端子に接続し他方の電極を第２の差動増幅器の第２入
力端子に接続し、第３のスイッチの一方の端子を第２の
差動増幅器の第１入力端子に接続し他方の端子を接地し
、第４のスイッチの一方の端子を第２の差動増幅器の第
２入力端子に接続し他方の端子を接続し、第２の差動増
幅器の第１、および第２出力端子をそれぞれラッチ回路
の第１、および第２の入力端子に接続し、ラッチ回路の
出力端子を第３の節点に接続する、という構成になって
いる。
図に示す。第１図に示した回路は、第１のスイッチの一
方の端子を第１の節点に接続し他方の端子を第１の差動
増幅器の記１入力端子に接続し、第１の差動増幅器の第
２入力端子を第２の節点に接続し、第２のスイッチの一
方の端子を前記第１入力端子に接続し、他方の端子をＭ
１記第２入力端子に接続し、第１のコンデンサの一方の
電極を第１の差動増幅器の第１出力端子に接続し他方の
電極を第２の差動増幅器の第１入力端子に接続し、第２
のコンデンサの一方の電極を第１の差動増幅器の第２出
力端子に接続し他方の電極を第２の差動増幅器の第２入
力端子に接続し、第３のスイッチの一方の端子を第２の
差動増幅器の第１入力端子に接続し他方の端子を接地し
、第４のスイッチの一方の端子を第２の差動増幅器の第
２入力端子に接続し他方の端子を接続し、第２の差動増
幅器の第１、および第２出力端子をそれぞれラッチ回路
の第１、および第２の入力端子に接続し、ラッチ回路の
出力端子を第３の節点に接続する、という構成になって
いる。
以下、この回路の動作を第１図を用いつつ簡単に説明す
る。スイッチ１４，１８． および１９を閉じ、スイッ
チ１３を開いたスタンバイ状態において、節点１２に任
意の電圧を印加すると、コンデンサ１６および１７には
、それぞれ差惑増幅器１５の出力電圧が蓄積される。こ
れは、差動増幅器１５にオフセット電圧が生じた場合、
コンデンサ１６゜および１７にそのオフセット電圧を記
憶させたと゛とに等しい。次にスイッチ１４，１８．お
よび１９を開き、スイッチ１３を閉じた動作状態におい
て、節点１１．および１２に比較電圧、および被比較電
圧がそれぞれ印加されると、節点１１．および１２間の
差電圧の利得倍された電圧が差動増幅器１５の出力端子
に現われる。実際その出力端子に現われる電圧には、差
動増幅器１５のオフセット電圧が含まれるが、コンデン
サ１６．および１７には、スタンバイ状態において、そ
のオフセット電圧が記憶されているので、差動増幅器２
ｏの入力端子には、差動増幅器１５の出力端子に現われ
た電圧から差動増幅器１５のオフセット電圧が差し引か
れた電圧が印加される。差動増幅器２ｏの入力端子に印
加された電圧は、差動増幅器２ｏによシ増幅され、ラッ
チ回路２１によシラッチされ、その結果出力端子２２に
は、Ｈｉｇｈ レベルあるいにＬＯＷ レベルの出力信
号が現われる。以上述べたように、第１図に示した従来
用いられている回路は、差動増幅器５のオフセット電圧
を消去することができるという利点を有している反面、
次のような欠点も有している。
る。スイッチ１４，１８． および１９を閉じ、スイッ
チ１３を開いたスタンバイ状態において、節点１２に任
意の電圧を印加すると、コンデンサ１６および１７には
、それぞれ差惑増幅器１５の出力電圧が蓄積される。こ
れは、差動増幅器１５にオフセット電圧が生じた場合、
コンデンサ１６゜および１７にそのオフセット電圧を記
憶させたと゛とに等しい。次にスイッチ１４，１８．お
よび１９を開き、スイッチ１３を閉じた動作状態におい
て、節点１１．および１２に比較電圧、および被比較電
圧がそれぞれ印加されると、節点１１．および１２間の
差電圧の利得倍された電圧が差動増幅器１５の出力端子
に現われる。実際その出力端子に現われる電圧には、差
動増幅器１５のオフセット電圧が含まれるが、コンデン
サ１６．および１７には、スタンバイ状態において、そ
のオフセット電圧が記憶されているので、差動増幅器２
ｏの入力端子には、差動増幅器１５の出力端子に現われ
た電圧から差動増幅器１５のオフセット電圧が差し引か
れた電圧が印加される。差動増幅器２ｏの入力端子に印
加された電圧は、差動増幅器２ｏによシ増幅され、ラッ
チ回路２１によシラッチされ、その結果出力端子２２に
は、Ｈｉｇｈ レベルあるいにＬＯＷ レベルの出力信
号が現われる。以上述べたように、第１図に示した従来
用いられている回路は、差動増幅器５のオフセット電圧
を消去することができるという利点を有している反面、
次のような欠点も有している。
１、差動増幅器２０のオフセット電圧を消去することが
できない。
できない。
２、 スタンバイ状態において、コンデンサ１６゜１７
の一方の電極をある任意の点にバイアスしなけれはカら
ガいが、このため差動増幅器２０を、このバイアス点に
おいて最適々動作点が得られるよう設計し々ければ々ら
ず設計する際一つの制限となる。
の一方の電極をある任意の点にバイアスしなけれはカら
ガいが、このため差動増幅器２０を、このバイアス点に
おいて最適々動作点が得られるよう設計し々ければ々ら
ず設計する際一つの制限となる。
３、スタンバイ状態において、コンデンサ１６゜および
１７の一方の電極を接地レベル以外の点にバイアスする
場合には、新たに電源を設け々ければならず素子数の増
加を招く。
１７の一方の電極を接地レベル以外の点にバイアスする
場合には、新たに電源を設け々ければならず素子数の増
加を招く。
本発明は、以上述べた欠点を改善すべ〈発明されたもの
である。
である。
本発明の特徴は、第１のスイッチの一方の端子を第１の
節点に接続し、他方の端子を差動増幅器の第１入力端子
に接続すると共に第２のスイッチの一方の端子に接続し
、第２のスイッチの他方の端子を前記差動増幅器の第２
入力端子に接続すふと共に第２の節点に接続し、前筒′
差動増幅器の第１出力端子を第１のコンデンサの一方の
電極に接続し、第２出力端子を第２のコンデンサの一方
の電極に接続し、第１のコンデンサの他方の電極を第３
のスイッチの一方の端子に接続すると共に第１のインバ
ータの入力端子に接続し、第２のコンデンサの他方の電
極を第４のスイッチの一方の端子に接続すると共に第２
のインバータの入力端子に接続し、第３のスイッチの他
方の端子を第１のインバータの出力端子に接続すると共
にラッチ回路の第１入力端子に接続し、第４のスイッチ
の他・方の端子を第２のインバータの出力端子に接続す
ると共に前記ラッチ回路の第２入力端子に接続し、前記
ラッチ回路の出力端子を第３の節点に接続する市、圧比
較回路にある。以下図面を用いつつ本発明の実施例を詳
細に説明する。
節点に接続し、他方の端子を差動増幅器の第１入力端子
に接続すると共に第２のスイッチの一方の端子に接続し
、第２のスイッチの他方の端子を前記差動増幅器の第２
入力端子に接続すふと共に第２の節点に接続し、前筒′
差動増幅器の第１出力端子を第１のコンデンサの一方の
電極に接続し、第２出力端子を第２のコンデンサの一方
の電極に接続し、第１のコンデンサの他方の電極を第３
のスイッチの一方の端子に接続すると共に第１のインバ
ータの入力端子に接続し、第２のコンデンサの他方の電
極を第４のスイッチの一方の端子に接続すると共に第２
のインバータの入力端子に接続し、第３のスイッチの他
方の端子を第１のインバータの出力端子に接続すると共
にラッチ回路の第１入力端子に接続し、第４のスイッチ
の他・方の端子を第２のインバータの出力端子に接続す
ると共に前記ラッチ回路の第２入力端子に接続し、前記
ラッチ回路の出力端子を第３の節点に接続する市、圧比
較回路にある。以下図面を用いつつ本発明の実施例を詳
細に説明する。
第２図は本発明の一実施例の説明図であシ、第１のスイ
ッチの一方の端子を第１の節点に接続し他方の端子を差
動増幅器の第１入力端子に接続し、差動増幅器の第２入
力端子を第２の節点に接続し、紀２のスイッチの一方の
端子を前記第１入力端子に接続し他方の端子を前記第２
入力端子に接続し、第１のコンデンサの一方の電極を前
記差動増幅器の第１出力端子に接続し、他方の電極を第
１のインバータの入力端子に接続し、第２のコンデンサ
の一方の電極を前記差動増幅器の第２出力端子に接続し
他方の電極を第２のインバータの入力端子に接続し、第
３のスイッチの一方の端子を第１のインバータの入力端
子に接続し他方の端子を第１のインパークの出力端子に
接続させると共にラッチ回路の第１の入力端子に接続し
、第４のスイッチの一方の端子を＃、２のインバータの
入力端子に接続し他方の端子を第２のインバータの出力
端子に接続させると共にラッチ回路の第２の入力端子に
接続し、ラッチ回路の出力端子を第３の節点にｉｔ＋し
ている。まず、スイッチ３４ 、３８ 、および３９を
閉じ、スイッチ３３を開いたスタンバイ状態において、
節点３２に任意の電圧を印加すると、コンデンサ３６に
は差動増幅器３５の一方の出力電圧とインバータ４０の
スレッショルド電圧との差電圧が蓄積され、コンデンサ
３７には差動増幅器３５の他方の出力電圧とインバータ
４１のスレッショルド電圧との差電圧が蓄積されれる。
ッチの一方の端子を第１の節点に接続し他方の端子を差
動増幅器の第１入力端子に接続し、差動増幅器の第２入
力端子を第２の節点に接続し、紀２のスイッチの一方の
端子を前記第１入力端子に接続し他方の端子を前記第２
入力端子に接続し、第１のコンデンサの一方の電極を前
記差動増幅器の第１出力端子に接続し、他方の電極を第
１のインバータの入力端子に接続し、第２のコンデンサ
の一方の電極を前記差動増幅器の第２出力端子に接続し
他方の電極を第２のインバータの入力端子に接続し、第
３のスイッチの一方の端子を第１のインバータの入力端
子に接続し他方の端子を第１のインパークの出力端子に
接続させると共にラッチ回路の第１の入力端子に接続し
、第４のスイッチの一方の端子を＃、２のインバータの
入力端子に接続し他方の端子を第２のインバータの出力
端子に接続させると共にラッチ回路の第２の入力端子に
接続し、ラッチ回路の出力端子を第３の節点にｉｔ＋し
ている。まず、スイッチ３４ 、３８ 、および３９を
閉じ、スイッチ３３を開いたスタンバイ状態において、
節点３２に任意の電圧を印加すると、コンデンサ３６に
は差動増幅器３５の一方の出力電圧とインバータ４０の
スレッショルド電圧との差電圧が蓄積され、コンデンサ
３７には差動増幅器３５の他方の出力電圧とインバータ
４１のスレッショルド電圧との差電圧が蓄積されれる。
このことは、差動増幅器３５にオフセット電圧が生じた
場合コンデンサ３６．および３７にそのオフセット電圧
を記憶させると同時に、インバータ４０゜および４１の
スレッショルド市、圧が異なる場合両者のスレッショル
ド電圧の差もコンデンサ３６゜および３７に記憶させる
ことになる。インバータ４０、および４１のスレッショ
ルド電圧が異なるととけ、第１図についていえば差動増
幅器２ｏにオフセット電圧が生じることに相当するので
、そのスレッシミルド電圧の差を記憶させることは差動
増幅器２０のオフセット電圧を記憶させるととに相当す
る。次に、スイッチ３４ 、３８ 、および３９を開き
、スイッチ３３を閉じた動作状態において、節点３１．
および３２に比較電圧、および被比較電圧が印加される
と、節点３１および３２間の差電圧の利得倍された電圧
が差動増ｌ１ｌＩｖＩ器３５の出力端子に現われる。こ
の出力端子に現われた電圧には差動増幅器３５のオフセ
ット電圧も含まれるが、コンデンサ３６、および３７に
は、スタンバイ状態において、そのオフセット電圧及び
インバータ４０、および４１のスレッショルド電圧の差
が記憶されているので、差動増幅器３５の出力端子に現
われた電圧からそれらが差し引かれた電圧がインバータ
４０および４１０入力端子に印加される。
場合コンデンサ３６．および３７にそのオフセット電圧
を記憶させると同時に、インバータ４０゜および４１の
スレッショルド市、圧が異なる場合両者のスレッショル
ド電圧の差もコンデンサ３６゜および３７に記憶させる
ことになる。インバータ４０、および４１のスレッショ
ルド電圧が異なるととけ、第１図についていえば差動増
幅器２ｏにオフセット電圧が生じることに相当するので
、そのスレッシミルド電圧の差を記憶させることは差動
増幅器２０のオフセット電圧を記憶させるととに相当す
る。次に、スイッチ３４ 、３８ 、および３９を開き
、スイッチ３３を閉じた動作状態において、節点３１．
および３２に比較電圧、および被比較電圧が印加される
と、節点３１および３２間の差電圧の利得倍された電圧
が差動増ｌ１ｌＩｖＩ器３５の出力端子に現われる。こ
の出力端子に現われた電圧には差動増幅器３５のオフセ
ット電圧も含まれるが、コンデンサ３６、および３７に
は、スタンバイ状態において、そのオフセット電圧及び
インバータ４０、および４１のスレッショルド電圧の差
が記憶されているので、差動増幅器３５の出力端子に現
われた電圧からそれらが差し引かれた電圧がインバータ
４０および４１０入力端子に印加される。
いいかえれば、インバータ４０．および４１の入力端子
に印加される市、圧は、それぞれ、それ自身のスレッシ
ョルド電圧を基準に振幅する差動電圧とガる。インバー
タ４０および４１の出力電圧はラッチ回路４２によシラ
ッチされ、その結果出力端子４３には、Ｈｉｇｈレベル
あるいはＬｏｗ レベルの出力信月が現われる。
に印加される市、圧は、それぞれ、それ自身のスレッシ
ョルド電圧を基準に振幅する差動電圧とガる。インバー
タ４０および４１の出力電圧はラッチ回路４２によシラ
ッチされ、その結果出力端子４３には、Ｈｉｇｈレベル
あるいはＬｏｗ レベルの出力信月が現われる。
また、この回路では、スタンバイ状態においてコンデン
サ３６および３７の一方の電極は、次段ノインバータの
スレッショルド電圧にバイアスされるので他にバイアス
回路を設ける必要がなく回路構成が簡単となる。さらに
、インバータの動作点はそれ自身のスレッショルド霜、
圧という最適点に設定される。
サ３６および３７の一方の電極は、次段ノインバータの
スレッショルド電圧にバイアスされるので他にバイアス
回路を設ける必要がなく回路構成が簡単となる。さらに
、インバータの動作点はそれ自身のスレッショルド霜、
圧という最適点に設定される。
以上、図面を用いそ訃細に説明した如く本発明を用いれ
ば構成が簡単で、かつ、きわめて精度の高い電圧比較回
路を得ることができる。
ば構成が簡単で、かつ、きわめて精度の高い電圧比較回
路を得ることができる。
第１図は、従来用いられている重圧比較回路の動作を説
明するだめの説明図、第２図は、本発明の一実施例の説
明図をそれぞれ示す。 １３．１４，１８，１９，３３，３４，３８．３９ ・
・・・・・スイッチ、１５，２０．３５・・・・・・差
動増幅器、２１．４２・・・・・・ラッチ回路、４０．
４１・・・・・・インノ（−タ、１６゜１７．３６．３
７・・・・・・コンデンサ。
明するだめの説明図、第２図は、本発明の一実施例の説
明図をそれぞれ示す。 １３．１４，１８，１９，３３，３４，３８．３９ ・
・・・・・スイッチ、１５，２０．３５・・・・・・差
動増幅器、２１．４２・・・・・・ラッチ回路、４０．
４１・・・・・・インノ（−タ、１６゜１７．３６．３
７・・・・・・コンデンサ。
Claims (1)
- 第１のスイッチの一方の端子を第１の節点に接続し、他
方の端子を差動増幅器の第１入力端子に接続すると共に
第２のスイッチの一方の端子に接続し、第２のスイッチ
の他方の蜘、子を前記差動増幅器の叱２入力端子に接続
すると共に第２の節点に接続し、前記差動増幅器の第１
出力端子を第１のコンデンサの一方の電極に接続し、第
２出力端子を第２のコンデンサの一方の電極に接続し、
第１のコンデンサの他方の電極を第３のスイッチの一方
の端子に接続すると共に第１のインバータの入力端子に
接続し、第２のコンデンサの他方の電極を第４のスイッ
チの一方の端子に接続すると共に第２のインバータの入
力端子に接続し、第３のスイ７手／７′Ｉ桶嘴Ｉ７′１
鼓工冬館１ハメ・ｈζ−ｊ小山出端子に接続すると共に
ラッチ回路の第１入力端子に接続し、第４のスイッチの
他方の端子を第２のインバータの出力端子にＶ続すると
共に前記ラッチ回路の第２入力端子に接続し、前記ラッ
チ回路の出力端子を第３の節点に弗・続することを植機
とする電圧比較回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18818283A JPS6080313A (ja) | 1983-10-07 | 1983-10-07 | 電圧比較回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18818283A JPS6080313A (ja) | 1983-10-07 | 1983-10-07 | 電圧比較回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6080313A true JPS6080313A (ja) | 1985-05-08 |
Family
ID=16219197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18818283A Pending JPS6080313A (ja) | 1983-10-07 | 1983-10-07 | 電圧比較回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6080313A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6359111A (ja) * | 1986-08-29 | 1988-03-15 | Hitachi Ltd | コンパレ−タとｄ／ａ変換器 |
| US6937078B2 (en) | 2002-07-18 | 2005-08-30 | Infineon Technologies Ag | Circuit configuration for regenerating clock signals |
| JP2008153875A (ja) * | 2006-12-15 | 2008-07-03 | Mitsubishi Electric Corp | 半導体集積回路 |
-
1983
- 1983-10-07 JP JP18818283A patent/JPS6080313A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6359111A (ja) * | 1986-08-29 | 1988-03-15 | Hitachi Ltd | コンパレ−タとｄ／ａ変換器 |
| US6937078B2 (en) | 2002-07-18 | 2005-08-30 | Infineon Technologies Ag | Circuit configuration for regenerating clock signals |
| JP2008153875A (ja) * | 2006-12-15 | 2008-07-03 | Mitsubishi Electric Corp | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6147006B2 (ja) | ||
| JPS6386906A (ja) | 差動リセット安定化ラッチ | |
| US4320347A (en) | Switched capacitor comparator | |
| US2240635A (en) | Electron discharge tube system | |
| US4024414A (en) | Electrical circuit means for detecting the frequency of input signals | |
| JP2944302B2 (ja) | サンプリング回路 | |
| JPS6080313A (ja) | 電圧比較回路 | |
| US3617855A (en) | Phase-detecting circuits | |
| US3392345A (en) | Sample and hold circuit | |
| US4584532A (en) | Switched capacitor envelope detector | |
| JP2000223969A (ja) | 高速サンプルホ―ルド回路用の低電圧バッファ増幅器 | |
| US5424973A (en) | Apparatus and method for performing small scale subtraction | |
| JPH01206727A (ja) | 増幅器において使用される電流合成回路 | |
| KR960009963B1 (ko) | 타이머 발진기 | |
| JPS58186215A (ja) | 高速コンパレ−タ回路 | |
| US2267690A (en) | Photoelectric cell circuit | |
| JPS6359106A (ja) | パルス発生回路 | |
| JPS6337711A (ja) | アナログ演算回路 | |
| JPH04305894A (ja) | スタティックメモリセル | |
| JPS61176207A (ja) | 信号電圧検出回路 | |
| JPH01240869A (ja) | ピーク検出装置 | |
| SU1177827A1 (ru) | Сглаживающий дифференциальный усилитель | |
| JPS6236333Y2 (ja) | ||
| JPS597771Y2 (ja) | 非安定マルチバイブレ−タ | |
| JPH021270B2 (ja) |