JPS59128822A - 半導体回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の属する分野 本発明は半導体集積回路に係り、特に論理レベルの変化
を検出する回路の新規々構造に関する。

（２）従来の技術の説明 電子回路に於て論理レベルの変化点を検出する必要性が
しばしば起る。例えばパルス幅の測定に於てパルスの立
上ジ点と立下り点を検出する回路位相比較器では二つの
パルスの立上りを検出し位相差を検出する回路、階段の
照明などに使われる０Ｎ−ＯＦＦの方向が測定されてい
ない無方向性スイッチなどに論理レベル変化検出回路が
使用される。

従来の論理レベル変化検出回路は微分回路やフリップフ
ロップとゲートを組み合わせた回路により構成されるが
、集積回路では外付は飾品を要むたり、フリップフロッ
プとゲートの組み合わせが複雑になるといった欠点があ
った。

（３）発明の目的 本発明の目的は新規な発想を基に非常に簡単な論理論理
レベル変化検出回路を提供する事にある。

（４）発明の特徴 本発明の特徴は高いスレッショルド電圧を持つ第１のイ
ンバータと低いスレッショルド電圧を持つ第２のインバ
ータから成りそれぞれの入力を接続して共通入力端子と
した入力段と、前記二つのインバータの出力を入力とす
る排他的論理和回路（イクスクルーシプＯＪとによシ構
成される事にある。

（５）実施例 第１図は本発明の一実施例であって、高いスレッショル
ド電圧を持つ第１のインバータ１、低いスレッショルド
電圧を持つ第２のインバータ２とイクスクルーシプＯＲ
回路３よシなる。インバータ１とインバータ２の出力は
イクスクルーシプＯＲ３の入力となっている。

次にこの回路の動作を説明すると、入力が低いスレッシ
ョルド電圧よシ低い時インバータ１，２の出力は共に１
であシ、従ってイクスクルーシブＯＲ３の出力はＯであ
る。逆に入力が高いスレッショルド電圧よシも高い時イ
ンバータ１．２の出力は共に０であシ、従ってイクスク
ルーシブＯＲ３の出力は０である。次に人力が低いスレ
、７シヨルド電圧と高いスレッショルド電圧の間にある
時は、インバータ１の出力は１であり、インバータ２の
出力はＯである、従ってイクスクルークプＯＲ３の出力
は１となる。

すなわち入力が中間レベルにある時のみ出力は１となる
。

第２図は入力波形と出力波形を示したものであるが、入
力がＯから１又は１から０へ変化する時出力は正パルス
を発生する。第２図から判るように出力は入力の変化方
向に関係なく、０から１あるいは１から０への変化時に
同じパルスを発生する０ （６）効果の説明 このように本発明による第１図の回路は論理レベル変化
検出回路として好適に動作する。

又本発明の実施例によれば入力が中間レベルにある時の
み出力が１となるので中間レベル検出回路としても応用
できる。

以上説明したように、本発明は従来技術により容易に製
造でき、しかも非常に簡単であるから電子回路の低コス
ト化、簡単化に役立ち、しか゛も様々な用途が期待され
る。

【図面の簡単な説明】

第１図は本発明の一実施例を示す等価回路図、第２図は
第１図の入力と出力の波形を示すタイムチャートである
。 なお図において、ｌ、２・・・・・・インバータ、３・
・・・・・イクスクルーシプＯＲ回路、である。 カ／閉 篤２閉

Claims (1)

【特許請求の範囲】
1. 高いスレッショルド電圧を持つ第１のインバータと低い
   スレッショルド電圧を持つ第２のインバータから成りそ
   れぞれの入力を接続して共通入力端子とした入力段と、
   前記第１のインバータの出力と第２のインバータの出力
   を入力とする排他的論理和回路とによシ構成される事を
   特徴とする半導体回路。