JPS6215922A - スイツチ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はＭＯＳスイッチに係り、特に低雑音で集積回路
化に好適なＭＯＳスイッチに関する。

〔発明の背景〕

本発明に関連するＭＯＳスイッチはアイ・イー・イー・
イー・ジャーナルオブ・ソリッド・ステート・サーキッ
ッ（ＩＥＥＥ　Ｊ、　５ｏｌｉｄ　５ｔａｔｅＣｉｒｃ
ｕｉｔｓ）第５Ｃ−１４巻、第９２６−９３２頁、　（
１９７８１２月）に記載されていて、Ａ／Ｄ変換器の電
圧比較器における、入力切換スイッチに採用されている
。第１図にこのスイッチを使った電圧比較器を示す、ス
イー／チｓＷ１．ＳＷ２によって２つの入力Ｖ　ｌ　ｍ
　１１Ｖい２の一方が選択される。

今、信号φは信号φの反転信号で、φに対し、遅延τが
あるとすると、第２図に示す様に第１図のスイッチＳ　
ｗ　１．５ｗ２が共に導通状態になる期間τが生じ２つ
の入力が短絡してしまい、雑音発生の要因となる。

〔発明の目的〕

本発明の目的はスイッチ切換え時に発生する一時的な入
力間の短絡を容易に防止し雑音の発生を抑制でき、集積
回路化に好適なＭＯＳスイッチを提供することにある。

〔発明の概要〕

第１図に示す電圧比較器の入力切換えスイッチＳｗｌ、
５ｗ２は、信号φが、信号φに対して遅延を持った反転
信号とすると、スイッチ切換え時に同時に導通状態とな
る期間τがある。このため、入力間が短絡して雑音発生
の要因とある。そこでＳｗｌ、５ｗ２を第３図に示す様
にＮ型ＭＯ８とＰ型ＭＯ８を直列接続することにより、
この短絡を防止し、雑音の発生を抑制した。第４図にス
イッチ制御信号φ、φとスイッチＳｗａ、Ｓｗｂの開閉
の関係を示ず。Ｓｗａはφがハイ（Ｈｉｇｈ）　’；が
ロー（Ｌｏｗ）の時だけ閉じる。一方、ＳｗｂはφがＬ
ｏｗ、φがＨｉｇｈの時だけ閉じる。従って、φとφ間
の遅延によって一時的に発生するφとφが共にＨｉｇｈ
、あるいはＬｏｗの期間においてＳＷａ、ｓｗｂは共に
開き、２つの入力Ｖ　Ｌ＊１ｅ　７１ｍ２は短絡するこ
とがなく、出力Ｖ　ｏ　ｕ　ｔに発生する雑音を抑える
ことができる。

〔発明の実施例〕

以下、本発明の実施例を第５図により説明する。

第５図は本発明のＭＯＳスイッチを使った電圧比較器の
構成を示す、キャパシタとインバータが直列接続され、
インバータの入力端を短絡するスイッチＳＷ３が接続さ
れた比較回路に、入力電圧ｖｌ、いＶｉ、を交互に切換
えるスイッチ４が接続されている。スイッチ４の制御信
号φがＨｉｇｈで、ｖ、Ｓｌが比較回路に入力される。

この時、ＳＷａは閉じている６次にＳＷａが開き、φが
ＬｏｗになるとＶｌａｌが入力され比較が行なわれる。

入力切換え時に、一時的に入力間が短絡すると比較すべ
き電圧が変動するため、この変動が整定するまで待たね
ばならない。このため、比較器の高速化の妨げとなって
いたが、本発明のＭＯＳスイッチを使うことにより、こ
れを容易に防止し、比較器の高速化が図られる。

また、第６図に本発明のＭＯＳスイッチを使ったマルチ
プレクサ回路を示す。この回路は、制御信号φ１〜φ、
によって、入力Ｖ工〜Ｖ、を選択出力する回路である。

各スイッチの入力間がスイッチ切換え時に短絡すること
がないので、出方に発生する雑音を抑えることができる
。

〔発明の効果〕

本発明によれば、従来のＭＯＳスイッチに存在した入力
間の短絡を容易に防止し、雑音の発生を抑制でき、集積
回路化に好適なＭＯＳスイッチを提供できる。

【図面の簡単な説明】

第１図は従来の電圧比較器の回路図、第２図は従来の比
較器における入力切換え信号のタイムチャート、第３図
は本発明の一実施例になるＭＯＳスイッチの回路図、第
４図は本発明のＭＯＳスイッチの制御信号とスイッチの
開閉を示す図、第５図は本発明のＭＯＳスイッチを使っ
た比較器の実施例を示す回路図、第６図は本発明のＭＯ
Ｓスイッチを使ったマルチプレクサ回路の実施例を示す
回路図である。 １・・・インバータ回路、２・・・Ｐ型ＭＯ８，３・・
・Ｎ型第　２　図 □ｔ 第３０ 第　４　口 □を 第　５　凹

Claims (1)

【特許請求の範囲】
1. ２つのスイッチを直列接続し、該接続端を出力端とし、
   他を入力端とする回路において、該スイッチを第１のト
   ランジスタと第２のトランジスタの直列接続構成とした
   ことを特徴とするスイッチ回路。