JP4183766B2 - 高速ビデオ信号の制限を行う方法および装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明はリミッタに関し、特に広帯域（即ち、ビデオ）信号源で用いるのに好適な高速リミッタに関する。
【０００２】
なお、本明細書の記述は本件出願の優先権の基礎たる米国特許出願第０８／３６６，７９４号（１９９４年１２月３０日出願）の明細書の記載に基づくものであって、当該米国特許出願の番号を参照することによって当該米国特許出願の明細書の記載内容が本明細書の一部分を構成するものとする。
【０００３】
【従来の技術】
相対的に低い振幅（例えば、１ボルトより小）で速くて立上がり時間が狭い（例えば、１００ナノ秒以下）パルスの精密なリミッタが技術的挑戦の対象として提案されている。利用可能なハードウェアが製造コストや、基板面積あるいは他の構造上の考慮すべきことによって制限を受けるということは特に事実である。ダイオード、あるいはツェナーダイオード、トランジスタの接合特性あるいは飽和特性を有する従来のリミッタは、非常に細く且つ小さな振幅のパルス（例えば、１００ナノ秒、１ボルト）に対しては、全然作動しないか、あるいはまた許容しうる性能を保証しない。このようなパルスは一般に、例えば、ビデオ信号処理回路において出会うものである。
【０００４】
【発明が解決しようとする課題】
一例として、像エッジの尖鋭度を鮮明に改善させるために、輝度信号をピークに置くということは、一般に実行されている。しかしながら、あるタイプのピーキング回路はオーバシュートを出現し、このオーバシュートはせいぜいビデオ信号レベルまでしか許容できず、ピークホワイト時あるいはその近傍の信号で１００ＩＲＥレベルを越えてしまうことがある。ピークホワイトレベルを越えることは、今度は、望まない飽和あるいは“ブルーミング”効果を引き起こすことになるので、ピークホワイトレベルを超過するオーバシュートを制限あるいは“クリップ”することが望まれる。短期間で相対的に低振幅のパルスを制限することについての格別の問題は、遅延した応答である。他のアプリケーションにおいても、速いパルスに対する制限動作に対して動作する、通信装置内のノイズリミッタ、アナログ−デジタル変換器内の入力信号調整器などを含むことが望まれる。
【０００５】
本発明は、上述の点に鑑みて成されたもので、相対的に低振幅（例えば、ミリ・ボルトの領域）となる相対的に高速のパルス（例えば、ナノ秒領域）の制限（振幅制限）動作をする、一般的な信号制限アプリケーション用に好適で、また特にビデオ信号処理のようなアプリケーションに良く適合するリミッタに関して必要なことを満たすように向けられている。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、本発明に従う入力信号制限装置は、コレクタ電極および出力端子に連結したエミッタ電極とを有する第１トランジスタのベース電極に入力信号源を連結している第１回路パスと、コレクタ電極および出力端子に連結したエミッタ電極とを有する第２トランジスタのベース電極に閾値信号源を連結している第２回路パスと、第１のトランジスタのコレクタ電極と第２のトランジスタのコレクタ電極とに電源電圧を連結している第３回路パスと、出力端子が第１抵抗を介して基準電位源に連結し、また第２抵抗を介して、第２トランジスタのベース電極とコレクタ電極の内の選択された一方に連結している第４回路パスと、および第２トランジスタのベース電極とコレクタ電極間にコンデンサを連結している第５回路パスとを有する。
【０００７】
本発明を具現化するパルス制限装置は、それぞれ電源端子と接続したコレクタ電極と出力端子と接続したエミッタ電極とを有する第１と第２のバイポーラトランジスタを備え、その出力端子はエミッタ抵抗Ｒｅを介して基準電位源と連結している。所定の出力インピーダンスＲｏを有する閾値電圧源が上記トランジスタの内の第２トランジスタのベースに接続し、上記トランジスタの内の第１トランジスタのベースが入力信号を制限すべく入力信号源に連結する。コンデンサが第２トランジスタのコレクタ電極とベース電極間に連結し、そのエミッタはそのベース電極および更に付け加えた抵抗Ｒｄを介してそのコレクタ電極のいずれか定められた一つと連結する。
【０００８】
本発明の更なる特徴に従えば、第２回路パスの閾値信号源の出力インピーダンスＲｏ、第４の回路パスの第１抵抗の値Ｒｅおよび第２の抵抗の値Ｒｄが、Ｒｅ＞Ｒｄ＞Ｒｏのインピーダンス不等式で表されるように選択される。
【０００９】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態を詳細に説明する。
【００１０】
（第１の実施の形態）
図１は本発明の第１の実施の形態の回路構成を示す。図１のリミタ回路は、第１と第２のバイポーラトランジスタＱ１およびＱ２から構成されており、これらトランジスタは電源電圧（＋Vcc)の電源を受けとるための電源端子３に接続したコレクタ電極と、出力端子２と回路の節点（接続点）“Ａ”と共通に接続して、かつ第１抵抗Ｒｅを介して基準電位源４（接地）と結合したエミッタ電極とを有する。閾値電圧源５は第２トランジスタＱ２のベースと回路の節点“Ｂ”で接続する。コンデンサＣ１は第２トランジスタＱ２のコレクタ電極とベース電極間に連結し、また第２抵抗Ｒｄは第２トランジスタのエミッタ電極とコレクタ電極間に連結する。なお、本発明の第２の実施形態においては、第２抵抗Ｒｄは第２トランジスタのベース電極とコレクタ電極間に接続している。
【００１１】
閾値信号源（閾値電圧源）５（仮想線で囲って示した）は第２トランジスタＱ２のコレクタ電極とベース電極間に連結した第３抵抗Ｒ１、および第２トランジスタのベース電極と接地電位源（基準電位源）４間に連結した第４抵抗Ｒ２とから構成される。第３と第４の抵抗Ｒ１とＲ２は、この様に接続して、本リミッタ用の閾値電圧Ｖｔを引き出すための分圧器を形成する。
【００１２】
コレクタ電源Vcc から電源を受けているトランジスタＱ２のベース用の電源抵抗Ｒ１の値を抵抗Ｒｄの値よりも小さく、順に、抵抗Ｒｄの値を抵抗Ｒｅの値よりも小さく選択することは、トランジスタＱ２の遅延のための最適補償のために望ましい。これを数学的表記で表すと、Ｒｅ＞Ｒｄ＞Ｒ１である。有効な近似式としては、閾値電圧源５のテブナン(Tevenin) 等価インピーダンスを抵抗Ｒｄの値よりも小さくなるように選択すべきである。この閾値電圧源５の等価インピーダンスあるいは“出力”インピーダンスＲｏは、Ｒｏ＝（Ｒ１）（Ｒ２）／（Ｒ１＋Ｒ２）の関係式で与えられる。この関係式を用いるときは、ＲｏはＲｄよりも小さい値に選択し、ＲｄはＲｅよりも小さい値に選択する。好ましくは、コンデンサＣ１の値を、第２トランジスタＱ２のベース電極とエミッタ電極間の漂遊容量を含む全容量（図示しない）よりも実質的に大きくなるように選択する。
【００１３】
上記の記載に関して、端子１と２およびトランジスタＱ１は、第１トランジスタＱ１のベース−エミッタ・パスを通って出力端子２へ入力信号ＩＮを連結する機能を備えた第１回路パスを形成する。出力端子２と閾値電圧源５とトランジスタＱ２の接続により、第２トランジスタＱ２のベース−エミッタ・パスを通って出力端子２へ閾値信号Ｖｔを連結する機能を備えた第２回路パスを形成する。電源端子３とトランジスタＱ１およびＱ２の接続により、その第１と第２のトランジスタＱ１，Ｑ２のコレクタ電極へ電源電圧vcc を印加する機能を備えた第３回路パスを形成する。出力端子２と第１，第２の抵抗ＲｅおよびＲｄの接続により、第１抵抗Ｒｅを通って基準電位源へ、また第２抵抗Ｒｄを通って第２トランジスタＱ２のベース電極とコレクタ電極の内の選択された一つへ、出力端子を接続する機能を備えた第４回路パスを形成する。本事例においては、選択された電極はコレクタ電極とする。最後に、コンデンサＣ１とトランジスタＱ２の接続により、第２トランジスタのベース電極とコレクタ電極間にコンデンサを連結する機能を備えた第５回路パスを形成する。前述のように、第２と第４の回路パスの素子の値は、Ｒｅ＞Ｒｄ＞Ｒ１のインピーダンス不等式を示すように選択されることが望ましい。ただし、そのＲｅとＲｄはそれぞれ第１と第２の抵抗の値であり、またＲ１は電源Vcc に基づくトランジスタＱ２のベース用の電源インピーダンスであるとする。有効な近似式はＲｅ＞Ｒｄ＞Ｒｏであり、ここでＲｏは閾値信号源の出力インピーダンスであるとする。
【００１４】
前もって説明したように、振幅が小さくて速いパルスを制限ことについての主たる問題の一つはリミッタの遅延である。図１の例において、その遅延の主な原因は主に第２トランジスタＱ２の入力容量のためであるということが、この中で認められる。このトランジスタはエミッタ抵抗Ｒｅと閾値電源インピーダンスＲ１とを通ってチャージ（充電）されるはずである。その結果、トランジスタＱ１のエミッタに加わる帰還電圧が、トランジスタＱ２のベース−エミッタ間容量とそれと関連する漂遊容量をチャージするまで、入力電圧ＩＮに関して、遅延される。仮に、抵抗ＲｄとコンデンサＣ１がこの回路に存在しなかったとすれば、このチャージ時の遅延は入力パルスが平坦でなく、切れ込みの入った（slashed)カットオフにされることを生じさせることとなろう。さらに加えて、ＲｄとＣ１がない場合、非常に細いパルスの場合には、そのカットは閾値電圧源５の所定の閾値電圧Ｖｔに達することすら決してない。
【００１５】
コンデンサＣ１と抵抗Ｒｄによって迂回される閾値電圧源５の出力インピーダンス応答の速度を速めることは、ここで“事前(preliminary) ”クリッピングと称されることになるであろうことを備えた回路節点“Ａ”への電流によって得られる。この事前クリッピングのレベルは、必要とされる閾値よりも低い（即ち、Ｖｔ−Ｑ２のＶｂｅよりも少ない）小さなビットのレベルで節点Ａにおいての電圧を生成するように抵抗ＲｄとＲｅとを選択することで制御される。
【００１６】
最後に、前述したように不等式Ｒｅ＞Ｒｄ＞Ｒ１を、あるいは少なくともＲｅ＞Ｒｄ＞Ｒｏを満足するように抵抗値を決めれば、それは最大応答速度に到達するのに非常に好ましいということを見出した。典型的な値としては：抵抗Ｒｅに対して１５キロ・オーム、抵抗Ｒｄに対して９．１キロ・オーム、抵抗Ｒ１に対して２００オーム、およびコンデンサＣ１に対してほぼ１０００ピコ・ファラッドである。他の適切な値も可能で、勿論、特定のアプリケーションについて電源電圧、回路電力消費、閾値電圧要件などの特定の要件を満足するように選択される。コンデンサＣ１の値は、好ましくは、第２トランジスタＱ２のベース電極とエミッタ電極間の全容量よりも実質的に大きくなるように選択される。上記の典型的な値はトランジスタＱ２に関するベース−エミッタ間容量と漂遊容量を加えたよりも甚だしく大きい量である。
【００１７】
図１の例は、向上した精度提供するために、図２に示すように変形しても良い。図２において、抵抗Ｒｄは第２トランジスタＱ２のエミッタ電極とベース電極間に接続され、また全部の回路が集積回路２００に形成されている。集積化はトランジスタ閾値電圧と抵抗の許容誤差とをぴったりと整合させ、信頼性の向上だけでなく高い評価をもたらす。
【００１８】
ここに記載した実施形態からの他の変形も可能である。例えば、図１のリミッタの個別部品の説明において、閾値電圧源を閾値電圧Ｖｔの正確な調整を容易にするポテンションメータ（電位差計）に置き換えても良い。同様な変形が、図２の集積回路の説明において回路節点Ｂの所でポテンションメータと有効に外部接続し、閾値電圧源５を除くことで、なすことが可能である。このポテンションメータの接続は節点Ｂに接続した接触子（wiper)を用い端子３と基準電位源４の端子に跨がらして行うこととなろう。
【００１９】
開示された実施形態の更なる変形の一つとしては、ＮＰＮトランジスタＱ１とＱ２とをＰＮＰトランジスタで置き換えることである。この変形（関連する電源の極性に適した変形を伴う）は、立上がりパルス(positive going pulses) の高速制限を可能にするが、一方ＮＰＮトランジスタは、図示のように、立ち下がりパルス(negative going pulses) の高速制限を提供する。
【００２０】
【発明の効果】
以上説明してきたように、本発明によれば、相対的に低振幅（例えば、ミリ・ボルトの領域）となる相対的に高速のパルス（例えば、ナノ秒領域）の制限をする、一般的な信号制限アプリケーション用に好適で、また特にビデオ信号処理のようなアプリケーションに良く適合するリミッタについての要求を満たすことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の詳細な回路図である。
【図２】本発明の第２の実施形態の詳細な回路図である。
【符号の説明】
１ 入力端子
２ 出力端子
３ 電源端子
４ 基準電位源
５ 閾値電圧源
Ｑ１，Ｑ２ 第１，第２のトランジスタ
Ｒｅ，Ｒｄ 第１，第２の抵抗
Ｒ１，Ｒ２ 第３，第４の抵抗
Ｒｏ 閾値電圧源の出力インピーダンス
Ｃ１ コンデンサ
ＩＮ 入力信号
Ｖｔ 閾値信号
＋Vcc 電源電圧
Ａ，Ｂ 節点

Claims (8)

1. コレクタ電極および出力端子に連結したエミッタ電極とを有する第１トランジスタのベース電極に入力信号源を連結している第１回路パスと、
   コレクタ電極および前記出力端子に連結したエミッタ電極とを有する第２トランジスタのベース電極に閾値信号源を連結している第２回路パスと、
   前記第１のトランジスタのコレクタ電極と第２のトランジスタのコレクタ電極とに電源電圧を連結している第３回路パスと、
   前記出力端子が第１抵抗を介して基準電位源に連結し、また第２抵抗を介して、前記第２トランジスタのベース電極とコレクタ電極の内の選択された一方に連結している第４回路パスと、
   および前記第２トランジスタのベース電極とコレクタ電極間にコンデンサを連結している第５回路パスと
   を有することを特徴とする入力信号制限装置。
2. 請求項１に記載の装置において、前記第２回路パスの前記閾値信号源の出力インピーダンスＲｏ、前記第４の回路パスの前記第１抵抗の値Ｒｅおよび前記第２の抵抗の値Ｒｄが、Ｒｅ＞Ｒｄ＞Ｒｏのインピーダンス不等式で表されるように選択されていることを特徴とする入力信号制限装置。
3. 電源端子と接続したコレクタ電極、および出力端子に共通に接続した第１抵抗を介して基準電位源と連結したエミッタ電極とを有する第１と第２のバイポーラトランジスタと、
   前記第２のトランジスタのベース電極に接続した閾値電圧源と、
   前記第２のトランジスタのコレクタ電極とベース電極間に連結したコンデンサと、
   前記第２のトランジスタの前記エミッタ電極および前記ベース電極と前記コレクタ電極の内の選択された一つとの間に接続した第２抵抗と
   を有することを特徴とするパルスリミッタ。
4. 請求項３に記載のパルスリミッタにおいて、前記第１抵抗は前記第２抵抗よりも大きな値のものであり、
   前記閾値電圧源は特定の出力インピーダンスを示し、前記第２抵抗は前記閾値電圧源の前記特定の出力インピーダンスよりも大きな値のものであることを特徴とするパルスリミッタ。
5. 請求項３に記載のパルスリミッタにおいて、前記コンデンサは前記第２のトランジスタのベース電極とエミッタ電極間の全容量よりも大きな容量を有するように選択されていることを特徴とするパルスリミッタ。
6. 請求項３に記載のパルスリミッタにおいて、前記閾値電圧源は、前記第２のトランジスタのベース電極と前記電源端子間に連結した第３抵抗と、該べース電極と前記基準電位源間に連結した第４の抵抗とを有し、前記第３抵抗は前記第２抵抗よりも少なくなるように選択された抵抗値を有することを特徴とするパルスリミッタ。
7. 請求項３ないし６のいずれかに記載のパルスリミッタにおいて、前記第１と第２のトランジスタ、前記第１と第２の抵抗、前記閾値電圧源および前記コンデンサは、一つの集積回路内に形成され、かつ前記第２抵抗は前記第２トランジスタのベース電極とエミッタ電極間に連結されていることを特徴とするパルスリミッタ。
8. 請求項３ないし６のいずれかに記載のパルスリミッタにおいて、前記第１と第２のトランジスタ、前記第１と第２の抵抗、前記閾値電圧源および前記コンデンサは、一つの集積回路内に形成され、かつ前記第２抵抗は前記第２トランジスタのベース電極とコレクタ電極間に連結されていることを特徴とするパルスリミッタ。

Images